JP2005116756A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005116756A JP2005116756A JP2003348610A JP2003348610A JP2005116756A JP 2005116756 A JP2005116756 A JP 2005116756A JP 2003348610 A JP2003348610 A JP 2003348610A JP 2003348610 A JP2003348610 A JP 2003348610A JP 2005116756 A JP2005116756 A JP 2005116756A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor device
- film
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 53
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000005452 bending Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 11
- 239000010408 film Substances 0.000 description 107
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- -1 platinum group metals Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 配線と強誘電体キャパシタの電極との接続が良好な半導体装置及びその製造方法を提供する。
【解決手段】 強誘電体キャパシタを覆う層間絶縁膜が形成され、この層間絶縁膜にキャパシタ電極まで到達するコンタクトホールが形成されている。そして、コンタクトホールを介してキャパシタ電極に接続された配線が層間絶縁膜上に形成されている。コンタクトホールの平面形状は、正八角形、正方形の４角が丸められた形状、隣り合う変の長さが異なる八角形、円形等である。
【選択図】 図７
【解決手段】 強誘電体キャパシタを覆う層間絶縁膜が形成され、この層間絶縁膜にキャパシタ電極まで到達するコンタクトホールが形成されている。そして、コンタクトホールを介してキャパシタ電極に接続された配線が層間絶縁膜上に形成されている。コンタクトホールの平面形状は、正八角形、正方形の４角が丸められた形状、隣り合う変の長さが異なる八角形、円形等である。
【選択図】 図７
Description
本発明は、強誘電体メモリに好適な半導体装置及びその製造方法に関する。
強誘電体キャパシタを用いた半導体装置では、強誘電体膜の特性改善のために、キャパシタ膜を形成した後に酸素雰囲気中でのアニール処理が必須となっている。このため、強誘電体膜を挟むキャパシタ電極の材料としては、酸化しにくい材料か、酸化しても十分な導電性を確保できる材料が用いられている。そして、このような材料として、Ｐｔ、Ｉｒ等の白金族系金属や、ＩｒＯx等の白金族元素の酸化物が用いられている。
また、強誘電体キャパシタと他の素子との接続のために、強誘電体キャパシタを覆うように層間絶縁膜が形成され、この層間絶縁膜にキャパシタ電極まで到達するコンタクトホールが形成され、このコンタクトホールを介してキャパシタ電極に接する配線が層間絶縁膜上に形成されている。このような配線の材料としては、メモリ等の他の半導体装置でも用いられているＡｌが一般的に使用されている。また、コンタクトホールの平面形状は正方形である。また、強誘電体膜の厚さは、他の素子を構成する膜等と比較すると厚く、強誘電体キャパシタの鉛直方向のサイズ（厚さ）は比較的大きい。このため、キャパシタ電極まで達するコンタクトホールは深い。
その一方で、ＡｌとＰｔ等の白金族系金属との間には反応が生じるため、下記特許文献１（特許第３０４５９２８号明細書）や下記特許文献２（特許第３１６５０９３号明細書）に記載されているように、ＴｉＮ膜等のバリアメタル膜がキャパシタ電極とＡｌ配線との間に成膜されている。
しかしながら、従来、上述のように深いコンタクトホール内に形成されたＴｉＮ膜のカバレッジは良好とはいえず、反応が抑制されきれずに、ＰｔとＡｌとの反応が生じることがある。この結果、コンタクト不良が引き起こされたり、上方への大きな盛り上がりが発生したりして、上層配線に影響が及ぶこともある。
本発明は、配線と強誘電体キャパシタの電極との接続が良好な半導体装置及びその製造方法を提供することを目的とする。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る半導体装置は、半導体基板と、前記半導体基板の上方に形成された強誘電体キャパシタと、前記強誘電体キャパシタを覆い、前記強誘電体キャパシタの電極まで到達する孔が形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記孔を介して前記電極に接続された配線と、を有している。そして、本願発明に係る半導体装置は、前記孔の平面形状は、（１）全ての角の内角が鈍角となっている多角形、（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、からなる群から選択された１種であることを特徴とする。
本発明に係る半導体装置の製造方法では、半導体基板の上方に強誘電体キャパシタを形成した後、前記強誘電体キャパシタを覆う層間絶縁膜を形成する。次に、前記層間絶縁膜に前記強誘電体キャパシタの電極まで到達する孔を形成する。次いで、前記層間絶縁膜上に、前記孔を介して前記電極に接続される配線を形成する。そして、本発明に係る半導体装置の製造方法は、前記孔を形成する工程において、前記孔の平面形状を、（１）全ての角の内角が鈍角となっている多角形、（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、からなる群から選択された１種とすることを特徴とする。
本発明によれば、強誘電体キャパシタまで到達する孔の平面形状を適切に規定しているため、その内部に形成する膜のカバレッジが良好なものとすることができる。従って、電極及び配線の材料として互いに反応を起こし得るものを用いる場合でも、良好なカバレッジでバリアメタル膜をそれらの間に形成することができるため、反応を未然に防止することができる。このため、剥がれ及び変形等の不具合を回避して良好な特性の半導体装置を得ることができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係る強誘電体メモリ（半導体装置）のメモリセルアレイの構成を示す回路図である。
このメモリセルアレイには、一の方向に延びる複数本のビット線１０３、並びにビット線１０３が延びる方向に対して垂直な方向に延びる複数本のワード線１０４及びプレート線１０５が設けられている。また、これらのビット線１０３、ワード線１０４及びプレート線１０５が構成する格子と整合するようにして、複数個の本実施形態に係る強誘電体メモリのメモリセルがアレイ状に配置されている。各メモリセルには、強誘電体キャパシタ１０１及びＭＯＳトランジスタ１０２が設けられている。
ＭＯＳトランジスタ１０２のゲートはワード線１０４に接続されている。また、ＭＯＳトランジスタ１０２の一方のソース・ドレインはビット線１０３に接続され、他方のソース・ドレインは強誘電体キャパシタ１０１の一方の電極に接続されている。そして、強誘電体キャパシタ１０１の他方の電極がプレート線１０５に接続されている。なお、各ワード線１０４及びプレート線１０５は、それらが延びる方向と同一の方向に並ぶ複数個のＭＯＳトランジスタ１０２により共有されている。同様に、各ビット線１０３は、それが延びる方向と同一の方向に並ぶ複数個のＭＯＳトランジスタ１０２により共有されている。ワード線１０４及びプレート線１０５が延びる方向、ビット線１０３が延びる方向は、夫々行方向、列方向とよばれることがある。
このように構成された強誘電体メモリのメモリセルアレイでは、強誘電体キャパシタ１０１に設けられた強誘電体膜の分極状態に応じて、データが記憶される。
次に、本発明の実施形態に係る半導体装置（強誘電体メモリ）の製造方法について説明する。但し、ここでは、便宜上、半導体装置の構造、特に断面構造については、その製造方法と共に説明する。図２乃至図６は、本発明の実施形態に係る半導体装置（強誘電体メモリ）の製造方法を工程順に示す断面図である。
本実施形態においては、先ず、図２（ａ）に示すように、Ｓｉ基板等の半導体基板１の表面に、素子活性領域を区画する素子分離絶縁膜２を、例えばロコス（ＬＯＣＯＳ：Local Oxidation of Silicon）法により形成する。次に、素子分離絶縁膜２により区画された素子活性領域内に、ゲート絶縁膜３、ゲート電極４、シリサイド層５、サイドウォール６、並びに低濃度拡散層２１及び高濃度拡散層２２からなるソース・ドレイン拡散層を備えたトランジスタ（ＭＯＳＦＥＴ）を形成する。次いで、全面に、シリコン酸窒化膜７を、ＭＯＳＦＥＴを覆うようにして形成し、更に全面にシリコン酸化膜８を形成する。シリコン酸窒化膜７は、シリコン酸化膜８を形成する際のゲート絶縁膜３等の水素劣化を防止するために形成されている。
その後、シリコン酸化膜８上に下部電極膜９及び強誘電体膜１０を順次形成する。下部電極膜９は、例えばＴｉ膜及びその上に形成されたＰｔ膜から構成される。また、強誘電体膜１０は、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）膜から構成される。続いて、強誘電体膜１０の結晶化アニールを酸素雰囲気中で行う。次に、強誘電体膜１０上に上部電極膜を形成し、これをパターニングすることにより、上部電極１１を形成する。上部電極は、例えばＩｒＯx膜からなる。次いで、エッチングを用いたパターニングによる損傷を回復させるための酸素アニールを行う。
その後、図２（ｂ）に示すように、レジストマスクを用いて強誘電体膜１０のパターニングをスパッタリングで行うことにより、容量絶縁膜を形成する。続いて、剥がれ防止用の酸素アニールを行う。次に、図２（ｃ）に示すように、保護膜としてＡｌ2Ｏ3膜１２をスパッタ法にて全面に形成する。次いで、スパッタリングによる損傷を緩和するために、酸素アニールを行う。保護膜により、外部からの水素の強誘電体キャパシタへの侵入が防止される。
その後、図３（ａ）に示すように、レジストマスクを用いてＡｌ2Ｏ3膜１２及び下部電極膜９のパターニングをスパッタリングで行うことにより、下部電極を形成する。続いて、剥がれ防止用の酸素アニールを行う。次に、図３（ｂ）に示すように、保護膜としてＡｌ2Ｏ3膜１３をスパッタ法にて全面に形成する。次いで、キャパシタリークを低減させるために、酸素アニールを行う。
その後、図４（ａ）に示すように、例えばシリコン酸化膜からなる層間絶縁膜１４を全面に形成する。層間絶縁膜１４の厚さは、例えば１．５μｍ程度である。続いて、図４（ｂ）に示すように、ＣＭＰ（化学機械的研磨）法により、層間絶縁膜１４の平坦化を行う。次に、Ｎ2Ｏガスを用いたプラズマ処理を行う。次いで、トランジスタの高濃度拡散層２２まで到達するコンタクトホールを、層間絶縁膜１４、Ａｌ2Ｏ3膜１３、シリコン酸化膜８及びシリコン酸窒化膜７に形成する。その後、スパッタ法により、ＴｉＮ膜を連続してコンタクトホール内に形成することにより、バリアメタル膜（図示せず）を形成する。続いて、更に、コンタクトホール内に、ＣＶＤ（化学気相成長）法にてＷ膜を埋め込み、ＣＭＰ法によりＷ膜の平坦化を行うことにより、Ｗプラグ１５を形成する。
次に、図５（ａ）に示すように、Ｗプラグ１５の酸化防止膜としてＳｉＯＮ膜１６を、例えばプラズマ増速ＣＶＤ法により形成する。次いで、図５（ｂ）に示すように、上部電極１１まで到達するコンタクトホール１９及び下部電極（下部電極膜９）まで到達するコンタクトホール１９を、ＳｉＯＮ膜１６、層間絶縁膜１４、Ａｌ2Ｏ3膜１３及びＡｌ2Ｏ3膜１２に形成する。その後、損傷を回復させるために、酸素アニールを行う。
本実施形態では、上部電極１１まで到達するコンタクトホール１９及び下部電極（下部電極膜９）まで到達するコンタクトホール１９の平面形状を、図７(ａ)に示すように、例えば正八角形とする。
その後、図６（ａ）に示すように、ＳｉＯＮ膜１６をエッチバックにより全面にわたって除去することにより、Ｗプラグ１５の表面を露出させる。続いて、図６（ｂ）に示すように、上部電極１１の表面の一部、下部電極（下部電極膜９）の表面の一部、及びＷプラグ１５の表面が露出した状態で、例えばＴｉＮ膜及びＡｌ膜を順次形成し、Ａｌ膜及びＴｉＮ膜のパターニングを行うことにより、Ａｌ配線１８及びＴｉＮからなるバリアメタル膜１７を形成する。このとき、例えば、Ｗプラグ１５と上部電極１１とをＡｌ配線１８で互いに接続する。
その後、更に、層間絶縁膜の形成、コンタクトプラグの形成及び下から第２層目以降の配線の形成等を行う。そして、例えばＴＥＯＳ酸化膜及びＳｉＮ膜からなるカバー膜を形成して強誘電体キャパシタを有する強誘電体メモリを完成させる。
このような本実施形態においては、上述のように、キャパシタ電極（下部電極及び上部電極）まで達するコンタクトホール１９の平面形状を正八角形としている。正八角形の内角は１３５°であり、従来の正方形の内角（９０°）と比較すると大きく、バリアメタル膜１７を構成するＴｉＮ膜が高いカバレッジでコンタクトホール１９内に形成される。このため、従来の半導体装置と比較すると、キャパシタ電極を構成するＰｔと配線を構成するＡｌとの反応が極めて発生しにくい。従って、従来、生じていたようなコンタクト不良の発生及びコンタクト部近傍の変形等を回避することができる。
なお、キャパシタ電極まで到達するコンタクトホールの平面形状は正八角形に限定されるものではなく、例えば円形や正五角形以上の正多角形でもよい。また、多角形の場合（線分から構成されている場合）には、全ての角の内角が鈍角となっており、閉曲線から構成されている場合には、その曲がる方向が常にコンタクトホールの内側となっていればよい。また、線分及び曲線が混在して構成されている場合には、上記の条件の他に、それらの交点において、曲線の接線と線分とのなす角度が鈍角となっていればよい。例えば、図７（ｂ）に示すように、正方形の４角が丸められた形状でもよく、図７（ｃ）に示すように、隣り合う変の長さが異なる八角形でもよく、図７（ｄ）に示すように、円でもよい。図７（ｂ）は線分及び曲線が混在する場合の一例を示し、図７（ｃ）は平面形状が線分から構成されている場合の一例を示し、図７（ｄ）は平面形状が曲線から構成されている場合の一例を示している。また、図示しないが、コンタクトホールの形状は、楕円、各角の内角が鈍角の多角形、又はかかる多角形の角に面取りがされるか、若しくは丸みが形成された形状等でもよい。更に、コンタクトホールの大きさについては、例えば最も短い径が１．０μｍ以上となるようにする。なお、これらのコンタクトホールを形成する際には、層間絶縁膜上に、形成しようとするコンタクトホールと同じ平面形状（正八角形、円形等）の開口部を有するレジストパターンを形成し、これをマスクとして層間絶縁膜のエッチングを行い、その後レジストパターンの除去を行えばよい。
また、コンタクトホールを上述のような形状とすることにより、コンタクトホールの角部に応力（ストレス）が集中しにくくなるという効果も得られる。強誘電体キャパシタを備えた半導体装置の製造に当たっては、キャパシタ電極に接する配線を形成した後にも、複数回の熱処理を行うことが多い。そして、コンタクトホールの平面形状が従来のような正方形である場合には、この熱処理の際に角部にストレスが集中して剥がれが生じることがある。これに対し、本実施形態によれば、このようなストレスを分散させることができるため、ストレスに伴う剥がれ等を防止することもできる。
また、上述の実施形態では、プレーナ型の強誘電体キャパシタを作製しているが、本発明をスタック型の強誘電体キャパシタに適用してもよい。この場合、ＭＯＳＦＥＴ等のトランジスタに接続されたＷプラグ等のコンタクトプラグは、例えば強誘電体キャパシタの下部電極に接続される。
なお、上記特許文献３（特開平４−１６２６５２号公報）には、剥がれを防止するために、コンタクトホールの平面形状のアスペクト比を調整することが記載されている。しかし、この方法では、コンタクトホールの角にかかるストレスは改善されておらず、配線を形成した後の熱処理工程等を経ていくうちに、コンタクトホールの角部にストレスが集中して電極と配線との界面で剥がれが生じてしまう。
また、特開２００１−３５１９２０号公報には、パッド電極に荷重又は衝撃力が加わった際の周囲の絶縁膜におけるクラックの発生を防止することを目的として、パッド電極用の開口部の平面形状を略円形等にすることが記載されている。しかし、キャパシタ電極まで到達する孔（コンタクトホール）とパッド開口部とでは、用途も大きさも相違しており、パッド開口部の平面形状を略円形等にすることが記載されていたとしても、配線とキャパシタ電極との接続を良好にすることを目的としてコンタクトホールの形状を円形等にすることに容易に想到することはできない。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
半導体基板と、
前記半導体基板の上方に形成された強誘電体キャパシタと、
前記強誘電体キャパシタを覆い、前記強誘電体キャパシタの電極まで到達する孔が形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記孔を介して前記電極に接続された配線と、
を有し、
前記孔の平面形状は、
（１）全ての角の内角が鈍角となっている多角形、
（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び
（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、
からなる群から選択された１種であることを特徴とする半導体装置。
半導体基板と、
前記半導体基板の上方に形成された強誘電体キャパシタと、
前記強誘電体キャパシタを覆い、前記強誘電体キャパシタの電極まで到達する孔が形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記孔を介して前記電極に接続された配線と、
を有し、
前記孔の平面形状は、
（１）全ての角の内角が鈍角となっている多角形、
（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び
（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、
からなる群から選択された１種であることを特徴とする半導体装置。
(付記２)
前記孔の径は、最も小さい部分で１．０μｍ以上であることを特徴とする付記１に記載の半導体装置。
前記孔の径は、最も小さい部分で１．０μｍ以上であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記配線はＡｌ配線であり、前記配線と前記電極との間にバリアメタル膜が形成されていることを特徴とする付記１又は２に記載の半導体装置。
前記配線はＡｌ配線であり、前記配線と前記電極との間にバリアメタル膜が形成されていることを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記バリアメタル膜はＴｉＮ膜であることを特徴とする付記３に記載の半導体装置。
前記バリアメタル膜はＴｉＮ膜であることを特徴とする付記３に記載の半導体装置。
（付記５）
前記電極は、白金族系金属又はその酸化物を含有することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
前記電極は、白金族系金属又はその酸化物を含有することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
（付記６）
前記孔の形状は、円又は正五角形状の正多角形であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
前記孔の形状は、円又は正五角形状の正多角形であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
半導体基板の上方に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記強誘電体キャパシタの電極まで到達する孔を形成する工程と、
前記層間絶縁膜上に、前記孔を介して前記電極に接続される配線を形成する工程と、
を有し、
前記孔を形成する工程において、前記孔の平面形状を、
（１）全ての角の内角が鈍角となっている多角形、
（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び
（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、
からなる群から選択された１種とすることを特徴とする半導体装置の製造方法。
半導体基板の上方に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記強誘電体キャパシタの電極まで到達する孔を形成する工程と、
前記層間絶縁膜上に、前記孔を介して前記電極に接続される配線を形成する工程と、
を有し、
前記孔を形成する工程において、前記孔の平面形状を、
（１）全ての角の内角が鈍角となっている多角形、
（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び
（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、
からなる群から選択された１種とすることを特徴とする半導体装置の製造方法。
（付記８）
前記孔の径を、最も小さい部分で１．０μｍ以上とすることを特徴とする付記７に記載の半導体装置の製造方法。
前記孔の径を、最も小さい部分で１．０μｍ以上とすることを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）
前記配線をＡｌ配線とし、前記配線を形成する前に前記配線と前記電極との間にバリアメタル膜を形成することを特徴とする付記７又は８に記載の半導体装置の製造方法。
前記配線をＡｌ配線とし、前記配線を形成する前に前記配線と前記電極との間にバリアメタル膜を形成することを特徴とする付記７又は８に記載の半導体装置の製造方法。
（付記１０）
前記バリアメタル膜をＴｉＮ膜とすることを特徴とする付記９に記載の半導体装置の製造方法。
前記バリアメタル膜をＴｉＮ膜とすることを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１）
前記電極を、白金族系金属又はその酸化物を含有するものとすることを特徴とする付記７乃至１０のいずれか１項に記載の半導体装置の製造方法。
前記電極を、白金族系金属又はその酸化物を含有するものとすることを特徴とする付記７乃至１０のいずれか１項に記載の半導体装置の製造方法。
（付記１２）
前記孔の形状を、円又は正五角形状の正多角形とすることを特徴とする付記７乃至１１のいずれか１項に記載の半導体装置の製造方法。
前記孔の形状を、円又は正五角形状の正多角形とすることを特徴とする付記７乃至１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記孔を形成する工程は、
前記層間絶縁膜上に、形成しようとする孔と同じ平面形状の開口部を備えたマスクを形成する工程と、
前記マスクを用いて前記層間絶縁膜のエッチングを行う工程と、
前記マスクを除去する工程と、
を有することを特徴とする付記７乃至１２のいずれか１項に記載の半導体装置の製造方法。
前記孔を形成する工程は、
前記層間絶縁膜上に、形成しようとする孔と同じ平面形状の開口部を備えたマスクを形成する工程と、
前記マスクを用いて前記層間絶縁膜のエッチングを行う工程と、
前記マスクを除去する工程と、
を有することを特徴とする付記７乃至１２のいずれか１項に記載の半導体装置の製造方法。
１：半導体基板
２：素子分離絶縁膜
３：ゲート絶縁膜
４：ゲート電極
５：シリサイド層
６：サイドウォール
７：シリコン酸窒化膜
８：シリコン酸化膜
９：下部電極膜
１０：強誘電体膜
１１：上部電極
１２、１３：Ａｌ2Ｏ3膜
１４：層間絶縁膜
１５：Ｗプラグ
１６：ＳｉＯＮ膜
１７：バリアメタル膜
１８：Ａｌ配線
１９：コンタクトホール
１０１：強誘電体キャパシタ
１０２：ＭＯＳトランジスタ
１０３：ビット線
１０４：ワード線
１０５：プレート線
２：素子分離絶縁膜
３：ゲート絶縁膜
４：ゲート電極
５：シリサイド層
６：サイドウォール
７：シリコン酸窒化膜
８：シリコン酸化膜
９：下部電極膜
１０：強誘電体膜
１１：上部電極
１２、１３：Ａｌ2Ｏ3膜
１４：層間絶縁膜
１５：Ｗプラグ
１６：ＳｉＯＮ膜
１７：バリアメタル膜
１８：Ａｌ配線
１９：コンタクトホール
１０１：強誘電体キャパシタ
１０２：ＭＯＳトランジスタ
１０３：ビット線
１０４：ワード線
１０５：プレート線
Claims (10)
- 半導体基板と、
前記半導体基板の上方に形成された強誘電体キャパシタと、
前記強誘電体キャパシタを覆い、前記強誘電体キャパシタの電極まで到達する孔が形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記孔を介して前記電極に接続された配線と、
を有し、
前記孔の平面形状は、
（１）全ての角の内角が鈍角となっている多角形、
（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び
（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、
からなる群から選択された１種であることを特徴とする半導体装置。 - 前記孔の径は、最も小さい部分で１．０μｍ以上であることを特徴とする請求項１に記載の半導体装置。
- 前記配線はＡｌ配線であり、前記配線と前記電極との間にバリアメタル膜が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記バリアメタル膜はＴｉＮ膜であることを特徴とする請求項３に記載の半導体装置。
- 前記電極は、白金族系金属又はその酸化物を含有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
- 半導体基板の上方に強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記強誘電体キャパシタの電極まで到達する孔を形成する工程と、
前記層間絶縁膜上に、前記孔を介して前記電極に接続される配線を形成する工程と、
を有し、
前記孔を形成する工程において、前記孔の平面形状を、
（１）全ての角の内角が鈍角となっている多角形、
（２）曲がる方向が常に前記孔の内側となっている閉曲線、及び
（３）線分と曲がる方向が常に前記孔の内側となっている曲線とから構成され、線分と曲線との交点では曲線の接線と線分とのなす角度が鈍角となっており、２本の線分の交点ではその内角が鈍角となっている形状、
からなる群から選択された１種とすることを特徴とする半導体装置の製造方法。 - 前記孔の径を、最も小さい部分で１．０μｍ以上とすることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記配線をＡｌ配線とし、前記配線を形成する前に前記配線と前記電極との間にバリアメタル膜を形成することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
- 前記バリアメタル膜をＴｉＮ膜とすることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記電極を、白金族系金属又はその酸化物を含有するものとすることを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348610A JP2005116756A (ja) | 2003-10-07 | 2003-10-07 | 半導体装置及びその製造方法 |
| US10/860,577 US7211850B2 (en) | 2003-10-07 | 2004-06-04 | Semiconductor device with specifically shaped contact holes |
| US11/727,033 US20070184595A1 (en) | 2003-10-07 | 2007-03-23 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348610A JP2005116756A (ja) | 2003-10-07 | 2003-10-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005116756A true JP2005116756A (ja) | 2005-04-28 |
Family
ID=34386434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003348610A Pending JP2005116756A (ja) | 2003-10-07 | 2003-10-07 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7211850B2 (ja) |
| JP (1) | JP2005116756A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134664A1 (ja) * | 2005-06-17 | 2006-12-21 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP2007067241A (ja) * | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100822581B1 (ko) | 2006-09-08 | 2008-04-16 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| US7851917B2 (en) | 2007-06-27 | 2010-12-14 | Sanyo Electric Co., Ltd. | Wiring structure and method of manufacturing the same |
| JP2014198461A (ja) * | 2013-03-15 | 2014-10-23 | 株式会社リコー | アクチュエータ素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| ITMI20062294A1 (it) * | 2006-11-29 | 2008-05-30 | St Microelectronics Srl | Circuito per la generazione di segnali a modulazione di larghezza di impulso particolarmente per un sistema di ricezione satellitare |
| JP2009123773A (ja) * | 2007-11-12 | 2009-06-04 | Toshiba Corp | 半導体装置、及び半導体装置製造用マスクパターン |
| US9741602B2 (en) * | 2011-09-08 | 2017-08-22 | Nxp Usa, Inc. | Contact for a non-volatile memory and method therefor |
| US20130320522A1 (en) * | 2012-05-30 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Re-distribution Layer Via Structure and Method of Making Same |
| US9373594B2 (en) | 2014-02-13 | 2016-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Under bump metallization |
| TWI550830B (zh) * | 2014-05-23 | 2016-09-21 | 旺宏電子股份有限公司 | 半導體結構及其製造方法 |
| JP6819894B2 (ja) * | 2016-11-08 | 2021-01-27 | 株式会社村田製作所 | 電子部品 |
| US11049820B2 (en) * | 2018-07-30 | 2021-06-29 | Texas Instruments Incorporated | Crack suppression structure for HV isolation component |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP3368726B2 (ja) * | 1995-08-07 | 2003-01-20 | ヤマハ株式会社 | 半導体記憶装置とその製造方法 |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| EP0837504A3 (en) * | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Partially or completely encapsulated ferroelectric device |
| US6027947A (en) * | 1996-08-20 | 2000-02-22 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
| US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
| US5864932A (en) * | 1996-08-20 | 1999-02-02 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
| JP3055494B2 (ja) * | 1997-06-10 | 2000-06-26 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
| JP3028080B2 (ja) * | 1997-06-18 | 2000-04-04 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JP3165093B2 (ja) | 1997-11-13 | 2001-05-14 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| KR100273703B1 (ko) * | 1997-12-12 | 2001-03-02 | 윤종용 | 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법 |
| US6229167B1 (en) * | 1998-03-24 | 2001-05-08 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2000040800A (ja) * | 1998-07-24 | 2000-02-08 | Sharp Corp | 強誘電体記憶素子及びその製造方法 |
| KR100365766B1 (ko) * | 1998-10-28 | 2003-03-17 | 주식회사 하이닉스반도체 | 강유전체 메모리 제조방법 |
| JP3249496B2 (ja) * | 1998-11-10 | 2002-01-21 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US6600185B1 (en) * | 1999-03-10 | 2003-07-29 | Oki Electric Industry Co., Ltd. | Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof |
| US6610548B1 (en) * | 1999-03-26 | 2003-08-26 | Sony Corporation | Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory |
| JP3907921B2 (ja) * | 2000-06-19 | 2007-04-18 | 富士通株式会社 | 半導体装置の製造方法 |
| DE10042235A1 (de) * | 2000-08-28 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung |
| US6713310B2 (en) * | 2002-03-08 | 2004-03-30 | Samsung Electronics Co., Ltd. | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same |
| JP2004146772A (ja) * | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3847645B2 (ja) * | 2002-03-20 | 2006-11-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4316188B2 (ja) * | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2004079675A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004095861A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7755734B2 (en) * | 2003-03-31 | 2010-07-13 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
| CN100559592C (zh) * | 2003-04-15 | 2009-11-11 | 富士通微电子株式会社 | 半导体器件的制造方法 |
| WO2006078791A2 (en) * | 2005-01-18 | 2006-07-27 | Luminescent Technologies, Inc. | Systems, masks and methods for printing contact holes and other patterns |
-
2003
- 2003-10-07 JP JP2003348610A patent/JP2005116756A/ja active Pending
-
2004
- 2004-06-04 US US10/860,577 patent/US7211850B2/en not_active Expired - Lifetime
-
2007
- 2007-03-23 US US11/727,033 patent/US20070184595A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134664A1 (ja) * | 2005-06-17 | 2006-12-21 | Fujitsu Limited | 半導体装置及びその製造方法 |
| KR100973703B1 (ko) | 2005-06-17 | 2010-08-04 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7910968B2 (en) | 2005-06-17 | 2011-03-22 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| JP4930371B2 (ja) * | 2005-06-17 | 2012-05-16 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2007067241A (ja) * | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100822581B1 (ko) | 2006-09-08 | 2008-04-16 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| US7687403B2 (en) | 2006-09-08 | 2010-03-30 | Hynix Semiconductor | Method of manufacturing flash memory device |
| US7851917B2 (en) | 2007-06-27 | 2010-12-14 | Sanyo Electric Co., Ltd. | Wiring structure and method of manufacturing the same |
| JP2014198461A (ja) * | 2013-03-15 | 2014-10-23 | 株式会社リコー | アクチュエータ素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070184595A1 (en) | 2007-08-09 |
| US20050072998A1 (en) | 2005-04-07 |
| US7211850B2 (en) | 2007-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070184595A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004228570A (ja) | 半導体装置及びその製造方法 | |
| US6072241A (en) | Semiconductor device with self-aligned contact and its manufacture | |
| JP2005229001A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7927946B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2003258201A (ja) | 半導体装置の製造方法 | |
| JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
| JP2008211119A (ja) | 半導体装置の製造方法 | |
| US7652377B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP4371005B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4893304B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2009164534A (ja) | 半導体装置およびその製造方法 | |
| TWI841150B (zh) | 製造半導體裝置的方法 | |
| JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
| KR100867363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2008305960A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
| JP2006294676A (ja) | 半導体装置の製造方法半導体装置 | |
| JP4319147B2 (ja) | 半導体装置の製造方法 | |
| JP2011100950A (ja) | 半導体記憶装置 | |
| JP2004296732A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JP2006049748A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2004363124A (ja) | 容量素子及びその製造方法、半導体装置及びその製造方法 | |
| JP2006157062A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006165126A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060721 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100202 |