JP2003258201A

JP2003258201A - 半導体装置の製造方法

Info

Publication number: JP2003258201A
Application number: JP2002053874A
Authority: JP
Inventors: Andrew Joseph Kelly; アンドリュージョセフケリー
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-12
Anticipated expiration: 2022-02-28
Also published as: JP3994017B2

Abstract

(57)【要約】【課題】強誘電体キャパシタ構造を効率的にエッチン
グすることのできる半導体装置の製造方法を提供する。
垂直に近い側壁を有する強誘電体キャパシタ構造を、ド
ライエッチングを用いて形成することのできる半導体装
置の製造法を提供する【解決手段】半導体装置の製造方法は、（ａ）絶縁表
面内にコンタクト用導電表面を露出した半導体基板上に
酸素バリア導電層、下部電極層、強誘電体層、上部電極
層を積層する工程と、（ｂ）前記上部電極層上に第１
層、第２層を含むハードマスクを形成する工程と、
（ｃ）前記ハードマスクをエッチングマスクとして、プ
ラズマエッチングにより前記上部電極層、強誘電体層、
下部電極層、酸素バリア導電層をエッチングしてキャパ
シタ構造を形成する工程と、を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に強誘電体キャパシタを有する半導体装
置の製造方法に関する。

【０００２】

【従来の技術】強誘電体キャパシタをメモリ素子として
用いる強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）
は、１トランジスタ／１キャパシタで不揮発性メモリセ
ルを構成できる。強誘電体として酸化物ペロブスカイト
型強誘電体が多く用いられている。

【０００３】ＦｅＲＡＭの集積度を向上させるため、電
界効果トランジスタのソース／ドレイン領域上に層間絶
縁膜中に埋め込んだ導電性プラグを形成し、プラグに接
続して層間絶縁膜上に強誘電体キャパシタを形成するプ
レーナスタックキャパシタ構造が検討されている。限ら
れた面積内になるべく電極対向面積の大きなキャパシタ
を形成するためには、キャパシタ構造をなるべく垂直に
近い方向でパターニングすることが望まれる。

【０００４】従来、強誘電体キャパシタの電極および強
誘電体膜は、フォトレジストパターンをマスクとしたエ
ッチングでパターニングしていた。フォトレジストは、
エッチング耐性が十分でないため、垂直性エッチングは
極めて困難であった。

【０００５】キャパシタ構造を垂直にエッチングしよう
とすると、レジストマスクを用いる代りにハードマスク
を用いることが望まれる。単層のシリコン酸化膜でハー
ドマスクを形成すると、強誘電体や貴金属電極をエッチ
ングする際に必要な高バイアス条件で、ハードマスクと
上部電極との界面で剥がれが発生し易い。又、酸化シリ
コン膜のハードマスクをドライエッチングで除去しよう
とすると、エッチングガスにより上部電極の膜質変化や
ダメージを発生させてしまう。

【０００６】ＴｉＮ等のバリア系材料を用いた単層ハー
ドマスクは、エッチング工程終了後は上部電極にダメー
ジを与えないプロセスで除去し易い。但し、酸素が存在
しない条件でエッチングを行なうと、ハードマスクとＰ
ｂＺｒＴｉＯ₃（ＰＺＴ）等の強誘電体膜との間に高い
エッチ選択比を得ることが難しい。酸素を添加すると、
エッチ選択比を高くすることができるが、強誘電体のエ
ッチレートが低下し、テーパーが発生し易い。

【０００７】

【発明が解決しようとする課題】本発明の目的は、強誘
電体キャパシタ構造を効率的にエッチングすることので
きる半導体装置の製造方法を提供することである。

【０００８】本発明の他の目的は、垂直に近い側壁を有
する強誘電体キャパシタ構造を、ドライエッチングを用
いて形成することのできる半導体装置の製造法を提供す
ることである。

【０００９】

【課題を解決するための手段】本発明の一観点によれ
ば、ａ）絶縁表面内にコンタクト用導電表面を露出した
半導体基板上に酸素バリア導電層、下部電極層、強誘電
体層、上部電極層を積層する工程と、（ｂ）前記上部電
極層上に第１層、第２層を含むハードマスクを形成する
工程と、（ｃ）前記ハードマスクをエッチングマスクと
して、プラズマエッチングにより前記上部電極層、強誘
電体層、下部電極層、酸素バリア導電層をエッチングし
てキャパシタ構造を形成する工程と、を含む半導体装置
の製造方法が提供される。

【００１０】

【発明の実施の形態】図１（Ａ）〜図３（Ｊ）は、本発
明の実施例による半導体装置の製造方法の主要プロセス
を示す断面図である。この実施例には複数の変形例が含
まれる。

【００１１】図１（Ａ）に示すように、ｐ型表面領域を
有するシリコン基板１１の表面に、酸化シリコン等の素
子分離領域１２を形成する。素子分離領域１２は、シリ
コンの局所酸化（ＬＯＣＯＳ）又はシャロートレンチア
イソレーション（ＳＴＩ）で形成される。素子分離領域
１２は、シリコン基板１１表面に複数の活性領域を画定
する。各活性領域表面上に、ゲート絶縁膜１３、多結晶
シリコンゲート電極１４、シリサイドゲート電極１５の
積層により絶縁ゲート電極Ｇを形成する。絶縁ゲート電
極Ｇの両側のシリコン基板表面に、ｎ型ソース／ドレイ
ン領域１６をイオン注入等により形成する。

【００１２】例えば酸化シリコン等の層間絶縁膜１８に
より、ゲート電極Ｇを覆って平坦な絶縁表面を形成す
る。層間絶縁膜１８の表面層として窒化シリコン等エッ
チストッパとして機能する層を設けてもよい。層間絶縁
膜１８を貫通してスルーホールを形成し、タングステン
等の導電体を埋め込んでソース／ドレイン領域１６を表
面に導出する導電体プラグ１９を形成する。導電体プラ
グ１９の表面を化学機械研磨（ＣＭＰ）等により層間絶
縁膜１８の表面と面一にし、その表面上に強誘電体キャ
パシタ構造を構成する積層を作成する。

【００１３】先ず、酸素バリア導電体層１としてＩｒ
層、ＴｉＮ層、ＴｉＡｌＮ層等を作成する。酸素バリア
導電体層１の上に、下部電極層２としてＩｒ、Ｐｔ、Ｉ
ｒＯ、ＳＲＯ（ＳｒＲｕＯ_x）等の単層又は積層を形成
する。下部電極２の上に、酸化物強誘電体層３、例えば
ＰＺＴ（ＰｂＺｒＴｉＯ_x）、ＳＢＴ（ＳｒＢｉＴａ
Ｏ_x）、ＢＬＴ（ＢｉＬａＴｉＯ_x）等の酸化物ペロブス
カイト型強誘電体層を形成する。酸化物強誘電体層３の
上に、上部電極層４としてＰｔ、Ｉｒ等の貴金属、Ｉｒ
Ｏ、ＳＲＯ、ＰｔＯ等の酸化物導電体層の単層又は積層
を形成する。

【００１４】上部電極層４の上に、ハードマスク用の第
１層５、第２層６を含む積層を形成する。例えば、第１
層５は、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ等で形成する。第
２層６は、例えばＣＶＤ、プラズマＣＶＤ、スピンオン
グラス（ＳＯＧ）等により形成したＳｉＯ₂膜で形成す
る。

【００１５】図１（Ｂ）に示すように、ハードマスク層
５、６の上にホトレジスト層を形成し、露光、現像する
ことによりホトレジストパターンＰＲを作成する。ホト
レジストパターンＰＲは、キャパシタ構造を形成する領
域上に作成される。このホトレジストパターンＰＲをエ
ッチングマスクとし、その下のハードマスク層５、６を
エッチングする。ハードマスク５、６をパターニングし
た後、ホトレジストパターンＰＲは除去する。

【００１６】図１（Ｃ）に示すように、積層ハードマス
ク５、６をエッチングマスクとし、その下の上部電極層
４、強誘電体層３、下部電極層２、酸素バリア導電体層
１を連続的に高密度プラズマエッチングでエッチング
し、ハードマスク層５、６の下にそれぞれ強誘電体キャ
パシタ構造を形成する。

【００１７】図４は、高密度プラズマエッチングを行な
う誘導結合プラズマエッチング装置の構成を示す。チャ
ンバ３０は、石英製側壁の外側にコイル３１を備え、コ
イル３１は高周波電源３２に接続されている。誘導結合
により、チャンバ内に高周波を印加することができる。

【００１８】チャンバ３０内には対向電極３４、３５が
設けられている。下側の電極は、ステージであり、その
上にウエハ等の被加工物８を載置する。ステージ３５
は、４００〜４５０ｋＨｚの低周波電源３７に接続され
ている。さらに、ステージ３５は、配管３６を備え、水
冷によりステージ３５を一定温度に保つことができる。

【００１９】図２（Ｄ）に示すように、強誘電体キャパ
シタ構造のエッチング中、酸化シリコンで形成された第
２層ハードマスク層５は消滅することもある。ドライエ
ッチングで第２層ハードマスク層６を消滅させ、又はド
ライエッチング後第２層ハードマスク層６を除去して、
第１層ハードマスク層５を露出させる。

【００２０】図２（Ｅ）に示すように、ＴｉＯ₂層、Ａ
ｌ₂Ｏ₃層等水素遮蔽能を有する絶縁層により、強誘電体
キャパシタ構造を覆うエンキャプシュレーション膜８を
形成する。なお、ハードマスク層の第1層の一部とし
て、このようなエンキャプシュレーション機能を有する
絶縁薄層を積層しておいても良い。

【００２１】図２（Ｆ）に示すように、エンキャプシュ
レーション層８を覆うように、酸化シリコン層等の層間
絶縁膜９を形成し、表面を平坦化する。層間絶縁膜９表
面から各強誘電体キャパシタの上部電極４に到達するビ
ア孔２０を形成し、Ｗ層等を埋め込んで導電体プラグ２
１を形成する。層間絶縁膜９の上に配線層を形成し、パ
ターニングすることにより導電体プラグ２１に接続され
た配線２２を作成する。なお、導電体プラグ２１と配線
22とを一体に形成してもよい。

【００２２】上述の実施例においては、ハードマスク積
層の一部をそのまま残したが、ハードマスク層を残すこ
とは必須要件ではない。以下、その例を説明する。図３
（Ｇ）に示すように、十分なエッチング耐性を有するハ
ードマスク積層５、６を作成し、このハードマスクをエ
ッチングマスクとして強誘電体キャパシタ構造４、３、
２、１を連続的にエッチングし、強誘電体キャパシタ構
造を形成する。

【００２３】図３（Ｈ）に示すように、ハードマスク積
層６、５を除去する。例えば、層間絶縁膜１８表面にエ
ッチストッパ層が形成されている場合は、酸化シリコン
層６を希フッ酸で除去し、ＴｉＮ等の第１ハードマスク
層を（弗化アンモン＋過酸化水素）で除去しても良い。
強誘電体キャパシタ構造のエッチングに用いたハードマ
スク積層を全て除去し、強誘電体キャパシタ構造を露出
する。

【００２４】図３（Ｉ）に示すように、強誘電体キャパ
シタ構造を水素遮蔽能を有するエンキャプシュレーショ
ン膜８で覆い、その上に層間絶縁膜９を形成する。層間
絶縁膜９の表面をＣＭＰ等により平坦化する。層間絶縁
膜９表面から強誘電体キャパシタ構造の上部電極に達す
るビア孔２０を形成し、導電体プラグ２１を埋め込む。
導電体プラグ２１の表面上に、配線２２を形成する。な
お、配線２２と導電体プラグ２１は、別々の工程で形成
しても良いが、同一工程で一体に形成しても良い。

【００２５】図１（Ｃ）の工程で行うエッチングは、常
温で行なうこともできるが、２００℃以上の高温で行
い、エッチレートを促進することもできる。以下、常温
エッチングの例と高温エッチングの例をそれぞれ説明す
る。

【００２６】低温エッチング強誘電体キャパシタ構造の構成としては、酸素バリア導電体層１：Ｉｒ層、厚さ９０ｎｍ、下部電極層２：上側Ｐｔ層／ＩｒＯ₂層、厚さ１００ｎ
ｍ／５０ｎｍ、強誘電体層３：ＰＺＴ層、厚さ２２０ｎｍ（化学溶液堆
積、ＣＳＤ、により作成）、上部電極層４：上側ＩｒＯ₂層／下側ＳＲＯ層、厚さ７
５ｎｍ／１５ｎｍを用いた。

【００２７】ハードマスク５、６の構成としては、第１層目ハードマスク５：ＴｉＮ層、厚さ１５０ｎｍ
（スパッタリングにより作成）、第２層目ハードマスク６：ＳｉＯ₂層、厚さ５００ｎｍ
（プラズマＴＥＯＳのＣＶＤにより作成）を用いた。

【００２８】エッチングは、ステージを２０℃に冷却
し、ＲＦ電極に１４００Ｗを投入し、対向電極間に約４
００ｋＨｚの低周波を約８００Ｗ投入し、エッチングガ
ス圧力０．７Ｐａで行なった。

【００２９】エッチングガス条件は、上部電極層４に対して、Ｃｌ₂：Ｏ₂＝流量３０：２０、エッチ時間４０秒強誘電体層３に対して、Ｃｌ₂：Ａｒ：Ｏ₂：ＣＦ₄＝流量１６：２０：２０：
８、エッチ時間６５秒下部電極２＋酸素バリア導電層１に対して、Ｃｌ₂：Ｏ₂＝流量３０：２０、エッチ時間８０秒とした。

【００３０】上記エッチ条件においては、エッチング中
第２ハードマスク層５は消滅した。強誘電体層３に対す
るエッチングガス中Ｏ₂が混合されているのは、ハード
マスクに対する強誘電体層のエッチングレート比を増大
させるためである。しかし、Ｏ₂を添加すると、強誘電
体層のエッチレートは下がり、マイクロローディング効
果も発生する。

【００３１】第１ハードマスク層５をアンモニア水（２
９％）／過酸化水素水（３１％）＝１：５溶液で２５℃
で除去した。その後、図３（Ｉ）の工程を行い、さらに
Ｗプラグ、配線層、Ｗプラグ等を作成した。

【００３２】図５は、作成したサンプルの断面写真を示
す。強誘電体キャパシタ構造の側壁は、水平面に対し約
７０度近傍のテーパ角を示している。高温エッチング
高温エッチングは、エッチレートを増大させるが、エッ
チング条件が過酷となるため、ハードマスク層等を強化
することが望まれる。具体的に行った条件は以下の通り
である。

【００３３】強誘電体キャパシタ構造として、酸素遮蔽導電層１：Ｉｒ層、厚さ２００ｎｍ下部電極層２：上側Ｐｔ層／下側ＩｒＯ₂層、厚さ１０
０ｎｍ／５０ｎｍ強誘電体層３：ＰＺＴ層、厚さ２００ｎｍ（スパッタリ
ングで作成）、上部電極層４：ＩｒＯ₂層、厚さ２００ｎｍを用いた。

【００３４】ハードマスク構造として、第１層目ハードマスク層５：ＴｉＮ層、厚さ２００ｎｍ
（スパッタリングで作成）、第２層目ハードマスク層６：ＳｉＯ₂層、厚さ１００ｎ
ｍ（プラズマＴＥＯＳのＣＶＤで作成）を用いた。

【００３５】エッチング条件は、ステージ温度３５０℃
とし、投入電力は常温エッチングと同様１４００Ｗ／８
００Ｗ、エッチングガス圧力も常温エッチングと同様
０．７Ｐａとした。エッチングガスは、上部電極層４に対して、Ｃｌ₂：Ｏ₂＝流量１６：２０、エッチ時間２０秒強誘電体層３に対して、Ｃｌ₂＝流量１００、エッチ時間３５秒下部電極２＋酸素遮蔽導電層１に対して、Ｃｌ₂：Ｏ₂＝流量３０：１００、エッチ時間６０秒とした。

【００３６】図６は、強誘電体キャパシタ構造の一括エ
ッチング直後の形状を示す。第２層目ハードマスクは、
上面が山形に変形しているが、その下の第１層ハードマ
スク層の上面全面を覆っている。上部電極４、強誘電体
層３、株電極２、酸素バリア導電層１がより垂直に近い
一定角度でエッチングされている。強誘電体キャパシタ
構造の側面は、水平面に対し約８２〜８３度の角度であ
った。このような高温エッチングにより、強誘電体キャ
パシタ構造が８０度以上の垂直に近い角度を有する側面
を有する形状にパターニングできる。

【００３７】第１層目ＴｉＮハードマスク層を省略する
と、エッチングの際にハードマスク層と上部電極層との
界面で剥がれが発生するが、ＴｉＮ層を介在させること
により、剥がれを防止することができた。第１層ハード
マスク層としてＴｉＮ層の代りＴａＮ層やＴｉＡｌＮ層
を用いても同様の結果が期待できる。

【００３８】又、第１層目ハードマスク層を除去しない
場合には、第１層目ハードマスク層又はその一部として
ＴｉＯ₂層、Ａｌ₂Ｏ₃層等を用いても良い。又、第１層
目ハードマスク層５を作成する際、酸化物強誘電体層の
還元を防止するためには、第１層目ハードマスク層を水
素発生を伴わない方法で作成するのが好ましい。例え
ば、第１層目ハードマスク層はスパッタリングで作成す
る。

【００３９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の改良、変更、組み合わせが可能なことは当業者にと
って自明であろう。

【００４０】以下、本発明の特徴を付記する。（付記１）（１）（ａ）絶縁表面内にコンタクト用導
電表面を露出した半導体基板上に酸素バリア導電層、下
部電極層、強誘電体層、上部電極層を積層する工程と、
（ｂ）前記上部電極層上に第１層、第２層を含むハード
マスクを形成する工程と、（ｃ）前記ハードマスクをエ
ッチングマスクとして、プラズマエッチングにより前記
上部電極層、強誘電体層、下部電極層、酸素バリア導電
層をエッチングしてキャパシタ構造を形成する工程と、
を含む半導体装置の製造方法。

【００４１】（付記２）（２）さらに、（ｄ）エッチ
ング後、残ったハードマスクの少なくとも一部を除去す
る工程を含む付記１記載の半導体装置の製造方法。

【００４２】（付記３）前記ハードマスクの第１層は
接着層の機能を有する層であり、第２層は絶縁層であ
り、前記工程（ｄ）は、第２層を除去する付記２記載の
半導体装置の製造方法。

【００４３】（付記４）前記ハードマスクの第１層
が、水素遮蔽能を有する薄膜を含む付記３記載の半導体
装置の製造方法。（付記５）前記ハードマスクの第１層は接着層の機能
を有する層であり、第２層は絶縁層であり、前記工程
（ｄ）は、ハードマスクを全て除去する付記２記載の半
導体装置の製造方法。

【００４４】（付記６）（３）さらに、（ｅ）前記キ
ャパシタ構造を覆う水素バリア絶縁層を形成する工程を
含む付記１〜５のいずれか１項記載の半導体装置の製造
方法。

【００４５】（付記７）（４）前記上部電極、下部電
極が、貴金属元素を含み、前記強誘電体層が酸化物ペロ
ブスカイト型強誘電体を含む付記１〜６のいずれか１項
に記載の半導体装置の製造方法。

【００４６】（付記８）前記上部電極が貴金属の酸化
物を含む付記７記載の半導体装置の製造方法。（付記９）前記下部電極が、貴金属の酸化物電極と貴
金属電極との積層を含む付記７記載の半導体装置の製造
方法。

【００４７】（付記１０）前記酸化物ペロブスカイト型
強誘電体が、ＰＺＴ，ＳＢＴ，ＢＬＴのいずれかを含む
付記７記載の半導体装置の製造方法。（付記１１）（５）前記ハードマスクが、ＴｉＮ、Ｔ
ａＮ、ＴｉＡｌＮのいずれかで形成された下側の第1層
と、前記第1層の上に配置され、酸化シリコンで形成さ
れた第２層とを含む付記１〜１０のいずれか1項に記載
の半導体装置の製造方法。

【００４８】（付記１２）前記ハードマスクが、Ｔｉ
Ｎの下側第１層と酸化シリコンの上側第２層で構成され
ている付記１〜１０のいずれか１項記載の半導体装置の
製造方法。

【００４９】（付記１３）前記工程（ｂ）は、前記第
１層をスパッタリングで形成する付記１１または１２記
載の半導体装置の製造方法。（付記１４）前記工程（ｂ）は、前記第２層をＣＶ
Ｄ、プラズマＣＶＤ、塗布法のいずれかで形成する付記
１１〜１３のいずれか１項記載の半導体装置の製造方
法。

【００５０】（付記１５）前記工程（ｃ）は、誘導結
合プラズマを用いて行われる付記１〜１４のいずれか１
項に記載の半導体装置の製造方法。（付記１６）前記工程（ｃ）は、エッチングガスとし
てＣｌ₂、ＳｉＣｌ₄、ＢＣｌ₃、ＣＦ₄、Ｃ₄Ｆ₈、ＨＢｒ
のうち少なくとも１つを用いて行われる付記１〜１５の
いずれか１項に記載の半導体装置の製造方法。

【００５１】（付記１７）前記工程（ｃ）は、エッチ
ングガスにＯ₂または（Ｏ₂＋Ｎ₂）を添加してエッチン
グする工程を含む付記１６記載の半導体装置の製造方
法。

【００５２】（付記１８）前記酸素バリア層が、Ｉｒ
またはＴｉＮ，ＴｉＡｌＮのいずれかを含む付記１〜１
７のいずれか１項記載の半導体装置の製造方法。（付記１９）前記酸素バリア層がＩｒ層である付記１
８記載の半導体装置の製造方法。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
強誘電体キャパシタ形成用積層を同一マスクを用いた連
続ドライエッチングでパターニングすることができる。

【００５４】強誘電体キャパシタ構造の側壁のテーパ角
度を急にすることにより、ＦｅＲＡＭ装置の集積度を向
上し易くなる。

【図面の簡単な説明】

【図１】本発明の実施例による半導体装置の製造方法
を説明するための断面図である。

【図２】本発明の実施例による半導体装置の製造方法
を説明するための断面図である。

【図３】本発明の実施例による半導体装置の製造方法
を説明するための断面図である。

【図４】誘導結合プラズマエッチング装置の構成を示
す概略断面図である。

【図５】本発明の実施例の１例により作成したＦｅＲ
ＡＭ装置の断面構成を示す電子顕微鏡写真である。

【図６】本発明の実施例の他の例による強誘電体キャ
パシタ構造パターニング後の構成を示す電子顕微鏡写真
である。

【符号の説明】１酸素バリア導電層２下部電極３強誘電体層４上部電極５ハードマスク（第１層）６ハードマスク（第２層）１１シリコン基板１２素子分離領域１３ゲート絶縁膜１４多結晶シリコンゲート電極１５シリサイドゲート電極１６ソース／ドレイン領域１８層間絶縁膜１９Ｗプラグ

Claims

【特許請求の範囲】

【請求項１】（ａ）絶縁表面内にコンタクト用導電表
面を露出した半導体基板上に酸素バリア導電層、下部電
極層、強誘電体層、上部電極層を積層する工程と、（ｂ）前記上部電極層上に第１層、第２層を含むハード
マスクを形成する工程と、（ｃ）前記ハードマスクをエッチングマスクとして、プ
ラズマエッチングにより前記上部電極層、強誘電体層、
下部電極層、酸素バリア導電層をエッチングしてキャパ
シタ構造を形成する工程と、を含む半導体装置の製造方
法。
【請求項２】さらに、（ｄ）エッチング後、残ったハードマスクの少なくとも
一部を除去する工程を含む請求項１記載の半導体装置の
製造方法。
【請求項３】さらに、（ｅ）前記キャパシタ構造を覆う水素バリア絶縁層を形
成する工程を含む請求項１または２記載の半導体装置の
製造方法。
【請求項４】前記上部電極、下部電極が、貴金属元素
を含み、前記強誘電体層が酸化物ペロブスカイト型強誘
電体を含む請求項１〜３のいずれか１項に記載の半導体
装置の製造方法。
【請求項５】前記ハードマスクが、ＴｉＮ、ＴａＮ、
ＴｉＡｌＮのいずれかで形成された下側の第1層と、前
記第1層の上に配置され、酸化シリコンで形成された第
２層とを含む請求項１〜４のいずれか1項に記載の半導
体装置の製造方法。