JP2000040800A - 強誘電体記憶素子及びその製造方法 - Google Patents

強誘電体記憶素子及びその製造方法

Info

Publication number
JP2000040800A
JP2000040800A JP10210135A JP21013598A JP2000040800A JP 2000040800 A JP2000040800 A JP 2000040800A JP 10210135 A JP10210135 A JP 10210135A JP 21013598 A JP21013598 A JP 21013598A JP 2000040800 A JP2000040800 A JP 2000040800A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
conductive plug
lower electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10210135A
Other languages
English (en)
Inventor
Masaya Osada
昌也 長田
Atsushi Kudo
淳 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10210135A priority Critical patent/JP2000040800A/ja
Priority to US09/357,806 priority patent/US20020011615A1/en
Publication of JP2000040800A publication Critical patent/JP2000040800A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 導電性プラグとの間に良好なコンタクト特性
を有する下部電極構造を持つ、スタック型構造の強誘電
体記憶素子及びその製造方法を提供する。 【解決手段】 本発明による強誘電体記憶素子は、上部
電極１４８、強誘電体膜１４６及び下部電極１４４を有
するキャパシタ１４０と、該下部電極１４４の下に位置
し、該下部電極１４４を選択トランジスタ２０に電気的
に接続するための導電性プラグ３０と、該導電性プラグ
３０と該下部電極１４４との間に形成された、それらの
間の拡散反応を防ぐ拡散バリア膜１４３と、を備えてお
り、該導電性プラグ３０と該拡散バリア膜１４３との間
に、第１の金属元素を含むシリサイド層１４２が形成さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体記憶素子
及びその製造方法に関し、特に、選択トランジスタ、下
部電極と強誘電体膜と上部電極とを有するキャパシタ、
及び選択トランジスタとキャパシタとを電気的に接続す
るための導電性プラグを備えた強誘電体記憶素子及びそ
の製造方法に関する。
【０００２】
【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能を持っ
ているので、デバイスの構成要素として広く応用されて
いる。例えば、その焦電性を利用して赤外線リニアアレ
イセンサに、その圧電性を利用して超音波センサに、そ
の電気光学効果を利用して導波路型光変調器に、また、
その高誘電特性を利用してＤＲＡＭ（dynamic random-a
ccess memory）やＭＭＩＣ（microwave monolithic int
egrated circuit）用キャパシタにと様々なデバイスに
用いられている。中でも、近年の薄膜形成技術の進展に
伴って、半導体メモリ技術との組み合わせにより、高密
度でかつ高速に動作する強誘電体不揮発性メモリ（ＦＲ
ＡＭ）の開発が盛んである。
【０００３】ＦＲＡＭは、その高速書き込み・読み出
し、低電圧動作、及び書き込み・読み出しの高い繰り返
し耐性等の特性によって、従来のＥＰＲＯＭ（Erasable
and Programmable Read Only Memory）やＥＥＰＲＯＭ
（Electrically Erasable andProgrammable Read Only
Memory）さらにはＦｌａｓｈメモリの置き換えだけでは
なく、ＳＲＡＭ(Static Random Access Memory)、ＤＲ
ＡＭ分野の置き換えも可能なメモリとして、実用化に向
けての研究開発が盛んに行われている。
【０００４】ＦＲＡＭのための強誘電体キャパシタに用
いる強誘電体材料として、従来、酸化物強誘電体である
Ｐｂ（Ｚｒ1-xＴｉx）Ｏ3、ＳｒＢｉ2Ｔａ2Ｏ9、または
Ｂｉ 4Ｔｉ3Ｏ12等が検討されている。そのうち、ＳｒＢ
ｉ2Ｔａ2Ｏ9材料が、ＦＲＡＭに最も適した材料である
と言える。この材料は、３Ｖ以下での低電圧動作が可能
であり、かつ強誘電体のメモリ動作上において、安定に
動作できるかどうかを示す信頼性（例えば、疲労特性、
インプリント特性、及び温度特性等）に優れている。強
誘電体薄膜の特性検討のために、キャパシタの下部電極
としては、Ｐｔ、Ｐｔ／Ｔａ、あるいはＰｔ／Ｔｉ等の
貴金属材料による電極、もしくは貴金属材料の層と密着
層とを含む複合電極が用いられていた。
【０００５】通常、強誘電体薄膜に良好な強誘電体特性
を持たせるためには、それを、酸素雰囲気中で６５０〜
８００℃という高温で熱処理する必要がある。一方、上
記のような強誘電体キャパシタ及びその形成プロセスを
用いてメガビット以上の集積化を実現するためには、デ
バイス構造として、スタック型構造を用いることが不可
欠である。
【０００６】図１は、スタック型構造を有する従来の強
誘電体記憶素子の構成を示す。この構造において、ポリ
シリコン等による導電性プラグ３０を用いて、選択トラ
ンジスタ２０と強誘電体キャパシタ４０とが電気的に接
続されている。選択トランジスタ２０は、シリコン基板
１０上に形成されたゲート電極２２、及びその両側に位
置するソース・ドレイン領域２４を有する。導電性プラ
グ３０は、選択トランジスタ２０を覆うように設けられ
た第１の層間絶縁膜５２を貫通するホールに埋め込まれ
ている。強誘電体キャパシタ４０は、下部電極４４と、
強誘電体薄膜４６と、上部電極４８とを備えており、下
部電極４４が直接に導電性プラグ３０に接続されてい
る。なお、上記の構造において、強誘電体キャパシタ４
０及び第１の層間絶縁膜５２の上に、第２の層間絶縁膜
５４が形成されており、上部電極４８は、その上に位置
する第２の層間絶縁膜５４のコンタクトホールを介し
て、引き出し電極６２に接続されている。さらに、選択
トランジスタ２０のソース領域２４ａは、第１の層間絶
縁膜５２及び第２の層間絶縁膜５４に設けられたコンタ
クトホールを介して、引き出し電極６４に接続されてい
る。なお、ロコス膜５１は、素子を分離するための領域
である。
【０００７】上記のスタック型構造において、下部電極
（例えばＰｔ）は、直接ポリシリコン（導電性プラグ）
３０上に形成される。このため、強誘電体キャパシタプ
ロセス中の熱処理によって、Ｐｔとポリシリコンとの間
にシリサイド化反応が起こり、強誘電体特性が劣化す
る。
【０００８】上記のシリサイド化反応を防ぐために、下
部電極４４とポリシリコン３０との間に従来では、Ｔｉ
Ｎ等の拡散バリア膜が設けられていた。しかし、ＴｉＮ
を拡散バリア膜に用いた場合、Ｐｔ／ＴｉＮ構造のＴｉ
Ｎが、強誘電体膜の結晶化熱処理中に、Ｐｔ膜粒界を透
過する酸素ガスにより酸化されることが報告されている
（1996年春季第43回応用物理学関係連合講演会予稿集28
p-V-6、(pp.500)）。さらに、ＴｉＮの酸化に伴う体積膨
張により発生するストレスに起因して、Ｐｔ膜とＴｉＮ
膜との界面での剥離、あるいはＰｔヒロックが上方に向
かって生じるという問題が報告されている（1996年春季
第43回応用物理学関係連合講演会予稿集28p-V-7、(pp.50
0)）。
【０００９】このように、Ｐｔ／ポリシリコン構造、及
びＰｔ／ＴｉＮ／ポリシリコン構造の場合、Ｐｔのシリ
サイド化またはＴｉＮの酸化によるヒロックの発生等に
より、下部電極とポリシリコンとのコンタクト不良が起
こり、スタック型構造の実現は難しい状況であった。
【００１０】一方、下部電極の形成材料に関して、Ｐｔ
以外に、Ｉｒ、ＰｔＲｈ、Ｒｕあるいはそれらの酸化物
（ＩｒＯ2、ＰｔＲｈ０x及びＲｕＯ2）等が、その優れ
たバリア性や上部に形成される酸化物誘電体との整合性
などの特徴を有するため注目されている。特にＩｒ及び
ＩｒＯ2については、Ｉｒ／ＩｒＯ2／ポリシリコンある
いはＰｔ／ＩｒＯ2／ポリシリコン電極構造上にＰＺＴ
（チタン酸ジルコン酸鉛）を形成した場合、ＰＺＴの疲
労特性が著しく改善されると報告されている（Appl. Ph
ys. Lett. vol.65 (1994), PP. 1522-1524、及びJPn.
J. Appl. Phys.vol. 33 (1994), pp. 5207-5210）。こ
の特性改善は、ＩｒＯ2膜の、Ｐｂ等の強誘電体構成元
素に対する優れたバリア性によるものであると考えられ
ている。
【００１１】しかしながら、上記の構造では、ＩｒＯ2
とポリシリコンとの界面での、ポリシリコンの酸化によ
るコンタクト不良が、ＩｒＯ2膜形成及び強誘電体膜形
成時のプロセスにおいて発生する。
【００１２】ＩｒまたはＩｒＯ2とポリシリコンとの反
応を防ぐ方法として、酸化物電極ＩｒＯ2にバリアメタ
ルとしてＴｉＮが適用されたＩｒＯ2／Ｉｒ／ＴｉＮ／
Ｔｉ下部電極が、「1996年春季第43回応用物理学関係連
合講演会予稿集28p-V-4、(pp. 499)」で報告されてい
る。この構成を採用した場合、高誘電体であるＳｒＴｉ
０3膜を形成し、イオン注入を行って低抵抗化したシリ
コン基板とのコンタクトを調べた結果、オーミックコン
タクトが取られていること、さらに高誘電体特性もＰｔ
の場合と同等なものが得られたとしている。
【００１３】ＩｒＯ2／Ｉｒ／ＴｉＮ／Ｔｉのような下
部電極構造は、ＳｒＴｉＯ3のような高誘電体材料に適
用できる２００〜４５０℃という比較的低温のプロセス
を用いる場合は、ヒロックの発生や平坦性の低下に伴う
キャパシタの電気的特性の劣化がないため、高誘電体キ
ャパシタを用いたスタック型構造として有望であるとい
える。
【００１４】
【発明が解決しようとする課題】しかし、ＰＺＴ等のよ
うな強誘電体を用いる場合、強誘電体結晶化プロセスと
しては６００℃以上の酸素雰囲気が必要である。また、
ＳｒＢｉ2Ｔａ2Ｏ9の場合は、酸素雰囲気中で６５０〜
８００℃という高温の熱処理を行う必要がある。このよ
うな高い温度では、例えばＰｔ／ＴｉＮという下部電極
構造を用いる場合、ＴｉＮの酸化による膜応力の変化の
ため、Ｐｔヒロックが発生するという問題がある。
【００１５】本発明は、上記事情に鑑みてなされたもの
であって、その目的とするところは、６００℃以上の酸
化性雰囲気中での熱処理工程に対する高い耐性を有し、
導電性プラグとの間に良好なコンタクト特性を示す下部
電極構造を持つ、スタック型構造の強誘電体記憶素子及
びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明による強誘電体記
憶素子は、上部電極、強誘電体膜及び下部電極を有する
キャパシタと、該下部電極の下に位置し、該下部電極を
選択トランジスタに電気的に接続するための導電性プラ
グと、該導電性プラグと該下部電極との間に形成され
た、それらの間の拡散反応を防ぐ拡散バリア膜と、を備
えており、該導電性プラグと該拡散バリア膜との間に、
第１の金属元素を含むシリサイド層が形成されており、
そのことにより上記目的が達成される。
【００１７】ある実施形態では、前記第１の金属元素
は、ＩＶ−Ａ族元素（Ｔｉ、Ｚｒ及びＨｆ）、Ｖ−Ａ族
元素（Ｖ、Ｎｂ及びＴａ）、ＶＩ−Ａ族元素（Ｃｒ、Ｍ
ｏ及びＷ）及びＶＩＩＩ族元素（Ｒｕ、Ｏｓ、Ｃｏ、Ｒ
ｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔ）を含むグループから選
択される。
【００１８】ある実施形態では、前記拡散バリア膜は、
ＡxＳｉ1-xＮy、ＡxＡｌ1-xＮy、またはＢＮz（０．２
≦ｘ＜１、０≦ｙ≦１、０≦ｚ＜１）によって形成さ
れ、そのうち、Ａは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔ
ａ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、
Ｎｉ、Ｐｄ及びＰｔを含む群から選択され、Ｂは、Ｚ
ｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｏ
ｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔを含む群か
ら選択される。
【００１９】ある実施形態では、前記下部電極は、Ｉｒ
膜もしくは、該Ｉｒ膜とＩｒＯ2膜とを含む多層膜によ
って構成される。
【００２０】ある実施形態では、前記シリサイド層は２
〜６０ｎｍ程度の厚さを有する。
【００２１】ある実施形態では、前記導電性プラグは、
ポリシリコンによって形成されている。
【００２２】本発明による強誘電体記憶素子の製造方法
は、上部電極、強誘電体膜及び下部電極を有するキャパ
シタと、該下部電極の下に位置し、該下部電極を選択ト
ランジスタに電気的に接続するための導電性プラグと、
該導電性プラグと該下部電極との間に形成された、それ
らの間の拡散反応を防ぐ拡散バリア膜と、を備えた強誘
電体記憶素子の製造方法であって、該導電性プラグと該
拡散バリア膜との間に、第１の金属元素を含むシリサイ
ド層を形成する工程を包含しており、そのことにより上
記目的が達成される。
【００２３】ある実施形態では、前記第１の金属元素
は、ＩＶ−Ａ族元素（Ｔｉ、Ｚｒ及びＨｆ）、Ｖ−Ａ族
元素（Ｖ、Ｎｂ及びＴａ）、ＶＩ−Ａ族元素（Ｃｒ、Ｍ
ｏ及びＷ）及びＶＩＩＩ族元素（Ｒｕ、Ｏｓ、Ｃｏ、Ｒ
ｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔ）を含むグループから選
択される。
【００２４】ある実施形態では、前記導電性プラグはシ
リコンによって形成され、前記シリサイド層を形成する
工程は、前記導電性プラグ上に、前記第１の金属元素に
よる金属層を形成する工程と、不活性ガス雰囲気中にお
ける熱処理によって、該金属層を前記シリサイド層に変
化させる工程と、を包含する。
【００２５】ある実施形態では、前記シリサイド層を形
成する工程は、前記導電性プラグ上に、前記第１の金属
元素及びシリコン元素を含む第１の層を形成する工程
と、不活性ガス雰囲気中における熱処理によって、該第
１の層を前記シリサイド層に変化させる工程と、を包含
する。
【００２６】ある実施形態では、前記導電性プラグはシ
リコンによって形成され、前記シリサイド層を形成する
工程は、前記導電性プラグ上に、前記第１の金属元素に
よる金属層を形成する工程と、該金属層上に、前記第１
の金属元素及びシリコン元素を含む第１の層を形成する
工程と、不活性ガス雰囲気中における熱処理によって、
該金属層及び該第１の層を、前記シリサイド層に変化さ
せる工程と、を包含する。
【００２７】ある実施形態では、前記導電性プラグはシ
リコンによって形成され、前記シリサイド層を形成する
工程は、前記導電性プラグ上に、前記第１の金属元素に
よる第１の金属層を形成する工程と、不活性ガス雰囲気
中における熱処理によって、該金属層を前記シリサイド
層に変化させる工程と、該シリサイド層上に、該第１の
金属元素による第２の金属層を形成する工程と、を包含
する。
【００２８】ある実施形態では、前記不活性ガスは窒素
ガスを含む。
【００２９】ある実施形態では、前記熱処理は、前記拡
散バリア膜が形成される前に行う場合は、その処理温度
が約５００〜９５０℃の範囲にある。
【００３０】ある実施形態では、前記熱処理は、前記拡
散バリア膜が形成される後に行う場合は、その処理温度
が約５００〜８００℃の範囲にある。
【００３１】
【発明の実施の形態】以下に、本発明の基本的な特徴
は、図２を参照しながら説明する。
【００３２】図２は、本発明による強誘電体記憶素子の
基本的な構成の要部の断面を示す。この誘電体薄膜素子
は、基板１０上に形成された選択トランジスタ２０と、
選択トランジスタ２０上に第１の層間絶縁膜５２を介し
て設けられた強誘電体キャパシタ１４０と、第１の層間
絶縁膜５２を貫通するコンタクトホールに埋め込まれた
導電性プラグ３０と、を備えている。導電性プラグ３０
は、ポリシリコン等によって形成されており、選択トラ
ンジスタ２０と強誘電体キャパシタ１４０とを電気的に
接続するためのものである。
【００３３】強誘電体キャパシタ１４０は、下部電極１
４４と、強誘電体薄膜１４６と、上部電極１４８とを備
えている。本発明による強誘電体キャパシタ１４０の下
部電極１４４は、ＩｒまたはＩｒＯ2によって形成され
ている。
【００３４】強誘電体キャパシタ１４０は、さらに、下
部電極１４４と導電性プラグ３０との間に設けられた、
拡散バリア膜１４３と、拡散バリア膜１４３の下の第１
の金属を含むシリサイド層１４２と、を含んでいる。
【００３５】拡散バリア膜１４３は、導電性プラグ３０
と下部電極１４４との間の拡散反応を防ぐためのもので
あり、ＡxＳｉ1-xＮy、ＡxＡｌ1-xＮy、またはＢＮ
z（０．２≦ｘ＜１、０≦ｙ≦１、０≦ｚ＜１）によっ
て形成される。ここで、Ａは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、
Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒ
ｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔを含む群から選択される
元素であり、Ｂは、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃ
ｒ、Ｍｏ、Ｗ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、
Ｐｄ及びＰｔを含む群から選択される元素である。
【００３６】シリサイド層１４２を構成する第１の金属
は、ＩＶ−Ａ族元素（Ｔｉ、Ｚｒ及びＨｆ）、Ｖ−Ａ族
元素（Ｖ、Ｎｂ及びＴａ）、ＶＩ−Ａ族元素（Ｃｒ、Ｍ
ｏ及びＷ）及びＶＩＩＩ族元素（Ｒｕ、Ｏｓ、Ｃｏ、Ｒ
ｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔ）を含むグループから選
択される元素である。
【００３７】以下に、上記の構成による作用を説明す
る。
【００３８】下部電極を形成するＩｒ膜若しくはＩｒＯ
2／Ｉｒ膜は、その上に形成される強誘電体膜の結晶化
工程の際の高温において、酸素が拡散バリア膜１４３
（例えばＴａxＳｉ1-xＮy膜、以下「ＴａＳｉＮ膜」と
も略称する）までに拡散することを防ぐことができる。
このため、酸化によるＴａxＳｉ1-xＮy膜の体積膨張や
コンタクト不良の発生が防止できる。なお、Ｉｒまたは
ＩｒＯ2による下部電極、及び上記のような拡散バリア
膜の使用は、本出願人による特願平10-035639号（「半
導体メモリ素子及びその製造方法」）にも部分的に記載
されている。
【００３９】拡散バリア膜（例えばＴａxＳｉ1-xＮ
y膜）は、シリサイド層（例えばチタンシリサイド層）
及びポリシリコンと、ＴａxＳｉ1-xＮy膜上に形成する
Ｉｒ膜若しくはＩｒＯ2／Ｉｒ膜との間の拡散バリアと
して機能する。ＴａxＳｉ1-xＮy膜によって、シリコン
やＴｉ等の元素が下部電極内に拡散することを防ぐこと
ができる。
【００４０】このような拡散バリア膜及び下部電極を用
いることによって、７００℃で６０分間の強誘電体結晶
化プロセスを行った場合でも、下部電極に、及び下部電
極と拡散バリア膜との間にヒロックが生じることはな
い。このため、良好な強誘電特性を持つ強誘電体膜を備
えた強誘電体記憶素子が得られる。
【００４１】以下に、シリサイド層を設ける意義を説明
する。
【００４２】拡散バリアであるＴａxＳｉ1-xＮy膜を直
接ポリシリコン上に形成した場合、ＴａxＳｉ1-xＮy膜
とポリシリコンとの界面にごくわずかな反応層が生じる
ことがあるという事実が、詳細な界面分析によって分か
った。このような反応層が形成すると、下部電極と導電
性プラグとのコンタクト抵抗が強誘電体結晶化プロセス
後に増加し、またその電流電圧特性が非オーミック性に
なる恐れがある。電流電圧特性の非オーミック性は、強
誘電体のメモリ動作において、高速動作の際の遅延や信
号のＳ／Ｎ比が取りにくくなるなどの問題を引き起こす
ことが多い。
【００４３】シリサイド層を設けることで、上記のよう
な反応層の生成が防止できる。さらに、シリサイド層の
存在により、ポリシリコンとＴａxＳｉ1-xＮy膜との密
着強度が増し、それがヒロックの低減に寄与する。この
ような構成によって、７００℃で２４０分間の熱処理を
しても、ＴａxＳｉ1-xＮy膜の剥離やヒロックが生じ
ず、かつ下部電極とポリシリコンプラグとの良好なコン
タクト特性が得られている。
【００４４】以下に、図２に示される他の構成要素につ
いて説明する。下部電極１４４上に形成された強誘電体
薄膜１４６として、酸化物強誘電体（チタン酸ジルコン
酸鉛（ＰＺＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）、及び
Ｂｉ4Ｔｉ3Ｏ12）等を使用するのが一般的である。ＳＢ
Ｔの場合、層状ペロブスカイト構造を有するＢｉ系強誘
電体であれば、特に限定されるものではないが、Ｂｉ2
Ａm-1Ｂ3m+3（ＡはＮａ、Ｋ、Ｐｂ、Ｃａ、Ｓｒ、Ｂａ
またはＢｉ、ＢはＦｅ、Ｔｉ、Ｎｂ、Ｔａ、ＷまたはＭ
ｏ）で示される強誘電体材料が好ましく、また、ｍが自
然数である化合物がより好ましい。具体的には、Ｂｉ4
Ｔｉ3Ｏ12、ＳｒＢｉ2（Ｔａx、Ｎｂ1-x）2Ｏ9（０≦ｘ
＜１）、ＢａＢｉ2Ｎｂ2Ｏ9、ＢａＢｉ2Ｔａ2Ｏ9、Ｐｂ
Ｂｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｎｂ2Ｏ9、ＰｂＢｉ4Ｔｉ3Ｏ
15、ＳｒＢｉ4Ｔｉ4Ｏ15、ＢａＢｉ 4Ｔｉ4Ｏ15、Ｓｒ2
Ｂｉ4Ｔｉ5Ｏ18、Ｂａ2Ｂｉ4Ｔａ5Ｏ18、Ｐｂ2Ｂｉ4Ｔ
ｉ5Ｏ1 8、Ｎａ0.5Ｂｉ4.5Ｔｉ4Ｏ15、Ｋ0.5Ｂｉ4.5Ｔｉ
4Ｏ15等が挙げられる。また（ＳｒＢｉ2（Ｔａx、Ｎｂ
1-x）2Ｏ9）0.7・（Ｂｉ3ＴｉＴａＯ9）0.3（０≦ｘ＜
１）等の固相反応材料なども使用できる。
【００４５】これらの強誘電体膜は、公知の方法、例え
ば、スピンオン法、反応性蒸着法、ＥＢ蒸着法、スパッ
タ法、レーザーアブレーション法及び化学気相成長法
（ＭＯＣＶＤ法）等の方法を選択して行うことができ
る。例えば、スピンオン法は、次のように行われる。ま
ず、強誘電体薄膜を構成する一部、またはすべての元素
を溶媒に分散させ、それをスピンコート法により基板上
に塗布し、乾燥を行う。次に、膜中に存在している炭素
成分を焼結により燃焼させ（仮焼結）、その後ペロブス
カイト構造を有する結晶にするために、酸素若しくは酸
素化合物を含むガス中で焼成を行う。こうして、基板上
に強誘電体膜が形成される。
【００４６】なお、強誘電体膜１４６上に設けられる上
部電極１４８は、Ｐｔ膜等の一層構造にする他、下部電
極膜と同様の材料で同様の方法により形成することがで
きる。
【００４７】なお、選択トランジスタ２０は、シリコン
基板１０上に形成されたゲート電極２２、及びその両側
に位置するソース・ドレイン領域２４を有する。
【００４８】図２の構造において、強誘電体キャパシタ
１４０及び第１の層間絶縁膜５２の上に、第２の層間絶
縁膜５４が形成されており、上部電極１４８は、その上
に位置する第２の層間絶縁膜５４のコンタクトホールを
介して、引き出し電極６２に接続されている。さらに、
選択トランジスタ２０のソース領域２４ａは、第１の層
間絶縁膜５２及び第２の層間絶縁膜５４に設けられたコ
ンタクトホールを介して、引き出し電極６４に接続され
ている。なお、ロコス膜５１は、素子を分離するための
領域である。
【００４９】なお、本発明の強誘電体記憶素子に用いら
れる基板は、通常の半導体装置や集積回路等の基板とし
て使用できる基板であれば特に限定されるものではない
が、シリコン基板が望ましい。
【００５０】強誘電体を用いた場合の本発明の強誘電体
記憶素子は、強誘電体材料を強誘電体デバイスまたは半
導体装置の構成の一部として、集積回路用のウエハに搭
載して、集積回路を構成することができる。例えば、強
誘電体素子を不揮発性メモリの容量部として、または、
ＦＥＴのゲート電極に適用し、ゲート絶縁膜、ソース／
ドレイン領域等を組み合わせて形成することにより、Ｍ
ＦＭＩＳ−ＦＥＴ（Metal Ferroelectric Metal Insula
tor Semiconductor FET）、ＭＦＳ−ＦＥＴ（Metal Fer
roelectric Semiconductor FET）等として利用すること
もできる。
【００５１】以下に、本発明による実施形態、特にシリ
サイド層の形成方法を詳細に説明する。
【００５２】（第１の実施形態）図３（ａ）〜（ｄ）を
参照しながら、本発明による強誘電体記憶素子の製造方
法の第１の実施形態を説明する。この実施形態におい
て、ポリシリコンによる導電性プラグ上に形成された金
属膜（Ｔｉ膜）を熱処理することによって、シリサイド
層を形成する。
【００５３】まず、図３（ａ）に示されるように、シリ
コン基板１０の表面に膜厚が約５００ｎｍのロコス膜５
１を形成して、素子分離領域を形成する。次に従来の方
法を用いて、ゲート電極２２、及びソース・ドレイン領
域２４からなる選択トランジスタを形成する。その後、
層間絶縁膜としてＣＶＤ（Chemical Vapor Depositio
n）法で第１のシリコン酸化膜５２を５００ｎｍ程度成
膜し、続いて、直径約０．６μｍのコンタクトホール３
０ａを形成する。
【００５４】次に、図３（ｂ）に示されるように、ＣＶ
Ｄ法でポリシリコンを、コンタクトホール３０ａに埋め
込んだ後、ＣＭＰ（Chemical Mechanical Polishing）
法で表面を平坦化し、ポリシリコンプラグ３０を形成す
る。次にポリシリコンプラグ３０の上にＴｉ膜の形成の
準備として、ポリシリコン上への自然酸化膜の形成を抑
えるために、ポリシリコンの表面をフッ酸でウエット処
理する。
【００５５】その後、ＤＣマグネトロンスパッタ法にて
Ｔｉ膜１４２ａを、ポリシリコンプラグ３０及び第１の
シリコン酸化膜５２上に１〜３０ｎｍ（好ましくは５〜
２５ｎｍ）の厚さを有するように形成する。Ｔｉ膜１４
２ａの厚さが１ｎｍ以下の場合、良好なコンタクト抵抗
を得ることが難しく、また３０ｎｍ以上になると、強誘
電体結晶化アニール後に、Ｔｉ膜表面に荒れが生じる。
【００５６】その後、ＤＣリアクティブマグネトロンス
パッタ法にて、拡散バリア膜であるＴａxＳｉ1-xＮy膜
１４３（０．２≦ｘ≦１、０≦ｙ≦１）を、Ｔｉ膜１４
２ａ上に５０〜１５０ｎｍ（好ましくは８０〜１２０ｎ
ｍ）の厚さを有するように形成する。ＴａxＳｉ1-xＮy
の膜厚が５０ｎｍ以下の場合、拡散バリア層としての機
能を果たすことが困難である。また、１５０ｎｍ以上の
場合、キャパシタ部全体の膜厚を増加させることにな
り、微細加工精度に支障を生じる。ＴａxＳｉ1-xＮy膜
１４３の本実施形態で用いた成膜条件は、Ｔａ／Ｓｉ＝
１０／３のターゲットを用い、基板温度を５００℃、ス
パッタパワー２ｋＷ、スパッタガス圧を０．７Ｐａ、Ａ
ｒ／Ｎ2流量比は３／２とする。
【００５７】ＴａxＳｉ1-xＮy膜１４３の形成後、純窒
素雰囲気中で５００〜８００℃（好ましくは６００
℃）、１時間の熱処理を施す。この熱処理により、Ｔｉ
膜１４２ａはポリシリコンと反応し、シリサイド層１４
２（厚さ、約２〜６０ｎｍ）が形成される。熱処理の温
度が５００℃以下の場合は、十分なシリサイドを形成す
ることができない。また、熱処理の温度が８００℃以上
の場合は、１時間の熱処理をするとＴｉ膜とポリシリコ
ンとの反応が進みすぎ、シリサイドの表面荒れの原因と
なる。さらに、熱処理の温度が８００℃以上になると、
ＴａxＳｉ1-xＮy膜１４３にも悪影響を及ぼす恐れがあ
る。なお、上記の熱処理は、純窒素を用いたが、不活性
ガスであれば他のガス、例えばアルゴン、クリプトン及
びヘリウム等、を用いても同様の効果が得られる。
【００５８】また、上記のように形成されたＴａxＳｉ
1-xＮy拡散バリア膜１４３は、Ｘ線回折分析により、ア
モルファス構造であることが確認された。さらにオージ
ェ電子分光分析により、ＴａxＳｉ1-xＮyの組成が、Ｔ
ａ0.85Ｓｉ0.15Ｎ0.41であることが確認された。また、
純窒素雰囲気中での熱処理後のＴａxＳｉ1-xＮy膜１４
３の抵抗率を測定した結果、１００〜２０００μΩｃｍ
の範囲内であることがわかった。ＴａxＳｉ1-xＮy中の
ｘがｘ＜０．２の場合、Ｓｉ成分が多すぎるため、抵抗
率が極端に高くなり、デバイスには適さない。よって、
０．２≦ｘ≦１の範囲内が適していると思われる。
【００５９】続いて、拡散バリア膜１４３の上にＤＣマ
グネトロンスパッタ法にて、下部電極であるＩｒ膜１４
４を、約５０〜３００ｎｍ（好ましくは１００〜２００
ｎｍ）の厚さを有するように形成する。Ｉｒの膜厚が５
０ｎｍ以下の場合、強誘電体結晶化アニールの際に雰囲
気中の酸素がＩｒ膜を透過してしまい、ＴａxＳｉ1-xＮ
y膜の体積膨張によるヒロックが生じる。また、３００
ｎｍ以上の場合、キャパシタ部全体の膜厚を増加させる
ことになり、微細加工精度に支障を生じたり、既存のレ
ジスト膜厚では加工ができないといった問題が生じる。
本実施形態に用いたＩｒ膜１４４の成膜条件は、ＤＣパ
ワー０．５ｋＷ、基板温度５００℃、ガス圧０．６Ｐａ
である。
【００６０】次に、Ｉｒ膜１４４上にスピンオン法を用
いて、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）膜１４６の形成を
行う。ＳＢＴ膜の成膜方法は、次のようである。まず、
ＳＢＴを構成する元素を溶媒に分散させた前駆体溶液を
形成し、その前駆体溶液をスピナーを用いて回転数を３
０００ｒｐｍとして基板に塗布する。次に、大気中１５
０℃で１０分間の乾燥を行った後、大気中で４００℃で
３０分間の仮焼成を行う。その後、６７５℃で、６０分
間の結晶化を行う。これらの工程を４回繰り返すことに
より、１２０ｎｍの厚さのＳＢＴ膜が形成される。この
ように形成されたＳＢＴ膜は、ヒロックや剥離が認めら
れず、断面ＳＥＭ観察によって各層での反応が見られな
かった。
【００６１】次に、ＳＢＴ膜１４６上に、ＤＣマグネト
ロンスパッタ法で、膜厚１００ｎｍのＰｔによる上部電
極１４８を形成する。
【００６２】その後、図３（ｃ）に示されるように、上
部電極１４８は、Ｃｌ2を用いたドライエッチング方法
で１〜３μｍ角の大きさにパターニングする。また、そ
の下のＳＢＴ膜１４６は、Ｃ2Ｆ6及びＡｒを用いたドラ
イエッチング法で所望の形状にパターニングする。続い
て、Ｉｒ下部電極１４４、ＴａxＳｉ1-xＮy拡散バリア
膜１４３、及びシリサイド層１４２を、Ｃｌ2及びＣ2Ｆ
6を用いたドライエッチング法で所望の形状に加工す
る。
【００６３】その後、図３（ｄ）に示されるように、層
間絶縁膜として、ＣＶＤ法を用いて、第２のシリコン酸
化膜５４を形成する。その後、上部Ｐｔ電極１４８上に
コンタクトホールを形成し、強誘電体キャパシタの上部
Ｐｔ電極１４８に接続する、アルミニウム引き出し電極
６２をＤＣマグネトロンスパッタ法にて形成する。次に
ソース領域２４ａ上の第１のシリコン酸化膜５２及び第
２のシリコン酸化膜５４にコンタクトホールを形成し、
アルミニウム引き出し電極６４を形成する。こうして、
図３（ｄ）に示すような強誘電体記憶素子が製造され
る。
【００６４】上述の工程により製造されたキャパシタの
Ｐｔ上部電極１４８からのアルミニウム引き出し電極６
２と、ソース注入領域２４ａからのアルミニウム引き出
し電極６４と、の間に三角波の電圧を印加することによ
り、図４に示すようなヒステリシスカーブが得られる。
なお、この印加した三角波の電界強度は１５０ｋＶ／ｃ
ｍ、周波数は７５Ｈｚとする。強誘電体特性は、Ｐｒ＝
６μＣ／ｃｍ2、Ｅｃ＝３５ｋＶ／ｃｍ、また＋３Ｖ印
加時のリーク電流密度は８ｘ１０-8Ａ／ｃｍ2、絶縁耐
圧は１０Ｖ以上である。
【００６５】図４の結果から分かるように、上記の方法
によると、強誘電体キャパシタとして用いるのに、十分
な大きさの強誘電体特性が得られている。また、図４に
おけるヒステリシスカーブの対称性が崩れていないこと
から、シリコン基板１０とＩｒ下部電極１４４とのコン
タクトは、十分に取れていることがわかる。
【００６６】さらに、ポリシリコンプラグと、下部電極
及び拡散バリアとのコンタクト特性を評価するために、
ケルビンパターンを用いてコンタクト抵抗の評価を行っ
た。以下に、図５（ａ）〜（ｈ）を参照しながら、ケル
ビンパターンの作製工程を説明する。
【００６７】まず、図５（ａ）に示すように、Ｐ型基板
８１０にロコス８５１を形成する。次に、図５（ｂ）に
示すようにリンを基板に注入することにより、ｎ型領域
８２３を形成する。次に図５（ｃ）に示すように、基板
表面の全体に層間絶縁膜８５２を形成した後に、図５
（ｄ）に示すように、ｎ型領域８２３との導通が取れる
ように、ｎ型のポリシリコンプラグ８３０を埋め込む。
ケミカルメカニカルポリッシュによる基板表面の平坦化
の後、図５（ｅ）に示すように、Ｔｉ膜８４２ａ、Ｔａ
ＳｉＮ膜８４３、Ｉｒ膜８４４及びＳＢＴ膜８４６を、
上述の方法で順次形成する。次に、ＳＢＴに対して、通
常の結晶化アニールを行う。これらの工程によって、Ｔ
ｉ膜８４２ａは、ｎ型のポリシリコンプラグ８３０のポ
リシリコンと反応し、Ｔｉシリサイド層８４２に変化す
る。その後、図５（ｆ）に示すように、ドライエッチン
グでＳＢＴ膜８４６を除去する。次に、図５（ｇ）に示
されるように、Ｔｉシリサイド層８４２、ＴａＳｉＮ膜
８４３及びＩｒ膜８４４を貫通し、層間絶縁膜８５２に
達するようなホールを形成し、ケルビンパターンを完成
させる。
【００６８】図５（ｈ）は、図５（ｇ）の構成を上面か
ら見た図である。図５（ｈ）に示されるｎ型注入領域８
８０は、Ｉｒ膜８４４の互いに分離されている部分８４
４（ａ）〜８４４（ｃ）を電気的に接続するためのもの
であり、コンタクト部８８２を介してＩｒ膜８４４の各
部分に接続している。このケルビンパターンを用いて、
定電流をＩｒ電極パッド８４４（ａ）からパッド８４４
（ｂ）に流し、コンタクト部８８２で発生する電圧降下
を、Ｉｒ電極パッド８４４（ｂ）とパッド８４４（ｃ）
との間で測定する。この場合、配線抵抗は完全に無視で
きるため、コンタクト部８８２で発生する抵抗成分だけ
を測定することができる。
【００６９】図６は、ケルビンパターンで測定した、コ
ンタクト抵抗のコンタクト径依存性を示す。データ８３
１は本発明のＴｉシリサイド層８４２を有する構成の場
合の抵抗値、データ８３２はＴｉシリサイド層８４２を
有さない構造の場合の抵抗値、またデータ８３３はＴｉ
シリサイド層８４２を有さない構造の場合のアニール前
の抵抗値を示す。データ８３３の場合は、Ｉｒ電極８４
４を形成（図５（ｅ））後、ＳＢＴ膜８４６の形成及び
結晶化アニールを行わないまま、図５（ｇ）の工程に進
み、ケルビンパターンを作製したものである。
【００７０】図６から明らかなように、Ｔｉシリサイド
層８４２を有さない構造では、結晶化アニール後、０．
６μｍのコンタクト径の場合のコンタクト抵抗が約２０
００Ωと、アニール前に比べて１０倍近く増加している
（データ８３２）。一方、本発明の構造においては、
０．６μｍのコンタクト径の場合のコンタクト抵抗が約
８０Ωとなり、非常に低い値にとどまっている（データ
８３１）。
【００７１】また、電流電圧特性についても図７（ａ）
及び（ｂ）に示す通り、Ｔｉシリサイド層８４２を有さ
ない構造の場合（図７（ｂ））は、０Ｖ付近で非線型な
グラフとなり抵抗変化が現れる。一方、本発明の構造で
は、図７（ａ）に示すように、線型なグラフとなり、抵
抗も一定である。非線型な電流電圧特性は、強誘電体の
メモリ動作において、高速動作の際の遅延の問題や信号
のＳ／Ｎ比が取りにくくなるなどの問題を引き起こす。
本発明の構造は、そのような問題点を完全に解決した構
造となっている。
【００７２】図８は、本発明によるシリサイド層／拡散
バリア／下部電極／ＳＢＴ膜という素子構造に対して、
オージェ電子分光法による深さ方向における元素濃度を
分析した結果を示す。ＳＢＴ膜の結晶化アニール条件と
して、１層当たり６７５℃、６０分間、純酸素雰囲気中
で、これを４回繰り返している。図８に示すように、Ｉ
ｒとＴａxＳｉ1-xＮy間及びＴａxＳｉ1-xＮyとポリシリ
コン間で、結晶化アニール後でも相互拡散は見られず、
Ｉｒ膜が酸素の拡散のバリア膜として機能していること
が分かる。また、ＴａxＳｉ1-xＮy膜が、Ｉｒとポリシ
リコンの相互拡散のバリア膜として十分に機能している
ことも分かる。なお、断面透過電子顕微鏡による観察で
も、上記の相互拡散は見られなかった。
【００７３】（第２の実施形態）本発明による強誘電体
記憶素子の製造方法の第２の実施形態を説明する。
【００７４】上記第１の実施形態においては、ポリシリ
コンプラグ上に金属膜（Ｔｉ膜）及び拡散バリア膜（Ｔ
ａxＳｉ1-xＮy膜）を形成した後、純窒素雰囲気中で熱
処理を施し金属シリサイドを形成している。本実施形態
では、ポリシリコンプラグ上に金属膜（Ｔｉ膜）を形成
しさらにシリサイド化のための熱処理を施した後に、拡
散バリア膜を形成する。以下に、第１の実施形態で用い
た図３（ａ）〜（ｄ）を参照しながら、本実施形態によ
る強誘電体記憶素子の形成方法を説明する。
【００７５】まず、図３（ａ）に示されるように、シリ
コン基板１０の表面に膜厚が約５００ｎｍのロコス膜５
１を形成して、素子分離領域を形成する。次に従来の方
法を用いて、ゲート電極２２、及びソース・ドレイン領
域２４からなる選択トランジスタを形成する。その後、
層間絶縁膜としてＣＶＤ（Chemical Vapor Depositio
n）法で第１のシリコン酸化膜５２を５００ｎｍ程度成
膜し、続いて、直径約０．６μｍのコンタクトホール３
０ａを形成する。
【００７６】次に、図３（ｂ）に示されるように、ＣＶ
Ｄ法でポリシリコンを、コンタクトホール３０ａに埋め
込んだ後、ＣＭＰ（Chemical Mechanical Polishing）
法で表面を平坦化し、ポリシリコンプラグ３０を形成す
る。次にポリシリコンプラグ３０の上にＴｉ膜の形成の
準備として、ポリシリコン上への自然酸化膜の形成を抑
えるために、ポリシリコンの表面をフッ酸でウエット処
理する。
【００７７】その後、ＤＣマグネトロンスパッタ法にて
Ｔｉ膜１４２ａを、ポリシリコンプラグ３０及び第１の
シリコン酸化膜５２上に１〜３０ｎｍ（好ましくは５〜
２５ｎｍ）の厚さを有するように形成する。
【００７８】その後、純窒素中、約５００〜９５０℃で
５〜１２０秒間（好ましくは、８５０℃、１０ｓｅｃ）
のＲＴＡ（Rapid Themal Annealing）処理を行う。ＲＴ
Ａ処理温度が５００℃以下だと十分なシリサイドを形成
することができず、９５０℃以上の熱処理を通すこと
は、集積回路におけるＣＭＯＳ(Complementary Metal O
xide Semiconductor)への影響を考えて好ましくない。
この熱工程を経ることにより、ポリシリコンとＴｉ膜２
４２ａが反応し、Ｔｉシリサイド層１４２（厚さ、約２
〜６０ｎｍ）が形成される。
【００７９】その後、ＤＣリアクティブマグネトロンス
パッタ法にて、拡散バリア膜であるＴａxＳｉ1-xＮy膜
１４３（０．２≦ｘ≦１、０≦ｙ≦１）を、Ｔｉシリサ
イド層１４２上に５０〜１５０ｎｍ（好ましくは８０〜
１２０ｎｍ）の厚さを有するように形成する。ＴａxＳ
ｉ1-xＮy膜形成後、純窒素雰囲気中で５００〜８００℃
（好ましくは６００℃）、１時間の熱処理を施した。ま
た、純窒素雰囲気中での熱処理後のＴａxＳｉ1-xＮy膜
の抵抗率を測定した結果、１００〜２０００μΩｃｍの
範囲内であることがわかった。
【００８０】上記のＴｉ膜１４２及びＴａxＳｉ1-xＮy
拡散バリア膜１４３の形成条件は、第１の実施形態のそ
れと同様である。また、拡散バリア膜１４３の形成以降
の工程（図３（ｃ）及び（ｄ）に対応する工程）は、第
１の実施形態のそれと同様であり、その説明を省略す
る。
【００８１】本実施形態も、第１の実施形態と同様、ケ
ルビンパターンを用いて、コンタクト抵抗の評価を行っ
た。その結果、０．６μｍのコンタクト径の場合のコン
タクト抵抗が約８０Ωとなり、非常に低い値であること
が分かった。また、電流電圧特性については、線形なグ
ラフが得られ、抵抗も一定であることが確認された。本
実施形態によると、ＳＢＴ膜形成後に、下部電極のヒロ
ックや剥離等は認められなかった。
【００８２】第１及び第２の実施形態において、シリサ
イド層を形成するための金属膜としてＴｉ膜を用いた
が、Ｔｉの代わりに、ＩＶ−Ａ族元素（Ｚｒ及びＨ
ｆ）、Ｖ−Ａ族元素（Ｖ、Ｎｂ及びＴａ）、ＶＩ−Ａ族
元素（Ｃｒ、Ｍｏ及びＷ）及びＶＩＩＩ族元素（Ｒｕ、
Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔ）を含む
グループから選択される金属元素を用いても同様の効果
が得られる。
【００８３】（第３の実施形態）以下に、本発明による
強誘電体記憶素子の製造方法の第３の実施形態を説明す
る。
【００８４】上記第１及び第２の実施形態では、ポリシ
リコンプラグ上に金属膜（Ｔｉ膜）を形成し、その金属
膜を純窒素雰囲気中で熱処理することで金属シリサイド
層を形成している。本実施形態では、ポリシリコンプラ
グ上に、直接金属シリサイド層を形成する。
【００８５】まず、第１及び第２の実施形態と同様な方
法で、図３（ａ）の構造を形成しさらに、ポリシリコン
プラグ３０を形成する。
【００８６】次に、図３（ｂ）に示されるように、ＤＣ
マグネトロンスパッタ法にて、Ｔｉ元素とＳｉ元素とを
含む層１４２ｂを、ポリシリコン膜上に１〜３０ｎｍ
（好ましくは５〜２５ｎｍ）の厚さを有するように形成
する。層１４２ｂの形成に、Ｔｉ／Ｓｉ（モル比）が１
０／３の混合物ターゲットを用い、基板温度を５００
℃、スパッタパワー２ｋＷ、スパッタガス圧を０．７Ｐ
ａ、スパッタガスはＡｒとする。この場合、基板温度が
低いため、層１４２ｂはシリサイド膜にはなっていな
い。
【００８７】その後、ＤＣリアクティブマグネトロンス
パッタ法にて、拡散バリア膜であるＴａxＳｉ1-xＮy膜
１４３（０．２≦ｘ≦１、０≦ｙ≦１）を、Ｔｉ元素と
Ｓｉ元素とを含む層１４２ｂ上に５０〜１５０ｎｍ（好
ましくは８０〜１２０ｎｍ）の厚さを有するように形成
する。
【００８８】その後、純窒素雰囲気中で５００〜８００
℃（好ましくは６００℃）及び１時間の熱処理を施す。
この熱処理により、Ｔｉ元素とＳｉ元素とを含む層１４
２ｂは、ポリシリコンと反応し、シリサイド層１４２
（厚さ、約２〜６０ｎｍ）に変化する。純窒素雰囲気中
での熱処理後のＴａxＳｉ1-xＮy膜１４３の抵抗率を測
定した結果、１００〜２０００μΩｃｍの範囲内である
ことがわかった。
【００８９】拡散バリア膜１４３の形成以降の工程（図
３（ｃ）及び（ｄ）に対応する工程）は、第１の実施形
態のそれと同様であり、その説明を省略する。
【００９０】なお、本実施形態において、導電性プラグ
３０は、ポリシリコンによって形成されているが、その
代わりにタングステンで形成してもよい。
【００９１】本実施形態も、第１の実施形態と同様に、
ケルビンパターンを用いて、コンタクト抵抗の評価を行
った。その結果、０．６μｍのコンタクト径の場合のコ
ンタクト層抵抗は約１２０Ωとなり、低い値を示すこと
が分かった。また、電流電圧特性については、線形なグ
ラフが得られ、抵抗も一定であることが分かった。本実
施形態によれば、ＳＢＴ膜形成後には下部電極のヒロッ
クや剥離等は認められない。
【００９２】（第４の実施形態）本発明による強誘電体
記憶素子の製造方法の第４の実施形態を説明する。
【００９３】上記第３の実施形態においては、ポリシリ
コンプラグ上にＴｉ元素とＳｉ元素とを含む層１４２
ｂ、及び拡散バリア膜１４３を形成した後に、熱処理を
行い層１４２ｂをシリサイド層１４２に変化させてい
る。本実施形態では、ポリシリコン上にＴｉシリサイド
膜１４２を形成した後に、拡散バリア膜１４３を形成す
る。
【００９４】まず、第１及び第２の実施形態と同様な方
法で、図３（ａ）の構造を形成しさらに、ポリシリコン
プラグ３０を形成する。
【００９５】次に、図３（ｂ）に示されるように、ＤＣ
マグネトロンスパッタ法にて、Ｔｉ元素とＳｉ元素とを
含む層１４２ｂを、ポリシリコン膜上に１〜３０ｎｍ
（好ましくは５〜２５ｎｍ）の厚さを有するように形成
する。層１４２ｂの形成に、Ｔｉ／Ｓｉ（モル比）が１
０／３の混合物ターゲットを用い、基板温度を５００
℃、スパッタパワー２ｋＷ、スパッタガス圧を０．７Ｐ
ａ、スパッタガスはＡｒとする。
【００９６】その後、純窒素雰囲気中で５００〜９５０
℃及び５〜１２０秒（好ましくは８５０℃、１０秒）の
ＲＴＡ処理を施す。この熱処理により、Ｔｉ元素とＳｉ
元素とを含む層１４２ｂは、ポリシリコンと反応し、Ｔ
ｉシリサイド層１４２に変化する。
【００９７】その後、ＤＣリアクティブマグネトロンス
パッタ法にて、拡散バリア膜であるＴａxＳｉ1-xＮy膜
１４３（０．２≦ｘ≦１、０≦ｙ≦１）を、Ｔｉシリサ
イド層１４２上に５００〜１５００（好ましくは８０〜
１２０ｎｍ）の厚さを有するように形成する。ＴａxＳ
ｉ1-xＮy膜１４３の形成後、純窒素雰囲気中で５００〜
８００℃（好ましくは６００℃）及び１時間の熱処理を
施す。純窒素雰囲気中での熱処理後のＴａxＳｉ1-xＮy
膜１４３の抵抗率を測定した結果、１００〜２０００μ
Ωｃｍの範囲内であることがわかった。
【００９８】拡散バリア膜１４３の形成以降の工程（図
３（ｃ）及び（ｄ）に対応する工程）は、第１の実施形
態のそれと同様であり、その説明を省略する。
【００９９】本実施形態も、第１の実施形態と同様に、
ケルビンパターンを用いて、コンタクト抵抗の評価を行
った。その結果、０．６μｍのコンタクト径の場合のコ
ンタクト層抵抗は約１３０Ωとなり、低い値を示すこと
が分かった。また、電流電圧特性については、線形なグ
ラフが得られ、抵抗も一定であることが分かった。本実
施形態によれば、ＳＢＴ膜形成後に下部電極のヒロック
や剥離等は認められない。
【０１００】第３及び第４の実施形態においては、金属
シリサイド膜１４２を構成する金属元素としてＴｉを用
いたが、Ｔｉの代わりに、ＩＶ−Ａ族元素（Ｚｒ及びＨ
ｆ）、Ｖ−Ａ族元素（Ｖ、Ｎｂ及びＴａ）、ＶＩ−Ａ族
元素（Ｃｒ、Ｍｏ及びＷ）及びＶＩＩＩ族元素（Ｒｕ、
Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔ）を含む
グループから選択される金属元素を用いても同様の効果
が得られる。
【０１０１】（第５の実施形態）以下に、本発明による
強誘電体記憶素子の製造方法の第５の実施形態を説明す
る。第５の実施形態において、ポリシリコンプラグ３０
上に、Ｔｉ膜、及びＴｉ元素とＳｉ元素とを含む層を順
次形成し、さらにその上にＴａxＳｉ1-xＮy拡散バリア
膜を形成した後に、純窒素雰囲気中で熱処理によってＴ
ｉシリサイド層を形成する。
【０１０２】まず、第１及び第２の実施形態と同様な方
法で、図３（ａ）の構造を形成しさらに、ポリシリコン
プラグ３０を形成する。次にポリシリコンプラグ３０の
上にＴｉ膜の形成の準備として、ポリシリコン上への自
然酸化膜の形成を抑えるために、ポリシリコンの表面を
フッ酸でウエット処理する。
【０１０３】その後、ＤＣマグネトロンスパッタ法にて
Ｔｉ膜を、ポリシリコンプラグ３０及び第１のシリコン
酸化膜５２上に１〜３０ｎｍ（好ましくは５〜２５ｎ
ｍ）の厚さを有するように形成する。次に、ＤＣマグネ
トロンスパッタ法にて、Ｔｉ元素及びＳｉ元素を含む層
を、Ｔｉ膜上に１〜３０ｎｍ（好ましくは５〜２５ｎ
ｍ）の厚さを有するように形成する。Ｔｉ元素及びＳｉ
元素を含む層の形成に、Ｔｉ／Ｓｉ（モル比）が１０／
３の混合物ターゲットを用い、基板温度を５００℃、ス
パッタパワー２ｋＷ、スパッタガス圧を０．７Ｐａ、ス
パッタガスはＡｒとする。上記のＴｉ膜と、Ｔｉ元素及
びＳｉ元素を含む層とを含む構造を、層１４２ｃ（図３
（ｂ））と称する。
【０１０４】その後、ＤＣリアクティブマグネトロンス
パッタ法にて、拡散バリア膜であるＴａxＳｉ1-xＮy膜
１４３（０．２≦ｘ≦１、０≦ｙ≦１）を、層１４２ｃ
上に５０〜１５０ｎｍ（好ましくは８０〜１２０ｎｍ）
の厚さを有するように形成する。
【０１０５】ＴａxＳｉ1-xＮy膜１４３の形成後、純窒
素雰囲気中で５００〜８００℃（好ましくは６００℃）
及び１時間の熱処理を施す。この熱処理によって、層１
４２ｃ中のＴｉ膜は、その下のポリシリコンと反応しＴ
ｉシリサイド層に変化する、一方、層１４２ｃ中の上記
のＴｉ元素及びＳｉ元素を含む層も、この熱処理によっ
てＴｉシリサイド層に変化する。こうして、Ｔｉシリサ
イド層１４２（トータル厚さ、約２〜６０ｎｍ）が形成
される。なお、純窒素雰囲気中での熱処理後のＴａxＳ
ｉ1-xＮy膜１４３の抵抗率を測定した結果、１００〜２
０００μΩｃｍの範囲内であることがわかった。
【０１０６】拡散バリア膜１４３の形成以降の工程（図
３（ｃ）及び（ｄ）に対応する工程）は、第１の実施形
態のそれと同様であり、その説明を省略する。
【０１０７】本実施形態も、第１の実施形態と同様に、
ケルビンパターンを用いて、コンタクト抵抗の評価を行
った。その結果、０．６μｍのコンタクト径の場合のコ
ンタクト層抵抗は約１３０Ωとなり、低い値を示すこと
が分かった。また、電流電圧特性については、線形なグ
ラフが得られ、抵抗も一定であることが分かった。本実
施形態によれば、ＳＢＴ膜形成後に下部電極のヒロック
や剥離等は認められない。
【０１０８】なお、シリサイド層を形成するための金属
膜（Ｔｉ膜）、及び金属元素（Ｔｉ）とＳｉとを含む層
を構成する金属元素として、Ｔｉ以外に、実施形態１〜
４に示したような他の金属元素を用いても、同様の効果
が得られる。
【０１０９】（第６の実施形態）以下に、本発明による
強誘電体記憶素子の製造方法の第６の実施形態を説明す
る。本実施形態では、ポリシリコンプラグ３０上に金属
シリサイド層を形成し、さらにその上に金属膜を形成す
る。
【０１１０】まず、第１及び第２の実施形態と同様な方
法で、図３（ａ）の構造を形成しさらに、ポリシリコン
プラグ３０を形成する。次にポリシリコンプラグ３０の
上にＴｉ膜の形成の準備として、ポリシリコン上への自
然酸化膜の形成を抑えるために、ポリシリコンの表面を
フッ酸でウエット処理する。
【０１１１】次に、ＤＣマグネトロンスパッタ法にて、
Ｔｉ膜１４２ａをポリシリコン３０上に１〜３０ｎｍ
（好ましくは５〜２５ｎｍ）の厚さを有するように形成
する（図３（ｂ））。
【０１１２】その後、５００〜９５０℃及び５〜１２０
秒（好ましくは、８５０℃、１０秒）の条件で純窒素雰
囲気中で、ＲＴＡ処理を行う。この処理によって、Ｔｉ
膜１４２ａは、ポリシリコンと反応してＴｉシリサイド
層１４２に変化する。ＲＴＡ処理温度が５００℃以下だ
と十分なシリサイドを形成することができず、一方９５
０℃以上の場合は、集積回路上のＣＭＯＳへの影響が生
じ好ましくない。
【０１１３】その後、Ｔｉシリサイド層１４２上に、Ｔ
ｉ膜（図３（ｂ）に図示せず）を再び１〜３０ｎｍ（好
ましくは５〜２５ｎｍ）の厚さで形成する。
【０１１４】その後、ＤＣリアクティブマグネトロンス
パッタ法にて、拡散バリア膜であるＴａxＳｉl-xＮy膜
１４３（０．２≦ｘ≦１、０≦ｙ≦１）を、上記のＴｉ
膜上に５０〜１５０ｎｍ（好ましくは８０〜１２０ｎ
ｍ）の厚さで形成する。ＴａxＳｉl-xＮy膜１４３の形
成後、純窒素雰囲気中で５００〜８００℃（好ましくは
６００℃）、１時間の熱処理を施す。この熱処理を行っ
ても、Ｔｉシリサイド層１４２上に形成された上記のＴ
ｉ膜は、Ｔｉシリサイド層に変化されず、金属膜として
Ｔｉシリサイド層１４２と拡散バリア膜１４３との間に
存在する。なお、純窒素雰囲気中での熱処理後のＴａx
Ｓｉl-xＮy膜の抵抗率を測定した結果、１００〜２００
０μΩｃｍの範囲内であることがわかった。
【０１１５】拡散バリア膜１４３の形成以降の工程（図
３（ｃ）及び（ｄ）に対応する工程）は、第１の実施形
態のそれと同様であり、その説明を省略する。
【０１１６】本実施形態によれば、Ｔｉシリサイド層１
４２と拡散バリア膜１４３との間にＴｉ膜が存在するた
め、コンタクト抵抗をさらに低減できる。
【０１１７】本実施形態による強誘電体記憶素子に対し
て、第１の実施形態と同様に、ケルビンパターンを用い
て、コンタクト抵抗の評価を行った。その結果、０．６
μｍのコンタクト径の場合のコンタクト層抵抗は約８０
Ωとなり、非常に低い値を示すことが分かった。また、
電流電圧特性については、線形なグラフが得られ、抵抗
も一定であることが分かった。本実施形態によれば、Ｓ
ＢＴ膜形成後に下部電極のヒロックや剥離等は認められ
ない。
【０１１８】なお、上記のシリサイド層１４２を構成す
る金属、及びシリサイド層上の金属膜を構成する元素と
して、Ｔｉの代わりに、実施形態１〜４に示したような
他の金属元素を用いても、同様の効果が得られる。
【０１１９】
【発明の効果】本発明によれば、下記のような効果が得
られる。
【０１２０】導電性プラグと拡散バリア膜との間に、金
属シリサイド層が設けられているので、強誘電体結晶化
アニール後の抵抗の増大を防止することができる。これ
によって、強誘電体のメモリ動作において、高速動作の
際の遅延の問題や信号のＳ／Ｎ比の問題が解決できる。
【０１２１】また、特定の組成の拡散バリア膜と、特定
の材料による下部電極との組み合わせにより、ＳＢＴな
どの高温酸素雰囲気中の熱処理が必要なプロセスにおい
ても、十分な安定性（ヒロックや剥離のない）をもった
電極／拡散バリア構造を提供することができる。
【図面の簡単な説明】
【図１】従来技術による強誘電体記憶素子の断面構造を
示す図である。
【図２】本発明による強誘電体記憶素子の断面構造を示
す図である。
【図３】（ａ）〜（ｄ）は、本発明による強誘電体記憶
素子の製造方法の工程図である。
【図４】強誘電体のヒステリシス特性を示す図である。
【図５】（ａ）〜（ｈ）は、ケルビンパターンの作製工
程図である。
【図６】ケルビンパターンを用いて４端子法で測定した
コンタクト抵抗のコンタクト径依存性を示す図である。
【図７】コンタクト抵抗を測定した際の電流電圧特性を
示す図であり、（ａ）は本発明の場合を示し、（ｂ）は
従来技術の場合を示す。
【図８】本発明による強誘電体キャパシタの薄膜深さ方
向における構成元素の分布を示す図である。
【符号の説明】
１０ シリコン基板 ２０ 選択トランジスタ ２２ ゲート電極 ２４ａ、２４ｂ ソース・ドレイン領域 ３０ 導電性プラグ ４０、１４０ 強誘電体キャパシタ ５１ ロコス膜 ５２ 第１の層間絶縁膜 ５４ 第２の層間絶縁膜 ６２、６４ アルミニウム引き出し電極 １４２ シリサイド層 １４２ａ 金属膜（Ｔｉ膜） １４２ｂ Ｔｉ元素とＳｉ元素とを含む層 １４２ｃ Ｔｉ膜とＴｉ元素及びＳｉ元素を含む層とに
よる構造 １４３ 拡散バリア膜（ＴａxＳｉ1-xＮy膜） ４４、１４４ 下部電極 ４６、１４６ 強誘電体薄膜 ４８、１４８ 上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/788 29/792 Ｆターム(参考） 4M104 AA01 BB01 BB40 CC01 CC05 DD37 DD41 EE16 FF13 FF18 FF21 GG14 GG16 5F001 AA17 AD12 AG01 AG30 5F083 AD21 AD49 FR02 FR06 FR07 GA02 GA25 JA15 JA17 JA35 JA38 JA40 JA43 MA06 MA17 PR22 PR23 PR33 PR34 PR40

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 上部電極、強誘電体膜及び下部電極を有
    するキャパシタと、 該下部電極の下に位置し、該下部電極を選択トランジス
    タに電気的に接続するための導電性プラグと、 該導電性プラグと該下部電極との間に形成された、それ
    らの間の拡散反応を防ぐ拡散バリア膜と、 を備えており、該導電性プラグと該拡散バリア膜との間
    に、第１の金属元素を含むシリサイド層が形成されてい
    る、強誘電体記憶素子。
  2. 【請求項２】 前記第１の金属元素は、ＩＶ−Ａ族元素
    （Ｔｉ、Ｚｒ及びＨｆ）、Ｖ−Ａ族元素（Ｖ、Ｎｂ及び
    Ｔａ）、ＶＩ−Ａ族元素（Ｃｒ、Ｍｏ及びＷ）及びＶＩ
    ＩＩ族元素（Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐ
    ｄ及びＰｔ）を含むグループから選択される、請求項１
    に記載の強誘電体記憶素子。
  3. 【請求項３】 前記拡散バリア膜は、ＡxＳｉ1-xＮy、
    ＡxＡｌ1-xＮy、またはＢＮz（０．２≦ｘ＜１、０≦ｙ
    ≦１、０≦ｚ＜１）によって形成され、そのうち、 Ａは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍ
    ｏ、Ｗ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ及
    びＰｔを含む群から選択され、 Ｂは、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、
    Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔを
    含む群から選択される、請求項１または２に記載の強誘
    電体記憶素子。
  4. 【請求項４】 前記下部電極は、Ｉｒ膜もしくは、該Ｉ
    ｒ膜とＩｒＯ2膜とを含む多層膜によって構成される、
    請求項１から３のいずれかに記載の強誘電体記憶素子。
  5. 【請求項５】 前記シリサイド層は２〜６０ｎｍ程度の
    厚さを有する、請求項１から４のいずれかに記載の強誘
    電体記憶素子。
  6. 【請求項６】 前記導電性プラグは、ポリシリコンによ
    って形成されている、請求項１から５のいずれかに記載
    の強誘電体記憶素子。
  7. 【請求項７】 上部電極、強誘電体膜及び下部電極を有
    するキャパシタと、 該下部電極の下に位置し、該下部電極を選択トランジス
    タに電気的に接続するための導電性プラグと、 該導電性プラグと該下部電極との間に形成された、それ
    らの間の拡散反応を防ぐ拡散バリア膜と、を備えた強誘
    電体記憶素子の製造方法であって、 該導電性プラグと該拡散バリア膜との間に、第１の金属
    元素を含むシリサイド層を形成する工程を包含する、強
    誘電体記憶素子の製造方法。
  8. 【請求項８】 前記第１の金属元素は、ＩＶ−Ａ族元素
    （Ｔｉ、Ｚｒ及びＨｆ）、Ｖ−Ａ族元素（Ｖ、Ｎｂ及び
    Ｔａ）、ＶＩ−Ａ族元素（Ｃｒ、Ｍｏ及びＷ）及びＶＩ
    ＩＩ族元素（Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐ
    ｄ及びＰｔ）を含むグループから選択される、請求項７
    に記載の強誘電体記憶素子の製造方法。
  9. 【請求項９】 前記導電性プラグはシリコンによって形
    成され、前記シリサイド層を形成する工程は、 前記導電性プラグ上に、前記第１の金属元素による金属
    層を形成する工程と、 不活性ガス雰囲気中における熱処理によって、該金属層
    を前記シリサイド層に変化させる工程と、を包含する請
    求項７または８に記載の強誘電体記憶素子の製造方法。
  10. 【請求項１０】 前記シリサイド層を形成する工程は、 前記導電性プラグ上に、前記第１の金属元素及びシリコ
    ン元素を含む第１の層を形成する工程と、 不活性ガス雰囲気中における熱処理によって、該第１の
    層を前記シリサイド層に変化させる工程と、を包含する
    請求項７または８に記載の強誘電体記憶素子の製造方
    法。
  11. 【請求項１１】 前記導電性プラグはシリコンによって
    形成され、前記シリサイド層を形成する工程は、 前記導電性プラグ上に、前記第１の金属元素による金属
    層を形成する工程と、 該金属層上に、前記第１の金属元素及びシリコン元素を
    含む第１の層を形成する工程と、 不活性ガス雰囲気中における熱処理によって、該金属層
    及び該第１の層を、前記シリサイド層に変化させる工程
    と、を包含する請求項７または８に記載の強誘電体記憶
    素子の製造方法。
  12. 【請求項１２】 前記導電性プラグはシリコンによって
    形成され、前記シリサイド層を形成する工程は、 前記導電性プラグ上に、前記第１の金属元素による第１
    の金属層を形成する工程と、 不活性ガス雰囲気中における熱処理によって、該金属層
    を前記シリサイド層に変化させる工程と、 該シリサイド層上に、該第１の金属元素による第２の金
    属層を形成する工程と、を包含する請求項７または８に
    記載の強誘電体記憶素子の製造方法。
  13. 【請求項１３】 前記不活性ガスは窒素ガスを含む、請
    求項９から１２に記載の強誘電体記憶素子の製造方法。
  14. 【請求項１４】 前記熱処理は、前記拡散バリア膜が形
    成される前に行う場合は、その処理温度が約５００〜９
    ５０℃の範囲にある、請求項９から１３のいずれかに記
    載の強誘電体記憶素子の製造方法。
  15. 【請求項１５】 前記熱処理は、前記拡散バリア膜が形
    成される後に行う場合は、その処理温度が約５００〜８
    ００℃の範囲にある、請求項９から１３のいずれかに記
    載の強誘電体記憶素子の製造方法。
  16. 【請求項１６】 前記拡散バリア膜は、ＡxＳｉ
    1-xＮy、ＡxＡｌ1-xＮy、またはＢＮz（０．２≦ｘ＜
    １、０≦ｙ≦１、０≦ｚ＜１）によって形成され、その
    うち、 Ａは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍ
    ｏ、Ｗ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ及
    びＰｔを含む群から選択され、 Ｂは、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、
    Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ及びＰｔを
    含む群から選択される、請求項７から１５のいずれかに
    記載の強誘電体記憶素子の製造方法。
JP10210135A 1998-07-24 1998-07-24 強誘電体記憶素子及びその製造方法 Withdrawn JP2000040800A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10210135A JP2000040800A (ja) 1998-07-24 1998-07-24 強誘電体記憶素子及びその製造方法
US09/357,806 US20020011615A1 (en) 1998-07-24 1999-07-20 Ferroelectric memory device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10210135A JP2000040800A (ja) 1998-07-24 1998-07-24 強誘電体記憶素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000040800A true JP2000040800A (ja) 2000-02-08

Family

ID=16584371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10210135A Withdrawn JP2000040800A (ja) 1998-07-24 1998-07-24 強誘電体記憶素子及びその製造方法

Country Status (2)

Country Link
US (1) US20020011615A1 (ja)
JP (1) JP2000040800A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210795A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002208679A (ja) * 2000-11-21 2002-07-26 Samsung Electronics Co Ltd 強誘電体メモリ装置及びその製造方法
JP2004006929A (ja) * 2003-07-04 2004-01-08 Hitachi Ltd 半導体装置
US6720603B2 (en) * 2000-08-21 2004-04-13 Hitachi, Ltd. Capacitor structure and a semiconductor device with a first metal layer, a second metal silicide layer formed over the first metal layer and a second metal layer formed over the second metal silicide layer
US6720096B1 (en) 1999-11-17 2004-04-13 Sanyo Electric Co., Ltd. Dielectric element
US6762476B2 (en) 2001-02-06 2004-07-13 Sanyo Electric Co., Ltd Dielectric element including oxide dielectric film and method of manufacturing the same
US6888189B2 (en) 2000-11-08 2005-05-03 Sanyo Electric Co., Ltd. Dielectric element including oxide-based dielectric film and method of fabricating the same
KR100892975B1 (ko) * 2001-08-31 2009-04-10 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치 및 그 제조방법
JP2010004082A (ja) * 2001-09-12 2010-01-07 Hynix Semiconductor Inc 半導体素子の製造方法
DE102004023917B4 (de) 2003-05-20 2022-11-10 Mitsubishi Denki K.K. Elektrische Drehmaschine für ein Fahrzeug und Steuervorrichtung dafür

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
JP2002076293A (ja) * 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd キャパシタ及び半導体装置の製造方法
KR100395766B1 (ko) * 2001-02-12 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
JP2002270788A (ja) * 2001-03-14 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
US7727070B2 (en) * 2001-09-28 2010-06-01 Igt Method and apparatus for authenticating and verifying communication on a network of gaming devices
KR100522756B1 (ko) * 2002-09-17 2005-10-24 주식회사 하이닉스반도체 크롬이 함유된 확산장벽층을 구비하는 반도체소자 및 그제조 방법
JP2005116756A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置及びその製造方法
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
US20090085085A1 (en) * 2007-10-01 2009-04-02 James Chyi Lai Dram cell with capacitor in the metal layer
US20140007010A1 (en) * 2012-06-29 2014-01-02 Nokia Corporation Method and apparatus for determining sensory data associated with a user
DE102021118301A1 (de) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Grenzflächenschicht zum abschwächen des grösseneffekts einer speichervorrichtung

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210795A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
US6720096B1 (en) 1999-11-17 2004-04-13 Sanyo Electric Co., Ltd. Dielectric element
US6720603B2 (en) * 2000-08-21 2004-04-13 Hitachi, Ltd. Capacitor structure and a semiconductor device with a first metal layer, a second metal silicide layer formed over the first metal layer and a second metal layer formed over the second metal silicide layer
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6888189B2 (en) 2000-11-08 2005-05-03 Sanyo Electric Co., Ltd. Dielectric element including oxide-based dielectric film and method of fabricating the same
JP2002208679A (ja) * 2000-11-21 2002-07-26 Samsung Electronics Co Ltd 強誘電体メモリ装置及びその製造方法
US6762476B2 (en) 2001-02-06 2004-07-13 Sanyo Electric Co., Ltd Dielectric element including oxide dielectric film and method of manufacturing the same
KR100892975B1 (ko) * 2001-08-31 2009-04-10 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치 및 그 제조방법
JP2010004082A (ja) * 2001-09-12 2010-01-07 Hynix Semiconductor Inc 半導体素子の製造方法
DE102004023917B4 (de) 2003-05-20 2022-11-10 Mitsubishi Denki K.K. Elektrische Drehmaschine für ein Fahrzeug und Steuervorrichtung dafür
JP2004006929A (ja) * 2003-07-04 2004-01-08 Hitachi Ltd 半導体装置
JP4622213B2 (ja) * 2003-07-04 2011-02-02 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
US20020011615A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
JP2000040800A (ja) 強誘電体記憶素子及びその製造方法
JP3319994B2 (ja) 半導体記憶素子
JP3383188B2 (ja) 強誘電体キャパシタデバイスおよびその製造方法
JP3373525B2 (ja) シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造
JP3249496B2 (ja) 半導体装置及び半導体装置の製造方法
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
US20060131627A1 (en) Ferroelectric material, its manufacture method and ferroelectric memory
JPH09102591A (ja) 半導体装置及びその製造方法
JP3665570B2 (ja) コンデンサ電極装置
JP2000138350A (ja) 半導体記憶装置の製造方法
JP2002530862A (ja) 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
WO1997033316A1 (fr) Composant a semi-conducteur et sa fabrication
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
JP3299909B2 (ja) 酸化物導電体を用いた多層構造電極
JPH09246490A (ja) 半導体装置及びその製造方法
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP3837712B2 (ja) 強誘電体キャパシタ及びその製造方法
JP3353833B2 (ja) 半導体装置およびその製造方法
US6309896B1 (en) Method of manufacturing a ferroelectric film
JPH11307736A (ja) 半導体メモリ素子の製造方法
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JP2002203948A (ja) 半導体装置
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JP3212194B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004