JP3573701B2 - 出力バッファ回路 - Google Patents
出力バッファ回路 Download PDFInfo
- Publication number
- JP3573701B2 JP3573701B2 JP2000280559A JP2000280559A JP3573701B2 JP 3573701 B2 JP3573701 B2 JP 3573701B2 JP 2000280559 A JP2000280559 A JP 2000280559A JP 2000280559 A JP2000280559 A JP 2000280559A JP 3573701 B2 JP3573701 B2 JP 3573701B2
- Authority
- JP
- Japan
- Prior art keywords
- channel field
- effect transistor
- output
- buffer circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 title claims description 184
- 230000005669 field effect Effects 0.000 claims description 185
- 230000005540 biological transmission Effects 0.000 claims description 63
- 238000012545 processing Methods 0.000 claims description 15
- 230000000694 effects Effects 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims 1
- 101000800312 Homo sapiens TERF1-interacting nuclear factor 2 Proteins 0.000 description 9
- 102100033085 TERF1-interacting nuclear factor 2 Human genes 0.000 description 9
- 108010076504 Protein Sorting Signals Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101000663006 Homo sapiens Poly [ADP-ribose] polymerase tankyrase-1 Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 102100037664 Poly [ADP-ribose] polymerase tankyrase-1 Human genes 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 101150070189 CIN3 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に搭載され、半導体集積回路装置の内部で処理された論理情報を適切な論理信号に変換して装置外部に送出する出力バッファ回路に関し、特に伝送線路の減衰量に応じて送出側であらかじめ適切な波形強調を行う機能（プレエンファシス機能）を有する出力バッファ回路に関する。
【０００２】
【従来の技術】
従来、分布定数回路として振る舞う伝送線路に論理信号を送出するための出力バッファ回路として、伝送線路上での信号の減衰量に応じて信号波形を強調するいわゆるプレエンファシス機能を有するものがある。この種の出力バッファ回路は、一般的にカレントモード型回路（電流量で表された信号を取り扱う回路）により実現されるが、このカレントモード型回路は、その構成上の理由から低い電源電圧での動作には不利である。
【０００３】
しかしながら、近年における半導体集積回路の微細加工技術の進展に伴い、動作電圧低下による低消費電力化が進み、より低い電源電圧でより高速に動作することが要求されている。この要請に応えるための従来技術として、例えば、特開２０００−６８８１６号公報に開示された技術が知られている。この従来技術に係る出力バッファ回路は、図６に示す出力段と図示しない制御回路とによって構成される。ここで、この出力段は、第１のインピーダンス回路なるＮチャネル電界効果トランジスタＮ１１，Ｎ１３，Ｎ１５を高電位電源ＶＤＤと出力端子との間に接続し、第２のインピーダンス回路なるＮチャネル電界効果トランジスタＮ１２，Ｎ１４，Ｎ１６を出力端子と低電位電源ＶＳＳとの間に接続している。
【０００４】
ここで、第１のインピーダンス回路をなすＮチャネル電界効果トランジスタＮ１１，Ｎ１３，Ｎ１５のゲート電極には、制御信号Ａ１，Ａ２，Ａ３が与えられ、第２のインピーダンス回路をなすＮチャネル電界効果トランジスタＮ１２，Ｎ１４，Ｎ１６のゲート電極には、制御信号Ａ１，Ａ２，Ａ３をインバータＩＮＶ１１，ＩＮＶ１２，ＩＮＶ１３により反転された信号が与えられる。そして、第１のインピーダンス回路と第２のインピーダンス回路とのインピーダンス比が少なくとも３つの異なる所定の値のいずれかになるように、かつ、第１のインピーダンス回路のコンダクタンスと第２のインピーダンス回路のコンダクタンスの総和が前記インピーダンス比に依存しないように、第１および第２のインピーダンス回路の各電界効果トランジスタの導通が制御される。これにより、プレエンファシス量によらず出力インピーダンスを所望の値（一定値）にほぼ保つことができる。
【０００５】
【発明が解決しようとする課題】
ところで、この従来技術では、一般的なカレントモード型回路に比べて、より低い電源電圧にて動作可能ではあるが、第１および第２のインピーダンス回路を構成する各電界効果トランジスタの導通を制御するための制御回路を必要とする。この制御回路は、送出すべきデータ自体を用いて論理積（ＡＮＤ）や論理和（ＯＲ）等の論理演算を行うことでプレエンファシス処理に必要とされる制御信号Ａ３，Ａ２，Ａ１を生成するものであるため、出力バッファ回路の入力部から出力部までの伝播遅延時間が大きくなり、その間に電源ノイズや電圧変動の影響を受け易く、ジッタが増大するため、高速動作が制限されるという問題がある。
【０００６】
本発明は、上記事情に鑑みてなされたもので、プレエンファシス機能を有しながらも、低電源電圧で動作すると共に、入力部から出力部までの伝播遅延時間が短い出力バッファ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
すなわち、本発明は、プレエンファシス機能を有し、分布定数回路として振る舞う伝送線路に論理信号を送出するための出力バッファ回路において、前記伝送線路に送出すべき論理信号の論理値を与える第１の論理信号を入力して前記伝送線路を駆動する第１のバッファ（例えば後述する第１のバッファＢ１に相当する構成要素）と、前記第１の論理信号に対して所定の論理関係を有する第２の論理信号を入力し、前記第１のバッファと協調して前記伝送線路を駆動する第２のバッファ（例えば後述する第２のバッファＢ２に相当する構成要素）とを備え、前記第２のバッファの出力インピーダンスは、前記伝送線路での信号の減衰量が改善される限度において前記第１のバッファの出力インピーダンスよりも高く設定されたことを特徴とする。
また、前記出力バッファ回路において、前記第２のバッファは、プレエンファシス機能の要否に応じて活性状態が制御される１または２以上のトライステート型バッファ（例えば後述するトライステート型バッファＢ２０，Ｂ２１，Ｂ２２に相当する構成要素）からなることを特徴とする。
【０００８】
前記出力バッファ回路において、前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタとを備え、前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記第２のＮチャネル電界効果トランジスタの駆動能力より大きく、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記第２のＰチャネル電界効果トランジスタの駆動能力より大きく設定されたことを特徴とする。
【０００９】
前記出力バッファ回路において、前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタと、電流経路が前記第２のＰチャネル電界効果トランジスタと直列に接続されてプレエンファシス処理の要否に応じて導通状態が制御される第３のＰチャネル電界効果トランジスタと、電流経路が前記第２のＮチャネル電界効果トランジスタと直列に接続されて前記第３のＰチャネル電界効果トランジスタと同時的に導通制御される第３のＮチャネル電界効果トランジスタとを有するトライステート型バッファを備え、前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記第２および第３のＮチャネル電界効果トランジスタからなる直列回路の駆動能力より大きく設定され、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記第２および第３のＰチャネル電界効果トランジスタからなる直列回路の駆動能力より大きく設定されたことを特徴とする。
【００１０】
前記出力バッファ回路において、前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタと、電流経路が前記第２のＰチャネル電界効果トランジスタと直列に接続されてプレエンファシス処理の要否に応じて導通状態が制御される第３のＰチャネル電界効果トランジスタと、電流経路が前記第２のＮチャネル電界効果トランジスタと直列に接続されて前記第３のＰチャネル電界効果トランジスタと同時的に導通制御される第３のＮチャネル電界効果トランジスタとを有する複数のトライステート型バッファを備え、前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記複数のトライステート型バッファがそれぞれ備える前記第２および第３のＮチャネル電界効果トランジスタからなる直列回路の駆動能力の和より大きく設定され、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記複数のトライステート型バッファがそれぞれ備える前記第２および第３のＰチャネル電界効果トランジスタからなる直列回路の駆動能力の和より大きく設定されたことを特徴とする。
【００１１】
前記出力バッファ回路において、前記伝送線路は、終端電源に接続された終端抵抗により終端処理されたことを特徴とする。
前記出力バッファ回路において、前記伝送線路は、高位の電源に接続された第１の終端抵抗と、低位の電源に接続された第２の終端抵抗とにより終端処理されたことを特徴とする。
【００１２】
前記出力バッファ回路において、前記第１のバッファの出力インピーダンスを前記伝送線路の特性インピーダンスに整合させたことを特徴とする。
前記出力バッファ回路において、前記第２のバッファは、前記伝送線路での論理信号の減衰量が大きく前記プレエンファシス処理が必要とされる場合に活性状態とされ、前記伝送線路の減衰量が小さく前記プレエンファシス処理が不要とされる場合に非活性状態とされることを特徴とする。
前記出力バッファ回路において、前記第２のバッファは、テスト時に非活性状態とされることを特徴とする。
前記出力バッファ回路において、前記複数のトライステート型バッファのうちの第ｎ番目（ｎ：２以上の整数）のものは、第ｎ−１番目のものに対し約２分の１倍の駆動能力を有することを特徴とする出力バッファ回路。
【００１３】
前記出力バッファ回路において、前記複数のトライステート型バッファの活性状態は、プレエンファシス量を表すバイナリ符号に基づき制御されることを特徴とする。
前記出力バッファ回路において、前記複数のトライステート型バッファは、前記伝送線路の減衰量に応じて選択的に活性状態が制御されることを特徴とする。前記出力バッファ回路において、前記第２のバッファは、テスト時に前記プレエンファシス量が最小となるように活性状態が制御されることを特徴とする。
【００１４】
以下、本発明の主な作用を説明する。
本発明に係る出力バッファ回路は、送出すべき信号系列に対応する第１の論理信号を第１の入力端子を介して入力し、この第１の論理信号と所定の論理関係を有する第２の論理信号（例えば、送出すべき第１の論理信号の信号系列を１ビット遅らせかつ反転した信号系列）を第２の入力端子を介して入力する。ここで、第２のバッファは、第１のバッファと協調して伝送線路を駆動する。例えば、第１の論理信号と第２の論理信号の論理値が同じ場合、第１および第２のバッファは、同一の論理値を有する論理信号を出力する。このとき、第２のバッファの出力インピーダンスは、伝送線路での信号の減衰量が改善されるように設定されているので、見かけ上、この出力バッファ回路の出力インピーダンスが有効に低下し（駆動能力が増加し）、エンファシスされた電圧（例えば、図２に示すＶｏｈ１、Ｖｏｌ１）を有する論理信号が出力される。
【００１５】
また、例えば、第１の論理信号と第２の論理信号の論理値が異なる場合、第２のバッファは、第１のバッファが出力する論理値とは反対の論理値を有する論理信号を出力する。このとき、第２のバッファの出力インピーダンスは、第１のバッファの出力インピーダンスよりも高く設定されているので、第１のバッファから出力される論理信号の論理値は維持される。この結果、見かけ上、この出力バッファ回路の出力インピーダンスが増加し（駆動能力が低下し）、ディエンファシス（非強調）された電圧（例えば、図２に示すＶｏｈ２、Ｖｏｌ２）を有する論理信号が出力される（図２参照）。
【００１６】
以上のように、送出すべき第１の論理信号の論理値が変化する場合は送出される論理信号の波形が強調され、また、論理値が変化せずに同一の論理値を維持する場合は波形が強調されず（非強調され）、伝送線路に送出される論理信号の電圧が、次の信号変化に備えて論理しきい値電圧（ＶＴＴ）に近づく。
従って、本発明によれば、送出すべき第１の論理信号の送信波形の高周波成分が増強され、損失の大きい（すなわち長いまたは細い）ケーブルやプレント基板の配線などの伝送線路を通過した後に得られる受信信号の波形のいわゆる「アイ開口（ｅｙｅ−ｐａｔｔｅｒｎ）」が改善されるという効果がある。従って、プレエンファシス機能を持たない出力バッファ回路と比べて、より細いケーブルでより長い距離を高いビットレートで伝送可能になる。
【００１７】
また、ＣＭＯＳ型回路構成を基本としているので、カレントモード型の回路構成に比べてより低い電源電圧での動作が可能となる。さらに、プレエンファシス動作の制御を行う上で、第１および第２の論理信号などの入力信号に対して論理積（ＡＮＤ）や論理和（ＯＲ）などの論理演算を必要としないので、入力部から出力部までの伝播遅延時間が低減され、したがって高速動作に適しているという効果も得られる。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の第１ないし第３の実施の形態を順に説明する。
＜第１の実施の形態＞
図１に、この発明の第１の実施の形態に係る出力バッファ回路の構成を示す。この出力バッファ回路は、プレエンファシス機能を有し、分布定数回路として振る舞う伝送線路Ｌに論理信号を送出するためのものであって、カレントビット入力端子ＴＡ、反転プレビット入力端子ＴＢ、第１の入力端子ＴＩＮ１、第２の入力端子ＴＩＮ２、インバータＩＮＶ１、インバータＩＮＶ２、第１のバッファＢ１、第２のバッファＢ２、出力端子ＴＯＵＴ、および受信側の受信端子ＴＲＶに接続された終端抵抗Ｒｔから構成される。この伝送線路Ｌの始端は、この出力バッファ回路の出力端子ＴＯＵＴに接続され、その終端は受信側の受信端子ＴＲＶに接続される。
【００１９】
ここで、インバータＩＮＶ１は、伝送線路Ｌに送出すべき論理信号と同一の論理値を有するカレントビット信号Ｓ０１をカレントビット入力端子ＴＡを介して入力し、この反転信号を第１の論理信号Ｓ１として出力するものである。この第１の論理信号Ｓ１は、伝送線路Ｌに送出すべき論理信号の論理値を与えるものであって、第１の入力端子ＴＩＮ１を介して第１のバッファＢ１の入力部に与えられる。第１のバッファＢ１は、この第１の論理信号Ｓ１を入力して伝送線路Ｌを駆動するものである。
【００２０】
インバータＩＮＶ２は、プレエンファシスおよびディエンファシスを指定するための反転プレビット信号を反転プレビット入力端子ＴＢを介して入力し、この反転信号を第２の論理信号Ｓ２として出力するものである。この反転プレビット信号と上述のカレントビット信号は、伝送線路Ｌに送出される論理信号の波形に対してプレエンファシスまたはディエンファシスが行われるような論理関係を有するものとして予め生成される。これら反転プレビット信号およびカレントビット信号は、第１の論理信号Ｓ１と第２の論理信号Ｓ２との間の所定の論理関係、すなわち伝送線路Ｌに送出される論理信号の波形に対してプレエンファシスまたはディエンファシスが行われるような論理関係を与える。この実施の形態では、第２の論理信号Ｓ２は、遅くとも第１の論理信号Ｓ１の遷移時に、この第１の論理信号が遷移する直前に第１のバッファＢ１から出力されていた論理信号の論理値とは反対の論理値を有する。
【００２１】
第２の論理信号Ｓ２は、第２の入力端子ＴＩＮ２を介して第２のバッファＢ２の入力部に与えられる。第２のバッファＢ２は、第１の論理信号Ｓ１に対して上述の所定の論理関係を有する第２の論理信号Ｓ２を入力し、第１のバッファＢ１と協調して伝送線路Ｌを駆動するものである。第２のバッファＢ２の出力インピーダンスは、伝送線路Ｌでの信号の減衰量が改善される限度において第１のバッファＢ１の出力インピーダンスよりも高く設定される。
【００２２】
以下、詳細に、この出力バッファ回路の構成を説明する。
この出力バッファ回路において、第１のバッファＢ１は、第１のＰチャネル電界効果トランジスタＰ１および第１のＮチャネル電界効果トランジスタＮ１からなるＣＭＯＳインバータとして構成される。この第１のＰチャネル電界効果トランジスタＰ１の電流経路は、高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第１の入力端子ＴＩＮ１に接続される。また第１のＮチャネル電界効果トランジスタＮ１の電流経路は、低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第１の入力端子ＴＩＮ１に接続される。
【００２３】
第２のバッファＢ２は、第２のＰチャネル電界効果トランジスタＰ２および第２のＮチャネル電界効果トランジスタＮ２からなるＣＭＯＳインバータとして構成される。この第２のＰチャネル電界効果トランジスタＰ２の電流経路は、高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。また第２のＮチャネル電界効果トランジスタＮ２の電流経路は、低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。ここで、上述の第１のＰチャネル電界効果トランジスタＰ１の駆動能力（例えばオン抵抗の小ささで表される量）は、第２のＮチャネル電界効果トランジスタＮ２の駆動能力より大きく、かつ、第１のＮチャネル電界効果トランジスタＮ１の駆動能力は、第２のＰチャネル電界効果トランジスタＰ２の駆動能力より大きく設定されている。
【００２４】
さらに、具体的に説明する。
第１のバッファＢ１において、第１のＰチャネル電界効果トランジスタＰ１のソース電極は高位の電源ＶＤＤに接続され、第１のＮチャネル電界効果トランジスタＮ１のソース電極は低位の電源ＶＳＳに接続され、これらのドレイン電極は出力端子ＴＯＵＴに接続されている。一方、第２のバッファＢ２において、第２のＰチャネル電界効果トランジスタＰ２のソース電極は高位の電源ＶＤＤに接続され、第２のＮチャネル電界効果トランジスタＮ２のソース電極は低位の電源ＶＳＳに接続され、これらのドレイン電極は、上述の出力端子ＴＯＵＴに接続されている。第１のＰチャネル電界効果トランジスタＰ１および第１のＮチャネル電界効果トランジスタＮ１のゲート電極は第１の入力端子ＴＩＮ１に共通接続され、第２のＰチャネル電界効果トランジスタＰ２および第２のＮチャネル電界効果トランジスタＮ２のゲート電極は第２の入力端子ＴＩＮ２に共通接続される。
【００２５】
出力端子ＴＯＵＴは、伝送線路Ｌの始端に接続される。この伝送線路Ｌの終端、すなわち受信側の受信端子ＴＲＶは、その特性インピーダンスに整合する終端抵抗を介して終端電源ＶＴＴに接続される。ただし、高位の電源ＶＤＤと低位の電源ＶＳＳと終端電源ＶＴＴは、下式（１）の関係を有するものとする。
ＶＤＤ ＞ ＶＴＴ ＞ ＶＳＳ ・・・（１）
なお、この実施の形態では、終端電圧は、論理値０と論理値１との境界を与える論理しきい値に等しいものとする。したがって、伝送線路Ｌ上の論理信号は、終端電圧ＶＴＴを境とし、その論理値に応じて高い電圧または低い電圧となる。
【００２６】
以下、第１の実施の形態１の動作を説明する。
まず、プレエンファシス動作について、図２に示すタイミング波形を参照して説明する。この波形例では、カレントビット信号として信号系列「００１１０１０００」を図示しない回路系から入力する。一方、反転プレビット信号として、カレントビット信号の信号系列を１ビット遅らせ、かつ反転した信号系列「１１１００１０１１」を入力する。
【００２７】
カレントビット信号と反転プレビット信号がともに論理値１の場合、第１のＰチャネル電界効果トランジスタＰ１と第２のＰチャネル電界効果トランジスタＰ２がオンし、第１のＮチャネル電界効果トランジスタＮ１と第２のＮチャネル電界効果トランジスタＮ２がオフする。この結果、送出すべき論理信号の論理値１の波形に対してプレエンファシスが行われる。この場合、キルヒホッフの法則を適用して、エンファシス時のハイレベルの出力電圧（Ｖｏｈ１）は下式（２）で表わされる。
Ｖｏｈ１ ＝ ＶＴＴ＋（ＶＤＤ−ＶＴＴ）Ｒｔ／｛Ｒｔ＋（Ｒｐ１／／Ｒｐ２）｝ ・・・（２）
ここで、Ｒｔは終端抵抗、Ｒｐ１は第１のＰチャネル電界効果トランジスタＰ１のオン抵抗、Ｒｐ２は第２のＰチャネル電界効果トランジスタＰ２のオン抵抗を表わす。
【００２８】
一方、カレントビット信号と反転プレビット信号がともに論理値０の場合は、第１のＰチャネル電界効果トランジスタＰ１と第２のＰチャネル電界効果トランジスタＰ２がオフし、第１のＮチャネル電界効果トランジスタＮ１と第２のＮチャネル電界効果トランジスタＮ２がオンする。この結果、送出すべき論理信号の論理値０の波形に対してプレエンファシスが行われる。この場合、キルヒホッフの法則を適用して、エンファシス時のロウレベル出力電圧（Ｖｏｌ１）は下式（３）で表わされる。
Ｖｏｌ１ ＝ ＶＴＴ−（ＶＴＴ−ＶＳＳ）Ｒｔ／｛Ｒｔ＋（Ｒｎ１／／Ｒｎ２）｝ ・・・（３）
ここで、Ｒｎ１は第１のＮチャネル電界効果トランジスタＮ１のオン抵抗、Ｒｎ２は第２のＮチャネル電界効果トランジスタＮ２のオン抵抗を表わす。
【００２９】
他方、カレントビット信号が論理値１で、反転プレビット信号が論理値０の場合、第１のＰチャネル電界効果トランジスタＰ１と第２のＮチャネル電界効果トランジスタＮ２がオンし、第１のＮチャネル電界効果トランジスタＮ１と第２のＰチャネル電界効果トランジスタＰ２がオフする。この結果、送出すべき論理信号の論理値１の波形に対してディエンファシスが行われる。この場合、キルヒホッフの法則を適用して、ディエンファシス時のハイレベル出力電圧（Ｖｏｈ２）は下式（４）で表わされる。
Ｖｏｈ２ ＝ ＶＴＴ＋｛Ｒｎ２（ＶＤＤ−ＶＴＴ）−Ｒｐ１（ＶＴＴ−ＶＳＳ）｝Ｒｔ／（Ｒｐ１・Ｒｎ２＋Ｒｎ２・Ｒｔ＋Ｒｔ・Ｒｐ１）・・・（４）
【００３０】
ただし、Ｖｏｈ２が論理しきい値である終端電源ＶＴＴより高い電圧となることを保証するために、第１のＰチャネル電界効果トランジスタＰ１の駆動能力を第２のＮチャネル電界効果トランジスタＮ２の駆動能力より大きく設定する必要がある。すなわち、下式（５）の関係を満足する必要がある。
Ｒｐ１ ＜ Ｒｎ２ ・・・（５）
【００３１】
他方、カレントビット信号が論理値０で、反転プレビット信号が論理値１の場合、第１のＰチャネル電界効果トランジスタＰ１と第２のＮチャネル電界効果トランジスタＮ２がオフし、第１のＮチャネル電界効果トランジスタＮ１と第２のＰチャネル電界効果トランジスタＰ２がオンする。この結果、送出すべき論理信号の論理値０の波形に対してディエンファシスが行われる。この場合、キルヒホッフの法則を適用して、ディエンファシス時のロウレベル出力電圧Ｖｏｌ２は下式（６）で表わされる。
Ｖｏｌ２ ＝ ＶＴＴ−｛Ｒｐ２（ＶＴＴ−ＶＳＳ）−Ｒｎ１（ＶＤＤ−ＶＴＴ）｝Ｒｔ／（Ｒｎ１・Ｒｐ２＋Ｒｐ２・Ｒｔ＋Ｒｔ・Ｒｎ１）・・・（６）
【００３２】
ただし、ロウレベル出力電圧Ｖｏｌ２が論理しきい値である終端電圧ＶＴＴより低い電圧となることを保証するために、第１のＮチャネル電界効果トランジスタＮ１の駆動能力を第２のＰチャネル電界効果トランジスタＰ２の駆動能力より大きく設定する必要がある。すなわち、下式（７）の関係を満足する必要がある。
Ｒｎ１ ＜ Ｒｐ２ ・・・（７）
【００３３】
ここで、上述のハイレベル出力電圧Ｖｏｈ１，Ｖｏｈ２およびロウレベル出力電圧Ｖｏｌ１，Ｖｏｌ２の一例を示す。
例えば、
ＶＤＤ ＝ １．５Ｖ，ＶＳＳ ＝ ０Ｖ， ＶＴＴ ＝ ０．７５Ｖ
Ｒｔ ＝ ５０Ω， Ｒｐ１ ＝ ５０Ω，Ｒｎ１ ＝ ５０Ω，Ｒｐ２ ＝ １００Ω，Ｒｎ２ ＝ １００Ω
とすると、
Ｖｏｈ１ ＝ １．２Ｖ（プレエンファシスされたハイレベル出力電圧）
Ｖｏｈ２ ＝ ０．９Ｖ（ディエンファシスされたハイレベル出力電圧）
Ｖｏｌ１ ＝ ０．３Ｖ（プレエンファシスされたロウレベル出力電圧）
Ｖｏｌ２ ＝ ０．６Ｖ（ディエンファシスされたロウレベル出力電圧）
という４種類の出力電圧が得られる。
【００３４】
このように、カレントビット信号の論理値が０から１に変化する場合は、ハイレベル出力電圧Ｖｏｈ１が出力されて論理値１の波形が強調される（エンファシス動作）。一方、カレントビット信号の論理値が１を維持する場合は、ハイレベル出力電圧Ｖｏｈ２が出力されて論理しきい値を与える終端電源ＶＴＴにあらかじめ近づき、次の信号変化（論理値が１から０への変化）に備える（ディエンファシス動作）。また、カレントビット信号の論理値が１から０に変化する場合は、ロウレベル出力電圧Ｖｏｌ１が出力されて論理値０の波形が強調される（エンファシス動作）。一方、カレントビット信号の論理値が０を維持する場合は、ロウレベル出力電圧Ｖｏｌ２が出力されて論理しきい値を与える終端電源ＶＴＴにあらかじめ近づき、次の信号変化（論理値が０から１への変化）に備える（ディエンファシス動作）。
【００３５】
従って、第１の実施の形態によれば、伝送される信号に減衰が生じるプレント基板上の配線やケーブルなどの伝送線路を通過した後では、伝送線路の受信信号電圧振幅変動と受信信号タイミング変動とを考慮した正常受信領域を示すいわゆる「アイ開口（ｅｙｅ−ｐａｔｔｅｒｎ）」が改善され、より高いビットレートでより遠い距離まで信号を伝送することが可能となる。また、この実施の形態は、基本的にＣＭＯＳ型回路構成であるから、従来のカレントモード型回路構成に比べてより低い電源電圧での動作が可能となる。また、エンファシス機能のオン／オフを切り替えるための信号変化を検出する排他的論理和ゲート等を信号経路に挿入する必要がないので、カレントビット入力端子ＴＡから出力端子ＴＯＵＴまでの素子数が２段と少なく、信号伝播時間が短くなる。また、第１のＰチャネル電界効果トランジスタＰ１のオン抵抗Ｒｐ１と第１のＮチャネル電界効果トランジスタＮ１のオン抵抗Ｒｎ１をともに伝送線路Ｌの特性インピーダンスに整合させておけば、送信側での信号反射を抑制することが可能となる。
【００３６】
なお、上述の第１の実施の形態では、終端電源ＶＴＴを適用した終端方式を採用したが、これに限定されることなく、この伝送線路の終端方式として、図３に示すように、いわゆるテブナンの定理を適用した終端方式を用いてもよい。この場合、特性インピーダンスの２倍の抵抗値を有する１対の終端抵抗Ｒｔ１，Ｒｔ２が高位の電源ＶＤＤと低位の電源ＶＳＳとの間に必要となるが、終端のための特別な終端電源ＶＴＴが不要となり、１電源化が可能となる。
【００３７】
＜第２の実施の形態＞
以下、第２の実施の形態を説明する。
第２の実施の形態の基本構成は、上述の第１の実施の形態と共通するが、本実施の形態では、プレエンファシス機能の活性状態（イネーブル／ディスエーブル）の制御を可能としている。その構成を図４に示す。この出力バッファ回路は、上述の図１に示す第１の実施の形態に係る構成において、第２のバッファＢ２に代えて、プレエンファシス機能の要否に応じて活性状態が制御されるトライステート型バッファＢ２０と、活性状態を制御するための制御信号ＴＳを反転させるインバータＩＮＶ３とを備える。
【００３８】
以下、構成を詳細に説明する。
なお、インバータＩＮＶ１、第１のバッファＢ１、伝送路Ｌ、終端抵抗Ｒｔについては、上述の第１の実施の形態と同様であり、その説明を省略する。
図４において、トライステート型バッファＢ２０は、高位の電源ＶＤＤと低位の電源ＶＳＳとの間に電流経路が直列接続された第２のＰチャネル電界効果トランジスタＰ２と、第３のＰチャネル電界効果トランジスタＰ３と、第２のＮチャネル電界効果トランジスタＮ２と、第３のＮチャネル電界効果トランジスタＮ３とから構成される。
【００３９】
第２のＰチャネル電界効果トランジスタＰ２の電流経路は高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。第２のＮチャネル電界効果トランジスタＮ２の電流経路は低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。第３のＰチャネル電界効果トランジスタＰ３の電流経路は第２のＰチャネル電界効果トランジスタＰ２と直列に接続され、第３のＮチャネル電界効果トランジスタＮ３の電流経路は第２のＮチャネル電界効果トランジスタＮ２と直列に接続される。
【００４０】
ここで、第１のＰチャネル電界効果トランジスタＰ１の駆動能力は、第２のＮチャネル電界効果トランジスタＮ２および第３のＮチャネル電界効果トランジスタＮ３からなる直列回路の駆動能力より大きく設定される。また、第１のＮチャネル電界効果トランジスタＮ１の駆動能力は、第２のＰチャネル電界効果トランジスタＰ２および第３のＰチャネル電界効果トランジスタＰ３からなる直列回路の駆動能力より大きく設定される。
【００４１】
第３のＰチャネル電界効果トランジスタＰ３のゲート電極には、制御入力端子ＴＳを介して入力される制御信号ＳＣの反転信号がインバータＩＮＶ３から与えられ、第３のＮチャネル電界効果トランジスタＮ３のゲート電極には、制御信号ＳＣがそのまま与えられる。これら第３のＰチャネル電界効果トランジスタＰ３および第３のＮチャネル電界効果トランジスタＮ３の導通状態は、制御信号ＳＣに基づきプレエンファシス処理の要否に応じて同時的に制御される。
【００４２】
以下、この第２の実施の形態の動作を説明する。
制御入力端子ＴＳに制御信号ＳＣとして論理値１を入力した場合、第３のＰチャネル電界効果トランジスタＰ３と第３のＮチャネル電界効果トランジスタＮ３がともにオンするので、トライステート型バッファＢ２０は、イネーブル状態となり、上述の第１の実施の形態に係る第２のバッファＢ２と同様に機能する。したがってこの場合、第１の実施の形態に係る出力バッファ回路と基本的には同様に動作する。
【００４３】
ただし、第１の実施例に係るオン抵抗Ｒｐ２は、本実施の形態では、第２のＰチャネル電界効果トランジスタＰ２のオン抵抗Ｒｐ２と第３のＰチャネル電界効果トランジスタＰ３のオン抵抗Ｒｐ３との和に相当する。同様に第１の実施の形態に係るオン抵抗でＲｎ２は、本実施例では第２のＮチャネル電界効果トランジスタＮ２のオン抵抗Ｒｎ２と第３のＮチャネル電界効果トランジスタＮ３のオン抵抗Ｒｎ３との和に相当する。
【００４４】
他方、制御入力端子ＴＳに制御信号ＳＣとして論理値０を入力した場合、第２のＰチャネル電界効果トランジスタＰ２と第２のＮチャネル電界効果トランジスタＮ２は、高位の電源ＶＤＤと低位の電源ＶＳＳとから切り離され、その出力部はハイインピーダンス状態になる。従ってこの場合、第１のＰチャネル電界効果トランジスタＰ１と第１のＮチャネル電界効果トランジスタＮ１とから見ると、トライステート型バッファＢ２０の第２のＰチャネル電界効果トランジスタＰ２と第２のＮチャネル電界効果トランジスタＮ２は単なる容量性の負荷として振る舞い、第１のバッファＢ１から出力される論理信号の波形に対してプレエンファシスおよびディエンファシスの何れも行われない。すなわち、プレエンファシス機能がディスエーブル状態となる。
【００４５】
このように、この第２の実施の形態では、伝送線路Ｌでの信号の減衰量が大きくプレエンファシス処理が必要とされる場合には、制御信号ＳＣの論理値を１としてプレエンファシス機能をイネーブルとし、伝送線路Ｌでの信号の減衰量が小さくプレエンファシス処理が不要とされる場合には、制御信号ＳＣの論理値を０としてプレエンファシス機能をディスエーブルとすることにより、信号の減衰量が大きい場合と小さい場合の両方に単一の出力バッファ回路で対応することが可能となる。
【００４６】
ここで、信号の減衰量が小さな伝送線路を駆動する場合は、伝送線路の不連続に起因する信号反射を抑制することが重要な課題となるが、本実施の形態において第１のＰチャネル電界効果トランジスタＰ１のオン抵抗Ｒｐ１と第１のＮチャネル電界効果トランジスタＮ１のオン抵抗Ｒｎ１をともに伝送線路Ｌの特性インピーダンスに整合させればこれを解決できる。このとき、第２のＰチャネル電界効果トランジスタＰ２と第２のＮチャネル電界効果トランジスタＮ２は、上述のように容量性負荷となるため、出力波形のスルーレートを減少させる働きをし、これにより信号反射が一層抑制されるという特有の効果もある。
【００４７】
さらに、この出力バッファ回路を搭載した半導体集積回路（ＬＳＩ）のテスト時においては、プレエンファシス機能をディスエーブルとすることで、出力バッファ回路の内部のリーク電流を遮断することができ、半導体集積回路のテスト項目の一つである電流リークテスト（ＩＤＤＱ）を可能ならしめるという効果もある。なお、伝送線路Ｌの終端方式としては、前述のとおり、いわゆるテブナンの定理を適用した終端方式を用いてもよい。
【００４８】
＜第３の実施の形態＞
以下、第３の実施の形態を説明する。
図５に、本発明の第３の実施の形態に係る出力バッファ回路の構成を示す。
本実施の形態では、上述の図４に示す第２の実施の形態に係る構成において、さらに、インバータＩＮＶ４とトライステート型バッファＢ２１を備える。換言すれば、この第３の実施の形態に係る出力バッファ回路は、前述の図１に示す第１の実施の形態に係る構成において、第２のバッファＢ２に代えて、プレエンファシス機能の要否に応じて活性状態が制御される複数のトライステート型バッファＢ２０，Ｂ２１を備えたものと言える。この実施の形態では、第２番目のトライステート型バッファＢ２１は、第１番目のトライステート型バッファＢ２０に対し約２分の１倍の駆動能力を有する。これらのトライステート型バッファは、伝送線路の減衰量に応じて選択的に活性状態が制御される。
【００４９】
以下、構成を詳細に説明する。
なお、インバータＩＮＶ１〜ＩＮＶ３、第１のバッファＢ１、トライステート型バッファＢ２０、伝送路Ｌ、終端抵抗Ｒｔについては、上述の図４に示す第２の実施の形態と同様であり、その説明を省略する。ただし、図４に示す制御入力端子ＴＳを制御入力端子ＴＳ１とし、制御信号ＳＣを制御信号ＳＣ１とする。
図５において、トライステート型バッファＢ２１は、図４に示すトライステート型バッファＢ２０と同様に構成される。すなわち、トライステート型バッファＢ２１は、高位の電源ＶＤＤと低位の電源ＶＳＳとの間に電流経路が直列接続されたＰチャネル電界効果トランジスタＰ４，Ｐ５と、Ｎチャネル電界効果トランジスタＮ４，Ｎ５とから構成される。
【００５０】
Ｐチャネル電界効果トランジスタＰ４の電流経路は高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は入力端子ＴＩＮ２に接続される。Ｎチャネル電界効果トランジスタＮ４の電流経路は低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は入力端子ＴＩＮ２に接続される。Ｐチャネル電界効果トランジスタＰ５の電流経路はＰチャネル電界効果トランジスタＰ４と直列に接続され、Ｎチャネル電界効果トランジスタＮ５の電流経路はＮチャネル電界効果トランジスタＮ４と直列に接続される。
【００５１】
ここで、Ｐチャネル電界効果トランジスタＰ１の駆動能力は、Ｎチャネル電界効果トランジスタＰ２，Ｐ３からなる直列回路の駆動能力とＮチャネル電界効果トランジスタＰ４，Ｐ５からなる直列回路の駆動能力との和より大きく設定される。また、Ｎチャネル電界効果トランジスタＮ１の駆動能力は、Ｐチャネル電界効果トランジスタＰ２，Ｐ３からなる直列回路の駆動能力と、Ｐチャネル電界効果トランジスタＰ４，Ｐ５からなる直列回路の駆動能力との和より大きく設定される。
【００５２】
Ｐチャネル電界効果トランジスタＰ５のゲート電極には、制御入力端子ＴＳ２を介して入力される制御信号ＳＣ２の反転信号がインバータＩＮＶ４から与えられ、Ｎチャネル電界効果トランジスタＮ５のゲート電極には、制御信号ＳＣ２がそのまま与えられる。これらＰチャネル電界効果トランジスタＰ５およびＮチャネル電界効果トランジスタＮ５の導通状態は、制御信号ＳＣ２に基づきプレエンファシス処理の要否に応じて同時的に制御される。
【００５３】
以下、この第３の実施の形態の動作を説明する。
この第３の実施の形態では、制御入力端子ＴＳ１と制御入力端子ＴＳ２に与える制御信号の論理値の組み合わせにより、伝送線路Ｌの減衰量に応じて４種類のエンファシス量（エンファシスしない場合も含む）から最適な値を選択できる。すなわち、制御入力端子ＴＳ１に論理値１を入力し、制御入力端子ＴＳ２に論理値１を入力した場合、トライステート型バッファＢ２０，Ｂ２１の双方のエンファシス機能がイネーブル状態となり、エンファシス量が最大になる。
【００５４】
一方、制御入力端子ＴＳ１に論理値０を入力し制御入力端子ＴＳ２に論理値０を入力した場合、トライステート型バッファＢ２０，Ｂ２１のエンファシス機能が何れもディスエーブル状態とされる。また、制御入力端子ＴＳ１，ＴＳ２の一方に論理値１を入力し、他方に論理値０を入力した場合、中間のエンファシス量を得ることができる。
【００５５】
ここで、Ｐチャネル電界効果トランジスタＰ２のゲート幅Ｗｐ２とＰチャネル電界効果トランジスタＰ４のゲート幅Ｗｐ４との間、ならびにＮチャネル電界効果トランジスタＮ２のゲート幅Ｗｎ２とＮチャネル電界効果トランジスタＮ４のゲート幅Ｗｎ４との間に２進の重み付けをしておけば、制御入力端子ＴＳ１と制御入力端子ＴＳ２にバイナリ符号を与えることで、４種類の動作モード（エンファシスなし／エンファシス弱／エンファシス中／エンファシス強）から最適なモードを選択することができる。この場合、第１番目のトライステート型バッファＢ２０の活性状態は、プレエンファシス量を表す２ビットのバイナリ符号のＭＳＢ情報に基づき制御され、第２番目のトライステート型バッファＢ２１の活性状態は、バイナリ符号のＬＳＢ情報に基づき制御される。
【００５６】
また、適切なＰチャネル電界効果トランジスタとＮチャネル電界効果トランジスタを追加し、ｎ個（ｎは３以上の整数）のトライステート型バッファを採用することにより、この第３の実施の形態に係る構成を任意のｎビットのバイナリ符号によりプレエンファシス量が制御可能なように拡張できる。
る。さらに、トライステート型バッファの活性状態を、テスト時にプレエンファシス量が最小となるように制御することにより、このトライステート型バッファを貫通する電流成分を抑制することができ、例えば電流リークテストなどを精度良く実施することが可能となる。
なお、伝送線路の終端方式としては、前述のように、いわゆるテブナンの定理を適用した終端方式を用いてもよい。
【００５７】
以上、この発明の実施の形態１ないし３を説明したが、この発明は、これらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、上述の第２及び第３の実施の形態では、高位の電源ＶＤＤと低位の電源ＶＳＳとの間に２つのＰチャネル電界効果トランジスタと、２つのＮチャネル電界効果トランスタを直列に接続して、トライステート機能を実現するものとしたが、これに限定されることなく、例えば、Ｐチャネル電界効果トランジスタのゲート電極に否定的論理積（ＮＡＮＤ）の出力信号を与え、Ｎチャネル電界効果トランスタのゲート電極に否定的論理和（ＮＯＲ）の出力信号を与えて、イネーブル時にはこれらＰチャネル電界効果トランジスタおよびＮチャネル電界効果トランジスタを入力信号に応じて相補的に導通させながら、ディスエーブル時には何れも非導通状態に制御するような構成を採用してもよい。
【００５８】
【発明の効果】
以上説明したように、本願発明によれば、プレエンファシス機能を有し、分布定数回路として振る舞う伝送線路に論理信号を送出するための出力バッファ回路において、前記伝送線路に送出すべき論理信号の論理値を与える第１の論理信号を入力して前記伝送線路を駆動する第１のバッファと、前記第１の論理信号に対して所定の論理関係を有する第２の論理信号を入力し、前記第１のバッファと協調して前記伝送線路を駆動する第２のバッファとを備え、前記第２のバッファの出力インピーダンスは、前記伝送線路での信号の減衰量が改善される限度において前記第１のバッファの出力インピーダンスよりも高く設定されたので、プレエンファシス機能を有しながらも、低電源電圧で動作すると共に、入力部から出力部までの伝播遅延時間が短く、高速動作が可能な出力バッファ回路を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る出力バッファ回路の構成を示す回路図である。
【図２】第１の実施の形態に係る出力バッファ回路の動作を説明するための波形図である。
【図３】第１の実施の形態に係る出力バッファ回路において終端方式としてテブナンの定理を適用した場合の構成例を示す回路図である。
【図４】第２の実施の形態に係る出力バッファ回路の構成を示す回路図である。
【図５】第３の実施の形態に係る出力バッファ回路の構成を示す回路図である。
【図６】従来技術に係る出力バッファ回路の構成を示す回路図である。
【符号の説明】
ＴＡ：カレントビット入力端子
ＴＢ：反転プレビット入力端子
ＴＳ、ＴＳ１，ＴＳ２：制御端子
ＴＯＵＴ：出力端子
ＴＲＶ：受信端子
Ｂ１：第１のバッファ
Ｂ２：第２のバッファ
Ｂ２０，Ｂ２１：トライステート型バッファ
Ｐ１〜Ｐ５： Ｐチャネル電界効果トランジスタ
Ｎ１〜Ｎ５： Ｎチャネル電界効果トランジスタ
ＩＮＶ１〜ＩＮＶ４： インバータ
Ｌ：伝送線路
Ｒｔ，Ｒｔ１，Ｒｔ２：終端抵抗
【発明の属する技術分野】
本発明は、半導体集積回路装置に搭載され、半導体集積回路装置の内部で処理された論理情報を適切な論理信号に変換して装置外部に送出する出力バッファ回路に関し、特に伝送線路の減衰量に応じて送出側であらかじめ適切な波形強調を行う機能（プレエンファシス機能）を有する出力バッファ回路に関する。
【０００２】
【従来の技術】
従来、分布定数回路として振る舞う伝送線路に論理信号を送出するための出力バッファ回路として、伝送線路上での信号の減衰量に応じて信号波形を強調するいわゆるプレエンファシス機能を有するものがある。この種の出力バッファ回路は、一般的にカレントモード型回路（電流量で表された信号を取り扱う回路）により実現されるが、このカレントモード型回路は、その構成上の理由から低い電源電圧での動作には不利である。
【０００３】
しかしながら、近年における半導体集積回路の微細加工技術の進展に伴い、動作電圧低下による低消費電力化が進み、より低い電源電圧でより高速に動作することが要求されている。この要請に応えるための従来技術として、例えば、特開２０００−６８８１６号公報に開示された技術が知られている。この従来技術に係る出力バッファ回路は、図６に示す出力段と図示しない制御回路とによって構成される。ここで、この出力段は、第１のインピーダンス回路なるＮチャネル電界効果トランジスタＮ１１，Ｎ１３，Ｎ１５を高電位電源ＶＤＤと出力端子との間に接続し、第２のインピーダンス回路なるＮチャネル電界効果トランジスタＮ１２，Ｎ１４，Ｎ１６を出力端子と低電位電源ＶＳＳとの間に接続している。
【０００４】
ここで、第１のインピーダンス回路をなすＮチャネル電界効果トランジスタＮ１１，Ｎ１３，Ｎ１５のゲート電極には、制御信号Ａ１，Ａ２，Ａ３が与えられ、第２のインピーダンス回路をなすＮチャネル電界効果トランジスタＮ１２，Ｎ１４，Ｎ１６のゲート電極には、制御信号Ａ１，Ａ２，Ａ３をインバータＩＮＶ１１，ＩＮＶ１２，ＩＮＶ１３により反転された信号が与えられる。そして、第１のインピーダンス回路と第２のインピーダンス回路とのインピーダンス比が少なくとも３つの異なる所定の値のいずれかになるように、かつ、第１のインピーダンス回路のコンダクタンスと第２のインピーダンス回路のコンダクタンスの総和が前記インピーダンス比に依存しないように、第１および第２のインピーダンス回路の各電界効果トランジスタの導通が制御される。これにより、プレエンファシス量によらず出力インピーダンスを所望の値（一定値）にほぼ保つことができる。
【０００５】
【発明が解決しようとする課題】
ところで、この従来技術では、一般的なカレントモード型回路に比べて、より低い電源電圧にて動作可能ではあるが、第１および第２のインピーダンス回路を構成する各電界効果トランジスタの導通を制御するための制御回路を必要とする。この制御回路は、送出すべきデータ自体を用いて論理積（ＡＮＤ）や論理和（ＯＲ）等の論理演算を行うことでプレエンファシス処理に必要とされる制御信号Ａ３，Ａ２，Ａ１を生成するものであるため、出力バッファ回路の入力部から出力部までの伝播遅延時間が大きくなり、その間に電源ノイズや電圧変動の影響を受け易く、ジッタが増大するため、高速動作が制限されるという問題がある。
【０００６】
本発明は、上記事情に鑑みてなされたもので、プレエンファシス機能を有しながらも、低電源電圧で動作すると共に、入力部から出力部までの伝播遅延時間が短い出力バッファ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
すなわち、本発明は、プレエンファシス機能を有し、分布定数回路として振る舞う伝送線路に論理信号を送出するための出力バッファ回路において、前記伝送線路に送出すべき論理信号の論理値を与える第１の論理信号を入力して前記伝送線路を駆動する第１のバッファ（例えば後述する第１のバッファＢ１に相当する構成要素）と、前記第１の論理信号に対して所定の論理関係を有する第２の論理信号を入力し、前記第１のバッファと協調して前記伝送線路を駆動する第２のバッファ（例えば後述する第２のバッファＢ２に相当する構成要素）とを備え、前記第２のバッファの出力インピーダンスは、前記伝送線路での信号の減衰量が改善される限度において前記第１のバッファの出力インピーダンスよりも高く設定されたことを特徴とする。
また、前記出力バッファ回路において、前記第２のバッファは、プレエンファシス機能の要否に応じて活性状態が制御される１または２以上のトライステート型バッファ（例えば後述するトライステート型バッファＢ２０，Ｂ２１，Ｂ２２に相当する構成要素）からなることを特徴とする。
【０００８】
前記出力バッファ回路において、前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタとを備え、前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記第２のＮチャネル電界効果トランジスタの駆動能力より大きく、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記第２のＰチャネル電界効果トランジスタの駆動能力より大きく設定されたことを特徴とする。
【０００９】
前記出力バッファ回路において、前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタと、電流経路が前記第２のＰチャネル電界効果トランジスタと直列に接続されてプレエンファシス処理の要否に応じて導通状態が制御される第３のＰチャネル電界効果トランジスタと、電流経路が前記第２のＮチャネル電界効果トランジスタと直列に接続されて前記第３のＰチャネル電界効果トランジスタと同時的に導通制御される第３のＮチャネル電界効果トランジスタとを有するトライステート型バッファを備え、前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記第２および第３のＮチャネル電界効果トランジスタからなる直列回路の駆動能力より大きく設定され、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記第２および第３のＰチャネル電界効果トランジスタからなる直列回路の駆動能力より大きく設定されたことを特徴とする。
【００１０】
前記出力バッファ回路において、前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタと、電流経路が前記第２のＰチャネル電界効果トランジスタと直列に接続されてプレエンファシス処理の要否に応じて導通状態が制御される第３のＰチャネル電界効果トランジスタと、電流経路が前記第２のＮチャネル電界効果トランジスタと直列に接続されて前記第３のＰチャネル電界効果トランジスタと同時的に導通制御される第３のＮチャネル電界効果トランジスタとを有する複数のトライステート型バッファを備え、前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記複数のトライステート型バッファがそれぞれ備える前記第２および第３のＮチャネル電界効果トランジスタからなる直列回路の駆動能力の和より大きく設定され、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記複数のトライステート型バッファがそれぞれ備える前記第２および第３のＰチャネル電界効果トランジスタからなる直列回路の駆動能力の和より大きく設定されたことを特徴とする。
【００１１】
前記出力バッファ回路において、前記伝送線路は、終端電源に接続された終端抵抗により終端処理されたことを特徴とする。
前記出力バッファ回路において、前記伝送線路は、高位の電源に接続された第１の終端抵抗と、低位の電源に接続された第２の終端抵抗とにより終端処理されたことを特徴とする。
【００１２】
前記出力バッファ回路において、前記第１のバッファの出力インピーダンスを前記伝送線路の特性インピーダンスに整合させたことを特徴とする。
前記出力バッファ回路において、前記第２のバッファは、前記伝送線路での論理信号の減衰量が大きく前記プレエンファシス処理が必要とされる場合に活性状態とされ、前記伝送線路の減衰量が小さく前記プレエンファシス処理が不要とされる場合に非活性状態とされることを特徴とする。
前記出力バッファ回路において、前記第２のバッファは、テスト時に非活性状態とされることを特徴とする。
前記出力バッファ回路において、前記複数のトライステート型バッファのうちの第ｎ番目（ｎ：２以上の整数）のものは、第ｎ−１番目のものに対し約２分の１倍の駆動能力を有することを特徴とする出力バッファ回路。
【００１３】
前記出力バッファ回路において、前記複数のトライステート型バッファの活性状態は、プレエンファシス量を表すバイナリ符号に基づき制御されることを特徴とする。
前記出力バッファ回路において、前記複数のトライステート型バッファは、前記伝送線路の減衰量に応じて選択的に活性状態が制御されることを特徴とする。前記出力バッファ回路において、前記第２のバッファは、テスト時に前記プレエンファシス量が最小となるように活性状態が制御されることを特徴とする。
【００１４】
以下、本発明の主な作用を説明する。
本発明に係る出力バッファ回路は、送出すべき信号系列に対応する第１の論理信号を第１の入力端子を介して入力し、この第１の論理信号と所定の論理関係を有する第２の論理信号（例えば、送出すべき第１の論理信号の信号系列を１ビット遅らせかつ反転した信号系列）を第２の入力端子を介して入力する。ここで、第２のバッファは、第１のバッファと協調して伝送線路を駆動する。例えば、第１の論理信号と第２の論理信号の論理値が同じ場合、第１および第２のバッファは、同一の論理値を有する論理信号を出力する。このとき、第２のバッファの出力インピーダンスは、伝送線路での信号の減衰量が改善されるように設定されているので、見かけ上、この出力バッファ回路の出力インピーダンスが有効に低下し（駆動能力が増加し）、エンファシスされた電圧（例えば、図２に示すＶｏｈ１、Ｖｏｌ１）を有する論理信号が出力される。
【００１５】
また、例えば、第１の論理信号と第２の論理信号の論理値が異なる場合、第２のバッファは、第１のバッファが出力する論理値とは反対の論理値を有する論理信号を出力する。このとき、第２のバッファの出力インピーダンスは、第１のバッファの出力インピーダンスよりも高く設定されているので、第１のバッファから出力される論理信号の論理値は維持される。この結果、見かけ上、この出力バッファ回路の出力インピーダンスが増加し（駆動能力が低下し）、ディエンファシス（非強調）された電圧（例えば、図２に示すＶｏｈ２、Ｖｏｌ２）を有する論理信号が出力される（図２参照）。
【００１６】
以上のように、送出すべき第１の論理信号の論理値が変化する場合は送出される論理信号の波形が強調され、また、論理値が変化せずに同一の論理値を維持する場合は波形が強調されず（非強調され）、伝送線路に送出される論理信号の電圧が、次の信号変化に備えて論理しきい値電圧（ＶＴＴ）に近づく。
従って、本発明によれば、送出すべき第１の論理信号の送信波形の高周波成分が増強され、損失の大きい（すなわち長いまたは細い）ケーブルやプレント基板の配線などの伝送線路を通過した後に得られる受信信号の波形のいわゆる「アイ開口（ｅｙｅ−ｐａｔｔｅｒｎ）」が改善されるという効果がある。従って、プレエンファシス機能を持たない出力バッファ回路と比べて、より細いケーブルでより長い距離を高いビットレートで伝送可能になる。
【００１７】
また、ＣＭＯＳ型回路構成を基本としているので、カレントモード型の回路構成に比べてより低い電源電圧での動作が可能となる。さらに、プレエンファシス動作の制御を行う上で、第１および第２の論理信号などの入力信号に対して論理積（ＡＮＤ）や論理和（ＯＲ）などの論理演算を必要としないので、入力部から出力部までの伝播遅延時間が低減され、したがって高速動作に適しているという効果も得られる。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の第１ないし第３の実施の形態を順に説明する。
＜第１の実施の形態＞
図１に、この発明の第１の実施の形態に係る出力バッファ回路の構成を示す。この出力バッファ回路は、プレエンファシス機能を有し、分布定数回路として振る舞う伝送線路Ｌに論理信号を送出するためのものであって、カレントビット入力端子ＴＡ、反転プレビット入力端子ＴＢ、第１の入力端子ＴＩＮ１、第２の入力端子ＴＩＮ２、インバータＩＮＶ１、インバータＩＮＶ２、第１のバッファＢ１、第２のバッファＢ２、出力端子ＴＯＵＴ、および受信側の受信端子ＴＲＶに接続された終端抵抗Ｒｔから構成される。この伝送線路Ｌの始端は、この出力バッファ回路の出力端子ＴＯＵＴに接続され、その終端は受信側の受信端子ＴＲＶに接続される。
【００１９】
ここで、インバータＩＮＶ１は、伝送線路Ｌに送出すべき論理信号と同一の論理値を有するカレントビット信号Ｓ０１をカレントビット入力端子ＴＡを介して入力し、この反転信号を第１の論理信号Ｓ１として出力するものである。この第１の論理信号Ｓ１は、伝送線路Ｌに送出すべき論理信号の論理値を与えるものであって、第１の入力端子ＴＩＮ１を介して第１のバッファＢ１の入力部に与えられる。第１のバッファＢ１は、この第１の論理信号Ｓ１を入力して伝送線路Ｌを駆動するものである。
【００２０】
インバータＩＮＶ２は、プレエンファシスおよびディエンファシスを指定するための反転プレビット信号を反転プレビット入力端子ＴＢを介して入力し、この反転信号を第２の論理信号Ｓ２として出力するものである。この反転プレビット信号と上述のカレントビット信号は、伝送線路Ｌに送出される論理信号の波形に対してプレエンファシスまたはディエンファシスが行われるような論理関係を有するものとして予め生成される。これら反転プレビット信号およびカレントビット信号は、第１の論理信号Ｓ１と第２の論理信号Ｓ２との間の所定の論理関係、すなわち伝送線路Ｌに送出される論理信号の波形に対してプレエンファシスまたはディエンファシスが行われるような論理関係を与える。この実施の形態では、第２の論理信号Ｓ２は、遅くとも第１の論理信号Ｓ１の遷移時に、この第１の論理信号が遷移する直前に第１のバッファＢ１から出力されていた論理信号の論理値とは反対の論理値を有する。
【００２１】
第２の論理信号Ｓ２は、第２の入力端子ＴＩＮ２を介して第２のバッファＢ２の入力部に与えられる。第２のバッファＢ２は、第１の論理信号Ｓ１に対して上述の所定の論理関係を有する第２の論理信号Ｓ２を入力し、第１のバッファＢ１と協調して伝送線路Ｌを駆動するものである。第２のバッファＢ２の出力インピーダンスは、伝送線路Ｌでの信号の減衰量が改善される限度において第１のバッファＢ１の出力インピーダンスよりも高く設定される。
【００２２】
以下、詳細に、この出力バッファ回路の構成を説明する。
この出力バッファ回路において、第１のバッファＢ１は、第１のＰチャネル電界効果トランジスタＰ１および第１のＮチャネル電界効果トランジスタＮ１からなるＣＭＯＳインバータとして構成される。この第１のＰチャネル電界効果トランジスタＰ１の電流経路は、高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第１の入力端子ＴＩＮ１に接続される。また第１のＮチャネル電界効果トランジスタＮ１の電流経路は、低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第１の入力端子ＴＩＮ１に接続される。
【００２３】
第２のバッファＢ２は、第２のＰチャネル電界効果トランジスタＰ２および第２のＮチャネル電界効果トランジスタＮ２からなるＣＭＯＳインバータとして構成される。この第２のＰチャネル電界効果トランジスタＰ２の電流経路は、高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。また第２のＮチャネル電界効果トランジスタＮ２の電流経路は、低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。ここで、上述の第１のＰチャネル電界効果トランジスタＰ１の駆動能力（例えばオン抵抗の小ささで表される量）は、第２のＮチャネル電界効果トランジスタＮ２の駆動能力より大きく、かつ、第１のＮチャネル電界効果トランジスタＮ１の駆動能力は、第２のＰチャネル電界効果トランジスタＰ２の駆動能力より大きく設定されている。
【００２４】
さらに、具体的に説明する。
第１のバッファＢ１において、第１のＰチャネル電界効果トランジスタＰ１のソース電極は高位の電源ＶＤＤに接続され、第１のＮチャネル電界効果トランジスタＮ１のソース電極は低位の電源ＶＳＳに接続され、これらのドレイン電極は出力端子ＴＯＵＴに接続されている。一方、第２のバッファＢ２において、第２のＰチャネル電界効果トランジスタＰ２のソース電極は高位の電源ＶＤＤに接続され、第２のＮチャネル電界効果トランジスタＮ２のソース電極は低位の電源ＶＳＳに接続され、これらのドレイン電極は、上述の出力端子ＴＯＵＴに接続されている。第１のＰチャネル電界効果トランジスタＰ１および第１のＮチャネル電界効果トランジスタＮ１のゲート電極は第１の入力端子ＴＩＮ１に共通接続され、第２のＰチャネル電界効果トランジスタＰ２および第２のＮチャネル電界効果トランジスタＮ２のゲート電極は第２の入力端子ＴＩＮ２に共通接続される。
【００２５】
出力端子ＴＯＵＴは、伝送線路Ｌの始端に接続される。この伝送線路Ｌの終端、すなわち受信側の受信端子ＴＲＶは、その特性インピーダンスに整合する終端抵抗を介して終端電源ＶＴＴに接続される。ただし、高位の電源ＶＤＤと低位の電源ＶＳＳと終端電源ＶＴＴは、下式（１）の関係を有するものとする。
ＶＤＤ ＞ ＶＴＴ ＞ ＶＳＳ ・・・（１）
なお、この実施の形態では、終端電圧は、論理値０と論理値１との境界を与える論理しきい値に等しいものとする。したがって、伝送線路Ｌ上の論理信号は、終端電圧ＶＴＴを境とし、その論理値に応じて高い電圧または低い電圧となる。
【００２６】
以下、第１の実施の形態１の動作を説明する。
まず、プレエンファシス動作について、図２に示すタイミング波形を参照して説明する。この波形例では、カレントビット信号として信号系列「００１１０１０００」を図示しない回路系から入力する。一方、反転プレビット信号として、カレントビット信号の信号系列を１ビット遅らせ、かつ反転した信号系列「１１１００１０１１」を入力する。
【００２７】
カレントビット信号と反転プレビット信号がともに論理値１の場合、第１のＰチャネル電界効果トランジスタＰ１と第２のＰチャネル電界効果トランジスタＰ２がオンし、第１のＮチャネル電界効果トランジスタＮ１と第２のＮチャネル電界効果トランジスタＮ２がオフする。この結果、送出すべき論理信号の論理値１の波形に対してプレエンファシスが行われる。この場合、キルヒホッフの法則を適用して、エンファシス時のハイレベルの出力電圧（Ｖｏｈ１）は下式（２）で表わされる。
Ｖｏｈ１ ＝ ＶＴＴ＋（ＶＤＤ−ＶＴＴ）Ｒｔ／｛Ｒｔ＋（Ｒｐ１／／Ｒｐ２）｝ ・・・（２）
ここで、Ｒｔは終端抵抗、Ｒｐ１は第１のＰチャネル電界効果トランジスタＰ１のオン抵抗、Ｒｐ２は第２のＰチャネル電界効果トランジスタＰ２のオン抵抗を表わす。
【００２８】
一方、カレントビット信号と反転プレビット信号がともに論理値０の場合は、第１のＰチャネル電界効果トランジスタＰ１と第２のＰチャネル電界効果トランジスタＰ２がオフし、第１のＮチャネル電界効果トランジスタＮ１と第２のＮチャネル電界効果トランジスタＮ２がオンする。この結果、送出すべき論理信号の論理値０の波形に対してプレエンファシスが行われる。この場合、キルヒホッフの法則を適用して、エンファシス時のロウレベル出力電圧（Ｖｏｌ１）は下式（３）で表わされる。
Ｖｏｌ１ ＝ ＶＴＴ−（ＶＴＴ−ＶＳＳ）Ｒｔ／｛Ｒｔ＋（Ｒｎ１／／Ｒｎ２）｝ ・・・（３）
ここで、Ｒｎ１は第１のＮチャネル電界効果トランジスタＮ１のオン抵抗、Ｒｎ２は第２のＮチャネル電界効果トランジスタＮ２のオン抵抗を表わす。
【００２９】
他方、カレントビット信号が論理値１で、反転プレビット信号が論理値０の場合、第１のＰチャネル電界効果トランジスタＰ１と第２のＮチャネル電界効果トランジスタＮ２がオンし、第１のＮチャネル電界効果トランジスタＮ１と第２のＰチャネル電界効果トランジスタＰ２がオフする。この結果、送出すべき論理信号の論理値１の波形に対してディエンファシスが行われる。この場合、キルヒホッフの法則を適用して、ディエンファシス時のハイレベル出力電圧（Ｖｏｈ２）は下式（４）で表わされる。
Ｖｏｈ２ ＝ ＶＴＴ＋｛Ｒｎ２（ＶＤＤ−ＶＴＴ）−Ｒｐ１（ＶＴＴ−ＶＳＳ）｝Ｒｔ／（Ｒｐ１・Ｒｎ２＋Ｒｎ２・Ｒｔ＋Ｒｔ・Ｒｐ１）・・・（４）
【００３０】
ただし、Ｖｏｈ２が論理しきい値である終端電源ＶＴＴより高い電圧となることを保証するために、第１のＰチャネル電界効果トランジスタＰ１の駆動能力を第２のＮチャネル電界効果トランジスタＮ２の駆動能力より大きく設定する必要がある。すなわち、下式（５）の関係を満足する必要がある。
Ｒｐ１ ＜ Ｒｎ２ ・・・（５）
【００３１】
他方、カレントビット信号が論理値０で、反転プレビット信号が論理値１の場合、第１のＰチャネル電界効果トランジスタＰ１と第２のＮチャネル電界効果トランジスタＮ２がオフし、第１のＮチャネル電界効果トランジスタＮ１と第２のＰチャネル電界効果トランジスタＰ２がオンする。この結果、送出すべき論理信号の論理値０の波形に対してディエンファシスが行われる。この場合、キルヒホッフの法則を適用して、ディエンファシス時のロウレベル出力電圧Ｖｏｌ２は下式（６）で表わされる。
Ｖｏｌ２ ＝ ＶＴＴ−｛Ｒｐ２（ＶＴＴ−ＶＳＳ）−Ｒｎ１（ＶＤＤ−ＶＴＴ）｝Ｒｔ／（Ｒｎ１・Ｒｐ２＋Ｒｐ２・Ｒｔ＋Ｒｔ・Ｒｎ１）・・・（６）
【００３２】
ただし、ロウレベル出力電圧Ｖｏｌ２が論理しきい値である終端電圧ＶＴＴより低い電圧となることを保証するために、第１のＮチャネル電界効果トランジスタＮ１の駆動能力を第２のＰチャネル電界効果トランジスタＰ２の駆動能力より大きく設定する必要がある。すなわち、下式（７）の関係を満足する必要がある。
Ｒｎ１ ＜ Ｒｐ２ ・・・（７）
【００３３】
ここで、上述のハイレベル出力電圧Ｖｏｈ１，Ｖｏｈ２およびロウレベル出力電圧Ｖｏｌ１，Ｖｏｌ２の一例を示す。
例えば、
ＶＤＤ ＝ １．５Ｖ，ＶＳＳ ＝ ０Ｖ， ＶＴＴ ＝ ０．７５Ｖ
Ｒｔ ＝ ５０Ω， Ｒｐ１ ＝ ５０Ω，Ｒｎ１ ＝ ５０Ω，Ｒｐ２ ＝ １００Ω，Ｒｎ２ ＝ １００Ω
とすると、
Ｖｏｈ１ ＝ １．２Ｖ（プレエンファシスされたハイレベル出力電圧）
Ｖｏｈ２ ＝ ０．９Ｖ（ディエンファシスされたハイレベル出力電圧）
Ｖｏｌ１ ＝ ０．３Ｖ（プレエンファシスされたロウレベル出力電圧）
Ｖｏｌ２ ＝ ０．６Ｖ（ディエンファシスされたロウレベル出力電圧）
という４種類の出力電圧が得られる。
【００３４】
このように、カレントビット信号の論理値が０から１に変化する場合は、ハイレベル出力電圧Ｖｏｈ１が出力されて論理値１の波形が強調される（エンファシス動作）。一方、カレントビット信号の論理値が１を維持する場合は、ハイレベル出力電圧Ｖｏｈ２が出力されて論理しきい値を与える終端電源ＶＴＴにあらかじめ近づき、次の信号変化（論理値が１から０への変化）に備える（ディエンファシス動作）。また、カレントビット信号の論理値が１から０に変化する場合は、ロウレベル出力電圧Ｖｏｌ１が出力されて論理値０の波形が強調される（エンファシス動作）。一方、カレントビット信号の論理値が０を維持する場合は、ロウレベル出力電圧Ｖｏｌ２が出力されて論理しきい値を与える終端電源ＶＴＴにあらかじめ近づき、次の信号変化（論理値が０から１への変化）に備える（ディエンファシス動作）。
【００３５】
従って、第１の実施の形態によれば、伝送される信号に減衰が生じるプレント基板上の配線やケーブルなどの伝送線路を通過した後では、伝送線路の受信信号電圧振幅変動と受信信号タイミング変動とを考慮した正常受信領域を示すいわゆる「アイ開口（ｅｙｅ−ｐａｔｔｅｒｎ）」が改善され、より高いビットレートでより遠い距離まで信号を伝送することが可能となる。また、この実施の形態は、基本的にＣＭＯＳ型回路構成であるから、従来のカレントモード型回路構成に比べてより低い電源電圧での動作が可能となる。また、エンファシス機能のオン／オフを切り替えるための信号変化を検出する排他的論理和ゲート等を信号経路に挿入する必要がないので、カレントビット入力端子ＴＡから出力端子ＴＯＵＴまでの素子数が２段と少なく、信号伝播時間が短くなる。また、第１のＰチャネル電界効果トランジスタＰ１のオン抵抗Ｒｐ１と第１のＮチャネル電界効果トランジスタＮ１のオン抵抗Ｒｎ１をともに伝送線路Ｌの特性インピーダンスに整合させておけば、送信側での信号反射を抑制することが可能となる。
【００３６】
なお、上述の第１の実施の形態では、終端電源ＶＴＴを適用した終端方式を採用したが、これに限定されることなく、この伝送線路の終端方式として、図３に示すように、いわゆるテブナンの定理を適用した終端方式を用いてもよい。この場合、特性インピーダンスの２倍の抵抗値を有する１対の終端抵抗Ｒｔ１，Ｒｔ２が高位の電源ＶＤＤと低位の電源ＶＳＳとの間に必要となるが、終端のための特別な終端電源ＶＴＴが不要となり、１電源化が可能となる。
【００３７】
＜第２の実施の形態＞
以下、第２の実施の形態を説明する。
第２の実施の形態の基本構成は、上述の第１の実施の形態と共通するが、本実施の形態では、プレエンファシス機能の活性状態（イネーブル／ディスエーブル）の制御を可能としている。その構成を図４に示す。この出力バッファ回路は、上述の図１に示す第１の実施の形態に係る構成において、第２のバッファＢ２に代えて、プレエンファシス機能の要否に応じて活性状態が制御されるトライステート型バッファＢ２０と、活性状態を制御するための制御信号ＴＳを反転させるインバータＩＮＶ３とを備える。
【００３８】
以下、構成を詳細に説明する。
なお、インバータＩＮＶ１、第１のバッファＢ１、伝送路Ｌ、終端抵抗Ｒｔについては、上述の第１の実施の形態と同様であり、その説明を省略する。
図４において、トライステート型バッファＢ２０は、高位の電源ＶＤＤと低位の電源ＶＳＳとの間に電流経路が直列接続された第２のＰチャネル電界効果トランジスタＰ２と、第３のＰチャネル電界効果トランジスタＰ３と、第２のＮチャネル電界効果トランジスタＮ２と、第３のＮチャネル電界効果トランジスタＮ３とから構成される。
【００３９】
第２のＰチャネル電界効果トランジスタＰ２の電流経路は高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。第２のＮチャネル電界効果トランジスタＮ２の電流経路は低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は第２の入力端子ＴＩＮ２に接続される。第３のＰチャネル電界効果トランジスタＰ３の電流経路は第２のＰチャネル電界効果トランジスタＰ２と直列に接続され、第３のＮチャネル電界効果トランジスタＮ３の電流経路は第２のＮチャネル電界効果トランジスタＮ２と直列に接続される。
【００４０】
ここで、第１のＰチャネル電界効果トランジスタＰ１の駆動能力は、第２のＮチャネル電界効果トランジスタＮ２および第３のＮチャネル電界効果トランジスタＮ３からなる直列回路の駆動能力より大きく設定される。また、第１のＮチャネル電界効果トランジスタＮ１の駆動能力は、第２のＰチャネル電界効果トランジスタＰ２および第３のＰチャネル電界効果トランジスタＰ３からなる直列回路の駆動能力より大きく設定される。
【００４１】
第３のＰチャネル電界効果トランジスタＰ３のゲート電極には、制御入力端子ＴＳを介して入力される制御信号ＳＣの反転信号がインバータＩＮＶ３から与えられ、第３のＮチャネル電界効果トランジスタＮ３のゲート電極には、制御信号ＳＣがそのまま与えられる。これら第３のＰチャネル電界効果トランジスタＰ３および第３のＮチャネル電界効果トランジスタＮ３の導通状態は、制御信号ＳＣに基づきプレエンファシス処理の要否に応じて同時的に制御される。
【００４２】
以下、この第２の実施の形態の動作を説明する。
制御入力端子ＴＳに制御信号ＳＣとして論理値１を入力した場合、第３のＰチャネル電界効果トランジスタＰ３と第３のＮチャネル電界効果トランジスタＮ３がともにオンするので、トライステート型バッファＢ２０は、イネーブル状態となり、上述の第１の実施の形態に係る第２のバッファＢ２と同様に機能する。したがってこの場合、第１の実施の形態に係る出力バッファ回路と基本的には同様に動作する。
【００４３】
ただし、第１の実施例に係るオン抵抗Ｒｐ２は、本実施の形態では、第２のＰチャネル電界効果トランジスタＰ２のオン抵抗Ｒｐ２と第３のＰチャネル電界効果トランジスタＰ３のオン抵抗Ｒｐ３との和に相当する。同様に第１の実施の形態に係るオン抵抗でＲｎ２は、本実施例では第２のＮチャネル電界効果トランジスタＮ２のオン抵抗Ｒｎ２と第３のＮチャネル電界効果トランジスタＮ３のオン抵抗Ｒｎ３との和に相当する。
【００４４】
他方、制御入力端子ＴＳに制御信号ＳＣとして論理値０を入力した場合、第２のＰチャネル電界効果トランジスタＰ２と第２のＮチャネル電界効果トランジスタＮ２は、高位の電源ＶＤＤと低位の電源ＶＳＳとから切り離され、その出力部はハイインピーダンス状態になる。従ってこの場合、第１のＰチャネル電界効果トランジスタＰ１と第１のＮチャネル電界効果トランジスタＮ１とから見ると、トライステート型バッファＢ２０の第２のＰチャネル電界効果トランジスタＰ２と第２のＮチャネル電界効果トランジスタＮ２は単なる容量性の負荷として振る舞い、第１のバッファＢ１から出力される論理信号の波形に対してプレエンファシスおよびディエンファシスの何れも行われない。すなわち、プレエンファシス機能がディスエーブル状態となる。
【００４５】
このように、この第２の実施の形態では、伝送線路Ｌでの信号の減衰量が大きくプレエンファシス処理が必要とされる場合には、制御信号ＳＣの論理値を１としてプレエンファシス機能をイネーブルとし、伝送線路Ｌでの信号の減衰量が小さくプレエンファシス処理が不要とされる場合には、制御信号ＳＣの論理値を０としてプレエンファシス機能をディスエーブルとすることにより、信号の減衰量が大きい場合と小さい場合の両方に単一の出力バッファ回路で対応することが可能となる。
【００４６】
ここで、信号の減衰量が小さな伝送線路を駆動する場合は、伝送線路の不連続に起因する信号反射を抑制することが重要な課題となるが、本実施の形態において第１のＰチャネル電界効果トランジスタＰ１のオン抵抗Ｒｐ１と第１のＮチャネル電界効果トランジスタＮ１のオン抵抗Ｒｎ１をともに伝送線路Ｌの特性インピーダンスに整合させればこれを解決できる。このとき、第２のＰチャネル電界効果トランジスタＰ２と第２のＮチャネル電界効果トランジスタＮ２は、上述のように容量性負荷となるため、出力波形のスルーレートを減少させる働きをし、これにより信号反射が一層抑制されるという特有の効果もある。
【００４７】
さらに、この出力バッファ回路を搭載した半導体集積回路（ＬＳＩ）のテスト時においては、プレエンファシス機能をディスエーブルとすることで、出力バッファ回路の内部のリーク電流を遮断することができ、半導体集積回路のテスト項目の一つである電流リークテスト（ＩＤＤＱ）を可能ならしめるという効果もある。なお、伝送線路Ｌの終端方式としては、前述のとおり、いわゆるテブナンの定理を適用した終端方式を用いてもよい。
【００４８】
＜第３の実施の形態＞
以下、第３の実施の形態を説明する。
図５に、本発明の第３の実施の形態に係る出力バッファ回路の構成を示す。
本実施の形態では、上述の図４に示す第２の実施の形態に係る構成において、さらに、インバータＩＮＶ４とトライステート型バッファＢ２１を備える。換言すれば、この第３の実施の形態に係る出力バッファ回路は、前述の図１に示す第１の実施の形態に係る構成において、第２のバッファＢ２に代えて、プレエンファシス機能の要否に応じて活性状態が制御される複数のトライステート型バッファＢ２０，Ｂ２１を備えたものと言える。この実施の形態では、第２番目のトライステート型バッファＢ２１は、第１番目のトライステート型バッファＢ２０に対し約２分の１倍の駆動能力を有する。これらのトライステート型バッファは、伝送線路の減衰量に応じて選択的に活性状態が制御される。
【００４９】
以下、構成を詳細に説明する。
なお、インバータＩＮＶ１〜ＩＮＶ３、第１のバッファＢ１、トライステート型バッファＢ２０、伝送路Ｌ、終端抵抗Ｒｔについては、上述の図４に示す第２の実施の形態と同様であり、その説明を省略する。ただし、図４に示す制御入力端子ＴＳを制御入力端子ＴＳ１とし、制御信号ＳＣを制御信号ＳＣ１とする。
図５において、トライステート型バッファＢ２１は、図４に示すトライステート型バッファＢ２０と同様に構成される。すなわち、トライステート型バッファＢ２１は、高位の電源ＶＤＤと低位の電源ＶＳＳとの間に電流経路が直列接続されたＰチャネル電界効果トランジスタＰ４，Ｐ５と、Ｎチャネル電界効果トランジスタＮ４，Ｎ５とから構成される。
【００５０】
Ｐチャネル電界効果トランジスタＰ４の電流経路は高位の電源ＶＤＤと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は入力端子ＴＩＮ２に接続される。Ｎチャネル電界効果トランジスタＮ４の電流経路は低位の電源ＶＳＳと出力端子ＴＯＵＴとの間に接続され、そのゲート電極は入力端子ＴＩＮ２に接続される。Ｐチャネル電界効果トランジスタＰ５の電流経路はＰチャネル電界効果トランジスタＰ４と直列に接続され、Ｎチャネル電界効果トランジスタＮ５の電流経路はＮチャネル電界効果トランジスタＮ４と直列に接続される。
【００５１】
ここで、Ｐチャネル電界効果トランジスタＰ１の駆動能力は、Ｎチャネル電界効果トランジスタＰ２，Ｐ３からなる直列回路の駆動能力とＮチャネル電界効果トランジスタＰ４，Ｐ５からなる直列回路の駆動能力との和より大きく設定される。また、Ｎチャネル電界効果トランジスタＮ１の駆動能力は、Ｐチャネル電界効果トランジスタＰ２，Ｐ３からなる直列回路の駆動能力と、Ｐチャネル電界効果トランジスタＰ４，Ｐ５からなる直列回路の駆動能力との和より大きく設定される。
【００５２】
Ｐチャネル電界効果トランジスタＰ５のゲート電極には、制御入力端子ＴＳ２を介して入力される制御信号ＳＣ２の反転信号がインバータＩＮＶ４から与えられ、Ｎチャネル電界効果トランジスタＮ５のゲート電極には、制御信号ＳＣ２がそのまま与えられる。これらＰチャネル電界効果トランジスタＰ５およびＮチャネル電界効果トランジスタＮ５の導通状態は、制御信号ＳＣ２に基づきプレエンファシス処理の要否に応じて同時的に制御される。
【００５３】
以下、この第３の実施の形態の動作を説明する。
この第３の実施の形態では、制御入力端子ＴＳ１と制御入力端子ＴＳ２に与える制御信号の論理値の組み合わせにより、伝送線路Ｌの減衰量に応じて４種類のエンファシス量（エンファシスしない場合も含む）から最適な値を選択できる。すなわち、制御入力端子ＴＳ１に論理値１を入力し、制御入力端子ＴＳ２に論理値１を入力した場合、トライステート型バッファＢ２０，Ｂ２１の双方のエンファシス機能がイネーブル状態となり、エンファシス量が最大になる。
【００５４】
一方、制御入力端子ＴＳ１に論理値０を入力し制御入力端子ＴＳ２に論理値０を入力した場合、トライステート型バッファＢ２０，Ｂ２１のエンファシス機能が何れもディスエーブル状態とされる。また、制御入力端子ＴＳ１，ＴＳ２の一方に論理値１を入力し、他方に論理値０を入力した場合、中間のエンファシス量を得ることができる。
【００５５】
ここで、Ｐチャネル電界効果トランジスタＰ２のゲート幅Ｗｐ２とＰチャネル電界効果トランジスタＰ４のゲート幅Ｗｐ４との間、ならびにＮチャネル電界効果トランジスタＮ２のゲート幅Ｗｎ２とＮチャネル電界効果トランジスタＮ４のゲート幅Ｗｎ４との間に２進の重み付けをしておけば、制御入力端子ＴＳ１と制御入力端子ＴＳ２にバイナリ符号を与えることで、４種類の動作モード（エンファシスなし／エンファシス弱／エンファシス中／エンファシス強）から最適なモードを選択することができる。この場合、第１番目のトライステート型バッファＢ２０の活性状態は、プレエンファシス量を表す２ビットのバイナリ符号のＭＳＢ情報に基づき制御され、第２番目のトライステート型バッファＢ２１の活性状態は、バイナリ符号のＬＳＢ情報に基づき制御される。
【００５６】
また、適切なＰチャネル電界効果トランジスタとＮチャネル電界効果トランジスタを追加し、ｎ個（ｎは３以上の整数）のトライステート型バッファを採用することにより、この第３の実施の形態に係る構成を任意のｎビットのバイナリ符号によりプレエンファシス量が制御可能なように拡張できる。
る。さらに、トライステート型バッファの活性状態を、テスト時にプレエンファシス量が最小となるように制御することにより、このトライステート型バッファを貫通する電流成分を抑制することができ、例えば電流リークテストなどを精度良く実施することが可能となる。
なお、伝送線路の終端方式としては、前述のように、いわゆるテブナンの定理を適用した終端方式を用いてもよい。
【００５７】
以上、この発明の実施の形態１ないし３を説明したが、この発明は、これらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、上述の第２及び第３の実施の形態では、高位の電源ＶＤＤと低位の電源ＶＳＳとの間に２つのＰチャネル電界効果トランジスタと、２つのＮチャネル電界効果トランスタを直列に接続して、トライステート機能を実現するものとしたが、これに限定されることなく、例えば、Ｐチャネル電界効果トランジスタのゲート電極に否定的論理積（ＮＡＮＤ）の出力信号を与え、Ｎチャネル電界効果トランスタのゲート電極に否定的論理和（ＮＯＲ）の出力信号を与えて、イネーブル時にはこれらＰチャネル電界効果トランジスタおよびＮチャネル電界効果トランジスタを入力信号に応じて相補的に導通させながら、ディスエーブル時には何れも非導通状態に制御するような構成を採用してもよい。
【００５８】
【発明の効果】
以上説明したように、本願発明によれば、プレエンファシス機能を有し、分布定数回路として振る舞う伝送線路に論理信号を送出するための出力バッファ回路において、前記伝送線路に送出すべき論理信号の論理値を与える第１の論理信号を入力して前記伝送線路を駆動する第１のバッファと、前記第１の論理信号に対して所定の論理関係を有する第２の論理信号を入力し、前記第１のバッファと協調して前記伝送線路を駆動する第２のバッファとを備え、前記第２のバッファの出力インピーダンスは、前記伝送線路での信号の減衰量が改善される限度において前記第１のバッファの出力インピーダンスよりも高く設定されたので、プレエンファシス機能を有しながらも、低電源電圧で動作すると共に、入力部から出力部までの伝播遅延時間が短く、高速動作が可能な出力バッファ回路を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る出力バッファ回路の構成を示す回路図である。
【図２】第１の実施の形態に係る出力バッファ回路の動作を説明するための波形図である。
【図３】第１の実施の形態に係る出力バッファ回路において終端方式としてテブナンの定理を適用した場合の構成例を示す回路図である。
【図４】第２の実施の形態に係る出力バッファ回路の構成を示す回路図である。
【図５】第３の実施の形態に係る出力バッファ回路の構成を示す回路図である。
【図６】従来技術に係る出力バッファ回路の構成を示す回路図である。
【符号の説明】
ＴＡ：カレントビット入力端子
ＴＢ：反転プレビット入力端子
ＴＳ、ＴＳ１，ＴＳ２：制御端子
ＴＯＵＴ：出力端子
ＴＲＶ：受信端子
Ｂ１：第１のバッファ
Ｂ２：第２のバッファ
Ｂ２０，Ｂ２１：トライステート型バッファ
Ｐ１〜Ｐ５： Ｐチャネル電界効果トランジスタ
Ｎ１〜Ｎ５： Ｎチャネル電界効果トランジスタ
ＩＮＶ１〜ＩＮＶ４： インバータ
Ｌ：伝送線路
Ｒｔ，Ｒｔ１，Ｒｔ２：終端抵抗
Claims (14)
- プレエンファシス機能を有し、分布定数回路として振る舞う伝送線路に論理信号を送出するための出力バッファ回路において、
前記伝送線路に送出すべき論理信号の論理値を与える第１の論理信号を入力して前記伝送線路を駆動する第１のバッファと、
前記第１の論理信号を１ビット遅らせ、かつ反転した関係を有する
第２の論理信号を入力し、前記第１のバッファと協調して前記伝送線路を駆動する第２のバッファとを備え、
前記第２のバッファの出力インピーダンスは、前記伝送線路での信号の減衰量が改善される限度において前記第１のバッファの出力インピーダンスよりも高く設定されたことを特徴とする出力バッファ回路。 - 請求項１に記載の出力バッファ回路において、
前記第２のバッファは、プレエンファシス機能の要否に応じて活性状態が制御される１または２以上のトライステート型バッファからなることを特徴とする請求項１に記載の出力バッファ回路。 - 請求項１に記載の出力バッファ回路において、
前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、
前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタとを備え、
前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記第２のＮチャネル電界効果トランジスタの駆動能力より大きく、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記第２のＰチャネル電界効果トランジスタの駆動能力より大きく設定されたことを特徴とする出力バッファ回路。 - 請求項１に記載の出力バッファ回路において、
前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、
前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタと、電流経路が前記第２のＰチャネル電界効果トランジスタと直列に接続されてプレエンファシス処理の要否に応じて導通状態が制御される第３のＰチャネル電界効果トランジスタと、電流経路が前記第２のＮチャネル電界効果トランジスタと直列に接続されて前記第３のＰチャネル電界効果トランジスタと同時的に導通制御される第３のＮチャネル電界効果トランジスタとを有するトライステート型バッファを備え、
前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記第２および第３のＮチャネル電界効果トランジスタからなる直列回路の駆動能力より大きく設定され、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記第２および第３のＰチャネル電界効果トランジスタからなる直列回路の駆動能力より大きく設定されたことを特徴とする出力バッファ回路。 - 請求項１に記載の出力バッファ回路において、
前記第１のバッファは、電流経路が高位の電源と出力端子との間に接続されてゲート電極が第１の入力端子に接続された第１のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第１の入力端子に接続された第１のＮチャネル電界効果トランジスタとを備え、
前記第２のバッファは、電流経路が高位の電源と前記出力端子との間に接続されてゲート電極が第２の入力端子に接続された第２のＰチャネル電界効果トランジスタと、電流経路が低位の電源と前記出力端子との間に接続されてゲート電極が前記第２の入力端子に接続された第２のＮチャネル電界効果トランジスタと、電流経路が前記第２のＰチャネル電界効果トランジスタと直列に接続されてプレエンファシス処理の要否に応じて導通状態が制御される第３のＰチャネル電界効果トランジスタと、電流経路が前記第２のＮチャネル電界効果トランジスタと直列に接続されて前記第３のＰチャネル電界効果トランジスタと同時的に導通制御される第３のＮチャネル電界効果トランジスタとを有する複数のトライステート型バッファを備え、
前記第１のＰチャネル電界効果トランジスタの駆動能力は、前記複数のトライステート型バッファがそれぞれ備える前記第２および第３のＮチャネル電界効果トランジスタからなる直列回路の駆動能力の和より大きく設定され、前記第１のＮチャネル電界効果トランジスタの駆動能力は、前記複数のトライステート型バッファがそれぞれ備える前記第２および第３のＰチャネル電界効果トランジスタからなる直列回路の駆動能力の和より大きく設定されたことを特徴とする出力バッファ回路。 - 請求項１ないし５の何れかに記載の出力バッファ回路において、前記伝送線路は、終端電源に接続された終端抵抗により終端処理されたことを特徴とする出力バッファ回路。
- 請求項１ないし５の何れかに記載の出力バッファ回路において、前記伝送線路は、高位の電源に接続された第１の終端抵抗と、低位の電源に接続された第２の終端抵抗とにより終端処理されたことを特徴とする出力バッファ回路。
- 請求項１ないし５の何れかに記載の出力バッファ回路において、前記第１のバッファの出力インピーダンスを前記伝送線路の特性インピーダンスに整合させたことを特徴とする出力バッファ回路。
- 請求項２、４、５の何れかに記載の出力バッファ回路において、前記第２のバッファは、前記伝送線路での論理信号の減衰量が大きく前記プレエンファシス処理が必要とされる場合に活性状態とされ、前記伝送線路の減衰量が小さく前記プレエンファシス処理が不要とされる場合に非活性状態とされることを特徴とする出力バッファ回路。
- 請求項２、４、５の何れかに記載の出力バッファ回路において、前記第２のバッファは、テスト時に非活性状態とされることを特徴とする出力バッファ回路。
- 請求項５に記載の出力バッファ回路において、前記複数のトライステート型バッファのうちの第ｎ番目（ｎ：２以上の整数）のものは、第ｎ−１番目のものに対し約２分の１倍の駆動能力を有することを特徴とする出力バッファ回路。
- 請求項５に記載の出力バッファ回路において、前記複数のトライステート型バッファの活性状態は、プレエンファシス量を表すバイナリ符号に基づき制御されることを特徴とする出力バッファ回路。
- 請求項５に記載の出力バッファ回路において、前記複数のトライステート型バッファは、前記伝送線路の減衰量に応じて選択的に活性状態が制御されることを特徴とする出力バッファ回路。
- 請求項５に記載の出力バッファ回路において、前記第２のバッファは、テスト時に前記プレエンファシス量が最小となるように活性状態が制御されることを特徴とする出力バッファ回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000280559A JP3573701B2 (ja) | 2000-09-14 | 2000-09-14 | 出力バッファ回路 |
| TW090122578A TWI234344B (en) | 2000-09-14 | 2001-09-12 | Output buffer circuit |
| KR10-2001-0056702A KR100433019B1 (ko) | 2000-09-14 | 2001-09-14 | 출력 버퍼 회로 |
| US09/952,426 US6674313B2 (en) | 2000-09-14 | 2001-09-14 | Output buffer circuit |
| EP01250324A EP1189399A3 (en) | 2000-09-14 | 2001-09-14 | Output buffer circuit |
| CNB011422181A CN1185823C (zh) | 2000-09-14 | 2001-09-14 | 输出缓冲器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000280559A JP3573701B2 (ja) | 2000-09-14 | 2000-09-14 | 出力バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094365A JP2002094365A (ja) | 2002-03-29 |
| JP3573701B2 true JP3573701B2 (ja) | 2004-10-06 |
Family
ID=18765374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000280559A Expired - Fee Related JP3573701B2 (ja) | 2000-09-14 | 2000-09-14 | 出力バッファ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6674313B2 (ja) |
| EP (1) | EP1189399A3 (ja) |
| JP (1) | JP3573701B2 (ja) |
| KR (1) | KR100433019B1 (ja) |
| CN (1) | CN1185823C (ja) |
| TW (1) | TWI234344B (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW503620B (en) * | 2000-02-04 | 2002-09-21 | Sanyo Electric Co | Drive apparatus for CCD image sensor |
| KR20020046076A (ko) * | 2000-12-12 | 2002-06-20 | 채문식 | 고속 Ｉ/Ｏ Ｄｒｉｖｅｒ를 위한 ｐｒｅ-ｅｍｐｈａｓｉｓ신호 발생기 회로 |
| JP3976734B2 (ja) | 2002-03-29 | 2007-09-19 | 富士通株式会社 | ドライバ駆動方法、ドライバ回路、及び伝送方法 |
| JP2003309461A (ja) * | 2002-04-15 | 2003-10-31 | Nec Electronics Corp | 出力バッファ回路 |
| JP2004104681A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 入力バッファ回路 |
| US6803735B2 (en) * | 2002-10-01 | 2004-10-12 | Siemens Vdo Automotive Inc. | Speed-based open-loop start-up method for brushless DC motor |
| JP3877673B2 (ja) * | 2002-11-28 | 2007-02-07 | 株式会社東芝 | 出力バッファ回路およびそれを用いた半導体メモリ |
| KR100501582B1 (ko) * | 2002-12-13 | 2005-07-14 | 주식회사 하이닉스반도체 | 프리셋 구조를 갖는 데이터 출력 버퍼 |
| JP3791498B2 (ja) | 2003-01-17 | 2006-06-28 | 日本電気株式会社 | プリエンファシス機能を有する出力バッファ回路 |
| US7109759B2 (en) * | 2003-05-23 | 2006-09-19 | Avago Technologies Fiber Ip (Singapore) Pte.Ltd. | Voltage mode current-assisted pre-emphasis driver |
| JP4327504B2 (ja) * | 2003-05-29 | 2009-09-09 | Ｎｅｃエレクトロニクス株式会社 | トランスミッタ回路、伝送回路及び駆動装置 |
| US7756197B1 (en) * | 2003-11-26 | 2010-07-13 | Pmc-Sierra, Inc. | Built in self test (BIST) for high-speed serial transceivers |
| US7269673B2 (en) | 2004-02-18 | 2007-09-11 | Silicon Image, Inc. | Cable with circuitry for asserting stored cable data or other information to an external device or user |
| JP4401268B2 (ja) | 2004-10-05 | 2010-01-20 | Ｎｅｃエレクトロニクス株式会社 | 出力バッファ回路及び半導体装置 |
| US7440340B2 (en) | 2004-10-19 | 2008-10-21 | Samsung Electronics Co., Ltd. | Output buffer of a semiconductor memory device |
| KR100640593B1 (ko) * | 2004-10-26 | 2006-11-01 | 삼성전자주식회사 | 캐스케이디드 프리-앰패시스 기능을 가지는 출력 드라이버회로 |
| JP4872228B2 (ja) * | 2005-03-28 | 2012-02-08 | 日本電気株式会社 | 出力バッファ回路 |
| KR100734301B1 (ko) * | 2005-05-12 | 2007-07-02 | 삼성전자주식회사 | 프리 엠파시스 신호 발생기를 구비하는 반도체 메모리 장치 |
| US7868804B2 (en) * | 2005-07-26 | 2011-01-11 | Nxp B.V. | High speed driver equalization |
| JP4832020B2 (ja) * | 2005-07-28 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | プリエンファシス回路 |
| US7671630B2 (en) * | 2005-07-29 | 2010-03-02 | Synopsys, Inc. | USB 2.0 HS voltage-mode transmitter with tuned termination resistance |
| KR100788224B1 (ko) | 2005-08-23 | 2007-12-26 | 엔이씨 일렉트로닉스 가부시키가이샤 | 출력 버퍼 회로 |
| JP4680003B2 (ja) * | 2005-08-23 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
| JP4680004B2 (ja) * | 2005-08-23 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | デエンファシス機能を有する出力バッファ回路 |
| KR100788221B1 (ko) | 2005-08-23 | 2007-12-26 | 엔이씨 일렉트로닉스 가부시키가이샤 | 디엠파시스 기능을 갖는 출력 버퍼 회로 |
| KR100688567B1 (ko) * | 2005-08-25 | 2007-03-02 | 삼성전자주식회사 | 슬루 레이트 조절이 가능한 버퍼를 구비하는 프리 엠퍼시스회로 |
| KR100666177B1 (ko) * | 2005-09-30 | 2007-01-09 | 삼성전자주식회사 | 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버 |
| TWI301696B (en) * | 2005-12-15 | 2008-10-01 | Via Tech Inc | Transmission circuit and related method |
| KR100656470B1 (ko) * | 2006-02-07 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 드라이버 제어장치 및 방법 |
| WO2007097032A1 (ja) * | 2006-02-27 | 2007-08-30 | Fujitsu Limited | 回路基板、情報処理装置及び伝送方法 |
| KR100771868B1 (ko) * | 2006-02-28 | 2007-11-01 | 삼성전자주식회사 | 다이내믹 출력버퍼회로 |
| JP4937609B2 (ja) | 2006-03-15 | 2012-05-23 | 株式会社日立製作所 | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 |
| JP5017903B2 (ja) * | 2006-03-30 | 2012-09-05 | 日本電気株式会社 | プリエンファシス調整方式及び方法 |
| JP4788900B2 (ja) * | 2006-03-30 | 2011-10-05 | 日本電気株式会社 | Ｃｍｌ回路及びそれを用いたクロック分配回路 |
| JP4510048B2 (ja) * | 2007-04-23 | 2010-07-21 | 富士通株式会社 | ドライバ回路装置及びドライバ駆動方法 |
| US8207754B2 (en) * | 2009-02-24 | 2012-06-26 | Stmicroelectronics International N.V. | Architecture for efficient usage of IO |
| KR101045071B1 (ko) * | 2009-11-30 | 2011-06-29 | 주식회사 하이닉스반도체 | 데이터 출력회로 |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| KR101854232B1 (ko) * | 2010-11-09 | 2018-05-04 | 삼성전자주식회사 | 디-엠퍼시스 기능을 갖는 의사 오픈 드레인 방식의 출력 드라이버, 반도체 메모리 장치 및 그것의 제어 방법 |
| US8446168B2 (en) * | 2010-12-14 | 2013-05-21 | Qualcomm, Incorporated | Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers |
| JP5257493B2 (ja) * | 2011-07-29 | 2013-08-07 | 株式会社日立製作所 | 出力バッファ回路 |
| KR101273241B1 (ko) * | 2011-08-19 | 2013-06-11 | 포항공과대학교 산학협력단 | 저전력 고속의 송수신 장치 |
| KR101874584B1 (ko) | 2012-04-03 | 2018-07-04 | 삼성전자주식회사 | 전압 방식 구동기 |
| US8547134B1 (en) * | 2012-07-24 | 2013-10-01 | Analog Devices, Inc. | Architecture for high speed serial transmitter |
| US8896353B2 (en) * | 2012-08-01 | 2014-11-25 | Qualcomm Incorporated | Method and apparatus for constant output impedance, variable pre-emphasis drive |
| US9419736B2 (en) * | 2013-03-15 | 2016-08-16 | Gigoptix-Terasquare Korea Co., Ltd. | Low-power CML-less transmitter architecture |
| JP6369137B2 (ja) * | 2014-05-30 | 2018-08-08 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
| TWI752898B (zh) | 2014-03-25 | 2022-01-21 | 日商新力股份有限公司 | 發訊裝置及通訊系統 |
| US20160269029A1 (en) * | 2015-03-10 | 2016-09-15 | Realtek Semiconductor Corp. | Logical signal driver with dynamic output impedance and method thereof |
| CN106664090B (zh) * | 2015-05-06 | 2021-05-07 | 京微雅格（北京）科技有限公司 | 一种缓冲器电路和采用该电路的电子设备 |
| TWI722090B (zh) * | 2016-02-22 | 2021-03-21 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通訊系統 |
| US10044354B2 (en) * | 2016-07-11 | 2018-08-07 | Ricoh Company, Ltd. | I/O cell |
| US10679722B2 (en) | 2016-08-26 | 2020-06-09 | Sandisk Technologies Llc | Storage system with several integrated components and method for use therewith |
| CN106231230B (zh) * | 2016-09-20 | 2022-06-21 | 深圳市巨潮科技股份有限公司 | 一种dp信号远距离传输装置 |
| CN109644165B (zh) * | 2016-10-12 | 2022-04-26 | 索尼半导体解决方案公司 | 驱动器电路及其控制方法、以及发送/接收*** |
| JP6943301B2 (ja) * | 2018-07-05 | 2021-09-29 | ソニーグループ株式会社 | 受信装置および通信システム |
| KR102598741B1 (ko) * | 2018-07-17 | 2023-11-07 | 에스케이하이닉스 주식회사 | 데이터 출력 버퍼 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4877978A (en) * | 1988-09-19 | 1989-10-31 | Cypress Semiconductor | Output buffer tri-state noise reduction circuit |
| JP2534782B2 (ja) * | 1989-11-10 | 1996-09-18 | 株式会社東芝 | 半導体装置 |
| JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
| JP2978302B2 (ja) | 1991-01-28 | 1999-11-15 | 三菱電機株式会社 | 出力バッファ回路 |
| JPH05344026A (ja) | 1992-06-05 | 1993-12-24 | Matsushita Electric Ind Co Ltd | プリエンファシス回路 |
| JPH06216751A (ja) * | 1993-01-20 | 1994-08-05 | Hitachi Ltd | Ｃｍｏｓ集積回路装置とそれを用いた情報処理システム |
| KR950007310B1 (ko) | 1993-03-29 | 1995-07-07 | 삼성전자주식회사 | 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스 |
| JPH07183746A (ja) | 1993-12-22 | 1995-07-21 | Rohm Co Ltd | エンファシス・デエンファシス回路 |
| US5864584A (en) * | 1995-02-13 | 1999-01-26 | International Business Machines Corporation | Circuitry for allowing two drivers to communicate with two receivers using one transmission line |
| GB2305082B (en) | 1995-09-06 | 1999-10-06 | At & T Corp | Wave shaping transmit circuit |
| JP3986161B2 (ja) | 1998-06-02 | 2007-10-03 | 富士通株式会社 | 信号伝送用ドライバ回路 |
| DE19825258B4 (de) | 1998-06-05 | 2005-11-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis |
| US6351172B1 (en) * | 2000-02-29 | 2002-02-26 | Dmel Inc. | High-speed output driver with an impedance adjustment scheme |
| US6326832B1 (en) * | 2000-03-29 | 2001-12-04 | National Semiconductor Corporation | Full swing power down buffer with multiple power supply isolation for standard CMOS processes |
-
2000
- 2000-09-14 JP JP2000280559A patent/JP3573701B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-12 TW TW090122578A patent/TWI234344B/zh not_active IP Right Cessation
- 2001-09-14 CN CNB011422181A patent/CN1185823C/zh not_active Expired - Fee Related
- 2001-09-14 US US09/952,426 patent/US6674313B2/en not_active Expired - Lifetime
- 2001-09-14 EP EP01250324A patent/EP1189399A3/en not_active Withdrawn
- 2001-09-14 KR KR10-2001-0056702A patent/KR100433019B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020021354A (ko) | 2002-03-20 |
| US6674313B2 (en) | 2004-01-06 |
| EP1189399A2 (en) | 2002-03-20 |
| US20020030517A1 (en) | 2002-03-14 |
| TWI234344B (en) | 2005-06-11 |
| CN1185823C (zh) | 2005-01-19 |
| EP1189399A3 (en) | 2006-04-26 |
| JP2002094365A (ja) | 2002-03-29 |
| CN1344079A (zh) | 2002-04-10 |
| KR100433019B1 (ko) | 2004-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573701B2 (ja) | 出力バッファ回路 | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| JP4578316B2 (ja) | 送信装置 | |
| US5294845A (en) | Data processor having an output terminal with selectable output impedances | |
| EP1359668A1 (en) | Output buffer circuit | |
| JP3590557B2 (ja) | レベルシフタを有する半導体装置のデータ出力回路及びデータ出力方法、該データ出力回路を有する半導体装置 | |
| US7227382B1 (en) | Transmit based equalization using a voltage mode driver | |
| KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
| JP4680003B2 (ja) | 出力バッファ回路 | |
| US7508232B2 (en) | Data output driver | |
| US5486782A (en) | Transmission line output driver | |
| US5598114A (en) | High speed reduced area multiplexer | |
| JP4206731B2 (ja) | 送受信装置及びそれを備えた高速動作インタフェースシステム | |
| JPH09214314A (ja) | ドライバ回路装置 | |
| JPH1185345A (ja) | 入出力インターフェース回路及び半導体システム | |
| JP4005086B2 (ja) | 半導体集積回路 | |
| JP4872228B2 (ja) | 出力バッファ回路 | |
| US6741106B2 (en) | Programmable driver method and apparatus for high and low voltage operation | |
| JP2004312614A (ja) | 半導体装置 | |
| US6366126B1 (en) | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit | |
| JP4454013B2 (ja) | 差動出力回路 | |
| JPH10268992A (ja) | バス終端回路 | |
| JP2903885B2 (ja) | Ｃｍｏｓ出力バッファ回路 | |
| US6958629B2 (en) | Single stage, level restore circuit with mixed signal inputs | |
| KR100469155B1 (ko) | 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |