JP4510048B2 - ドライバ回路装置及びドライバ駆動方法 - Google Patents
ドライバ回路装置及びドライバ駆動方法Info
- Publication number
- JP4510048B2 JP4510048B2 JP2007113417A JP2007113417A JP4510048B2 JP 4510048 B2 JP4510048 B2 JP 4510048B2 JP 2007113417 A JP2007113417 A JP 2007113417A JP 2007113417 A JP2007113417 A JP 2007113417A JP 4510048 B2 JP4510048 B2 JP 4510048B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- input signal
- comparison
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Logic Circuits (AREA)
Description
本発明によれば、伝送損失を補償することができるとともに、ドライバ能力の増大に伴って波形の乱れが起きる場合、その波形の乱れを制御することができる。
0 0 1
0 1 0 (並列ドライバ32を駆動して出力強調)
1 0 0 (並列ドライバ32を駆動して出力強調)
1 1 1
排他的NOR回路は、入力が一致すると1を出力し、入力が相違すると0を出力する。ENOR21は、データAとデータBとが一致しない場合にイネーブル信号−ENを0として並列ドライバ32を駆動する。
0 0 0 1 1 1 1
0 0 1 1 0 1 1
0 1 0 0 1 0 1 (*2)
0 1 1 0 0 0 0 (*1)
1 0 0 0 0 0 0 (*1)
1 0 1 0 1 0 1 (*2)
1 1 0 1 0 1 1
1 1 1 1 1 1 1
(*1)は、並列ドライバ32,33両方を駆動して駆動能力を3倍にして出力強調する場合であり、(*2)は、並列ドライバ32は駆動するものの、並列ドライバ33は駆動しないで、駆動能力を2倍にとどめる場合である。
Claims (14)
- 入力信号を保持する第1のフリップフロップ手段と、
前記第1のフリップフロップ手段の出力をさらに保持する第2のフリップフロップ手段と、
前記第2のフリップフロップ手段の出力をさらに保持する第3のフリップフロップ手段と、
前記第1のフリップフロップ手段の出力と前記第2のフリップフロップ手段の出力との比較を行う第1の比較手段と、
前記第1のフリップフロップ手段の出力と前記第3のフリップフロップ手段の出力との比較を行う第2の比較手段と、
前記第1の比較手段の比較結果と前記第2の比較手段の比較結果との論理演算を行う論理演算回路手段と、
前記第1の比較手段の比較結果と前記論理演算回路手段の出力とに基づいて、前記第1の比較手段の比較結果が不一致であり、かつ前記第2の比較手段の比較結果が不一致である場合、ドライバ回路の駆動能力を所定の倍率で増大させ、前記第1の比較手段の比較結果が不一致であり、かつ前記第2の比較手段の比較結果が一致である場合、ドライバ回路の駆動能力を前記所定の倍率よりも少ない倍率で増大させるように、前記第1のフリップフロップ手段の出力を駆動するドライバ回路とを有することを特徴とするドライバ回路装置。 - 前記ドライバ回路は、
前記比較結果に関わらず、前記第1のフリップフロップの出力を常に駆動する第1のドライバ手段と、
前記第1の比較回路の比較結果に基づいて、前記第1のフリップフロップ手段の出力を駆動する第2のドライバ手段と、
前記論理演算回路手段の論理演算結果に基づいて、前記第1のフリップフロップ手段の出力を駆動する第3のドライバ手段とを有することを特徴とする請求項1記載のドライバ回路装置。 - 前記第1のドライバ手段、前記第2のドライバ手段及び前記第3のドライバ手段は、それぞれ並列接続されていることを特徴とする請求項2記載のドライバ回路装置。
- 前記ドライバ回路はさらに前記第1のドライバ手段の入力に接続された遅延手段を有し、
前記第1のフリップフロップの出力は前記遅延手段を介して、前記ドライバ回路手段に入力されることを特徴とする請求項1〜3のいずれかに記載のドライバ回路装置。 - 入力信号を駆動するドライバと、前記ドライバに並列接続された第1及び第2のドライバとを用いて入力信号を駆動するドライバ駆動方法において、
前記入力信号に対して1サイクル前の入力信号と前記入力信号を比較する第1の比較ステップと、
前記入力信号に対して2サイクル前の入力信号と前記入力信号を比較する第2の比較ステップと、
前記第1の比較ステップの比較結果と、前記第2の比較ステップの比較結果との論理演算を行うステップと、
前記第1の比較ステップの比較結果が不一致である場合、前記第1のドライバを駆動するステップと、
前記論理演算を行うステップの論理演算結果に基づいて、前記第1の比較ステップの比較結果が不一致であり、かつ前記第2の比較ステップの比較結果が不一致である場合、前記第2のドライバを駆動し、前記第1の比較ステップの比較結果が不一致であり、かつ前記第2の比較ステップの比較結果が一致である場合、前記第2のドライバを駆動しないことを特徴とするドライバ駆動方法。 - 前記入力信号を駆動するステップはさらに、
前記入力信号に対して1サイクル前の入力信号と2サイクル前の入力信号とが異なる場合であって、かつ、前記入力信号に対して1サイクル前の入力信号と3サイクル前の入力信号とが異なる場合には、前記第1及び前記第2のドライバをオンにして、入力信号を駆動することを特徴とする請求項5記載のドライバ駆動方法。 - 前記入力信号を駆動するステップはさらに、
前記入力信号に対して1サイクル前の入力信号と2サイクル前の入力信号とが異なる場合であって、かつ、前記入力信号に対して1サイクル前の入力信号と3サイクル前の入力信号とが同じ場合には、前記第1のドライバをオンにするとともに、前記第2のドライバをオフにして、入力信号を駆動することを特徴とする請求項5記載のドライバ駆動方法。 - 入力信号を保持する第1のフリップフロップ手段と、
前記第1のフリップフロップ手段の出力をさらに保持する第2のフリップフロップ手段と、
前記第2のフリップフロップ手段の出力をさらに保持する第3のフリップフロップ手段と、
前記第1のフリップフロップ手段の出力と前記第2のフリップフロップ手段の出力とが一致する場合には0を出力する第1の比較手段と、
前記第1のフリップフロップ手段の出力と前記第3のフリップフロップ手段の出力とが一致する場合には0を出力する第2の比較手段と、
前記第1の比較手段の比較結果と前記第2の比較手段の比較結果との論理和演算を行う論理和回路手段と、
前記第1の比較手段の比較結果と前記論理和回路手段の出力とに基づいて、前記第1の比較手段の比較結果が不一致であり、かつ前記第2の比較手段の比較結果が不一致である場合、ドライバ回路の駆動能力を所定の倍率で増大させ、前記第1の比較手段の比較結果が不一致であり、かつ前記第2の比較手段の比較結果が一致である場合、ドライバ回路の駆動能力を前記所定の倍率よりも少ない倍率で増大させるように、前記第1のフリップフロップ手段の出力を駆動するドライバ回路とを有することを特徴とするドライバ回路装置。 - 前記ドライバ回路は、
前記比較結果に関わらず、前記第1のフリップフロップの出力を常に駆動する第1のドライバ手段と、
前記第1の比較回路の比較結果に基づいて、前記第1のフリップフロップ手段の出力を駆動する第2のドライバ手段と、
前記論理和回路手段の論理和演算結果に基づいて、前記第1のフリップフロップ手段の出力を駆動する第3のドライバ手段とを有することを特徴とする請求項8記載のドライバ回路装置。 - 前記第1のドライバ手段、前記第2のドライバ手段及び前記第3のドライバ手段は、それぞれ並列接続されていることを特徴とする請求項9記載のドライバ回路装置。
- 前記ドライバ回路はさらに前記第1のドライバ手段の入力に接続された遅延手段を有し、
前記第1のフリップフロップの出力は前記遅延手段を介して、前記ドライバ回路手段に入力されることを特徴とする請求項8〜10のいずれかに記載のドライバ回路装置。 - 入力信号を駆動するドライバと、前記ドライバに並列接続された第1及び第2のドライバとを用いて入力信号を駆動するドライバ駆動方法において、
前記入力信号に対して1サイクル前の入力信号と前記入力信号を比較する第1の比較ステップと、
前記入力信号に対して2サイクル前の入力信号と前記入力信号を比較する第2の比較ステップと、
前記第1の比較ステップの比較結果と、前記第2の比較ステップの比較結果との論理和演算を行うステップと、
前記第1の比較ステップの比較結果が不一致である場合、前記第1のドライバを駆動するステップと、
前記論理和演算を行うステップの論理和演算結果に基づいて、前記第1の比較ステップの比較結果が不一致であり、かつ前記第2の比較ステップの比較結果が不一致である場合、前記第2のドライバを駆動し、前記第1の比較ステップの比較結果が不一致であり、かつ前記第2の比較ステップの比較結果が一致である場合、前記第2のドライバを駆動しないことを特徴とするドライバ駆動方法。 - 前記入力信号を駆動するステップはさらに、
前記入力信号に対して1サイクル前の入力信号と2サイクル前の入力信号とが異なる場合であって、かつ、前記入力信号に対して1サイクル前の入力信号と3サイクル前の入力信号とが異なる場合には、前記第1及び前記第2のドライバをオンにして、入力信号を駆動することを特徴とする請求項12記載のドライバ駆動方法。 - 前記入力信号を駆動するステップはさらに、
前記入力信号に対して1サイクル前の入力信号と2サイクル前の入力信号とが異なる場合であって、かつ、前記入力信号に対して1サイクル前の入力信号と3サイクル前の入力信号とが同じ場合には、前記第1のドライバをオンにするとともに、前記第2のドライバをオフにして、入力信号を駆動することを特徴とする請求項12記載のドライバ駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007113417A JP4510048B2 (ja) | 2007-04-23 | 2007-04-23 | ドライバ回路装置及びドライバ駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007113417A JP4510048B2 (ja) | 2007-04-23 | 2007-04-23 | ドライバ回路装置及びドライバ駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003581436A Division JP3976734B2 (ja) | 2002-03-29 | 2002-03-29 | ドライバ駆動方法、ドライバ回路、及び伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007209030A JP2007209030A (ja) | 2007-08-16 |
JP4510048B2 true JP4510048B2 (ja) | 2010-07-21 |
Family
ID=38487994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007113417A Expired - Fee Related JP4510048B2 (ja) | 2007-04-23 | 2007-04-23 | ドライバ回路装置及びドライバ駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4510048B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5007349B2 (ja) * | 2010-01-27 | 2012-08-22 | 株式会社日立製作所 | インターフェイス回路、lsi、サーバ装置、およびインターフェイス回路のトレーニング方法 |
JP6420096B2 (ja) * | 2014-08-29 | 2018-11-07 | 株式会社メガチップス | 出力回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152372A (ja) * | 1992-11-04 | 1994-05-31 | Toshiba Corp | 半導体集積回路 |
JPH09162719A (ja) * | 1995-12-08 | 1997-06-20 | Mitsubishi Electric Corp | 出力バッファ |
JPH11239049A (ja) * | 1998-02-24 | 1999-08-31 | Matsushita Electric Ind Co Ltd | データ出力回路 |
JP2000196681A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | ドライバ回路、レシ―バ回路、信号伝送システムおよび信号伝送方法 |
JP2002094365A (ja) * | 2000-09-14 | 2002-03-29 | Nec Corp | 出力バッファ回路 |
-
2007
- 2007-04-23 JP JP2007113417A patent/JP4510048B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152372A (ja) * | 1992-11-04 | 1994-05-31 | Toshiba Corp | 半導体集積回路 |
JPH09162719A (ja) * | 1995-12-08 | 1997-06-20 | Mitsubishi Electric Corp | 出力バッファ |
JPH11239049A (ja) * | 1998-02-24 | 1999-08-31 | Matsushita Electric Ind Co Ltd | データ出力回路 |
JP2000196681A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | ドライバ回路、レシ―バ回路、信号伝送システムおよび信号伝送方法 |
JP2002094365A (ja) * | 2000-09-14 | 2002-03-29 | Nec Corp | 出力バッファ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2007209030A (ja) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759998B2 (en) | Timing adjustment circuit | |
US7808271B2 (en) | Time-balanced multiplexer switching methods and apparatus | |
JP3976734B2 (ja) | ドライバ駆動方法、ドライバ回路、及び伝送方法 | |
JP4510048B2 (ja) | ドライバ回路装置及びドライバ駆動方法 | |
JP2009118449A (ja) | 高集積システムのためのクロックデータ復旧回路及び方法 | |
JP2019097080A (ja) | 信号再生回路、光モジュール及び信号再生方法 | |
JPH11316631A (ja) | バスドライバ | |
US20200244272A1 (en) | Clock and data recovery and associated signal processing method | |
TWI746295B (zh) | 時鐘和資料恢復電路及其信號處理方法 | |
JP2000068991A (ja) | クロック識別再生回路 | |
US11469747B1 (en) | Shift register and electronic device including the same | |
JP4567086B2 (ja) | 回路基板、情報処理装置及び伝送方法 | |
JP2008042501A (ja) | 電子回路装置 | |
JPH04298116A (ja) | サンプリング信号発生回路 | |
US6859086B2 (en) | Method and device for generating selection signal with improved accuracy | |
KR20080109423A (ko) | 반도체 메모리 장치 | |
JPWO2004082142A1 (ja) | 論理回路 | |
JP2003169002A (ja) | データ通信システムおよびコントロール装置 | |
JP4498954B2 (ja) | 位相検出回路 | |
JP2008288729A (ja) | 周期信号訂正回路 | |
JP4244468B2 (ja) | クロック発生装置 | |
JPH04291654A (ja) | 割り込み制御回路 | |
JP2001344041A (ja) | クロック供給方法および回路 | |
JPH1084277A (ja) | クロック生成回路 | |
JP2001208799A (ja) | 半導体集積回路のテスト信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4510048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |