以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(エンファシスを用いた例)
2.第2の実施の形態(イコライザを用いた例)
3.適用例
<1.第1の実施の形態>
[構成例]
図1は、第1の実施の形態に係る送信装置が適用された通信システムの一構成例を表すものである。通信システム1は、プリエンファシスにより通信品質の向上を図るものである。
通信システム1は、送信装置10と、受信装置30とを備えている。この通信システム1では、送信装置10が、受信装置30に対して、伝送路9A,9B,9Cを介して信号SIGA,SIGB,SIGCをそれぞれ送信するようになっている。信号SIGA,SIGB,SIGCは、それぞれ、3つの電圧状態SH,SM,SLの間で遷移するものである。ここで、電圧状態SHは、高レベル電圧VHに対応する状態である。すなわち、電圧状態SHが示す電圧は、後述するように、高レベル電圧VHに加え、この高レベル電圧VHに対してプリエンファシスを行った場合の電圧をも含むものである。同様に、電圧状態SMは、中レベル電圧VMに対応する状態であり、電圧状態SLは、低レベル電圧VLに対応する状態である。
図2は、信号SIGA,SIGB,SIGCの電圧状態を表すものである。送信装置10は、3つの信号SIGA,SIGB,SIGCを用いて、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”を送信する。例えば、シンボル“+x”を送信する場合には、送信装置10は、信号SIGAを電圧状態SH(例えば高レベル電圧VH)にし、信号SIGBを電圧状態SL(例えば低レベル電圧VL)にし、信号SIGCを電圧状態SM(例えば中レベル電圧VM)にする。シンボル“−x”を送信する場合には、送信装置10は、信号SIGAを電圧状態SLにし、信号SIGBを電圧状態SHにし、信号SIGCを電圧状態SMにする。シンボル“+y”を送信する場合には、送信装置10は、信号SIGAを電圧状態SMにし、信号SIGBを電圧状態SHにし、信号SIGCを電圧状態SLにする。シンボル“−y”を送信する場合には、送信装置10は、信号SIGAを電圧状態SMにし、信号SIGBを電圧状態SLにし、信号SIGCを電圧状態SHにする。シンボル“+z”を送信する場合には、送信装置10は、信号SIGAを電圧状態SLにし、信号SIGBを電圧状態SMにし、信号SIGCを電圧状態SHにする。シンボル“−z”を送信する場合には、送信装置10は、信号SIGAを電圧状態SHにし、信号SIGBを電圧状態SMにし、信号SIGCを電圧状態SLにするようになっている。
図3は、送信装置10の一構成例を表すものである。送信装置10は、信号生成部11と、レジスタ12と、フリップフロップ(F/F)13〜15と、送信部20とを有している。
信号生成部11は、シンボルCS、信号TxF,TxR,TxP、およびクロックTxCKに基づいて、シンボルNSを求めるものである。ここで、シンボルCS,NSは、それぞれ、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”のうちのいずれか一つを示すものである。シンボルCSは現在送信しているシンボル(現在のシンボル)であり、シンボルNSは次に送信するシンボル(次のシンボル)である。
図4は、信号生成部11の動作を表すものである。この図4は、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”と、それらの間の遷移を示している。
信号TxFは、“+x”と“−x”との間でシンボルを遷移させ、“+y”と“−y”との間でシンボルを遷移させ、“+z”と“−z”との間でシンボルを遷移させるものである。具体的には、信号TxFが“1”である場合には、シンボルの極性を変更するように(例えば“+x”から“−x”へ)遷移し、信号TxFが“0”である場合には、このような遷移を行わないようになっている。
信号TxR,TxPは、信号TxFが“0”である場合において、“+x”と“+x”以外との間、“+y”と“+y”以外との間、“+z”と“+z”以外との間でシンボルを遷移させるものである。具体的には、信号TxRが“1”であり、かつ信号TxPが“0”である場合には、シンボルの極性を保ったまま、図4において右回りに(例えば“+x”から“+y”へ)遷移し、信号TxRが“1”であり、かつ信号TxPが“1”である場合には、シンボルの極性を変更するとともに、図4において右回りに(例えば“+x”から“−y”へ)遷移する。また、信号TxRが“0”であり、かつ信号TxPが“0”である場合には、シンボルの極性を保ったまま、図4において左回りに(例えば“+x”から“+z”へ)遷移し、信号TxRが“0”であり、かつ信号TxPが“1”である場合には、シンボルの極性を変更するとともに、図4において左回りに(例えば“+x”から“−z”へ)遷移する。
このように、信号生成部11では、信号TxF,TxR,TxPにより、シンボルの遷移の方向が特定される。よって、信号生成部11は、現在のシンボルCSと、これらの信号TxF,TxR,TxPに基づいて、次のシンボルNSを求めることができる。そして、信号生成部11は、このシンボルNSを、この例では、3ビットの信号S1を用いてフリップフロップ13に供給するようになっている。
また、信号生成部11は、レジスタ12から供給されるLUT(Look Up Table)19に基づいて、信号EA,EB,ECを生成する機能をも有している。信号EAは、信号SIGAについてプリエンファシスを行うか否かを示すものであり、信号生成部11は、信号EAをアクティブにすることにより、信号SIGAに対してプリエンファシスを行うように制御する。同様に、信号EBは、信号SIGBについてプリエンファシスを行うか否かを示すものであり、信号生成部11は、信号EBをアクティブにすることにより、信号SIGBに対してプリエンファシスを行うように制御する。また、信号ECは、信号SIGCについてプリエンファシスを行うか否かを示すものであり、信号生成部11は、信号ECをアクティブにすることにより、信号SIGCに対してプリエンファシスを行うように制御する。LUT19は、現在のシンボルCSと、信号TxF,TxR,TxPと、信号EA,EB,ECとの関係を示したものである。信号生成部11は、現在のシンボルCSおよび信号TxF,TxR,TxPに基づいて、このLUT19を参照して、信号EA,EB,ECを生成する。言い換えれば、信号生成部11は、時間的に隣り合う2つのシンボル(現在のシンボルCSおよび次のシンボルNS)、すなわち連続した2つのシンボルに応じて、信号EA,EB,ECを生成するようになっている。
この構成により、信号生成部11は、例えば、電圧状態SH,SM,SLの間の遷移のうちの一部の遷移に対して選択的にプリエンファシスを行うことができるとともに、信号SIGA,SIGB,SIGCのうちの一部の信号に対して選択的にプリエンファシスを行うことができるようになっている。
レジスタ12は、LUT19を記憶するものである。このLUT19は、例えば、送信装置10の電源投入時に、図示しないアプリケーションプロセッサから、このレジスタ12に書き込まれるようになっている。
フリップフロップ13は、信号S1を、クロックTxCKの1クロック分遅延させ、3ビットの信号S2として出力するものである。すなわち、フリップフロップ13は、信号S1が示す次のシンボルNSをクロックTxCKの1クロック分遅延させることにより、現在のシンボルCSを生成している。そして、フリップフロップ13は、その信号S2を、信号生成部11および送信部20に供給するようになっている。
フリップフロップ14は、信号EA,EB,ECを、クロックTxCKの1クロック分遅延させ、それぞれ出力するものである。フリップフロップ15は、フリップフロップ14の3つの出力信号を、クロックTxCKの1クロック分遅延させ、信号EA2,EB2,EC2としてそれぞれ出力するものである。そして、フリップフロップ15は、その信号EA2,EB2,EC2を送信部20に供給するようになっている。
送信部20は、信号S2および信号EA2,EB2,EC2に基づいて、信号SIGA,SIGB,SIGCを生成するものである。
図5は、送信部20の一構成例を表すものである。送信部20は、出力制御部21と、出力部22A,22B,22Cと、エンファシス制御部23と、出力部24A,24B,24Cとを有している。
出力制御部21は、信号S2に基づいて、出力部22A,22B,22Cに制御信号を供給し、出力部22A,22B,22Cの動作を制御するものである。
出力部22Aは、出力制御部21から供給された制御信号に基づいて、信号SIGAの電圧状態を、電圧状態SH,SM,SLのうちのいずれかに設定するものである。出力部22Bは、出力制御部21から供給された制御信号に基づいて、信号SIGBの電圧状態を、電圧状態SH,SM,SLのうちのいずれかに設定するものである。出力部22Cは、出力制御部21から供給された制御信号に基づいて、信号SIGCの電圧状態を、電圧状態SH,SM,SLのうちのいずれかに設定するものである。
この構成により、送信部20は、信号S2が示すシンボルCSに基づいて、信号SIGA,SIGB,SIGCを、図2に示したように、シンボルCSに対応した電圧状態SH,SM,SLに設定することができるようになっている。
以下、送信部20の出力部22Aについてより詳細に説明する。出力部22B,22Cについても同様である。
出力部22Aは、トランジスタ25,26と、抵抗素子27,28とを有している。トランジスタ25,26は、この例では、NチャネルMOS(Metal Oxide Semiconductor)型のFET(Field Effect Transistor)である。トランジスタ25のゲートには出力制御部21から制御信号が供給され、ドレインには電圧V1が供給され、ソースは抵抗素子27の一端に接続されている。トランジスタ26のゲートには出力制御部21から制御信号が供給され、ドレインは抵抗素子28の一端に接続され、ソースは接地されている。抵抗素子27,28は、通信システム1における終端抵抗として機能するものである。抵抗素子27の一端はトランジスタ25のソースに接続され、他端は、抵抗素子28の他端に接続されるとともに、出力端子ToutAに接続されている。抵抗素子28の一端はトランジスタ26のドレインに接続され、他端は、抵抗素子27の他端に接続されるとともに、出力端子ToutAに接続されている。
例えば信号SIGAを電圧状態SHに設定する場合には、出力制御部21は、高レベルの制御信号をトランジスタ25に供給するとともに、低レベルの制御信号をトランジスタ26に供給する。これにより、トランジスタ25がオン状態になるとともにトランジスタ26がオフ状態になり、トランジスタ25を介して出力電流が流れ、信号SIGAが電圧状態SHに設定される。また、例えば信号SIGAを電圧状態SLに設定する場合には、出力制御部21は、低レベルの制御信号をトランジスタ25に供給するとともに、高レベルの制御信号をトランジスタ26に供給する。これにより、トランジスタ25がオフ状態になるとともにトランジスタ26がオン状態になり、トランジスタ26を介して出力電流が流れ、信号SIGAが電圧状態SLに設定される。また、例えば信号SIGAを電圧状態SMに設定する場合には、出力制御部21は、低レベルの制御信号をトランジスタ25,26に供給する。これにより、トランジスタ25,26がオフ状態になり、受信装置30の抵抗素子31A,31B,31C(後述)により、信号SIGAが電圧状態SMに設定されるようになっている。
エンファシス制御部23は、信号S2および信号EA2,EB2,EC2に基づいて、出力部24A,24B,24Cの動作を制御するものである。具体的には、エンファシス制御部23は、信号S2および信号EA2に基づいて、出力部24Aに対して制御信号を供給し、信号S2および信号EB2に基づいて、出力部24Bに対して制御信号を供給し、信号S2および信号EC2に基づいて、出力部24Cに対して制御信号を供給するようになっている。
出力部24Aは、エンファシス制御部23から供給された制御信号に基づいて、信号SIGAに対してプリエンファシスを行うものである。出力部24Bは、エンファシス制御部23から供給された制御信号に基づいて、信号SIGBに対してプリエンファシスを行うものである。出力部24Cは、エンファシス制御部23から供給された制御信号に基づいて、信号SIGCに対してプリエンファシスを行うものである。出力部24A,24B,24Cの構成は、出力部22A,22B,22Cと同様である。
この構成により、送信部20は、信号EA2がアクティブである場合に、信号SIGAに対してプリエンファシスを行い、信号EB2がアクティブである場合に、信号SIGBに対してプリエンファシスを行い、信号EC2がアクティブである場合に、信号SIGCに対してプリエンファシスを行うようになっている。
なお、送信部20は、この構成に限定されるものではなく、他の様々な構成が適用可能である。
図6は、受信装置30の一構成例を表すものである。受信装置30は、抵抗素子31A,31B,31Cと、アンプ32A,32B,32Cと、クロック生成部33と、フリップフロップ(F/F)34,35と、信号生成部36とを有している。
抵抗素子31A,31B,31Cは、通信システム1における終端抵抗として機能するものである。抵抗素子31Aの一端は入力端子TinAに接続されるとともに信号SIGAが供給され、他端は抵抗素子31B,31Cの他端に接続されている。抵抗素子31Bの一端は入力端子TinBに接続されるとともに信号SIGBが供給され、他端は抵抗素子31A,31Cの他端に接続されている。抵抗素子31Cの一端は入力端子TinCに接続されるとともに信号SIGCが供給され、他端は抵抗素子31A,31Bの他端に接続されている。
アンプ32A,32B,32Cは、それぞれ、正入力端子における信号と負入力端子における信号の差分に応じた信号を出力するものである。アンプ32Aの正入力端子は、アンプ32Cの負入力端子および抵抗素子31Aの一端に接続されるとともに信号SIGAが供給され、負入力端子は、アンプ32Bの正入力端子および抵抗素子31Bの一端に接続されるとともに信号SIGBが供給される。アンプ32Bの正入力端子は、アンプ32Aの負入力端子および抵抗素子31Bの一端に接続されるとともに信号SIGBが供給され、負入力端子は、アンプ32Cの正入力端子および抵抗素子31Cの一端に接続されるとともに信号SIGCが供給される。アンプ32Cの正入力端子は、アンプ32Bの負入力端子および抵抗素子31Cの一端に接続されるとともに信号SIGCが供給され、負入力端子は、アンプ32Aの正入力端子および抵抗素子31Aの一端に接続されるとともに信号SIGAが供給される。
この構成により、アンプ32Aは、信号SIGAと信号SIGBとの差分AB(SIGA−SIGB)に応じた信号を出力し、アンプ32Bは、信号SIGBと信号SIGCとの差分BC(SIGB−SIGC)に応じた信号を出力し、アンプ32Cは、信号SIGCと信号SIGAとの差分CA(SIGC−SIGA)に応じた信号を出力するようになっている。
図7は、アンプ32A,32B,32Cの一動作例を表すものである。この例では、信号SIGAは高レベル電圧VHであり、信号SIGBは低レベル電圧VLであり、信号SIGCは中レベル電圧VMである。この場合には、入力端子TinA、抵抗素子31A、抵抗素子31B、入力端子TinBの順に電流Iinが流れる。そして、アンプ32Aの正入力端子には高レベル電圧VHが供給されるとともに負入力端子には低レベル電圧VLが供給され、差分ABは正(AB>0)になるため、アンプ32Aは“1”を出力する。また、アンプ32Bの正入力端子には低レベル電圧VLが供給されるとともに負入力端子には中レベル電圧VMが供給され、差分BCは負(BC<0)になるため、アンプ32Bは“0”を出力する。また、アンプ32Cの正入力端子には中レベル電圧VMが供給されるとともに負入力端子には高レベル電圧VHが供給され、差分CAは負(CA<0)になるため、アンプ32Cは“0”を出力するようになっている。
クロック生成部33は、アンプ32A,32B,32Cの出力信号に基づいて、クロックRxCKを生成するものである。
フリップフロップ34は、アンプ32A,32B,32Cの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力するものである。すなわち、フリップフロップ34の出力信号は、現在のシンボルCS2を示すものである。ここで、現在のシンボルCS2は、シンボルCS,NSと同様に、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”のうちのいずれか一つを示すものである。
フリップフロップ35は、フリップフロップ34の3つの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力するものである。すなわち、フリップフロップ35は、現在のシンボルCS2をクロックRxCKの1クロック分遅延させることにより、シンボルPS2を生成している。このシンボルPS2は、前に受信したシンボル(前のシンボル)であり、シンボルCS,NS,CS2と同様に、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”のうちのいずれか一つを示すものである。
信号生成部36は、フリップフロップ34,35の出力信号、およびクロックRxCKに基づいて、信号RxF,RxR,RxPを生成するものである。この信号RxF,RxR,RxPは、送信装置10における信号TxF,TxR,TxPにそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部36は、フリップフロップ34の出力信号が示す現在のシンボルCS2と、フリップフロップ35の出力信号が示す前のシンボルPS2に基づいて、シンボルの遷移(図4)を特定し、信号RxF,RxR,RxPを生成するようになっている。
ここで、送信装置10は、本開示における「送信装置」の一具体例に対応する。レジスタ12および信号生成部11は、本開示における「送信制御部」の一具体例に対応する。信号SIGA,SIGB,SIGCは、本開示における「1または複数の送信信号」の一具体例に対応する。
[動作および作用]
続いて、本実施の形態の通信システム1の動作および作用について説明する。
(全体動作概要)
まず、図1などを参照して、通信システム1の全体動作概要を説明する。送信装置10において、信号生成部11は、現在のシンボルCSおよび信号TxF,TxR,TxPに基づいて、次のシンボルNSを求め、信号S1として出力する。また、信号生成部11は、現在のシンボルCSおよび信号TxF,TxR,TxPに基づいて、LUT19を参照して、信号EA,EB,ECを生成して出力する。フリップフロップ13は、信号S1を、クロックTxCKの1クロック分遅延させ、信号S2として出力する。フリップフロップ14は、信号EA,EB,ECを、クロックTxCKの1クロック分遅延させ、それぞれ出力する。フリップフロップ15は、フリップフロップ14の3つの出力信号を、クロックTxCKの1クロック分遅延させ、信号EA2,EB2,EC2としてそれぞれ出力する。送信部20は、信号S2および信号EA2,EB2,EC2に基づいて、信号SIGA,SIGB,SIGCを生成する。
受信装置30において、アンプ32Aは、信号SIGAと信号SIGBとの差分ABに応じた信号を出力し、アンプ32Bは、信号SIGBと信号SIGCとの差分BCに応じた信号を出力し、アンプ32Cは、信号SIGCと信号SIGAとの差分CAに応じた信号を出力する。クロック生成部33は、アンプ32A,32B,32Cの出力信号に基づいて、クロックRxCKを生成する。フリップフロップ34は、アンプ32A,32B,32Cの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力する。フリップフロップ35は、フリップフロップ34の3つの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力する。信号生成部36は、フリップフロップ34,35の出力信号、およびクロックRxCKに基づいて、信号RxF,RxR,RxPを生成する。
(詳細動作)
信号生成部11は、現在のシンボルCSおよび信号TxF,TxR,TxPに基づいて、次のシンボルNSを求めるとともに、LUT19を参照して、信号SIGA,SIGB,SIGCについてプリエンファシスを行うか否かを示す信号EA,EB,ECを生成する。
図8は、LUT19の一例を表すものであり、現在のシンボルCSと、信号TxF,TxR,TxPと、信号EA,EB,ECとの関係を示している。なお、この図8では、説明の便宜上、次のシンボルNSも示している。
信号生成部11は、現在のシンボルCSおよび信号TxF,TxR,TxPに基づいて、このLUT19を参照して、信号EA,EB,ECを生成する。そして、フリップフロップ14,15は、この信号EA,EB,ECを遅延させて信号EA2,EB2,EC2を生成し、送信部20は、この信号EA2,EB2,EC2に基づいて、信号SIGA,SIGB,SIGCに対してプリエンファシスを行う。以下に、現在のシンボルCSが“+x”である場合と、“−x”である場合を例に、詳細に説明する。
図9A〜9E,10A〜10Eは、シンボルが“+x”から“+x”以外に遷移する場合の動作を表すものであり、図9A〜9Eは、信号SIGA,SIGB,SIGCの波形を示し、図10A〜10Eは、差分AB,BC,CAの波形を示す。図9A,10Aは“+x”から“−x”への遷移を示し、図9B,10Bは“+x”から“+y”への遷移を示し、図9C,10Cは “+x”から“−y”への遷移を示し、図9D,10Dは “+x”から“+z”への遷移を示し、図9E,10Eは “+x”から“−z”への遷移を示す。また、図9A〜9E,10A〜10Eにおいて、細線はプリエンファシスを行わない場合を示し、太線はプリエンファシスを行う場合を示す。この例では、伝送路9A〜9Cの長さは十分に短くしている。
シンボルが“+x”から“−x”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“1”,“1”,“0”にする。これにより、送信部20は、図9Aに示したように、信号SIGAに対してプリエンファシスを行い、高レベル電圧VHから、低レベル電圧VLよりも低い電圧に遷移させるとともに、信号SIGBに対してプリエンファシスを行い、低レベル電圧VLから、高レベル電圧VHよりも高い電圧に遷移させる。このとき、送信部20は、信号SIGCに対しては、プリエンファシスを行わず、中レベル電圧VMを維持させる。これにより、図10Aに示したように、差分ABは、プリエンファシスを行わない場合に比べて、正の電圧から負の電圧へより早く遷移し、差分BC,CAは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。
シンボルが“+x”から“+y”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“0”,“1”,“1”にする。これにより、送信部20は、図9Bに示したように、信号SIGBに対してプリエンファシスを行い、低レベル電圧VLから、高レベル電圧VHよりも高い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、低レベル電圧VLよりも低い電圧に遷移させる。このとき、送信部20は、信号SIGAに対してはプリエンファシスを行わず、高レベル電圧VHから中レベル電圧VMに遷移させる。すなわち、信号SIGAは電圧状態SHから電圧状態SMに遷移するが、送信部20は、この信号SIGAに対してはプリエンファシスを行わない。これにより、図10Bに示したように、差分ABは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移し、差分BCは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。また、差分CAは負の状態を維持する。
シンボルが“+x”から“−y”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“0”,“1”,“1”にする。これにより、送信部20は、図9Cに示したように、信号SIGBに対してプリエンファシスを行い、低レベル電圧VLから、低レベル電圧VLよりも低い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、高レベル電圧VHよりも高い電圧に遷移させる。すなわち、信号SIGBは電圧状態SLを維持するが、送信部20は、この信号SIGBに対してプリエンファシスを行う。このとき、送信部20は、信号SIGAに対しては、プリエンファシスを行わず、高レベル電圧VHから中レベル電圧VMに遷移させる。すなわち、信号SIGAは電圧状態SHから電圧状態SMに遷移するが、送信部20は、この信号SIGAに対してはプリエンファシスを行わない。これにより、図10Cに示したように、差分CAは、プリエンファシスを行わない場合に比べて、負圧から正圧へより早く遷移する。また、差分ABは正の状態を維持し、差分BCは負の状態を維持する。
シンボルが“+x”から“+z”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“1”,“0”,“1”にする。これにより、送信部20は、図9Dに示したように、信号SIGAに対してプリエンファシスを行い、高レベル電圧VHから、低レベル電圧VLよりも低い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、高レベル電圧VHよりも高い電圧に遷移させる。このとき、送信部20は、信号SIGBに対してはプリエンファシスを行わず、低レベル電圧VLから中レベル電圧VMに遷移させる。すなわち、信号SIGBは電圧状態SLから電圧状態SMに遷移するが、送信部20は、この信号SIGBに対してはプリエンファシスを行わない。これにより、図10Dに示したように、差分ABは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移し、差分CAは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。また、差分BCは負の状態を維持する。
シンボルが“+x”から“−z”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“1”,“0”,“1”にする。これにより、送信部20は、図9Eに示したように、信号SIGAに対してプリエンファシスを行い、高レベル電圧VHから、高レベル電圧VHよりも高い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、低レベル電圧VLよりも低い電圧に遷移させる。すなわち、信号SIGAは電圧状態SHを維持するが、送信部20は、この信号SIGAに対してプリエンファシスを行う。このとき、送信部20は、信号SIGBに対してはプリエンファシスを行わず、低レベル電圧VLから中レベル電圧VMに遷移させる。すなわち、信号SIGBは電圧状態SLから電圧状態SMに遷移するが、送信部20は、この信号SIGBに対してはプリエンファシスを行わない。これにより、図10Eに示したように、差分BCは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移する。また、差分ABは正の状態を維持し、差分CAは負の状態を維持する。
図11A〜11E,12A〜12Eは、シンボルが“−x”から“−x”以外に遷移する場合の動作を表すものであり、図11A〜11Eは、信号SIGA,SIGB,SIGCの波形を示し、図12A〜12Eは、差分AB,BC,CAの波形を示す。図11A,12Aは“−x”から“+x”への遷移を示し、図11B,12Bは“−x”から“+y”への遷移を示し、図11C,12Cは “−x”から“−y”への遷移を示し、図11D,12Dは “−x”から“+z”への遷移を示し、図11E,12Eは “−x”から“−z”への遷移を示す。
シンボルが“−x”から“+x”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“1”,“1”,“0”にする。これにより、送信部20は、図11Aに示したように、信号SIGAに対してプリエンファシスを行い、低レベル電圧VLから、高レベル電圧VHよりも高い電圧に遷移させるとともに、信号SIGBに対してプリエンファシスを行い、高レベル電圧VHから、低レベル電圧VLよりも低い電圧に遷移させる。このとき、送信部20は、信号SIGCに対しては、プリエンファシスを行わず、中レベル電圧VMを維持させる。これにより、図12Aに示したように、差分ABは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移し、差分BC,CAは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。
シンボルが“−x”から“+y”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“0”,“1”,“1”にする。これにより、送信部20は、図11Bに示したように、信号SIGBに対してプリエンファシスを行い、高レベル電圧VHから、高レベル電圧VHよりも高い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、低レベル電圧VLよりも低い電圧に遷移させる。すなわち、信号SIGBは電圧状態SHを維持するが、送信部20は、この信号SIGBに対してプリエンファシスを行う。このとき、送信部20は、信号SIGAに対してはプリエンファシスを行わず、低レベル電圧VLから中レベル電圧VMに遷移させる。すなわち、信号SIGAは電圧状態SLから電圧状態SMに遷移するが、送信部20は、この信号SIGAに対してはプリエンファシスを行わない。これにより、図12Bに示したように、差分CAは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分BCは正の状態を維持し、差分ABは負の状態を維持する。
シンボルが“−x”から“−y”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“0”,“1”,“1”にする。これにより、送信部20は、図11Cに示したように、信号SIGBに対してプリエンファシスを行い、高レベル電圧VHから、低レベル電圧VLよりも低い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、高レベル電圧VHよりも高い電圧に遷移させる。このとき、送信部20は、信号SIGAに対しては、プリエンファシスを行わず、低レベル電圧VLから中レベル電圧VMに遷移させる。すなわち、信号SIGAは電圧状態SLから電圧状態SMに遷移するが、送信部20は、この信号SIGAに対してはプリエンファシスを行わない。これにより、図12Cに示したように、差分ABは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移し、差分BCは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分CAは正の状態を維持する。
シンボルが“−x”から“+z”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“1”,“0”,“1”にする。これにより、送信部20は、図11Dに示したように、信号SIGAに対してプリエンファシスを行い、低レベル電圧VLから、低レベル電圧VLよりも低い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、高レベル電圧VHよりも高い電圧に遷移させる。すなわち、信号SIGAは電圧状態SLを維持するが、送信部20は、この信号SIGAに対してプリエンファシスを行う。このとき、送信部20は、信号SIGBに対してはプリエンファシスを行わず、高レベル電圧VHから中レベル電圧VMに遷移させる。すなわち、信号SIGBは電圧状態SHから電圧状態SMに遷移するが、送信部20は、この信号SIGBに対してはプリエンファシスを行わない。これにより、図12Dに示したように、差分BCは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分ABは負の状態を維持し、差分CAは正の状態を維持する。
シンボルが“−x”から“−z”へ遷移する場合には、信号生成部11は、図8に示したように、信号EA,EB,ECを“1”,“0”,“1”にする。これにより、送信部20は、図11Eに示したように、信号SIGAに対してプリエンファシスを行い、低レベル電圧VLから、高レベル電圧VHよりも高い電圧に遷移させるとともに、信号SIGCに対してプリエンファシスを行い、中レベル電圧VMから、低レベル電圧VLよりも低い電圧に遷移させる。このとき、送信部20は、信号SIGBに対してはプリエンファシスを行わず、高レベル電圧VHから中レベル電圧VMに遷移させる。すなわち、信号SIGBは電圧状態SHから電圧状態SMに遷移するが、送信部20は、この信号SIGBに対してはプリエンファシスを行わない。これにより、図12Eに示したように、差分ABは、プリエンファシスを行わない場合に比べて、負から正へより早く遷移し、差分CAは、プリエンファシスを行わない場合に比べて、正から負へより早く遷移する。また、差分BCは正の状態を維持する。
このように、送信装置10は、信号SIGA〜SIGCのうち、電圧状態SL,SMから電圧状態SHに遷移する信号に対してプリエンファシスを行うとともに、電圧状態SH,SMから電圧状態SLに遷移した信号に対してプリエンファシスを行う。また、送信装置10は、信号SIGA〜SIGCのうち、電圧状態SL,SHを維持する信号に対してもプリエンファシスを行う。一方、送信装置10は、信号SIGA〜SIGCのうち、電圧状態SL,SHから電圧状態SMに遷移する信号に対してはプリエンファシスを行わず、また、電圧状態SMを維持する信号に対してもプリエンファシスを行わない。
アンプ32A〜32Cは、差分AB,BC,CAが正であるか負であるかに応じて信号を生成して出力する。よって、この通信システム1では、ジッタTJは、図10A〜10Eおよび図12A〜12Eに示したように、差分AB,BC,CAが“0”をまたぐタイミングのずれ幅で定義される。通信システム1では、信号SIGA〜SIGCに対してプリエンファシスを行うようにしたので、信号の遷移が急峻になるため、ジッタTJを小さくすることができる。特に、シンボル“+x”から“+y”へ遷移する場合(図10B)や、シンボル“+x”から“+z”へ遷移する場合(図10D)など、差分AB,BC,CAのうちの2つが“0”をまたぐケースでは、ジッタTJを効果的に改善することができる。
次に、シンボルの遷移のうちのいくつかを例に挙げ、より詳細に説明する。
まず、シンボルが“+x”から“+y”へ遷移する場合について説明する。この場合には、図9Bに示したように、信号SIGAが電圧状態SH(例えば高レベル電圧VH)から電圧状態SM(例えば中レベル電圧VM)に遷移し、信号SIGBが電圧状態SL(例えば低レベル電圧VL)から電圧状態SHに遷移し、信号SIGCが電圧状態SMから電圧状態SLに遷移する。この場合には、図10Bに示したように、例えば、差分ABの遷移時間が長くなる。その第1の原因は、信号SIGAが中レベル電圧VMに遷移することである。すなわち、信号SIGAを中レベル電圧VMにする際、送信部20の出力部22Aは、トランジスタ25,26の両方をオフ状態にする。つまり、受信装置30の抵抗素子31A〜31Cにより、信号SIGAが電圧状態SMに設定される。その結果、信号SIGAの遷移時間が長くなり、差分ABの遷移時間もまた長くなる。また、第2の原因は、差分ABの電圧変化量が大きいことである。
このようなケースは、例えば、シンボルが“+x”から“+z”へ遷移する場合(図9D,10D)にも生じる。この場合には、図9Dに示したように、信号SIGAが電圧状態SH(例えば高レベル電圧VH)から電圧状態SL(例えば低レベル電圧VL)に遷移し、信号SIGBが電圧状態SLから電圧状態SM(例えば中レベル電圧VM)に遷移し、信号SIGCが電圧状態SMから電圧状態SHに遷移する。そのほか、シンボルが“−x”から“−y”へ遷移する場合(図11C,12C)や、シンボルが“−x”から“−z”へ遷移する場合(図11E,12E)などでも生じる。
図13,14は、シンボルが“+x”から“+y”へ遷移する場合の動作を表すものであり、図13(A)〜(C)は、信号SIGA,SIGB,SIGCの波形をそれぞれ示し、図14(A)〜(C)は、差分AB,BC,CAの波形をそれぞれ示す。図13は、図9Bに対応しており、図14は、図10Bに対応している。図14には、アイ開口の基準を示すアイマスクEMを併せて示している。
シンボルが“+x”から“+y”へ遷移する際、送信部20は、図13に示したように、信号SIGBの遷移を電圧ΔVだけ強調するとともに、信号SIGCの遷移を電圧ΔVだけ強調する。このとき、差分ABは、図14の波形W1のようになり、差分BCは、図14の波形W3のようになる。このように、通信システム1では、プリエンファシスを行い、波形の遷移を急峻にすることにより、アイを広くすることができる。仮に、信号SIGA〜SIGCに対してプリエンファシスを行わない場合には、例えば、差分ABは、図14の波形W2のようになり、差分BCは、図14の波形W4のようになる。すなわち、このような場合には、波形の遷移が鈍るとともに差分の振幅が小さくなるため、アイが狭くなるおそれがある。一方、通信システム1では、信号SIGA〜SIGCに対してプリエンファシスを行うようにしたので、アイを広くすることができ、通信品質を高めることができる。
次に、シンボルが“+x”から“−z”へ遷移する場合について説明する。
図15,16は、シンボルが“+x”から“−z”へ遷移する場合の動作を表すものであり、図15(A)〜(C)は、信号SIGA,SIGB,SIGCの波形をそれぞれ示し、図16(A)〜(C)は、差分AB,BC,CAの波形をそれぞれ示す。図15は、図9Eに対応しており、図16は、図10Eに対応している。
シンボルが“+x”から“−z”へ遷移する際、送信部20は、図15に示したように、信号SIGAの電圧を電圧ΔVだけ高い電圧に設定するとともに、信号SIGCの遷移を電圧ΔVだけ強調する。すなわち、送信部20は、信号SIGAが電圧状態SHを維持するにもかかわらず、信号SIGAに対してプリエンファシスを行い、また、信号SIGBが電圧状態SLから電圧状態SMに遷移するにもかかわらず、信号SIGBに対してプリエンファシスを行わない。言い換えれば、送信装置10は、信号SIGA,SIGCを選択し、これらに対してプリエンファシスを行う。このとき、差分ABは、図16の波形W11のようになり、差分BCは、図16の波形W13のようになる。このように、通信システム1では、プリエンファシスを行い、波形の遷移を急峻にすることにより、アイを広くすることができる。仮に、信号SIGA〜SIGCに対してプリエンファシスを行わない場合には、例えば、差分ABは、図16の波形W12のようになり、差分BCは、図16の波形W14のようになる。すなわち、このような場合には、波形の遷移が鈍るとともに差分の振幅が小さくなるため、アイが狭くなるおそれがある。一方、通信システム1では、信号SIGA〜SIGCに対してプリエンファシスを行うようにしたので、アイを広くすることができ、通信品質を高めることができる。
[比較例]
ここで、比較例として、信号SIGA〜SIGCのうち、電圧状態が遷移するものに対してプリエンファシスを行い、電圧状態が遷移しないものに対してはプリエンファシスを行わない場合について検討する。
図17,18は、シンボルが“+x”から“−z”へ遷移する場合の動作を表すものであり、図17(A)〜(C)は、信号SIGA,SIGB,SIGCの波形をそれぞれ示し、図18(A)〜(C)は、差分AB,BC,CAの波形をそれぞれ示す。
シンボルが“+x”から“−z”へ遷移する際、比較例に係る送信装置10Rは、図17に示したように、信号SIGBの遷移を電圧ΔVだけ強調するとともに、信号SIGCの遷移を電圧ΔVだけ強調する。すなわち、電圧状態が遷移する信号SIGB,SIGCに対してプリエンファシスを行い、電圧状態が変化しない信号SIGAに対してはプリエンファシスを行わない。このとき、差分ABは、図18(A)のようになり、アイが狭くなるおそれがある。
一方、通信システム1では、信号SIGA〜SIGCのうち、プリエンファシスを行う信号を選択するようにした。具体的には、本実施の形態に係る送信装置10は、図15に示したように、信号SIGAの電圧を電圧ΔVだけ高い電圧に設定するとともに、信号SIGCの遷移を電圧ΔVだけ強調した。すなわち、送信装置10は、信号SIGAが電圧状態SHを維持するにもかかわらず、信号SIGAに対してプリエンファシスを行い、また、信号SIGBが電圧状態SLから電圧状態SMに遷移するにもかかわらず、信号SIGBに対してプリエンファシスを行わないようにした。これにより、通信システム1では、アイが狭くなるおそれを低減することができ、通信品質を高めることができる。
このように、通信システム1では、信号SIGA〜SIGCに対して選択的にプリエンファシスを行うようにしたので、例えば、ジッタが大きい遷移である場合にはプリエンファシスを行い、プリエンファシスを行うとアイが狭くなるような遷移である場合にはプリエンファシスを行わないようにすることができる。これにより、通信システム1では、通信品質を高めることができる。
[効果]
以上のように本実施の形態では、信号SIGA〜SIGCに対して選択的にプリエンファシスを行うようにしたので、通信品質を高めることができる。
[変形例1−1]
上記実施の形態では、図8に示したように、6つのシンボル間のどの遷移でも、信号SIGA,SIGB,SIGCのうちの少なくとも1つに対してプリエンファシスを行うようにしたが、これに限定されるものではない。これに代えて、例えば、6つのシンボル間の遷移のうちの一部についてのみプリエンファシスを行うようにしてもよい。以下に、本変形例に係る通信システム1Aについて詳細に説明する。
図19は、本変形例に係るLUT19Aの一例を表すものである。本変形例に係る信号生成部11Aは、このLUT19Aに基づいて信号EA,EB,ECを生成する。信号生成部11Aは、例えば、シンボルが“+x”から“−x”へ遷移する場合、シンボルが“+x”から“−y”へ遷移する場合、およびシンボルが“+x”から“−z”へ遷移する場合には、信号EA,EB,ECの全てを“0”にする。すなわち、これらの場合では、送信部20は、信号SIGA,SIGB,SIGCのいずれに対してもプリエンファシスを行わない。例えば、シンボルが“+x”から“−z”へ遷移する場合において、例えば図17,18のようにプリエンファシスを行うと、アイが狭くなってしまうので、本変形例では、このような場合にはプリエンファシスを行わない。一方、信号生成部11Aは、例えば、シンボルが“+x”から“+y”へ遷移する場合には、信号EA,EB,ECを“0”,“1”,“1”にし、およびシンボルが“+x”から“+z”へ遷移する場合には、信号EA,EB,ECを“1”,“0”,“1”にする。すなわち、これらの場合では、図10B,10Dに示したように、差分ABの遷移時間が長くなるので、送信部20は、プリエンファシスを行う。このようにプリエンファシスを行うケースは2種類ある。すなわち、1つは、信号SIGA,SIGB,SIGCのうちの、第1の信号が電圧状態SH(例えば高レベル電圧VH)から電圧状態SM(例えば中レベル電圧VM)に遷移し、第2の信号が電圧状態SL(例えば低レベル電圧VL)から電圧状態SHに遷移し、第3の信号が電圧状態SMから電圧状態SLに遷移するケースである。そして、もう1つは、信号SIGA,SIGB,SIGCのうちの、第1の信号が電圧状態SLから電圧状態SMに遷移し、第2の信号が電圧状態SHから電圧状態SLに遷移し、第3の信号が電圧状態SMから電圧状態SHに遷移するようなケースである。言い換えれば、信号SIGAの電圧状態、信号SIGBの電圧状態、および信号SIGCの電圧状態のいずれもが遷移するケースである。このように、通信システム1Aでは、差分AB,BC,CAの遷移時間のうちのいずれかが長くなる場合に限り、プリエンファシスを行い、それ以外ではプリエンファシスを行わない。このように構成しても、上記実施の形態に係る通信システム1と同様の効果を得ることができる。
なお、6つのシンボル間の遷移のうち、プリエンファシスを行う遷移は、図19の例に限定されるものではなく、どの遷移に対してプリエンファシスを行うかは任意に設定することができる。
[変形例1−2]
上記実施の形態では、信号生成部11は、3つの信号EA,EB,ECを生成し、信号SIGA〜SIGCに対するプリエンファシスをそれぞれ独立して制御するようにしたが、これに限定されるものではない。以下に、本変形例に係る送信装置10Bについて詳細に説明する。
図20は、送信装置10Bの一構成例を表すものである。送信装置10Bは、信号生成部11Bと、フリップフロップ14B,15Bと、送信部20Bとを有している。信号生成部11Bは、現在のシンボルCSおよび信号TxF,TxR,TxPに基づいて、次のシンボルNSを求めるとともに、LUT19Bを参照して、信号EEを生成するものである。フリップフロップ14Bは、信号EEを、クロックTxCKの1クロック分遅延させ、出力するものである。フリップフロップ15Bは、フリップフロップ14の出力信号を、クロックTxCKの1クロック分遅延させ、信号EE2として出力するものである。送信部20Bは、信号S2および信号EE2に基づいて、信号SIGA,SIGB,SIGCを生成するものである。その際、送信部20Bは、信号EE2がアクティブである場合には、信号SIGA,SIGB,SIGCに対してプリエンファシスを行うようになっている。この構成により、送信装置10Bでは、信号生成部11Bが、信号SIGA〜SIGCに対するプリエンファシスをまとめて制御するようになっている。
図21は、本変形例に係るLUT19Bの一例を表すものである。信号生成部11Bは、例えば、シンボルが“+x”から“−x”へ遷移する場合、シンボルが“+x”から“−y”へ遷移する場合、およびシンボルが“+x”から“−z”へ遷移する場合には、信号EEを“0”にする。すなわち、これらの場合では、送信部20Bは、信号SIGA,SIGB,SIGCに対してプリエンファシスを行わない。一方、信号生成部11Bは、例えば、シンボルが“+x”から“+y”へ遷移する場合、およびシンボルが“+x”から“+z”へ遷移する場合には、信号EEを“1”にする。すなわち、これらの場合では、上記変形例1−1の場合と同様に、差分ABの遷移時間が長くなるので、送信部20Bは、信号SIGA,SIGB,SIGCに対してプリエンファシスを行う。このように、送信装置10Bでは、差分AB,BC,CAの遷移時間のうちのいずれかが長くなる場合に限り、プリエンファシスを行い、それ以外ではプリエンファシスを行わないように動作する。このように構成しても、上記実施の形態に係る通信システム1と同様の効果を得ることができる。
なお、6つのシンボル間の遷移のうち、プリエンファシスを行う遷移は、図21の例に限定されるものではなく、どの遷移に対してプリエンファシスを行うかは任意に設定することができる。例えば、差分AB,BC,CAのうちのいずれか2つが“0”をまたいで遷移する場合にのみプリエンファシスを行うようにしてもよい。また、例えば、差分AB,BC,CAの全てが“0”をまたいで遷移する場合にのみプリエンファシスを行うようにしてもよい。
[変形例1−3]
信号生成部11は、LUT19を参照して信号EA,EB,ECを生成する動作は、ソフトウェアにより実現してもよいし、ハードウェアにより実現してもよい。以下に、ハードウェアにより実現する方法の一例を示す。ここでは、変形例1−2に係る信号生成部11Bに本変形例を適用した例で説明する。
図22は、本変形例に係る信号生成部11Cのうち、信号EEを生成する部分の一構成例を表すものである。この例では、信号生成部11Cは、現在のシンボルCS、次のシンボルNS、おおよびLUT19Bに基づいて、信号EEを生成している。信号生成部11Cは、シンボル判定部100,110と、論理回路120,130,140,150,160,170と、論理和回路180とを有している。
シンボル判定部100は、現在のシンボルCSが、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”のうちのいずれであるかを判定するものである。シンボル判定部100は、比較部101〜106を有している。比較部101は、現在のシンボルCSがシンボル“+x”である場合に“1”を出力するものである。比較部102は、現在のシンボルCSがシンボル“−x”である場合に“1”を出力するものである。比較部103は、現在のシンボルCSがシンボル“+y”である場合に“1”を出力するものである。比較部104は、現在のシンボルCSがシンボル“−y”である場合に“1”を出力するものである。比較部105は、現在のシンボルCSがシンボル“+z”である場合に“1”を出力するものである。比較部106は、現在のシンボルCSがシンボル“−z”である場合に“1”を出力するものである。
シンボル判定部110は、次のシンボルNSが、6つのシンボル“+x”,“−x”,“+y”,“−y”,“+z”,“−z”のうちのいずれであるかを判定するものである。シンボル判定部110は、比較部111〜116を有している。比較部111は、次のシンボルNSがシンボル“+x”である場合に“1”を出力するものである。比較部112は、次のシンボルNSがシンボル“−x”である場合に“1”を出力するものである。比較部113は、次のシンボルNSがシンボル“+y”である場合に“1”を出力するものである。比較部114は、次のシンボルNSがシンボル“−y”である場合に“1”を出力するものである。比較部115は、次のシンボルNSがシンボル“+z”である場合に“1”を出力するものである。比較部116は、次のシンボルNSがシンボル“−z”である場合に“1”を出力するものである。
論理回路120は、比較部101の出力信号、比較部112〜116の出力信号、およびLUT19Bにおけるプリエンファシスの設定に基づいて、信号を生成するものである。
論理回路120は、論理積回路121〜125を有している。論理積回路121の第1の入力端子には比較部101の出力信号が供給され、第2の入力端子には比較部112の出力信号が供給され、第3の入力端子には、LUT19Bに含まれる、シンボルCS=“+x”およびシンボルNS=“−x”に対応する信号EEの値(この例では“0”)が供給される。すなわち、比較部101は、現在のシンボルCSがシンボル“+x”である場合に“1”を出力するものであり、比較部112は、次のシンボルNSがシンボル“−x”である場合に“1”を出力するものであるため、第3の入力端子には、シンボルCS=“+x”およびシンボルNS=“−x”に対応する信号EEの値が供給される。同様に、論理積回路122の第1の入力端子には比較部101の出力信号が供給され、第2の入力端子には比較部113の出力信号が供給され、第3の入力端子には、LUT19Bに含まれる、シンボルCS=“+x”およびシンボルNS=“+y”に対応する信号EEの値(この例では“1”)が供給される。論理積回路123の第1の入力端子には比較部101の出力信号が供給され、第2の入力端子には比較部114の出力信号が供給され、第3の入力端子には、LUT19Bに含まれる、シンボルCS=“+x”およびシンボルNS=“−y”に対応する信号EEの値(この例では“0”)が供給される。論理積回路124の第1の入力端子には比較部101の出力信号が供給され、第2の入力端子には比較部115の出力信号が供給され、第3の入力端子には、LUT19Bに含まれる、シンボルCS=“+x”およびシンボルNS=“+z”に対応する信号EEの値(この例では“1”)が供給される。論理積回路125の第1の入力端子には比較部101の出力信号が供給され、第2の入力端子には比較部116の出力信号が供給され、第3の入力端子には、LUT19Bに含まれる、シンボルCS=“+x”およびシンボルNS=“−z”に対応する信号EEの値(この例では“0”)が供給される。
これにより、論理回路120は、図21のように、シンボルCS=“+x”およびシンボルNS=“+y”の場合に、論理積回路122が“1”を出力し、シンボルCS=“+x”およびシンボルNS=“+z”の場合に、論理積回路124が“1”を出力するようになっている。
同様に、論理回路130は、比較部102の出力信号、比較部111,113〜116の出力信号、およびLUT19Bにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路140は、比較部103の出力信号、比較部111,112,114〜116の出力信号、およびLUT19Bにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路150は、比較部104の出力信号、比較部111〜113,115,116の出力信号、およびLUT19Bにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路160は、比較部105の出力信号、比較部111〜114,116の出力信号、およびLUT19Bにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路170は、比較部106の出力信号、比較部111〜116の出力信号、およびLUT19Bにおけるプリエンファシスの設定に基づいて、信号を生成するものである。論理回路130,140,150,160,170は、論理回路120と同様の構成を有している。
論理和回路180は、論理回路120,130,140,150,160,170内の全ての論理積回路の出力信号の論理和を求めるものである。
このように構成しても、上記実施の形態に係る通信システム1と同様の効果を得ることができる。
[変形例1−4]
上記実施の形態では、送信装置10は、信号SIGA,SIGB,SIGCに対してプリエンファシスを行うようにしたが、これに限定されるものではなく、これに代えて、例えばデエンファシスを行うようにしてもよい。以下に、本変形例に係る送信装置10Dについて、詳細に説明する。
図23は、本変形例に係るLUT19Dの一例を表すものである。送信装置10Dの信号生成部11Dは、現在のシンボルCSおよび信号TxF,TxR,TxPに基づいて、このLUT19Dを参照して、信号EA,EB,ECを生成する。そして、送信装置10Dの送信部20Dは、信号EA2,EB2,EC2に基づいて、信号SIGA,SIGB,SIGCに対してデエンファシスを行う。以下に、現在のシンボルCSが“+x”である場合を例に、詳細に説明する。
図24A〜24E,25A〜25Eは、シンボルが“+x”から“+x”以外に遷移する場合の動作を表すものであり、図24A〜24Eは、信号SIGA,SIGB,SIGCの波形を示し、図25A〜25Eは、差分AB,BC,CAの波形を示す。この例では、伝送路9A〜9Cの長さは十分に短くしている。
シンボルが“+x”から“−x”へ遷移する場合には、信号生成部11Dは、図23に示したように、信号EA,EB,ECを“0”,“0”,“0”にする。これにより、送信部20Dは、図24Aに示したように、信号SIGA〜SIGCに対してデエンファシスを行わない。これにより、差分AB,BC,CAは、図25Aに示したような波形になる。
シンボルが“+x”から“+y”へ遷移する場合には、信号生成部11Dは、図23に示したように、信号EA,EB,ECを“0”,“0”,“0”にする。これにより、送信部20Dは、図24Bに示したように、信号SIGA〜SIGCに対してデエンファシスを行わない。これにより、差分AB,BC,CAは、図25Bに示したような波形になる。
シンボルが“+x”から“−y”へ遷移する場合には、信号生成部11Dは、図23に示したように、信号EA,EB,ECを“0”,“1”,“0”にする。これにより、送信部20Dは、図24Cに示したように、信号SIGBに対してデエンファシスを行い、低レベル電圧VLから、低レベル電圧VLよりも高い電圧に遷移させる。このとき、送信部20Dは、信号SIGA,SIGCに対しては、デエンファシスを行わない。これにより、差分AB,BC,CAは、図25Cに示したような波形になる。すなわち、この例では、“0”をまたいで遷移する差分CAは、デエンファスの影響を受けない。
シンボルが“+x”から“+z”へ遷移する場合には、信号生成部11Dは、図23に示したように、信号EA,EB,ECを“0”,“0”,“0”にする。これにより、送信部20Dは、図24Dに示したように、信号SIGA〜SIGCに対してデエンファシスを行わない。これにより、差分AB,BC,CAは、図25Dに示したような波形になる。
シンボルが“+x”から“−z”へ遷移する場合には、信号生成部11Dは、図23に示したように、信号EA,EB,ECを“1”,“0”,“0”にする。これにより、送信部20Dは、図24Eに示したように、信号SIGAに対してデエンファシスを行い、高レベル電圧VHから、高レベル電圧VHよりも低い電圧に遷移させる。このとき、送信部20Dは、信号SIGA,SIGBに対しては、デエンファシスを行わない。これにより、差分AB,BC,CAは、図25Eに示したような波形になる。すなわち、この例では、“0”をまたいで遷移する差分BCは、デエンファスの影響を受けない。
このように、送信装置10Dでは、差分AB,BC,CAのうちの“0”をまたいで遷移するものに影響が及ばないように、デエンファシスを行う。このように構成しても、上記実施の形態に係る通信システム1と同様の効果を得ることができる。
なお、6つのシンボル間の遷移のうち、デエンファシスを行う遷移は、図23の例に限定されるものではなく、どの遷移に対してデエンファシスを行うかは任意に設定することができる。
[変形例1−5]
上記実施の形態では、信号生成部11は、レジスタ12に格納されたLUT19を用いて信号EA,EB,ECを生成した。その際、このLUT19は、プリエンファシスの設定を変更できるように構成してもよい。以下に、本変形例に係る通信システム1Eについて詳細に説明する。
図26は、通信システム1Eの一構成例を表すものである。通信システム1Eは、受信装置30Eと、送信装置10Eとを備えている。通信システム1Eは、キャリブレーション用の所定のパターンを送受信した結果に基づいてプリエンファシスの設定を変更するものである。
図27は、受信装置30Eの一構成例を表すものである。受信装置30Eは、信号生成部36Eを有している。信号生成部36Eはパターン検出部37Eを有している。パターン検出部37Eは、キャリブレーションモードにおいて、受信装置30Eが受信した信号のパターンをキャリブレーション用の所定のパターンと比較し、その比較結果を信号DETとして送信装置10Eに供給するものである。
図28は、送信装置10Eの一構成例を表すものである。送信装置10Eは、LUT生成部16Eを有している。LUT生成部16Eは、信号DETに基づいてLUT19を生成し、レジスタ12に格納するものである。
この通信システム1Eでは、キャリブレーションモードにおいて、例えばビットエラーレートが低くなるように、プリエンファシスの設定を変更する。具体的には、まず、送信装置10Eがキャリブレーション用の所定のパターンを有する信号SIGA〜SIGCを送信する。そして、受信装置30Eは、この信号SIGA〜SIGCを受信し、パターン検出部37Eが、その受信した信号のパターンをキャリブレーション用の所定のパターンと比較して、その比較結果を送信装置10Eに通知する。そして、送信装置10EのLUT生成部16Eは、この比較結果に基づいて、プリエンファシスの設定を変更する。通信システム1Eでは、このような動作により、例えばビットエラーレートが低くなるように、プリエンファシスの設定を変更する。そして、プリエンファシスの設定終了後に、キャリブレーションモードを終了して通常のデータ伝送を行う。このようなキャリブレーションは、例えば、電源投入時に実施するようにしてもよいし、定期的に実施するようにしてもよいし、やりとりされるデータ量が少ないときに実施するようにしてもよい。
[変形例1−6]
上記実施の形態では、現在のシンボルCSと、信号TxF,TxR,TxPと、信号EA,EB,ECとの関係を示すLUT19を用いたが、これに限定されるものではなく、これに代えて、例えば、次のシンボルNSと、信号TxF,TxR,TxPと、信号EA,EB,ECとの関係を示すLUTを用いてもよいし、また、例えば、現在のシンボルCSと、次のシンボルNSと、信号EA,EB,ECとの関係を示すLUTを用いてもよい。
[変形例1−7]
上記実施の形態では、図13などに示したように、1つのシンボルを送信する期間にわたりプリエンファシスを行うようにしたが、これに限定されるものではなく、これに代えて、例えば、図29,30に示すように、信号SIGA,SIGB,SIGCの遷移後の所定の期間だけプリエンファシスを行うようにしてもよい。図29,30は、シンボルが“+x”から“+y”へ遷移する場合を示している。送信部20は、図29に示したように、信号SIGA,SIGB,SIGCの遷移後の所定の期間だけプリエンファシスを行う。このとき、差分ABは、図30の波形W21のようになり、差分BCは、図30の波形W23のようになる。仮に、信号SIGA〜SIGCに対してプリエンファシスを行わない場合には、例えば、差分ABは、図30の波形W22のようになり、差分BCは、図30の波形W24のようになる。すなわち、このような場合には、波形の遷移が鈍るため、アイが狭くなるおそれがある。一方、本変形例では、信号SIGA,SIGB,SIGCの遷移後の所定の期間だけプリエンファシスを行うようにしたので、アイを広くすることができ、通信品質を高めることができる。
[その他の変形例]
また、これらの変形例のうちの2以上を組み合わせてもよい。
<2.第2の実施の形態>
次に、第2の実施の形態に係る通信システム2について説明する。通信システム2は、イコライザにより通信品質の向上を図るものである。すなわち、上記第1の実施の形態に係る通信システム1では、送信装置10が信号SIGA〜SIGCに対してプリエンファシスを行うようにしたが、この通信システム2では、受信装置が信号SIGA〜SIGCに対してイコライズを行うものである。すなわち、なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
図1に示したように、通信システム2は、送信装置40と、受信装置60とを備えている。通信システム2は、送信装置40は信号SIGA〜SIGCに対してプリエンファシスを行わず、受信装置60が信号SIGA〜SIGCに対してイコライズを行うものである。
図31は、送信装置40の一構成例を表すものである。送信装置40は、信号生成部41と、送信部50とを有している。信号生成部41は、第1の実施の形態に係る信号生成部11と同様に、現在のシンボルCS、信号TxF,TxR,TxP、およびクロックTxCKに基づいて、次のシンボルNSを求め、信号S1として出力するものである。すなわち、信号生成部41は、信号生成部11から、信号EA,EB,ECを生成する機能を省いたものである。送信部50は、信号S2に基づいて、信号SIGA,SIGB,SIGCを生成するものである。
図32は、送信部50の一構成例を表すものである。送信部50は、出力制御部21と、出力部22A,22B,22Cとを有している。すなわち、送信部50は、第1の実施の形態に係る送信部20から、エンファシス制御部23および出力部24A〜24Cを省いたものである。
図33は、受信装置60の一構成例を表すものである。受信装置60は、イコライザ61と、受信部62,63と、FIFO(First In First Out)メモリ66,67と、セレクタ68とを有している。
イコライザ61は、信号SIGAの高周波成分を大きくして信号SIGA2として出力し、信号SIGBの高周波成分を大きくして信号SIGB2として出力し、信号SIGCの高周波成分を大きくして信号SIGC2として出力するものである。
受信部62は、イコライズされた信号SIGA2,SIGB2,SIGC2に基づいて、信号RxF1,RxR1,RxP1と、クロックRxCK1とを生成するものである。受信部62は、アンプ32A,32B,32Cと、クロック生成部33と、フリップフロップ34,35と、信号生成部36とを有している。すなわち、受信部62は、第1の実施の形態に係る受信装置30と同様の構成である。
受信部63は、イコライズされていない信号SIGA,SIGB,SIGCに基づいて、信号RxF2,RxR2,RxP2と、クロックRxCK2とを生成するものである。受信部63は、アンプ32A,32B,32Cと、クロック生成部33と、フリップフロップ34,35と、信号生成部65と、レジスタ64とを有している。すなわち、受信部63は、受信部62において、信号生成部36を信号生成部65に置き換えるとともに、レジスタ64を追加したものである。
信号生成部65は、信号生成部36と同様に、フリップフロップ34,35の出力信号、およびクロックRxCK2に基づいて、信号RxF2,RxR2,RxP2を生成するものである。さらに、信号生成部65は、レジスタ64から供給されるLUT59に基づいて、信号SELを生成する機能をも有している。信号SELは、イコライズされた信号SIGA2,SIGB2,SIGC2に基づいて生成した信号RxF1,RxR1,RxP1と、イコライズされていない信号SIGA,SIGB,SIGCに基づいて生成した信号RxF2,RxR2,RxP2のうちのどちらを選択するかを示すものである。LUT59は、例えば、現在のシンボルCS2と、信号RxF2,RxR2,RxP2と、信号SELとの関係を示したものであり、例えば、第1の実施の形態に係るLUT19等と同様のものである。信号生成部65は、現在のシンボルCS2および信号RxF2,RxR2,RxP2に基づいて、このLUT59を参照して、信号SELを生成して出力するようになっている。
レジスタ64は、LUT59を記憶するものである。このLUT59は、例えば、受信装置60の電源投入時に、図示しないアプリケーションプロセッサから、このレジスタ64に書き込まれるようになっている。
FIFOメモリ66は、受信部62から供給された信号RxF1,RxR1,RxP1を一時的に記憶するバッファメモリである。この例では、FIFOメモリ66は、クロックRxCK1を用いて、データの書き込みおよび読み出しを行うようになっている。
FIFOメモリ67は、受信部63から供給された信号RxF2,RxR2,RxP2および信号SELを一時的に記憶するバッファメモリである。この例では、FIFOメモリ67は、クロックRxCK2を用いてデータの書き込みを行うとともに、クロックRxCK1を用いてデータの読み出しを行うようになっている。
セレクタ68は、FIFOメモリ67から読み出した信号SELに基づいて、FIFOメモリ66から読み出された信号RxF1,RxR1,RxP1、またはFIFOメモリ67から読み出された信号RxF2,RxR2,RxP2を選択し、信号RxF,RxR,RxPとして出力するものである。
ここで、送信装置40は、本開示における「送信装置」の一具体例に対応する。受信装置60は、本開示における「受信装置」の一具体例に対応する。信号SIGA,SIGB,SIGCは、本開示における「1または複数の送信信号」の一具体例に対応する。受信部63は、本開示における「第1の受信部」の一具体例に対応する。信号RxF2,RxR2,RxP2は、本開示における「第1の出力信号」の一具体例に対応する。イコライザ61は、本開示における「イコライザ」の一具体例に対応する。受信部62は、本開示における「第2の受信部」の一具体例に対応する。信号RxF1,RxR1,RxP1は、本開示における「第2の出力信号」の一具体例に対応する。レジスタ64および信号生成部65は、本開示における「選択制御部」の一具体例に対応する。
次に、シンボルの遷移のうちのいくつかを例に挙げ、詳細に説明する。
図34,35は、シンボルが“+x”から“+y”へ遷移する場合の動作を表すものであり、図34(A)〜(C)は、イコライズされた信号SIGA2,SIGB2,SIGC2の波形をそれぞれ示し、図35(A)〜(C)は、信号SIGA2,SIGB2の差分AB2、信号SIGB2,SIGC2の差分BC2、および信号SIGC2,SIGA2との差分CA2の波形をそれぞれ示す。この例では、伝送路9A〜9Cの長さは十分に短くしている。
シンボルが“+x”から“+y”へ遷移する際、イコライザ61は、図34に示したように、信号SIGA〜SIGCにおける遷移を強調することにより、信号SIGA2〜SIGC2を生成する。このとき、差分AB2,BC2,CA2は、図35のようになる。このように、通信システム2では、イコライズを行い、波形の遷移を急峻にすることにより、アイを広くすることができる。よって、このような遷移では、セレクタ68は、イコライズされた信号SIGA2,SIGB2,SIGC2に基づいて生成した信号RxF1,RxR1,RxP1を選択して、信号RxF,RxR,RxPとして出力する。
図36,37は、シンボルが“+x”から“−z”へ遷移する場合の動作を表すものであり、図36(A)〜(C)は、イコライズされた信号SIGA2,SIGB2,SIGC2の波形をそれぞれ示し、図37(A)〜(C)は、差分AB2,BC2,CA2の波形をそれぞれ示す。
シンボルが“+x”から“−z”へ遷移する際も、イコライザ61は、図36に示したように、信号SIGA〜SIGCにおける遷移を強調することにより、信号SIGA2〜SIGC2を生成する。このとき、差分AB2,BC2,CA2は、図37のようになる。このように、差分AB2の波形は、図37(A)に示したように、遷移の際にアンダーシュートが生じ、アイが狭くなるおそれがある。よって、このような遷移では、セレクタ68は、イコライズされていない信号SIGA,SIGB,SIGCに基づいて生成した信号RxF2,RxR2,RxP2を選択して、信号RxF,RxR,RxPとして出力する。
このように、通信システム2では、信号SIGA,SIGB,SIGCに対して選択的にイコライズを行うようにしたので、例えば、イコライズを行うとアイが狭くなるような遷移である場合にはイコライズを行わないようにすることができる。これにより、通信システム2では、通信品質を高めることができる。
以上のように本実施の形態では、信号SIGA〜SIGCに対して選択的にイコライズを行うようにしたので、通信品質を高めることができる。
[変形例2−1]
上記実施の形態では、受信部63の信号生成部65が信号SELを生成するようにしたが、これに限定されるものではなく、これに代えて、例えば、受信部62の信号生成部36が信号SELを生成してもよい。また、受信部62の信号生成部36および受信部63の信号生成部65がそれぞれ信号SELを生成し、これらの信号SELに基づいて、セレクタ68が選択動作を行うようにしてもよい。
[変形例2−2]
また、第1の実施の形態に係る送信装置10と、本実施の形態に係る受信装置60とを組み合わせて、通信システムを構成してもよい。この場合には、送信装置10が信号SIGA,SIGB,SIGCに対してプリエンファシスを行い、受信装置60が信号SIGA,SIGB,SIGCに対してイコライズを行うため、より長い伝送路9A,9B,9Cを介してデータの送受信を行うことができる。
<3.適用例>
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。
図38は、上記実施の形態等の通信システムが適用されるスマートフォン300(多機能携帯電話)の外観を表すものである。このスマートフォン300には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。
図39は、スマートフォン300に用いられるアプリケーションプロセッサ310の一構成例を表すものである。アプリケーションプロセッサ310は、CPU(Central Processing Unit)311と、メモリ制御部312と、電源制御部313と、外部インタフェース314と、GPU(Graphics Processing Unit)315と、メディア処理部316と、ディスプレイ制御部317と、MIPI(Mobile Industry Processor Interface)インタフェース318とを有している。CPU311、メモリ制御部312、電源制御部313、外部インタフェース314、GPU315、メディア処理部316、ディスプレイ制御部317は、この例では、システムバス319に接続され、このシステムバス319を介して、互いにデータのやり取りをすることができるようになっている。
CPU311は、プログラムに従って、スマートフォン300で扱われる様々な情報を処理するものである。メモリ制御部312は、CPU311が情報処理を行う際に使用するメモリ501を制御するものである。電源制御部313は、スマートフォン300の電源を制御するものである。
外部インタフェース314は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部502およびイメージセンサ503と接続されている。無線通信部502は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、RF(Radio Frequency)フロントエンド部などを含んで構成される。イメージセンサ503は、画像を取得するものであり、例えばCMOSセンサを含んで構成される。
GPU315は、画像処理を行うものである。メディア処理部316は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部317は、MIPIインタフェース318を介して、ディスプレイ504を制御するものである。MIPIインタフェース318は画像信号をディスプレイ504に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。このMIPIインタフェース318とディスプレイ504との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
図40は、イメージセンサ410の一構成例を表すものである。イメージセンサ410は、センサ部411と、ISP(Image Signal Processor)412と、JPEG(Joint Photographic Experts Group)エンコーダ413と、CPU414と、RAM(Random Access Memory)415と、ROM(Read Only Memory)416と、電源制御部417と、I2C(Inter-Integrated Circuit)インタフェース418と、MIPIインタフェース419とを有している。これらの各ブロックは、この例では、システムバス420に接続され、このシステムバス420を介して、互いにデータのやり取りをすることができるようになっている。
センサ部411は、画像を取得するものであり、例えばCMOSセンサにより構成されるものである。ISP412は、センサ部411が取得した画像に対して所定の処理を行うものである。JPEGエンコーダ413は、ISP412が処理した画像をエンコードしてJPEG形式の画像を生成するものである。CPU414は、プログラムに従ってイメージセンサ410の各ブロックを制御するものである。RAM415は、CPU414が情報処理を行う際に使用するメモリである。ROM416は、CPU414において実行されるプログラムを記憶するものである。電源制御部417は、イメージセンサ410の電源を制御するものである。I2Cインタフェース418は、アプリケーションプロセッサ310から制御信号を受け取るものである。また、図示していないが、イメージセンサ410は、アプリケーションプロセッサ310から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ410は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。MIPIインタフェース419は、画像信号をアプリケーションプロセッサ310に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。このMIPIインタフェース419とアプリケーションプロセッサ310との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の各実施の形態では、信号SIGA,SIGB,SIGCは、それぞれ、3つの電圧状態SH,SM,SL間で遷移するものとしたが、これに限定されるものではなく、これに代えて、例えば、2つの電圧状態間で遷移してもよいし、または4つ以上の電圧状態間で遷移してもよい。
また、例えば、上記の各実施の形態では、3つの信号SIGA,SIGB,SIGCを用いて通信を行ったが、これに限定されるものではなく、これに代えて、例えば2つの信号を用いて通信を行ってもよいし、4つ以上の信号を用いて通信を行ってもよい。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。