CN109644165B

CN109644165B - 驱动器电路及其控制方法、以及发送/接收***

Info

Publication number: CN109644165B
Application number: CN201780050776.6A
Authority: CN
Inventors: 木原广己
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2016-10-12
Filing date: 2017-09-28
Publication date: 2022-04-26
Anticipated expiration: 2037-09-28
Also published as: US20190214994A1; JPWO2018070261A1; US11005477B2; JP7051694B2; CN109644165A; WO2018070261A1

Abstract

本技术涉及一种驱动电路、用于控制该驱动电路的方法和发送/接收***，该驱动电路能够以低功耗实现长距离传输所需的大幅度信号输出。该驱动电路设置有：输出预定电流的电流驱动电路；以及与电流驱动电路并联连接的终端电阻电路，其中，终端电阻电路在电流驱动电路输出电流时将终端电阻连接到传输线并且在电流驱动电路不输出电流时将终端电阻与传输线断开连接。例如，本技术可以应用于将信号输出到长距离传输线的驱动电路等。

Description

驱动器电路及其控制方法、以及发送/接收***

技术领域

本技术涉及驱动器电路及其控制方法、以及发送/接收***，并且更具体地，涉及能够以低功耗实现长距离传输所需的大幅度信号输出的驱动器电路及其控制方法和发送/接收***。

背景技术

在用于诸如服务器的背板等的大衰减传输线的高速通信中，或者诸如高清晰度多媒体接口(HDMI)(注册商标)电缆的中长距离电缆中，电流模式逻辑(CML)例如用作驱动器电路(例如，参见非专利文献1)。

CML用于许多高速通信标准，诸如PCIe、USB 3.0；然而，由于直通电流流动，存在电流消耗大的问题。为了解决这个问题，对于需要低功耗的产品，诸如移动设备，最近使用NMOS推挽，其没有直通电流并且具有低功耗。然而，在NMOS推挽中，Hi电平受到推动NMOS的Vgs-Vth的限制，因此难以扩展幅度并且它被认为不适合于长距离传输。

现有技术文献

非专利文献

非专利文献1：<URL:http://www.ece.tamu.edu/～spalermo/ecen689/lecture5_ee720_termination_txdriver.pdf>，[2016年9月12日检索]

发明内容

本发明要解决的问题

近年来，随着传感器网络的发展，预测到信号通过介质从诸如图像传感器的具有高数据速率的设备发送到长距离的情况增加，并且需要一种技术来实现具有低功耗的传输。

鉴于这种情况，已经提出了本技术，并且旨在以低功耗实现长距离传输所需的大幅度信号输出。

问题的解决方法

本技术的第一方面的驱动器电路包括：输出预定电流的电流驱动电路；以及与电流驱动电路并联连接的终端电阻电路，其中，终端电阻电路在电流驱动电路输出电流时将终端电阻连接到传输线，并且在电流驱动电路不输出电流时将终端电阻与传输线断开连接。

本技术的第二方面的用于控制驱动器电路的方法，该驱动器电路包括：输出预定电流的电流驱动电路；以及与电流驱动电路并联连接的终端电阻电路，该方法包括由终端电阻电路在电流驱动电路输出电流时将终端电阻连接到传输线，并且在电流驱动电路不输出电流时将终端电阻与传输线断开连接。

本技术的第三方面的发送/接收***包括发送装置和接收装置，其中，发送装置包括：输出预定电流的电流驱动电路；以及与电流驱动电路并联连接的终端电阻电路，其中，终端电阻电路在电流驱动电路输出电流时将终端电阻连接到传输线，并且在电流驱动电路不输出电流时将终端电阻与传输线断开连接。

在本技术的第一至第三方面中，提供了输出预定电流的电流驱动电路和与电流驱动电路并联连接的终端电阻电路，其中，在终端电阻电路中，当电流驱动电路输出电流时将终端电阻连接到传输线，并且当电流驱动电路不输出电流时将终端电阻与传输线断开连接。

驱动器电路可以是独立装置或包括在一个装置中的内部块。

发明效果

根据本技术的第一至第三方面，可以以低功耗实现长距离传输所需的大幅度信号输出。

注意，这里描述的效果不必受限制，并且可以是本公开中描述的任何效果。

附图说明

图1是示出使用CML的驱动器电路的配置实例的图。

图2是示出使用NMOS推挽的驱动器电路的配置实例的图。

图3是示出应用本技术的驱动器电路的第一实施方式的配置实例的图。

图4是示出从图3的驱动器电路输出的差分信号VOUT和VOUTB的波形的图。

图5是示出应用本技术的驱动器电路的第二实施方式的配置实例的图。

图6是示出应用本技术的驱动器电路的第三实施方式的配置实例的图。

图7是示出图6的驱动器电路的工作的时序图。

图8是示出应用本技术的驱动器电路的第四实施方式的配置实例的图。

图9是示出应用本技术的驱动器电路的第五实施方式的配置实例的图。

图10是示出应用本技术的驱动器电路的第六实施方式的配置实例的图。

图11是说明MIPI C-PHY的概要的图。

图12是整个发送和接收的电路图。

图13是说明根据本技术的电流消耗减少效果的图。

具体实施方式

以下是用于执行本技术的模式的描述(该模式在下文中将被称为实施方式)。注意，将按以下顺序进行描述。

1.CML电路

2.NMOS推挽电路

3.驱动器电路的第一实施方式

4.驱动器电路的第二实施方式

5.驱动器电路的第三实施方式

6.驱动器电路的第四实施方式

7.驱动器电路的第五实施方式

8.驱动器电路的第六实施方式

9.总体发送/接收图

10.效果

11.总结

<1.CML电路>

图1是示出使用CML的驱动器电路(以下称为CML电路)的配置实例的图。

图1的CML电路11包括差分电路，该差分电路包括电流源21，以及两对驱动晶体管22和50Ω的负载电阻23(下文中也称为终端电阻23)。驱动晶体管22包括PMOS晶体管。

CML电路11经由包括传输线12A和12B的差分传输线12将具有预定幅度的差分信号发送到接收器(未示出)。接收器的终端电路13以100Ω的差分终止。

在信号衰减大的情况下，CML电路11具有通过增加由电流源21流动的电流可以容易地扩展信号幅度的优点，但是电流消耗大。

例如，在幅度为0.2V的信号被发送到差分传输线12的情况下，在该差分传输线中接收侧的终端电路13以100Ω的差分终止，2mA的电流流过该差分传输线12A和12B，并且同时，6mA的直通电流流过CML电路11的终端电阻23。6mA的直通电流是对通信无帮助的电流并无效地消耗3/4电流消耗。

<2.NMOS推挽电路>

图2是示出使用NMOS推挽的驱动器电路(下文中称为NMOS推挽电路)的配置实例的图。

图2中的NMOS推挽电路31包括差分电路，该差分电路包括布置在输出Hi侧的一对电压驱动电路32和布置在输出低侧的一对电压驱动电路33。每个电压驱动电路32和33包括NMOS晶体管41和电阻42，其总共为50Ω。

在通过使用NMOS推挽电路31将具有0.2V幅度的信号发送到差分传输线12的情况下，其中接收侧的终端电路13以100Ω的差分终止，类似于图1，直通电流不流动。然而，Hi电平受到电压驱动电路32的NMOS晶体管41的Vgs-Vth的限制，因此难以扩展幅度，并且认为它不适合于长距离传输。

<3.驱动器电路的第一实施方式>

图3示出了应用本技术的驱动器电路的第一实施方式的配置实例。

图3的驱动器电路51包括差分电路，该差分电路包括一对电流驱动电路61A和61B、一对终端电阻电路62A和62B以及一对电压驱动电路63A和63B。

电流驱动电路61A包括PMOS晶体管MP1，电流驱动电路61B包括PMOS晶体管MP2，并且电流驱动电路61A和61B输出预定电流。PMOS晶体管MP1和MP2中的每一个工作在饱和区域。通过由PMOS晶体管构成包括在电流驱动电路61A和61B中的晶体管，输出信号的Hi电平可以升高到接近电源电压的电平。

终端电阻电路62A包括串联连接在一起的电阻R1和NMOS晶体管MN1，并且当作为开关的NMOS晶体管MN1导通时，其用作发送侧的终端电阻。终端电阻电路62B包括串联连接在一起的电阻R2和NMOS晶体管MN2，并且当作为开关的NMOS晶体管MN2导通时，其用作发送侧的终端电阻。

NMOS晶体管MN1和NM2中的每一个工作在线性区域。NMOS晶体管MN1和MN2连接到终端电位VT，并且终端电位VT等于输出信号的Hi电平的电位。由于电源电压VDD和终端电位VT可以被认为在AC方面是短路的，所以电流驱动电路61A和终端电阻电路62A并联连接在一起。类似地，电流驱动电路61B和终端电阻电路62B也并联连接在一起。

电压驱动电路63A包括NMOS晶体管MN3和电阻R3，电压驱动电路63B包括NMOS晶体管MN4和电阻R4，并且NMOS晶体管MN3和NM4中的每一个工作在线性区域。

因此，输出低侧的电压驱动电路63A和63B具有与图2的NMOS推挽电路31的电压驱动电路33类似的配置，并且驱动器电路51具有这样的配置，在该配置中本技术应用于输出Hi侧的电路。

控制信号VIN被提供给PMOS晶体管MP2、NMOS晶体管MN1和NMOS晶体管NM4的栅极。另一方面，控制信号VINB被提供给PMOS晶体管MP1、NMOS晶体管MN2和NMOS晶体管MN3的栅极。控制信号VIN和控制信号VINB是差分信号。

因此，当电流驱动电路61A输出预定电流时，NMOS晶体管MN1导通，使得终端电阻电路62A连接到传输线12A，并且终端电阻电路62A用作传输侧上的终端电阻。终端电阻电路62A的终端电阻等于传输线12A的特性阻抗。当电流驱动电路61A不输出预定电流时，终端电阻电路62A与传输线12A断开连接。类似地，当电流驱动电路61B输出预定电流时，NMOS晶体管MN2导通，使得终端电阻电路62B连接到传输线12B，并且终端电阻电路62B用作传输侧上的终端电阻。终端电阻电路62B的终端电阻等于传输线12B的特性阻抗。当电流驱动电路61B不输出预定电流时，终端电阻电路62B与传输线12B断开连接。

图4示出了从图3的驱动器电路51输出到差分传输线12的差分信号VOUT和VOUTB的波形。

终端电位VT被设置为等于差分信号VOUT和VOUTB的Hi电平的电位VH的电位。

再次参考图3，将描述驱动器电路51的工作。

在控制信号VIN被设置为低并且控制信号VINB被设置为Hi的情况下，电流驱动电路61B的PMOS晶体管MP2、终端电阻电路62B的NMOS晶体管MN2和电压驱动电路63A的NMOS晶体管MN3导通，使得驱动电流It如图3所示流动。

这里，在差分传输线12的单端特性阻抗为Zc并且发送侧和接收侧的终端电阻与Zc匹配的情况下，接收侧的终端电路13的电阻为2×Zc，包括电阻R2和NMOS晶体管MN2的终端电阻电路62B的电阻为Zc，因此差分传输线12的输出电平VOUTB为VOUTB＝It×3×Zc。假设It＝2mA且Zc＝50Ω，则输出电平为VOUTB＝0.3V。此时，由于终端电位VT也设置为0.3V，与电流输出时的输出电位VOUTB相同，流过电流驱动电路61B的PMOS晶体管MP2的电流不流到终端电阻电路62B。换句话说，与开漏一样，可以使所有驱动电流流过差分传输线12。

如上所述，根据图3的驱动器电路51，由于终端电阻电路62B，可以使所有驱动电流流过差分传输线12，并且可以使驱动器电路51具有传输侧终端功能，用于抑制由差分传输线12中的反射等引起的噪声。

终端电阻电路62A类似地在控制信号VIN被设置为Hi并且控制信号VINB被设置为低的情况下起作用。

在图1的CML电路11中，由于终端电阻23连接到电源或地，所以大电流流过终端电阻23；然而，在应用本技术的驱动器电路51中，电流不流过作为终端电阻的终端电阻电路62A和62B，并且可以使所有驱动电流流入差分传输线12。

此外，由于电流驱动电路61A和61B分别包括PMOS晶体管MP1和MP2，所以可将Hi电平升高到接近电源电压的电平。

<4.驱动器电路的第二实施方式>

图5示出了应用本技术的驱动器电路的第二实施方式的配置实例。

在图5中，与图3中所示的第一实施方式的部分对应的部分用相同的附图标记表示，并且将适当地省略其描述。

图5所示的第二实施方式的驱动器电路71大致是在第一实施方式的输出Hi侧采用的配置也应用于输出低侧的电路。

对于驱动器电路71的输出Hi侧，在电源电压VDD和电流驱动电路61A和61B之间添加作为电流源的PMOS晶体管MP3。此外，在终端电阻电路62A中，除了NMOS晶体管MN1之外，还添加PMOS晶体管MP4作为开关。在终端电阻电路62B中，类似地，除了NMOS晶体管MN2之外，还添加PMOS晶体管MP5作为开关。连接NMOS晶体管MN1和PMOS晶体管MP4与NMOS晶体管MN2和PMOS晶体管MP5的连接点连接到终端电位VH，并且终端电位VH等于输出信号的Hi电平的电位。控制信号VINB被提供给PMOS晶体管MP4的栅极，并且控制信号VIN被提供给PMOS晶体管MP5的栅极。

类似于输出Hi侧，驱动器电路71的输出低侧包括作为电流源的NMOS晶体管MN5，一对电流驱动电路81A和81B，以及一对终端电阻电路82A和82B。

电流驱动电路81A包括NMOS晶体管MN6，并且电流驱动电路61B包括NMOS晶体管MN7。NMOS晶体管MN6和MN7中的每一个工作在饱和区域。通过NMOS晶体管构成包括在电流驱动电路81A和81B中的晶体管，输出信号的低电平可以降低到接近地的电平。

终端电阻电路82A包括电阻R5，以及作为开关的NMOS晶体管MN8和PMOS晶体管MP6，并且终端电阻电路82B包括电阻R6，以及作为开关的NMOS晶体管MN9和PMOS晶体管MP7。NMOS晶体管MN8和NM9以及PMOS晶体管MP6和MP7中的每一个工作在线性区域。

控制信号VIN被提供给NMOS晶体管MN7、PMOS晶体管MP6和NMOS晶体管NM9的栅极。控制信号VINB被提供给NMOS晶体管MN6、PMOS晶体管MP7和NMOS晶体管MN8的栅极。

当NMOS晶体管MN8或PMOS晶体管MP6导通时，终端电阻电路82A与电阻R5一起构成发送侧的终端电阻。类似地，当NMOS晶体管MN9或PMOS晶体管MP7导通时，终端电阻电路82B与电阻R6一起构成发送侧的终端电阻。连接NMOS晶体管MN8和PMOS晶体管MP6与NMOS晶体管MN9和PMOS晶体管MP7的连接点连接到终端电位VL，并且终端电位VL等于输出信号的低电平的电位。

与第一实施方式的驱动器电路51类似，同样在具有上述配置的驱动器电路71中，可以使所有驱动电流流过差分传输线12，并且可以使驱动器电路71具有传输侧终端功能，用于抑制由差分传输线12中的反射等引起的噪声。

<5.驱动器电路的第三实施方式>

图6示出了应用本技术的驱动器电路的第三实施方式的配置实例。

图6中的驱动器电路101是具有加重功能的电路，其通过组合具有本技术的信号电平终端电阻功能的电流驱动和电压驱动来补偿传输线损耗。

图7是示出图6的驱动器电路101的工作的时序图。

当没有信号转变时，驱动器电路101在Hi的情况下输出具有幅度VH1的信号，并且在低的情况下输出具有幅度VL1的信号。另一方面，在存在信号转变的情况下，换句话说，在信号电平从先前状态改变并且发送Hi的情况下，驱动器电路101输出具有大于幅度VH1的幅度VH2(加重Hi)的信号，并且在信号电平从先前状态改变并且发送低的情况下，驱动器电路101输出小于幅度VL1的幅度VL2(加重低)的信号。

图7示出了在驱动器电路101发送“0，0，1，1，0，0，1，0，1”作为经由传输线12A发送的传输数据的情况下提供给驱动器电路101的晶体管的控制信号和输出电平VOUT。

返回参考图6，驱动器电路101包括输出Hi侧的电流驱动电路111，输出低侧的电流驱动电路112，以及用作电流驱动时的终端电路和电压驱动电路这两者的电压驱动和终端电路113。

输出Hi侧的电流驱动电路111包括构成差分对的PMOS晶体管MPN1和MPP1，并且连接到电源电压VDD。控制信号PEN被提供给PMOS晶体管MPN1的栅极，并且控制信号PEP被提供给PMOS晶体管MPP1的栅极。

输出低侧的电流驱动电路112包括构成差分对的NMOS晶体管MNN1和MNP1，并且连接到地。控制信号NEN被提供给NMOS晶体管MNN1的栅极，并且控制信号NEP被提供给NMOS晶体管MNP1的栅极。

电压驱动和终端电路113包括PMOS晶体管MPP2、NMOS晶体管MNP2、和用作传输线12A侧的终端电阻的电阻RP1，以及PMOS晶体管MPN2、NMOS晶体管MNN2、和用作传输线12B侧的终端电阻的电阻RN1。PMOS晶体管MPP2和NMOS晶体管MNP2构成差分对，并且PMOS晶体管MPN2和NMOS晶体管MNN2构成差分对。

控制信号AB被提供给PMOS晶体管MPP2和NMOS晶体管MNP2的栅极，并且控制信号A被提供给PMOS晶体管MPN2和NMOS晶体管MNN2的栅极。

由终端电平产生电路121的电压调节器122产生的电位VH2被提供给PMOS晶体管MPP2和MPN2的源极。由终端电平产生电路121的电压调节器123产生的电位VL2被提供给NMOS晶体管MNP2和MNN2的源极。

在没有信号转变的稳定状态下，电压驱动和终端电路113作为电压驱动电路工作，产生具有幅度VH1和VL1(VL1<VH1)的输出信号，并将输出信号输出到差分传输线12。

此外，在信号转变时，电流驱动电路111和112产生具有幅度VH1和VL1的输出信号，幅度VH2大于幅度VH1、并且幅度VL2小于幅度VL1(VH1<VH2，VL2<VL1)，并将输出信号输出到差分传输线12。此时，电压驱动和终端电路113保持导通并用作终端电路。PMOS晶体管MPN2具有PMOS晶体管MPN1的终端电阻电路的开关的作用，PMOS晶体管MPP2具有PMOS晶体管MPP1的终端电阻电路的开关的作用，NMOS晶体管MNN2具有NMOS晶体管MNN1的终端电阻电路的开关的作用，并且NMOS晶体管MNP1具有NMOS晶体管MNP2的终端电阻电路的开关的作用。

<6.驱动器电路的第四实施方式>

图8示出了应用本技术的驱动器电路的第四实施方式的配置实例。

第四实施方式示出了将本技术应用于单端输出驱动器电路的实例。

图8中的驱动器电路131包括作为电流源电路的PMOS晶体管MP11，以及串联连接在一起的PMOS晶体管MP12和电阻RVH。当作为开关的PMOS晶体管MP12导通时，串联连接在一起的PMOS晶体管MP12和电阻RVH用作发送侧的终端电阻。控制信号VIP被提供给PMOS晶体管MP11和MP12的栅极，PMOS晶体管MP11的源极连接到电源电压VDD，并且PMOS晶体管MP12的源极连接到终端电位VH。串联连接在一起的PMOS晶体管MP12和电阻RVH与PMOS晶体管MP11并联连接。

此外，驱动器电路131包括作为电流吸收电路的NMOS晶体管MN11，以及串联连接在一起的NMOS晶体管MN12和电阻RVHL。当作为开关的NMOS晶体管MN12导通时，串联连接在一起的NMOS晶体管MN12和电阻RVHL用作发送侧的终端电阻。控制信号VIN被提供给NMOS晶体管MN11和MN12的栅极，NMOS晶体管MN11的源极接地，并且NMOS晶体管MN12的源极连接到终端电位VL。串联连接在一起的NMOS晶体管MN12和电阻RVHL与NMOS晶体管MN11并联连接。

如上所述配置的驱动器电路131的输出经由一条传输线12A连接到接收侧的终端电路13。图5的驱动器电路71对应于这样的电路，在该电路中提供两个驱动器电路131以对应于作为差分传输线12的两条传输线12A和12B，并且使两个驱动器电路131差分地工作。

<7.驱动器电路的第五实施方式>

图9示出了应用本技术的驱动器电路的第五实施方式的配置实例。

图9的驱动器电路141是类似于图8的单端输出驱动器电路，并且具有这样的配置，其中准备n个单端电路151，其具有与图8的驱动器电路131相同的配置，并且n个单端电路151₁至151_n并联连接在一起。

控制单元152确定要使用n个单端电路151₁至151_n中的哪一个，并控制控制信号VIP₁至VIP_n和控制信号VIN₁至VIN_n被提供给单端电路151₁至151_n。例如，n个单端电路151₁至151_n的终端电位VL₁至VL_n和终端电位VH₁至VH_n被设置为不同的电压，诸如VL₁<VL₂<VL₃<……<VL_n，并且VH₁<VH₂<VH₃<……<VH_n，并且适当地选择单端电路151₁至151_n中的一个，从而可以实现加重功能。

<8.驱动器电路的第六实施方式>

图10示出了应用本技术的驱动器电路的第六实施方式的配置实例。

第六实施方式示出将本技术应用于3线互补输出的驱动电路的实例。这里，3线互补输出指的是三条线的输出信号之和恒定(例如，零)的输出。

图10的驱动器电路171包括三个单端电路161a至161c，以及控制电路的控制单元162。

单端电路161a包括作为电流源电路的PMOS晶体管MP11，以及与图8的驱动器电路131类似地串联连接在一起的PMOS晶体管MP12和电阻RVH。控制信号VINHa被提供给PMOS晶体管MP11和MP12的栅极，并且PMOS晶体管MP11的源极连接到电源电压VDD，并且PMOS晶体管MP12的源极连接到终端电位VH。

此外，单端电路161a包括作为电流吸收电路的NMOS晶体管MN11，以及与图8的驱动器电路131类似地串联连接在一起的NMOS晶体管MN12和电阻RVHL。控制信号VINLa被提供给NMOS晶体管MN11和MN12的栅极，NMOS晶体管MN11的源极接地，并且NMOS晶体管MN12的源极连接到终端电位VL。

此外，单端电路161a包括作为开关的PMOS晶体管MP13和NMOS晶体管MN13，以及与晶体管串联连接的电阻RVHM。控制信号VINMa被提供给NMOS晶体管MN13的栅极，并且由反相器IVT反相的控制信号VINMa的反相信号被提供给PMOS晶体管MP13的栅极。与连接到PMOS晶体管MP13和NMOS晶体管MN13的电阻RVHM的一端不同的另一端连接到PMOS晶体管MP11和NMOS晶体管MN11的漏极。

根据控制单元162的控制，单端电路161a将输出电位VOUT的信号输出到传输线12A，该输出电位VOUT等于终端电位VH(第一电平)、VM(第二电平)或VL(第三电平)(VL<VM<VH)中的任何一个。

除了单端电路161a中的控制信号VINHa、VINMa和VINLa分别由控制信号VINHb、VINMb和VINLb代替之外，单端电路161b与单端电路161a类似地配置。根据控制单元162的控制，单端电路161b将输出电位VOUT的信号输出到传输线12B，输出电位VOUT等于终端电位VH、VM或VL中的任何一个。

除了单端电路161a中的控制信号VINHa、VINMa和VINLa分别由控制信号VINHc、VINMc和VINLc代替之外，单端电路161c与单端电路161a类似地配置。根据控制单元162的控制，单端电路161c将输出电位VOUT的信号输出到传输线12C，输出电位VOUT等于终端电位VH、VM或VL中的任何一个。

单端电路161a至161c构成互补电路，并且控制单元162控制控制信号VINHa至VINHc、VINMa至VINMc以及VINLa至VINLa的信号电平，使得单端电路161a的输出信号、单端电路161b的输出信号和单端电路161c的输出信号中的每一个与任何其他输出信号(不包括)的电位不同，并且输出信号的总和是恒定的(例如，零)

如上所述配置的3线互补输出的驱动器电路171可以应用于符合移动工业处理器接口(MIPI)C-PHY的传输，该(MIPI)C-PHY例如是具有移动设备的相机和显示器的接口标准。

图11是说明MIPI C-PHY的概要的图。

在MIPI C-PHY中，驱动器191和接收器192通过三条线连接。驱动器191专门向三条线输出电位为H、M或L(L<M<H)的信号。接收器192根据由三条线接收的H、M或L的电位信号产生A-B、B-C和C-A的差分信号，并识别基于产生的差分信号发送的数据。差分信号的电压取四个电平“强1”、“弱1”、“弱0”或“强0”中的一个。

通过使用能够输出具有低功耗的大幅度信号的图10的驱动器电路171来传输如上所述定义的MIPI C-PHY，符合MIPI C-PHY的传输可以应用于中长距离传输的介质。

注意，图10和图11示出了3线互补输出的实例；然而，当然，本技术也可以应用于四条或更多条线的互补输出，其中四条或更多条线的输出信号之和是恒定的(例如，零)。

<9.总体发送/接收图>

图12示出了包括上述驱动器电路51的总体发送和接收的电路图。

发送/接收***200包括发送差分信号的发送装置201、接收装置(接收器)202，其经由差分传输线12(传输线12A和12B)接收从发送装置201发送的差分信号。

发送装置201包括驱动器电路51、终端电平产生电路211和电平移位电路212。

终端电平产生电路211将终端电位VT提供给驱动器电路51的终端电阻电路62A和62B。

电平移位电路212将高于驱动器电路51中的电源电压VDD的电源电压VDDH(VDD<VDDH)提供给终端电阻电路62A和62B的NMOS晶体管MN1和MN2的栅极。当输出信号的电平变高时，作为终端电阻电路62A和62B的开关的NMOS晶体管MN1和MN2难以导通，使得电平移位电路212使用高于电源电压VDD的电源电压VDDH接通和断开NMOS晶体管MN1和MN2。

发送装置201可以由一个芯片或模块构成。可替代地，驱动器电路51和除终端电平产生电路211之外的电平移位电路212可以由一个芯片或模块构成。

图12示出其中采用驱动器电路51的发送装置201，作为应用本技术的驱动器电路的实例；然而，除了驱动器电路51之外，对于驱动器电路71、101、131、141和171，也可以类似地配置该装置。

<10.效果>

参考图13，将描述根据本技术的电流消耗减少效果。

图13是比较图1的CML电路11和图3的驱动器电路51之间的电流消耗相对于单端信号的幅度的曲线图。

从图13中可以明显看出，根据使用本技术的驱动器电路51，与CML电路11相比，电流消耗效果更高，并且随着幅度变大，效果变得更加突出。

<11.总结>

如上所述，根据应用本技术的第一至第六实施方式的驱动器电路，PMOS晶体管用作电流源侧的驱动器电路，从而可以将信号幅度提高到电源电压电平。此外，终端电阻电路的终端电位与输出电位相匹配，由此可以使所有驱动电流像开-漏一样流过传输线。此外，还可以通过终端电阻电路确保与传输线的阻抗匹配。因此，可以实现以低功耗进行长距离传输所需的大幅度信号输出。

此外，由于第一至第六实施方式的驱动器电路可以由CMOS电路实现，所以驱动器电路适合于在低电源电压下工作。

本技术的实施方式不限于上述实施方式，并且在不脱离本技术的范围的情况下可以进行各种修改。

例如，可以采用其中组合上述多个实施方式中的一些或全部的模式。

注意，本说明书中描述的效果仅是实例而不是限制，并且可以具有除本说明书中描述的效果之外的效果。

在本说明书中，***意味着多个组成部分(装置、模块(组件)等)的聚合，并且所有组成部分是否在同一个机柜中并不重要。因此，容纳在单独的机柜中并经由网络彼此连接的多个装置和在一个机柜中容纳多个模块的一个装置都是***。

注意，本技术也可如下所述进行配置。

(1)一种驱动器电路，包括：

输出预定电流的电流驱动电路；和

与电流驱动电路并联连接的终端电阻电路，其中，

终端电阻电路在电流驱动电路输出电流时将终端电阻连接到传输线，并且在电流驱动电路不输出电流时将终端电阻与传输线断开连接。

(2)根据(1)的驱动器电路，其中，

终端电阻电路的终端电位等于电流驱动电路输出电流时的传输线的输出电位。

(3)根据(1)或(2)的驱动器电路，其中，

终端电阻等于传输线的特性阻抗。

(4)根据(1)或(3)中任一项的驱动器电路，还包括，

多个电路，每个电路包括电流驱动电路和终端电阻电路，其中，

多个电路差分地工作。

(5)根据(1)或(4)中任一项的驱动器电路，其中，

终端电阻电路也用作电压驱动电路，并且

终端电阻电路在没有信号转换的稳定状态下用作电压驱动电路，并且在信号转换时用作终端电阻。

(6)根据(1)或(3)中任一项的驱动器电路，还包括，

多个并联连接在一起的电路，多个电路各自包括电流驱动电路和终端电阻电路。

(7)根据(6)的驱动器电路，其中，

多个电路分别具有终端电阻电路的不同终端电位。

(8)根据(1)或(3)中任一项的驱动器电路，还包括，

三个或更多个电路，该三个或更多个电路各自包括电流驱动电路和终端电阻电路，其中，

三个或更多个电路的输出信号之和是恒定的。

(9)根据(8)的驱动器电路，其中，

包括三个电路，并且

三个电路各自将具有第一电平、第二电平和第三电平的电位的信号作为输出信号独占地输出，其中，第一电平大于第二电平，且第二电平大于第三电平。

(10)根据(1)或(9)中任一项的驱动器电路，其中，

电流驱动电路包括晶体管，并且

终端电阻电路包括晶体管和电阻。

(11)一种用于控制驱动器电路的方法，该驱动器电路包括：输出预定电流的电流驱动电路；以及与电流驱动电路并联连接的终端电阻电路，该方法包括：

由终端电阻电路在电流驱动电路输出电流时将终端电阻连接到传输线，并且在电流驱动电路不输出电流时将终端电阻与传输线断开连接。

(12)一种发送/接收***，包括：

发送装置和接收装置，其中，

发送装置包括：

输出预定电流的电流驱动电路；和

与电流驱动电路并联连接的终端电阻电路，

参考标记列表

51 驱动器电路

61A，61B 电流驱动电路

62A，62B 终端电阻电路

71 驱动器电路

81A，81B 电流驱动电路

82A，82B 终端电阻电路

101 驱动器电路

111，112 电流驱动电路

113 电压驱动和终端电路

121 终端电平产生电路

131，141 驱动器电路

151₁至151_n，161a至161c 单端电路

162 控制单元

171 驱动器电路

200 发送/接收***

201 发送装置

202 接收装置。

Claims

1.一种驱动器电路，包括：

输出预定电流的电流驱动电路，所述电流驱动电路包括第一开关，所述第一开关能够由第一信号控制以使得所述第一开关：

将电源直接电连接至连接到传输线的一节点，或

将所述电源与所述节点断开电连接；和

与所述电流驱动电路并联连接的终端电阻电路，所述终端电阻电路包括第二开关和终端电阻，所述第二开关能够由第二信号控制以使得所述第二开关：

建立从所述节点通过所述终端电阻到一终端电位的电连接，或

将所述终端电位与所述节点断开电连接，

其中，所述终端电阻电路在所述电流驱动电路输出电流时将所述终端电阻连接到所述传输线，并且在所述电流驱动电路不输出所述电流时将所述终端电阻与所述传输线断开连接，

所述第一信号和所述第二信号是差分信号。

2.根据权利要求1所述的驱动器电路，其中，

所述终端电阻电路的终端电位等于所述电流驱动电路输出所述电流时的所述传输线的输出电位。

3.根据权利要求1所述的驱动器电路，其中，

所述终端电阻等于所述传输线的特性阻抗。

4.根据权利要求1所述的驱动器电路，还包括，

多个电路，每个电路包括所述电流驱动电路和所述终端电阻电路，其中，

所述多个电路差分地工作。

5.根据权利要求1所述的驱动器电路，其中，

所述终端电阻电路也用作电压驱动电路，并且

所述终端电阻电路在没有信号转换的稳定状态下用作所述电压驱动电路，并且在所述信号转换时用作所述终端电阻。

6.根据权利要求1所述的驱动器电路，还包括：

并联连接在一起的多个电路，所述多个电路各自包括所述电流驱动电路和所述终端电阻电路。

7.根据权利要求6所述的驱动器电路，其中，

所述多个电路分别具有所述终端电阻电路的不同终端电位。

8.根据权利要求1所述的驱动器电路，还包括：

三个或更多个电路，所述三个或更多个电路各自包括所述电流驱动电路和所述终端电阻电路，其中，

所述三个或更多个电路的输出信号之和是恒定的。

9.根据权利要求8所述的驱动器电路，其中，

包括三个电路，并且

所述三个电路各自将具有第一电平、第二电平和第三电平的电位的信号作为输出信号独占地输出，其中，所述第一电平大于所述第二电平，且所述第二电平大于所述第三电平。

10.根据权利要求1所述的驱动器电路，其中，

所述电流驱动电路包括晶体管，并且

所述终端电阻电路包括晶体管和电阻。

11.一种用于控制驱动器电路的方法，其中，所述驱动器电路包括：

输出预定电流的电流驱动电路，所述电流驱动电路包括第一开关，所述第一开关能够由第一信号控制以使得所述第一开关：将电源直接电连接至连接到传输线的一节点、或将所述电源与所述节点断开电连接；以及

与所述电流驱动电路并联连接的终端电阻电路，所述终端电阻电路包括第二开关和终端电阻，所述第二开关能够由第二信号控制以使得所述第二开关：建立从所述节点通过所述终端电阻到一终端电位的电连接、或将所述终端电位与所述节点断开电连接，所述第一信号和所述第二信号是差分信号，

所述方法包括：

由所述终端电阻电路在所述电流驱动电路输出电流时将所述终端电阻连接到所述传输线，并且在所述电流驱动电路不输出所述电流时将所述终端电阻与所述传输线断开连接。

12.一种发送/接收***，包括：

发送装置和接收装置，其中，

所述发送装置包括：

将电源直接电连接至连接到传输线的一节点，或

将所述电源与所述节点断开电连接；和

将所述终端电位与所述节点断开电连接，

所述第一信号和所述第二信号是差分信号。