JPH07183746A

JPH07183746A - エンファシス・デエンファシス回路

Info

Publication number: JPH07183746A
Application number: JP5324479A
Authority: JP
Inventors: Takenori Kato; 武徳加藤; Kinya Takama; 欣也高間
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1993-12-22
Filing date: 1993-12-22
Publication date: 1995-07-21

Abstract

(57)【要約】【目的】結合コンデンサを使用しないでエンファシス
・デエンファシス回路を構成する。【構成】スイッチ回路２のスイッチを操作することに
よって、オペアンプ１の出力をエンファシス回路３を介
し、反転入力端子に帰還できる。このモードでオペアン
プ１の非反転入力端子にデエンファシスする信号を入力
することによって、デエンファシスされた信号をオペア
ンプ１の出力に得ることができる。また、スイッチ回路
２によりエンファシスされるべき信号をエンファシス回
路３に入力することによって、エンファシス回路３の出
力にエンファシスされた信号を得ることができる。そし
て、スイッチ回路２に入出力が同電位のものを採用した
ため、結合コンデンサが不要となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチの切り換えに
よって、エンファシスまたはデエンファシスを行うエン
ファシス・デエンファシス回路に関する。

【０００２】

【従来の技術】従来より、所定の周波数帯域の信号を強
調したり、弱めたりするエンファシス・デエンファシス
回路が知られている。例えば、ＳＥＣＡＭ方式（現在採
用されているテレビジョン方式の１つ）のビデオの色信
号処理においては、記録時に信号のエンファシス処理を
行い、再生時にデエンファシス処理を行う。

【０００３】このようなエンファシスおよびデエンファ
シスを行う回路として、図６に示す回路が知られてい
る。この回路は、信号入力端にコンデンサ１１０の一端
が接続され、このコンデンサ１１０の他端がバイアス電
圧決定用の分圧抵抗１１２、１１３の中間点に接続され
ている。また、このコンデンサ１１０の他端がトランジ
スタ１１４のベースに接続され、このトランジスタ１１
４のエミッタは、コンデンサ１１５およびコイル１１６
を介しアースに接続されると共に、抵抗１１８を介しア
ースに接続されている。このコンデンサ１１５、コイル
１１６および抵抗１１８は所定の周波数で共振するた
め、エンファシス特性回路として動作する。そして、ト
ランジスタ１１４のコレクタが結合コンデンサ１２０を
介し、デエンファシス出力端に接続され、トランジスタ
１１４のエミッタが結合コンデンサ１２２を介しエンフ
ァシス出力端に接続されている。

【０００４】そこで、入力信号の交流成分（信号成分）
が、トランジスタ１１４のベースに印加され、ここに信
号に応じた電流が流れる。一方、コンデンサ１１５、コ
イル１１６および抵抗１１８からなるエンファシス特性
回路により、所定の周波数帯域において、この回路が共
振するため、その周波数帯域において、トランジスタ１
１４のエミッタ電流の変化が大きくなり、コレクタ側の
電圧変動が大きくなる。そこで、デエンファシス出力端
に所定のデエンファシス信号が得られ、エンファシス出
力端にエンファシス信号が得られる。

【０００５】そして、２つの出力端において得られるエ
ンファシス信号またはデエンファシス信号のいずれかが
選択される。ここで、結合コンデンサ１２０、１２２は
直流成分のカットのためのものである。すなわち、２つ
の出力端はトランジスタ１１４のコレクタ側およびエミ
ッタ側に接続されており、ＤＣ電圧が異なっており、そ
のままでは後段の回路に接続できない。また、入力端と
２つの出力端のＤＣ電位も異なっている。そこで、結合
コンデンサが必要となる。

【０００６】

【発明が解決しようとする課題】ここで、回路を半導体
集積回路で構成したいという要求が常にあり、エンファ
シス・デエンファシス回路も半導体集積回路に内蔵した
い。この場合、回路はコンデンサを含まないほうが良
い。そこで、結合コンデンサを含む上述の回路は半導体
集積回路の内部ブロックに適さない。さらに、使用する
周波数帯域によっては、結合コンデンサの容量が大きく
なり、半導体集積回路に使用できない場合もある。

【０００７】また、上記回路には、コンデンサ１５、コ
イル１６および抵抗１８からなるエンファシス特性回路
が設けられているが、このような回路も半導体集積回路
に向かない。すなわち、コンデンサだけでなく、コイル
も半導体集積回路に内蔵するのは難しい。そこで、エン
ファシス特性回路をコイルを使用せず、トランジスタ、
抵抗等を利用した回路で達成することになり、エンファ
シス特性の出力を得る回路も知られている。しかし、こ
のような回路は、ＤＣ的にボルテージフォロア回路構成
をとるのが一般的であり、上述のエンファシス特性回路
にそのまま置き換えて使用することができない。

【０００８】本発明は、上記問題点を解決することを課
題としてなされたものであり、結合コンデンサ、コイル
等を使用しないですむエンファシス・デエンファシス回
路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係るエンファシ
ス・デエンファシス回路は、被デエンファシス信号入力
端が非反転入力端子入力されるオペアンプと、１つの入
力側がオペアンプの出力端に接続され、他の１つの入力
側がエンファシス入力端に接続されると共に、出力側が
デエンファシス信号出力端に接続され、入出力を同電位
として、入力のいずれか一方を選択して出力するスイッ
チ回路と、入力側がスイッチ回路の出力側に接続される
と共に、出力側がオペアンプの反転入力端およびエンフ
ァシス信号出力端に接続され、入力側からの入力される
信号をエンファシス処理して出力するエンファシス回路
と、を有し、スイッチの切り換えによって、エンファシ
スまたはデエンファシスを行うことを特徴とする。

【００１０】

【作用】エンファシス処理を行う場合には、スイッチ回
路により被エンファシス信号を選択する。これにより、
被エンファシス信号は、エンファシス回路においてエン
ファシスされ、これがエンファシス信号出力端から出力
される。

【００１１】一方、デエンファシス処理を行う場合に
は、スイッチ回路によりオペアンプの出力を選択する。
そして、被デエンファシス入力端から被デエンファシス
信号を入力すると、この信号はオペアンプの非反転入力
端子に入力される。このオペアンプの出力はエンファシ
ス回路によってエンファシスされてオペアンプの反転入
力端子に帰還される。このため、エンファシスされた信
号が反転入力端子に入力され、オペアンプ１の出力はデ
エンファシスされたものになり、デエンファシス信号出
力端にデエンファシスされた信号が得られる。

【００１２】

【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、実施例の概略構成を示す図であ
り、デエンファシスするべき信号の入力端ａがオペアン
プ１の非反転入力端子に接続されている。このオペアン
プ１の出力にはスイッチ回路２が接続されている。この
スイッチ回路２は２つの入力端Ａ，Ｂと１つの出力端を
有し、２つの入力端Ａ，Ｂのいずれか一方を出力端に接
続するものである。そして、スイッチ回路２の入力端Ｂ
にオペアンプ１の出力が接続され、入力端Ａには、エン
ファシスするべき信号の入力端ｂが接続されている。従
って、このスイッチ回路２は、オペアンプ１の出力また
はエンファシスされるべき信号のいずれかを選択して出
力する。

【００１３】スイッチ回路２の出力端は、デエンファシ
スされた信号の出力端ｃと、エンファシス回路３の入力
端に接続されている。そして、このエンファシス回路３
の出力端がオペアンプ１の反転入力端子およびエンファ
シスされた信号の出力端ｄに接続されている。

【００１４】エンファシス処理を行う場合には、スイッ
チ回路２を入力端Ａ側にし、入力端ｂから被エンファシ
ス信号を選択する。そして、入力端ｂから被エンファシ
ス信号入力すると、この信号は、エンファシス回路３に
おいてエンファシスされ、図２に示すように特定周波数
帯域の信号がエンファシスされ、エンファシス出力端ｄ
から出力される。

【００１５】一方、デエンファシス処理を行う場合に
は、スイッチ回路２を入力端Ｂ側にし、オペアンプの出
力を選択する。そして、入力端ａから被デエンファシス
信号を入力すると、この信号はオペアンプ１の非反転入
力端子に入力される。このオペアンプ１の出力はエンフ
ァシス回路３によってエンファシスされてオペアンプ１
の反転入力端子に帰還される。このように、エンファシ
スされた信号が反転入力端子に入力されるため、オペア
ンプ１の出力はデエンファシスされたものになる。すな
わち、オペアンプ１への入力信号をＶinとし、出力信号
をＶout 、エンファシス回路のエンファシス特性をＴ
（ｓ）とすると、オペアンプ１の反転入力端子への入力
信号は、Ｖout ・Ｔ（ｓ）になり、イマジナリーショー
トにより、オペアンプ１の２つの入力は等しくなるた
め、Ｖin＝Ｖout ・Ｔ（ｓ）となる。

【００１６】従って、オペアンプ１の出力であるＶout
は、Ｖout ＝Ｖin／Ｔ（ｓ）となり、エンファシス回路３のエンファシス特性の反対
の特性、すなわち図３に示すような特定周波数帯域の信
号がデエンファシスされた信号が得られる。

【００１７】なお、入力信号は、いずれか一方しか入力
されて来ないため、図中破線で示したように入力端ａ，
ｂを接続し、信号入力端を１つにすることもできる。

【００１８】次に、図４にエンファシス回路３の構成例
を示す。この回路は、非反転入力端子が信号入力端に接
続された電流出力型差動増幅器（トランスコンダクタン
スアンプ）１０が設けられており、その出力にはコンデ
ンサ１２の一端が接続されている。また、この出力に
は、エミッタフォロア回路を形成するトランジスタ１４
のベースが接続されており、このトランジスタ１４のコ
レクタは電源に接続され、エミッタは定電流回路１６が
接続されている。

【００１９】トランジスタ１４のエミッタは、エミッタ
フォロア回路の出力であり、これがトランスコンダクタ
ンスアンプ１８の非反転入力端子に接続されている。こ
のトランスコンダクタンスアンプ１８の出力にはコンデ
ンサ２０の一端が接続されると共に、エミッタフォロア
回路を形成するトランジスタ２２のベースが接続されて
いる。また、このトランジスタ２２のコレクタは電源に
接続され、エミッタは定電流回路２３に接続されてい
る。そして、このトランジスタ２２のエミッタが出力端
子ｂに接続されると共に、２つのトランスコンダクタン
スアンプ１０、１８の反転入力端に帰還されている。

【００２０】ここで、トランジスタ１４、２２は、エミ
ッタフォロア回路を構成しているため、ここにおいて、
高インピーダンスの入力に対し、低インピーダンスの出
力が得られる。そして、この回路では、コンデンサ１２
が電源に接続され、コンデンサ２０が入力端に接続され
ている。このため、コンデンサ１２から高周波成分（例
えばｆ１以上）が電源に逃げ、コンデンサ２０により、
低周波成分（例えばｆ２以下）がカットされる。そこ
で、ｆ１＜ｆ２として、ｆ１〜ｆ２の周波数の信号がカ
ットすることによって、エンファシス処理が行われる。

【００２１】図５に、２つの入力の内の１つを選択して
出力するスイッチ回路２の構成例を示す。この回路にお
いて、入力（１）はトランジスタ３０のベースに接続さ
れている。このトランジスタ３０のコレクタは電源に接
続され、エミッタはトランジスタ３２のエミッタが接続
されている。このトランジスタ３２のコレクタには、Ｉ
／２の電流を流す定電流源３４が接続されると共に、ト
ランジスタ３６のベースが接続されている。このトラン
ジスタ３６のコレクタは電源に接続され、エミッタは定
電流源３８を介しアースに接続されている。そして、ト
ランジスタ３６のエミッタはトランジスタ３２のベース
に接続されると共に、出力端に接続されている。また、
トランジスタ３０、３２のエミッタは、トランジスタ４
０、Ｉの電流を流す定電流源４２を介し、アースに接続
されている。

【００２２】また、入力（２）は、トランジスタ４４の
ベースに接続され、このトランジスタ４４のコレクタは
電源に接続され、エミッタはトランジスタ４６のエミッ
タが接続されている。このトランジスタ４６のコレクタ
には、定電流源３４が接続されると共に、トランジスタ
３６のベースが接続されている。そして、トランジスタ
３６のエミッタがトランジスタ４６のベースに接続され
ている。また、トランジスタ４４、４６のエミッタは、
トランジスタ４８を介し定電流源４２に接続されてい
る。

【００２３】従って、トランジスタ４０がオン、トラン
ジスタ４８がオフであれば、入力（１）への入力信号に
応じた電流がトランジスタ３０に流れ、定電流源４２に
より電流量Ｉが規定されているため、このトランジスタ
３０と相補的な電流がトランジスタ３２に流れる。トラ
ンジスタ３２の電流は定電流源３４からの電流なので、
トランジスタ３６には、入力信号に応じた電流が流れ、
入力信号と同一の信号が出力端に得られる。また、トラ
ンジスタ３２のベースには、トランジスタ３２に流れる
電流に対応したベース電流が供給される。

【００２４】一方、トランジスタ４８がオン、トランジ
スタ４０がオフであった場合には、上述のトランジスタ
３０、３２に代わってトランジスタ４４、４８が同様の
動作をするため、入力（２）の入力信号が出力端に得ら
れる。

【００２５】このように、スイッチ用のトランジスタ４
０、４８のいずれかをオンすることによって、入力
（１）または入力（２）の信号を選択して出力すること
ができる。そして、この回路は、ボルテージフォロア
（全帰還アンプ）の構成をとるので入力（１）、入力
（２）に対し、出力が全く同電位である。そこで、図１
におけるスイッチ回路２として機能する。

【００２６】なお、このようなエンファシス・デエンフ
ァシス回路は、ベルフィルタ、アンチベルフィルタ等に
も利用される。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
入出力同電位であるため直流阻止（カット）のため大容
量コンデンサを必要とせず、またトランジスタ、抵抗等
で構成されるエンファシス回路を利用して、エンファシ
ス・デエンファシス回路を構成できる。また、コントロ
ール信号により、エンファシス・デエンファシス特性の
切替もできる。そこで、半導体集積回路の内部ブロック
として非常に適したものになる。

【図面の簡単な説明】

【図１】実施例の構成を示す図である。

【図２】エンファシス特性の説明図である。

【図３】デエンファシス特性の説明図である。

【図４】エンファシス回路３の構成例を示す回路図であ
る。

【図５】スイッチ回路２の構成例を示す回路図である。

【図６】従来例の構成を示す回路図である。

【符号の説明】

１オペアンプ２スイッチ回路３エンファシス回路

Claims

【特許請求の範囲】

【請求項１】被デエンファシス信号入力端が非反転入
力端子に入力されるオペアンプと、１つの入力側がオペアンプの出力端に接続され、他の１
つの入力側がエンファシス入力端に接続されると共に、
出力側がデエンファシス信号出力端に接続され、入出力
を同電位として、入力のいずれか一方を選択して出力す
るスイッチ回路と、入力側がスイッチ回路の出力側に接続されると共に、出
力側がオペアンプの反転入力端およびエンファシス信号
出力端に接続され、入力側からの入力される信号をエン
ファシス処理して出力するエンファシス回路と、を有し、スイッチの切り換えによって、エンファシスまたはデエ
ンファシスを行うことを特徴とするエンファシス・デエ
ンファシス回路。