JP2008537333A5 - - Google Patents

Download PDF

Info

Publication number
JP2008537333A5
JP2008537333A5 JP2008506456A JP2008506456A JP2008537333A5 JP 2008537333 A5 JP2008537333 A5 JP 2008537333A5 JP 2008506456 A JP2008506456 A JP 2008506456A JP 2008506456 A JP2008506456 A JP 2008506456A JP 2008537333 A5 JP2008537333 A5 JP 2008537333A5
Authority
JP
Japan
Prior art keywords
semiconductor package
lower substrate
contact
conductive bumps
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008506456A
Other languages
English (en)
Other versions
JP2008537333A (ja
JP4768012B2 (ja
Filing date
Publication date
Priority claimed from US11/108,223 external-priority patent/US7196427B2/en
Application filed filed Critical
Publication of JP2008537333A publication Critical patent/JP2008537333A/ja
Publication of JP2008537333A5 publication Critical patent/JP2008537333A5/ja
Application granted granted Critical
Publication of JP4768012B2 publication Critical patent/JP4768012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. 第1面及び第2面を備える第1半導体パッケージを準備することであって、前記第1面は該第1面に設けられて前記第1半導体パッケージへの電気的接続を行う複数の第1導電バンプを有し、前記第1面の反対側にある非平面状の前記第2面はモールドキャップ及び隣接する複数の半田ランを有することと、
    第2半導体パッケージを前記第1半導体パッケージの上に重ねるように配置することであって、前記第2半導体パッケージは第1面及び該第1面の反対側にある第2面を備え、前記第2面は該第2面の中央部の外側に位置して前記第1半導体パッケージの前記隣接する複数の半田ランと接触する第2の複数の導電バンプを有することと、
    介在要素を前記第1半導体パッケージと前記第2半導体パッケージとの間に直接接触するように配置することであって、前記介在要素は前記第1半導体パッケージ及び前記第2半導体パッケージの各々に接着し且つ前記介在要素に接触する前記第1半導体パッケージ及び前記第2半導体パッケージの隣接面に剛性を提供するのに十分な粘着性を有することと、
    前記介在要素を前記第1半導体パッケージ及び前記第2半導体パッケージの少なくとも一つの周囲の外側へ横方向に延出させるとともに前記介在要素を一つの角度に曲折させることと、
    前記第2の複数の導電バンプ及び前記半田ランを介して、前記第1半導体パッケージと前記第2半導体パッケージとの間の直接的な電気的接触を行うことと、
    下部基板を前記第1半導体パッケージに接続することであって、前記下部基板は複数の接点を有し、各接点を前記第1半導体パッケージの前記第1の複数の導電バンプのうちの少なくとも1つに接触させることと、
    を備える半導体パッケージの積層方法。
  2. 前記第1半導体パッケージ又は前記第2半導体パッケージのうちの一つの外側に沿って前記介在要素を延出させるとともに曲折させることと、
    前記下部基板に向かって且つ同下部基板を通過するように前記介在要素を曲折することと、
    前記介在要素に電気的又は物理的接触のうちの少なくとも一方を前記下部基板の背面側から行うことと、
    を更に備える請求項1に記載の方法。
  3. 第1面及び第2面を備える第1半導体パッケージであって、前記第1面は該第1面に設けられて前記第1半導体パッケージへの電気的接続を行う複数の第1導電バンプを有し、前記第1面の反対側にある非平面状の前記第2面はモールドキャップ及び隣接する複数の電気的接点を有することと、
    前記第1半導体パッケージに重なり合う第2半導体パッケージであって、前記第2半導体パッケージは第1面及び該第1面の反対側にある第2面を備え、その第2面は該第2面の中央部の外側に位置して前記第1半導体パッケージの前記隣接する複数の電気的接点と接触する複数の第2導電バンプを有し、前記第2半導体パッケージは複数の第2導電バンプを介して前記第1半導体パッケージと直接的な電気的接触を行うことと、
    前記第1半導体パッケージと前記第2半導体パッケージとの間に直接接触するように配置される介在要素であって、前記介在要素は前記第1半導体パッケージ及び前記第2半導体パッケージの各々に接着し且つ前記介在要素に接触する前記第1半導体パッケージ及び前記第2半導体パッケージの隣接面に剛性を提供するのに十分な粘着性を有し、前記介在要素は前記第1半導体パッケージ及び前記第2半導体パッケージに対して表面適合性を有し、前記介在要素は前記第1半導体パッケージ及び前記第2半導体パッケージの少なくとも一つの周囲の外側へ横方向に延出するとともに所定量だけ曲折することと、
    複数の接点を有する下部基板であって、前記下部基板における前記複数の接点の各々は前記第1半導体パッケージにおける前記複数の第1導電バンプのうちの少なくとも1つに接触することと、
    を備える積層半導体パッケージアッセンブリ
  4. 前記介在要素は前記第1半導体パッケージ及び前記第2半導体パッケージの周囲から外側に向けて横方向に延びる請求項に記載の積層半導体パッケージアッセンブリ
  5. 前記介在要素は、前記第1半導体パッケージ及び前記第2半導体パッケージの周囲から外側に向けて横方向に延びるとともに、電気的又は物理的接触のうちの少なくとも一方を前記下部基板の背面側から行うために前記下部基板に向かって且つ同下部基板を通過するように曲げられる請求項4に記載の積層半導体パッケージアッセンブリ。
JP2008506456A 2005-04-18 2006-02-23 集積回路の他の集積回路への積層構造 Expired - Fee Related JP4768012B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/108,223 2005-04-18
US11/108,223 US7196427B2 (en) 2005-04-18 2005-04-18 Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
PCT/US2006/006426 WO2006112949A2 (en) 2005-04-18 2006-02-23 Structure for stacking an integrated circuit on another integrated circuit

Publications (3)

Publication Number Publication Date
JP2008537333A JP2008537333A (ja) 2008-09-11
JP2008537333A5 true JP2008537333A5 (ja) 2009-04-16
JP4768012B2 JP4768012B2 (ja) 2011-09-07

Family

ID=37107719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008506456A Expired - Fee Related JP4768012B2 (ja) 2005-04-18 2006-02-23 集積回路の他の集積回路への積層構造

Country Status (5)

Country Link
US (1) US7196427B2 (ja)
EP (1) EP1875503A4 (ja)
JP (1) JP4768012B2 (ja)
KR (1) KR101237669B1 (ja)
WO (1) WO2006112949A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508016B2 (ja) * 2005-07-07 2010-07-21 パナソニック株式会社 部品実装方法
US7868441B2 (en) * 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
JP2008277457A (ja) * 2007-04-27 2008-11-13 Matsushita Electric Ind Co Ltd 積層型半導体装置および実装体
US7923808B2 (en) * 2007-11-20 2011-04-12 International Business Machines Corporation Structure of very high insertion loss of the substrate noise decoupling
CN101924041B (zh) * 2009-06-16 2015-05-13 飞思卡尔半导体公司 用于装配可堆叠半导体封装的方法
US8314486B2 (en) * 2010-02-23 2012-11-20 Stats Chippac Ltd. Integrated circuit packaging system with shield and method of manufacture thereof
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8553420B2 (en) * 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8492888B2 (en) 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
JP6091053B2 (ja) * 2011-09-14 2017-03-08 キヤノン株式会社 半導体装置、プリント回路板及び電子製品
CN102522380B (zh) * 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US9484327B2 (en) * 2013-03-15 2016-11-01 Qualcomm Incorporated Package-on-package structure with reduced height
CN104795368B (zh) * 2014-01-17 2017-10-20 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10121766B2 (en) 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2608689A1 (de) * 1976-03-03 1977-09-15 Bosch Gmbh Robert Elektrische maschine
US4355496A (en) * 1978-03-31 1982-10-26 Systemation Inc. Wrapping machine and method
US4283903A (en) * 1978-11-21 1981-08-18 Mayhall Riley H Package wrapping machine
US4522888A (en) * 1980-12-29 1985-06-11 General Electric Company Electrical conductors arranged in multiple layers
US4670347A (en) * 1986-03-12 1987-06-02 Topflight Corp. RFI/EMI shielding apparatus
US4699830A (en) * 1986-06-30 1987-10-13 Baxter Travenol Laboratories, Inc. Laminated sheet material for packaging electronic components
US4770921A (en) * 1986-09-11 1988-09-13 Insulating Materials Incorporated Self-shielding multi-layer circuit boards
US4813495A (en) * 1987-05-05 1989-03-21 Conoco Inc. Method and apparatus for deepwater drilling
US5041319A (en) * 1989-06-20 1991-08-20 Conductive Containers, Inc. Static protective laminated material
US5014849A (en) * 1990-02-05 1991-05-14 Conductive Containers, Inc. Electro-static protective container for electrical components
US5090563A (en) * 1990-02-05 1992-02-25 Conductive Containers, Inc. Electro-static protective container for electrical components
US5102712A (en) * 1990-02-13 1992-04-07 Conductive Containers, Inc. Process for conformal coating of printed circuit boards
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5443815A (en) * 1991-11-27 1995-08-22 Diatech, Inc. Technetium-99m labeled peptides for imaging
US5104282A (en) * 1991-03-11 1992-04-14 Bell & Howell Phillipsburg Co. Document feeder
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5845545A (en) * 1993-02-17 1998-12-08 Eaton Corporation Tamper resistant cover for transmission shift
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5744405A (en) * 1994-08-22 1998-04-28 Toray Industries, Inc. Product of vapor deposition and method of manufacturing same
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
KR0169812B1 (ko) * 1995-12-30 1999-01-15 김광호 개별 패키지 소자 적층 및 솔더링 장치
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
KR100186331B1 (ko) * 1996-06-17 1999-03-20 문정환 적층형 패키지
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5943558A (en) * 1996-09-23 1999-08-24 Communications Technology, Inc. Method of making an assembly package having an air tight cavity and a product made by the method
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
KR100204171B1 (ko) * 1997-02-17 1999-06-15 윤종용 자동 적층 및 솔더링 장치 및 3차원 적층형 패키지 소자 제조 방법
US5898219A (en) * 1997-04-02 1999-04-27 Intel Corporation Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
DE69931894T2 (de) * 1998-01-30 2007-05-24 PPG Industries Ohio, Inc., Cleveland Mehrfachverglasung und ihr herstellungsverfahren
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
KR100265566B1 (ko) * 1998-05-12 2000-09-15 김영환 칩 스택 패키지
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6045289A (en) * 1998-07-15 2000-04-04 Tseng; Shao-Chien Hidden screw-pressing structure for a pipe connector
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
KR100290784B1 (ko) * 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
JP3634265B2 (ja) * 1998-12-30 2005-03-30 ケーニツヒ ウント バウエル アクチエンゲゼルシヤフト 5本胴式印刷ユニットを備えた輪転印刷機
AU3623000A (en) * 1999-03-10 2000-09-28 Tessera, Inc. Microelectronic joining processes
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
KR100333385B1 (ko) * 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
KR100333388B1 (ko) * 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
US6455161B1 (en) * 1999-06-30 2002-09-24 Dow Global Technologies Inc. Essentially amorphous, non-chlorinated polymeric barrier films and method of using such films
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6526429B1 (en) * 2000-04-14 2003-02-25 Agere Systems Inc. Method for designing all pass digital filters
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6572781B2 (en) * 2000-05-16 2003-06-03 Tessera, Inc. Microelectronic packaging methods and components
US6678952B2 (en) * 2000-08-03 2004-01-20 Tessera, Inc. Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
US6562641B1 (en) * 2000-08-22 2003-05-13 Micron Technology, Inc. Apparatus and methods of semiconductor packages having circuit-bearing interconnect components
US6608763B1 (en) * 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
JP3591458B2 (ja) * 2000-12-15 2004-11-17 松下電器産業株式会社 半導体装置の実装構造および半導体装置
US6462408B1 (en) * 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6453453B1 (en) * 2001-04-11 2002-09-17 Lsi Logic Corporation Process for solving assignment problems in integrated circuit designs with unimodal object penalty functions and linearly ordered set of boxes
US6559526B2 (en) * 2001-04-26 2003-05-06 Macronix International Co., Ltd. Multiple-step inner lead of leadframe
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
AU2002324413A1 (en) * 2002-07-30 2004-02-25 Infineon Technologies Ag Heat dissipation device for integrated circuits
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
TW571374B (en) * 2002-10-24 2004-01-11 Advanced Semiconductor Eng System in package structures
US6781242B1 (en) * 2002-12-02 2004-08-24 Asat, Ltd. Thin ball grid array package
US20040245651A1 (en) * 2003-06-09 2004-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP4237116B2 (ja) * 2004-08-17 2009-03-11 パナソニック株式会社 半導体装置およびその製造方法
US7098073B1 (en) * 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit

Similar Documents

Publication Publication Date Title
JP2008537333A5 (ja)
JP2009027039A5 (ja)
JP2013197382A5 (ja)
JP2008507134A5 (ja)
JP2013101996A5 (ja)
JP2008187054A5 (ja)
JP2014049476A5 (ja)
JP2014530511A5 (ja)
JP2014022618A5 (ja)
JP2014056925A5 (ja)
JP2008147572A5 (ja)
JP2014220439A5 (ja)
JP2013069807A5 (ja)
JP2013066021A5 (ja)
JP2013219253A5 (ja)
JP2012015504A5 (ja)
JP2010073893A5 (ja)
JP2014127706A5 (ja) 半導体装置の製造方法
JP2011003715A5 (ja)
JP2014049477A5 (ja)
JP2014045051A5 (ja)
WO2011142581A3 (ko) 적층형 반도체 패키지
JP2012054264A5 (ja)
JP2014165238A5 (ja)
JP2016225414A5 (ja)