JP2012054264A5 - - Google Patents

Description

すなわち、本願発明の一態様である半導体装置の製造方法は、配線基板が有するチップ搭載領域上に、半導体チップを、流動性を有する接着材を介して搭載するダイボンディング工程を有している。ここで、前記配線基板は、コア層の上面に形成された複数の第１および第２配線と、前記コア層の前記上面に形成され、かつ前記複数の第１配線と電気的に接続された複数のボンディングリードと、前記コア層の前記上面に形成され、前記複数の第１および第２配線を覆う上面側絶縁膜とを有している。また、前記チップ搭載領域は、前記複数の第１および第２配線を有する。また、ダイボンディング工程には、前記チップ搭載領域上の接着材配置領域上に接着材を配置する工程が含まれる。また、ダイボンディング工程には、前記接着材配置領域上に配置された前記接着材を、前記接着材配置領域の周囲に広げる工程を含んでいる。そして、前記複数の第２配線のそれぞれは、前記ダイボンディング工程において前記接着材が広がる方向に沿って延在しているものである。

Claims (14)

1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）上面および前記上面とは反対側の下面を有するコア層と、前記コア層の前記上面に形成された複数の第１および第２配線と、前記コア層の前記上面に形成され、かつ前記複数の第１配線と電気的に接続された複数のボンディングリードと、前記複数の第１および第２配線を覆い、かつ前記複数のボンディングリードを露出するように、前記コア層の前記上面に形成された上面側絶縁膜と、前記コア層の前記下面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランドと、前記複数のランドを露出するように、前記コア層の前記下面に形成された下面側絶縁膜と、を備えた配線基板を準備する工程；
   （ｂ）前記コア層の前記上面上に設けられ、かつ、平面形状が長方形から成る第１チップ搭載領域における第１接着材配置領域に、流動性を有する第１接着材を配置する工程；
   （ｃ）平面形状が長方形から成り、第１表面、前記第１表面に形成された複数の第１電極パッド、前記第１表面とは反対側の第１裏面を有する第１半導体チップを、前記第１接着材を介して前記配線基板の前記第１チップ搭載領域上に搭載し、前記第１接着材配置領域の周囲に前記第１接着材を広げる工程；
   ここで、
   前記第１チップ搭載領域は、前記複数の第１および第２配線を有しており、
   前記（ｂ）工程では、前記第１チップ搭載領域において、互いに対向する２つの短辺のそれぞれの中央を結ぶ第１中央線上に配置され、かつ、前記第１中央線に沿って延びる前記第１接着材配置領域に前記第１接着材を配置し、
   前記複数の第２配線のそれぞれは、前記（ｃ）工程において前記第１接着材が広がる方向に沿って延在している。
2. 請求項１において、
   前記複数の第２配線のそれぞれは、前記複数の第１配線および前記複数のボンディングリードとは、接続されていないことを特徴とする半導体装置の製造方法。
3. 請求項２において、
   前記複数の第２配線のそれぞれは、前記第１チップ搭載領域の前記短辺に沿って延在していることを特徴とする半導体装置の製造方法。
4. 請求項３において、
   前記複数の第２配線それぞれの厚さは、前記複数の第１配線それぞれの厚さと同じであることを特徴とする半導体装置の製造方法。
5. 請求項４において、
   前記配線基板は、前記コア層の前記上面で、かつ、前記第１チップ搭載領域の下層に、前記第２配線を形成する第２配線配置領域と、前記第２配線を形成しない第２配線非配置領域と、を有し、
   前記第２配線配置領域の隣り合う前記複数の第１配線間の距離は、前記第２配線非配置領域の隣り合う前記複数の第１配線間の距離よりも広いことを特徴とする半導体装置の製造方法。
6. 請求項５において、
   前記複数の第２配線それぞれの延在方向の延長線上には別の前記第２配線は隣り合って配置されていないことを特徴とする半導体装置の製造方法。
7. 請求項１において、
   前記複数の第２配線の一部は、屈曲部を有していることを特徴とする半導体装置の製造方法。
8. 請求項１において、
   前記複数の第２配線の一部は、それぞれ前記第１チップ搭載領域の前記短辺に向かって延在していることを特徴とする半導体装置の製造方法。
9. 請求項１において、
   前記複数の第２配線は、平面視において、前記第１チップ搭載領域内に配置され、前記第１チップ搭載領域の外側までは延在していないことを特徴とする半導体装置の製造方法。
10. 請求項１において、
    前記（ｃ）工程では、
    前記第１半導体チップの前記第１裏面と前記配線基板の前記第１チップ搭載領域が対向するように前記第１半導体チップを搭載することを特徴とする半導体装置の製造方法。
11. 請求項１において、
    前記（ｂ）工程では、前記第１接着材配置領域の複数箇所に前記第１接着材を配置することを特徴とする半導体装置の製造方法。
12. 請求項１において、
    前記（ａ）工程で準備する前記配線基板は、平面形状が長方形から成り、かつ、前記コア層の前記上面側に配置される第２チップ搭載領域を有し、
    前記第２チップ搭載領域の有する四辺のうちの一つの長辺は、前記第１チップ搭載領域の有する四辺のうちの一つの長辺と対向するように並べて配置され、
    さらに、
    （ｄ）前記第２チップ搭載領域上に第２接着材を配置する工程と、
    （ｅ）平面形状が長方形から成り、第２表面、前記第２表面に形成された複数の第２電極パッド、前記第２表面とは反対側の第２裏面を有する第２半導体チップを、前記第２接着材を介して前記配線基板の前記第２チップ搭載領域上に搭載する工程と、
    を有し、
    前記（ｃ）工程は、前記（ｅ）工程の後で行うことを特徴とする半導体装置の製造方法。
13. 請求項１２において、
    前記（ａ）工程で準備する前記配線基板は、前記第２チップ搭載領域の下層に、前記複数の第１および第２配線が形成され、
    前記（ｄ）工程では、前記第２チップ搭載領域の有する四辺のうち、対向する短辺それぞれの中央を結ぶ第２中央線上に配置され、かつ、前記第２中央線に沿って延びる第２接着材配置領域に前記第２接着材を配置し、
    前記（ｅ）工程は、前記（ｄ）工程で配置した前記第２接着材を、前記第２接着材配置領域の周囲に広げる工程を含み、
    前記第２チップ搭載領域の下層に配置された前記複数の第２配線のそれぞれは、前記（ｅ）工程において、前記第１接着材が広がる方向に沿って延在している。
14. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面および前記上面とは反対側の下面を有するコア層と、前記コア層の前記上面に形成された複数の第１および第２配線と、前記コア層の前記上面に形成され、かつ前記複数の第１配線と電気的に接続された複数のボンディングリードと、前記複数の第１および第２配線を覆い、かつ前記複数のボンディングリードを露出するように、前記コア層の前記上面に形成された上面側絶縁膜と、前記コア層の前記下面に形成され、かつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のランドと、前記複数のランドを露出するように、前記コア層の前記下面に形成された下面側絶縁膜と、を備えた配線基板を準備する工程；
    （ｂ）前記コア層の前記上面側に設けられ、かつ、平面形状が四角形から成るチップ搭載領域内の接着材配置領域に、流動性を有する接着材を配置する工程；
    （ｃ）平面形状が四角形から成り、表面、前記表面に形成された複数の電極パッド、前記表面とは反対側の裏面を有する半導体チップを、前記接着材を介して前記配線基板の前記チップ搭載領域上に搭載し、前記接着材配置領域の周囲に前記接着材を広げる工程；
    ここで、
    前記チップ搭載領域は、前記複数の第１および第２配線を有しており、
    前記複数の第２配線のそれぞれは、前記チップ搭載領域の有する四辺のうち、前記接着材配置領域から最も近い辺に向かって延在していることを特徴とする半導体装置の製造方法。