JP4237116B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4237116B2
JP4237116B2 JP2004237540A JP2004237540A JP4237116B2 JP 4237116 B2 JP4237116 B2 JP 4237116B2 JP 2004237540 A JP2004237540 A JP 2004237540A JP 2004237540 A JP2004237540 A JP 2004237540A JP 4237116 B2 JP4237116 B2 JP 4237116B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
substrate
semiconductor elements
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004237540A
Other languages
English (en)
Other versions
JP2006059871A (ja
Inventor
克良 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004237540A priority Critical patent/JP4237116B2/ja
Publication of JP2006059871A publication Critical patent/JP2006059871A/ja
Application granted granted Critical
Publication of JP4237116B2 publication Critical patent/JP4237116B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、配線基板上に積層して搭載された複数の半導体素子を有する積層型マルチチップ半導体装置の放熱性能を高め、半導体素子間の電気的な相互干渉を緩和することができる半導体装置およびその製造方法に関するものである。
近年、半導体装置の単位面積あたりの半導体素子の高密度化が求め続けられているが、チップ中の回路素子の高密度化と平行して、半導体素子を１つの半導体装置内に複数積層するマルチチップ構造の半導体装置が製造されている。
以下従来例としてワイヤボンディングタイプの半導体装置であるＰＢＧＡを例に、図５によって説明する。
図５（ａ）は半導体装置の断面図、図５（ｂ）は半導体装置の上面から見た透過図である。概略でいうと、この半導体装置は半導体素子１Ａ，１Ｂ、半導体基板２、熱伝導性接着剤４Ａ，４Ｂ、ボンディングワイヤ５Ａ，５Ｂ、封止樹脂６、外部電極７を有している。
次にこの製造工程を図６によって説明する。概略でいうと、まず図６（ａ）のように半導体基板２の１主面に熱伝導性接着剤４Ａを塗布し、半導体素子１Ａの裏面を搭載する。次に図６（ｂ）のように半導体素子１Ａの表面に熱伝導性接着剤４Ｂを塗布し、半導体素子１Ｂの裏面を搭載する。引き続き図６（ｃ）のように半導体基板２の１主面に形成された接続パターン（図示せず）と半導体素子１Ａまたは１Ｂの表面に形成された接続パターン（図示せず）の間をボンディングワイヤ５Ａまたは５Ｂによって電気的に接続する。続いて図６（ｄ）のように金型８を使用し、封止樹脂６によって半導体基板２上を封止する。最後に図６（ｅ）のように外部電極７を半導体基板２の下面に形成された接続パターンに搭載する。
半導体素子１Ａ，１Ｂの素材には主にシリコンが用いられる。半導体基板２はガラスエポキシ製のものなどが用いられる。熱伝導性接着剤４Ａ，４Ｂの材料としてはエポキシ樹脂などが用いられる。ワイヤボンディング５Ａ，５Ｂとしては金線が用いられることが多い。封止樹脂６としては例えばエポキシ樹脂などが用いられ、外部電極７としては半田バンプなどの形態が取られ、半田バンプの材料としては低弾性である共晶半田が用いられることが多い。
従来技術としては、半導体素子上に放熱体を配置し、この放熱体の一部が半導体基板上に接続される構造にすることによって、半導体素子の発熱を半導体基板側に伝導させるというものがあった（例えば特許文献１参照）。
特開２０００−７７５７５公報
しかしながら、１つの半導体装置内に複数の半導体素子を有する積層型マルチチップ半導体装置においては、発熱体である半導体素子が複数になるために、従来よりも高い放熱性能が必要になる。
また異なる機能を持つ半導体素子が隣接して配置されることになる積層型マルチチップ半導体装置においては、半導体素子間の電気的な相互干渉が無視できなくなる。このため半導体素子間の電気的な相互干渉を緩和するための対策が必要になる。
したがって、この発明の目的は、前記に鑑み、複数の半導体素子を有する積層型マルチチップ半導体装置において、放熱性能を高め、半導体素子間の電気的な相互干渉を緩和することができる半導体装置およびその製造方法を提供することである。
前記の目的を達成するためにこの発明の請求項１記載の半導体装置は、外部回路と接続するための外部電極を有する基板と、前記外部電極と反対側の前記基板上に積層して搭載された複数の半導体素子とを備えた積層型マルチチップ半導体装置であって、前記複数の半導体素子の中の対向する２つの半導体素子の間に、前記半導体装置の上面のコーナ部で一部が露出する放熱体を配置した。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記放熱体と基板上に形成された接続パターンとをワイヤを用いて接続し、前記放熱体が電気的に定電位に接続される。
請求項３記載の半導体装置の製造方法は、複数の半導体素子を熱伝導性接着剤を使用して基板上に積層する積層型マルチチップ半導体装置の製造方法であって、前記複数の半導体素子を積層する際に前記複数の半導体素子の中の２つの半導体素子間に放熱体を熱伝導性接着剤を使用して接続する工程と、前記基板の上面に配置された接続パターンと前記半導体素子の上面に配置された接続パターンをワイヤで接続する工程と、前記基板の上面に配置された接続パターンと前記放熱体の一部をワイヤで接続する工程と、前記基板上面に前記半導体素子と前記ワイヤを覆って封止樹脂を配置する工程と、前記封止樹脂を硬化する工程と、前記基板に外部回路と接続するための外部電極を配置する工程とを含み、
前記基板上面に前記半導体素子と前記ワイヤを覆って封止樹脂を配置する工程は、前記封止樹脂によって形成される前記半導体装置の上面のコーナ部で前記放熱体の一部が露出するように、前記放熱体に対して封止樹脂を形成する。
この発明の請求項１記載の半導体装置によれば、複数の半導体素子の中の対向する２つの半導体素子の間に、半導体装置の上面のコーナ部で一部が露出する放熱体を配置したので、半導体素子に発熱があった際に、放熱体を伝導して外部に伝わることによって、複数の半導体素子を有する積層型マルチチップ半導体装置の放熱性能を高めることができる。
請求項２では、放熱体と基板上に形成された接続パターンとをワイヤを用いて接続し、放熱体が電気的に定電位に接続されるので、定電位に接続された放熱体によって、放熱体の両側の半導体素子間の電気的な相互干渉を緩和することができる。
この発明の請求項３記載の半導体装置の製造方法によれば、複数の半導体素子を積層する際に複数の半導体素子の中の２つの半導体素子間に放熱体を熱伝導性接着剤を使用して接続する工程と、基板の上面に配置された接続パターンと放熱体の一部をワイヤで接続する工程とを含み、基板上面に半導体素子とワイヤを覆って封止樹脂を配置する工程は、封止樹脂によって形成される半導体装置の上面のコーナ部で放熱体の一部が露出するように、放熱体に対して封止樹脂を形成するので、複数の半導体素子を有する積層型マルチチップ半導体装置の放熱性能を高め、半導体素子間の電気的な相互干渉を緩和することができる。
この発明の第１の実施の形態を図１および図２に基づいて説明する。図１（ａ）は本発明の第１の実施形態の半導体装置の断面図、（ｂ）はその半導体装置の上面から見た透過図である。
図１（ａ）に示すように、外部回路と接続するための外部電極７を有する基板２と、外部電極７と反対側の基板２上に積層して搭載された複数の半導体素子とを備えた従来の構造に加えて、対向する２つの半導体素子１Ａ，１Ｂの間に一部が半導体装置の上面に露出する放熱体３を配置している。この場合、放熱体３と熱伝導性接着剤４Ｂが半導体素子１Ａと１Ｂ間に配置される。更にこの放熱体３は封止樹脂６の外部に露出する面を持った構造となっているが、図１（ｂ）に示すように、半導体素子間の部分と外部へ露出する部分の間の連結部は、ボンディングワイヤ５Ａ，５Ｂ領域を避けるようになっており、ワイヤボンディングを妨げることのない構造になっている。具体的には、放熱体３の半導体素子間の部分は、上方の半導体素子１Ｂより面積が大きい平板状で、その４角部から対角線方向に連結部を立ち上げている。外部へ露出する部分は、連結部と一体に封止樹脂６の上面と面一となるように形成されている。
第１の実施形態によると、半導体素子１Ａ，１Ｂに発熱があった際に、放熱体３を伝導して半導体装置の外部に伝わることによって、半導体素子の放熱性能を向上させることが可能になる。
次に上記半導体装置の製造方法について説明する。図２は本発明の第１の実施形態の半導体装置の製造方法を示す工程断面図である。
まず図２（ａ）に示すように、半導体素子１Ａを半導体基板２に熱伝導性接着剤４Ａで接続する。熱伝導性接着剤４Ａは例えばエポキシ樹脂などを用いる。
図２（ｂ）に示すように、前記図２（ａ）の状態のものの上に放熱体３を熱伝導性接着剤４Ｂで接続する。この放熱体３は図２（ｄ）で示すボンディングワイヤ５Ａ，５Ｂ，５Ｃの領域を避けるようになっており、上記のようにワイヤボンディングを妨げることのない構造になっている。
図２（ｃ）に示すように、前記図２（ｂ）の状態のものの上に半導体素子１Ｂを熱伝導性接着剤４Ｃで接続する。
図２（ｄ）に示すように、前記図２（ｃ）の状態のものの半導体素子１Ａ，１Ｂの図示しない接続パターンと半導体基板２の図示しない接続パターンをボンディングワイヤ５Ａ，５Ｂで接続する。ボンディングワイヤ５Ａ，５Ｂは例えば金線を用いる。
図２（ｅ）に示すように、前記図２（ｄ）の状態のものを金型８の中に配置する。この際、放熱体３が樹脂封止後も上部が露出するように金型８は製造されている。配置後に封止樹脂６を封止して図２（ｅ）に至る。封止樹脂６は例えば熱硬化性樹脂である。
最後に図２（ｆ）に示すように、前記図２（ｅ）の状態の半導体基板２の下面の図示しない接続パターンに外部電極７を搭載する。
半導体素子１Ａ，１Ｂの素材には主にシリコンが用いられる。半導体基板２はガラスエポキシ製のものなどが用いられる。放熱体３は例えば銅や鉄系の金属が用いられる。熱伝導性接着剤４Ａ，４Ｂ，４Ｃとしては例えばエポキシ樹脂、アクリル系樹脂、フェノール系樹脂、尿素系樹脂、イミド系樹脂、アミド系樹脂などが用いられる。ボンディングワイヤ５Ａ，５Ｂとしては金線が用いられることが多い。封止樹脂６としては例えばエポキシ樹脂、アクリル系樹脂、フェノール系樹脂、尿素系樹脂、イミド系樹脂、アミド系樹脂などが用いられる。外部電極７としては半田バンプなどの形態が取られ、半田バンプの材料としては低弾性である共晶半田が用いられることが多い。
この発明の第２の実施の形態を図３および図４に基づいて説明する。図３（ａ）は本発明の第２の実施形態の半導体装置の断面図、（ｂ）はその半導体装置の上面から見た透過図である。
図３（ａ）に示すように、第１の実施形態と同様に放熱体３と熱伝導性接着剤４Ｂが半導体素子１Ａと１Ｂ間に配置される。また、この放熱体３はボンディングワイヤ５Ｃによって半導体基板２上の接続パターンに接続され、この接続パターンは半導体基板内の配線を介して定電位に接続される。更にこの放熱体３は封止樹脂６の外部に露出する面を持った構造となっているが、図３（ｂ）に示すように、半導体素子間の部分と外部へ露出する部分の間の連結部は、ボンディングワイヤ５Ａ，５Ｂ，５Ｃ領域を避けるようになっており、ワイヤボンディングを妨げることのない構造になっている。
第２の実施形態によると、半導体素子１Ａ，１Ｂに発熱があった際に、放熱体３を伝導して半導体装置の外部に伝わることによって、半導体素子の放熱性能を向上させることが可能になる。また定電位に接続された放熱体３によって、放熱体３の両側の半導体素子１Ａ，１Ｂ間の電気的な相互干渉を緩和することが可能になる。
次に上記半導体装置の製造方法について説明する。図４は本発明の第２の実施形態の半導体装置の製造方法を示す工程断面図である。
まず図４（ａ）に示すように、半導体素子１Ａを半導体基板２に熱伝導性接着剤４Ａで接続する。熱伝導性接着剤４Ａは例えばエポキシ樹脂などを用いる。
図４（ｂ）に示すように、前記図４（ａ）の状態のものの上に放熱体３を熱伝導性接着剤４Ｂで接続する。この放熱体３は図４（ｄ）で示すボンディングワイヤ５Ａ，５Ｂ，５Ｃの領域を避けるようになっており、上記のようにワイヤボンディングを妨げることのない構造になっている。
図４（ｃ）に示すように、前記図４（ｂ）の状態のものの上に半導体素子１Ｂを熱伝導性接着剤４Ｂで接続する。
図４（ｄ）に示すように、前記図４（ｃ）の状態のものの半導体素子１Ａ，１Ｂの図示しない接続パターンと半導体基板２の図示しない接続パターンをボンディングワイヤ５Ａ，５Ｂで接続し、更に放熱体３上の一部分と半導体基板２の図示しない接続パターンをボンディングワイヤ５Ｃで接続する。この際ボンディングワイヤ５Ｃが接続される半導体基板２上の接続パターンは半導体基板２内部の配線と下面の外部電極７を通して定電位に接続されるように設計されることとする。ボンディングワイヤ５Ａ，５Ｂ，５Ｃは例えば金線を用いる。
図４（ｅ）に示すように、前記図４（ｄ）の状態のものを金型８の中に配置する。この際、放熱体３が樹脂封止後も上部が露出するように金型８は製造されている。配置後に封止樹脂６を封止して図４（ｅ）に至る。封止樹脂６は例えば熱硬化性樹脂である。
最後に図４（ｆ）に示すように、前記図４（ｅ）の状態の半導体基板２の下面の図示しない接続パターンに外部電極７を搭載する。
半導体素子１Ａ，１Ｂの素材には主にシリコンが用いられる。半導体基板２はガラスエポキシ製のものなどが用いられる。放熱体３は例えば銅や鉄系の金属が用いられる。熱伝導性接着剤４Ａ，４Ｂ，４Ｃとしては例えばエポキシ樹脂、アクリル系樹脂、フェノール系樹脂、尿素系樹脂、イミド系樹脂、アミド系樹脂などが用いられる。ボンディングワイヤ５Ａ，５Ｂとしては金線が用いられることが多い。封止樹脂６としては例えばエポキシ樹脂、アクリル系樹脂、フェノール系樹脂、尿素系樹脂、イミド系樹脂、アミド系樹脂などが用いられる。外部電極７としては半田バンプなどの形態が取られ、半田バンプの材料としては低弾性である共晶半田が用いられることが多い。
本発明にかかる半導体装置およびその製造方法は、配線基板上に積層して搭載された複数の半導体素子を有する積層型マルチチップ半導体装置の放熱性能を高め、半導体素子間の電気的な相互干渉を緩和させる効果を有する。
従って、配線基板上に積層して搭載された複数の半導体素子を有する積層型マルチチップ半導体装置であるＰＢＧＡ、ＰＧＡ、ＣＳＰ等を適用するコンピュータやネットワークルータ、ＰＤＰ、デジタルＴＶ、ハイビジョンＴＶ、携帯電話、あるいは、特に非常な負荷の加わる車載用半導体装置などにおいて有用である。
（ａ）は本発明の第１の実施形態の半導体装置の断面図、（ｂ）はその半導体装置の上面から見た透過図である。 本発明の第１の実施形態の半導体装置の製造方法を示す工程断面図である。 （ａ）は本発明の第２の実施形態の半導体装置の断面図、（ｂ）はその半導体装置の上面から見た透過図である。 本発明の第２の実施形態の半導体装置の製造方法を示す工程断面図である。 （ａ）は従来例の半導体装置の断面図、（ｂ）はその半導体装置の上面から見た透過図である。 従来例の半導体装置の製造方法を示す工程断面図である。
符号の説明
１Ａ,１Ｂ 半導体素子
２ 半導体基板
３ 放熱体
４Ａ,４Ｂ,４Ｃ 熱伝導性接着剤
５Ａ,５Ｂ,５Ｃ ボンディングワイヤ
６ 封止樹脂
７ 外部電極
８ 金型

Claims (3)

  1. 外部回路と接続するための外部電極を有する基板と、前記外部電極と反対側の前記基板上に積層して搭載された複数の半導体素子とを備えた積層型マルチチップ半導体装置であって、
    前記複数の半導体素子の中の対向する２つの半導体素子の間に、前記半導体装置の上面のコーナ部で一部が露出する放熱体を配置したことを特徴とする半導体装置。
  2. 前記放熱体と前記基板上に形成された接続パターンとをワイヤを用いて接続し、前記放熱体が電気的に定電位に接続される請求項１記載の半導体装置。
  3. 複数の半導体素子を熱伝導性接着剤を使用して基板上に積層する積層型マルチチップ半導体装置の製造方法であって、前記複数の半導体素子を積層する際に前記複数の半導体素子の中の２つの半導体素子間に放熱体を熱伝導性接着剤を使用して接続する工程と、前記基板の上面に配置された接続パターンと前記半導体素子の上面に配置された接続パターンをワイヤで接続する工程と、前記基板の上面に配置された接続パターンと前記放熱体の一部をワイヤで接続する工程と、前記基板上面に前記半導体素子と前記ワイヤを覆って封止樹脂を配置する工程と、前記封止樹脂を硬化する工程と、前記基板に外部回路と接続するための外部電極を配置する工程とを含み、
    前記基板上面に前記半導体素子と前記ワイヤを覆って封止樹脂を配置する工程は、前記封止樹脂によって形成される前記半導体装置の上面のコーナ部で前記放熱体の一部が露出するように、前記放熱体に対して封止樹脂を形成する半導体装置の製造方法。
JP2004237540A 2004-08-17 2004-08-17 半導体装置およびその製造方法 Expired - Fee Related JP4237116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004237540A JP4237116B2 (ja) 2004-08-17 2004-08-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004237540A JP4237116B2 (ja) 2004-08-17 2004-08-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006059871A JP2006059871A (ja) 2006-03-02
JP4237116B2 true JP4237116B2 (ja) 2009-03-11

Family

ID=36107114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004237540A Expired - Fee Related JP4237116B2 (ja) 2004-08-17 2004-08-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4237116B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
JP6237647B2 (ja) * 2013-01-07 2017-11-29 パナソニック株式会社 放熱部材を備えた半導体装置
KR102184989B1 (ko) 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN106713151B (zh) * 2016-11-25 2019-12-31 东莞大联社电子散热材料有限公司 一种路由器新型散热模组

Also Published As

Publication number Publication date
JP2006059871A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
US8759157B2 (en) Heat dissipation methods and structures for semiconductor device
US7928590B2 (en) Integrated circuit package with a heat dissipation device
TW502406B (en) Ultra-thin package having stacked die
US6650006B2 (en) Semiconductor package with stacked chips
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP5081578B2 (ja) 樹脂封止型半導体装置
US20080153324A1 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
TWI579982B (zh) 功率模組封裝結構
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
JP2006196709A (ja) 半導体装置およびその製造方法
JP4494240B2 (ja) 樹脂封止型半導体装置
JP2019071412A (ja) チップパッケージ
US8441115B2 (en) Semiconductor device with exposed thermal conductivity part
JP2011035352A (ja) 半導体装置
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP2006120996A (ja) 回路モジュール
JP4237116B2 (ja) 半導体装置およびその製造方法
JP2007250916A (ja) 半導体装置およびその製造方法
JP2006324646A (ja) モジュール基板
TWI660471B (zh) 晶片封裝
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
TWI475651B (zh) 半導體裝置與相關方法
JP5601282B2 (ja) 半導体装置
TWI388041B (zh) 具散熱結構之半導體封裝件

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees