JP3591458B2 - 半導体装置の実装構造および半導体装置 - Google Patents
半導体装置の実装構造および半導体装置 Download PDFInfo
- Publication number
- JP3591458B2 JP3591458B2 JP2000381890A JP2000381890A JP3591458B2 JP 3591458 B2 JP3591458 B2 JP 3591458B2 JP 2000381890 A JP2000381890 A JP 2000381890A JP 2000381890 A JP2000381890 A JP 2000381890A JP 3591458 B2 JP3591458 B2 JP 3591458B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- electrode
- mounting structure
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 133
- 238000005452 bending Methods 0.000 claims description 19
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 238000006073 displacement reaction Methods 0.000 claims description 13
- 230000008602 contraction Effects 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 23
- 230000035882 stress Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、外部接続用の電極が形成された電極形成面を有する半導体素子を備えた半導体装置をワークに実装して成る半導体装置の実装構造および半導体装置に関するものである。
【0002】
【従来の技術】
半導体素子をパッケージングして製造される半導体装置を基板などのワークに実装する実装構造として、半導体装置に形成された半田バンプなどの突出電極をワークの回路電極に接合した構造が知られている。このような実装構造において、実装後の接合信頼性を確保するためには、半田バンプなどの突出電極の接合部に作用する応力を低減することが求められる。
【0003】
【発明が解決しようとする課題】
しかしながら従来の半導体装置の実装構造においては、実装後の環境温度変化によって半導体素子とワークとの熱膨張率の差に起因して発生する応力は主として接合部に集中して作用し、この熱応力が繰り返し作用するヒートサイクルによって接合部の破断を生じやすく、実装後の信頼性が確保されないという問題点があった。
【0004】
そこで本発明は、実装後の信頼性を確保することができる半導体装置の実装構造および半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1記載の半導体装置の実装構造は、外部接続用の電極が形成された電極形成面を有する半導体素子を備えた半導体装置をワークに実装した半導体装置の実装構造であって、前記半導体素子の電極をワークの回路電極に接合した実装状態において、前記ワークの収縮変位に応じて半導体素子が前記電極間で面外撓み変形を生じることにより前記電極または前記電極と前記回路電極との接合部に作用する応力を緩和する。
【0006】
請求項2記載の半導体装置の実装構造は、請求項1記載の半導体装置の実装構造であって、前記半導体素子の厚みが、200μm〜10μmの範囲である。
【0007】
請求項3記載の半導体装置の実装構造は、請求項1記載の半導体装置の実装構造であっ
て、前記半導体装置が、前記半導体素子の電極形成面の裏面に接着材により接合されたバンパ部材を備えており、前記接着材が前記半導体素子の前記面外撓み変形を阻害しない低弾性係数の樹脂接着材である。
請求項4記載の半導体装置は、外部接続用の電極が形成された電極形成面を有する半導体素子を備えた半導体装置であって、前記半導体素子の電極をワークの回路電極に接合した実装状態において、前記ワークの収縮変位に応じて半導体素子が前記電極間で面外撓み変形を生じることにより前記電極または前記電極と前記回路電極との接合部に作用する応力を緩和する。
【0008】
請求項5記載の半導体装置は、請求項4記載の半導体装置であって、前記半導体素子の厚みが、200μm〜10μmの範囲である。
請求項6記載の半導体装置は、請求項4記載の半導体装置であって、前記半導体装置が、前記半導体素子の電極形成面の裏面に接着材により接合されたバンパ部材を備えており、前記接着材が前記半導体素子の前記面外撓み変形を阻害しない低弾性係数の樹脂接着材である。
【0009】
本発明によれば、半導体素子の電極をワークの回路電極に接合した実装状態において、ワークの収縮変位に応じて半導体素子が前記電極間で面外撓み変形を生じ、半導体の電極または半導体の電極とワークの回路電極との接合部に作用する応力を緩和することができる。
【0010】
【発明の実施の形態】
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の実装構造の斜視図、図2は本発明の実施の形態1の半導体装置の実装構造の側断面図、図3は本発明の実施の形態1の半導体装置の実装構造の部分断面図である。
【0011】
図1において、ワークである基板1には半導体装置2が実装されている。半導体装置2はシリコンを薄片状に加工した半導体素子2’を備えており、半導体素子2’の下面(回路形成面)2’aは、外部接続用の電極である金属バンプ3(以下、単に「バンプ」3と略記。)が形成された電極形成面となっている。バンプ3を基板1の回路電極1aに半田接合することにより、半導体装置2は基板1に実装される。
【0012】
図2(a)において、半導体素子2’は機械研磨やエッチングなどを用いた薄化工程を経て厚みtが200μm〜10μmの範囲となっている。一般に、半導体素子2’をバンプ3を介して基板1に実装した状態では、半導体素子2’の厚み寸法が小さいほど実装後の接合信頼性が優れている。このため、本実施の形態1に示す実装構造では、上述のように半導体素子2’を薄化して厚みtを200μm〜10μmの範囲に設定するようにしている。
【0013】
薄化工程は、半導体素子2’の電極形成面の裏側の面2’b(以下、裏面2’bとする)を砥石等を用いた機械研磨によって粗加工を行い、ドライエッチングや薬液によるウェットエッチングで仕上げ加工を行う。機械研磨を行うと裏面に多数のマイクロクラックを有するダメージ層が形成される。このダメージ層は、半導体素子2’の抗折強度を低下させる要因となるものであるが、仕上げ加工によりこのダメージ層を除去して半導体素子2’の抗折強度を高めることができる。しかも薄く加工された半導体素子2’からダメージ層を除去することで半導体素子2’の面外の撓み変形可能となる。
【0014】
図2(b)は、半導体装置2を基板1に実装した実装構造において、実装後のヒートサイクルなどによる外力によって基板1に収縮変形が生じた状態を示している。半導体素子2’は上述のように薄くて撓みやすいため、基板1の収縮変形による外力がバンプ3を介して半導体素子2’に伝達されることによって各バンプ3間で半導体素子2’に発生する圧縮荷重は、半導体素子2’の面外の撓み変形を生じさせる。
【0015】
すなわち図3に示すように、薄い半導体素子2’はバンプ3の位置で上下方向の変位が拘束された状態で圧縮荷重Fを受ける結果、バンプ3間で上下方向の撓み変形による変位d1を生じる。そして基板1の収縮変形による水平方向の変位はこの撓み変形によってそのほとんどが吸収されることから、バンプ3が半導体素子2’の圧縮反力によって拘束されることによってバンプ3やバンプ3と基板1の回路電極1aとの接合部に作用する応力は、大幅に緩和される。
【0016】
換言すれば、基板1に収縮変形が生じた場合には、半導体素子2’に形成されたバンプ3は基板1の収縮とともに半導体素子2’の面方向(水平方向)に変位することが許容されており、これによりバンプ3と基板1との接合部に基板1の収縮によって作用する応力は大幅に緩和される。発明者らの実験によれば、半導体素子2’の厚みtが200μmを下回るようになると、上述したような実装状態における、基板1の収縮変形に対する半導体素子2’の追従性が明瞭に認められるようになる。
【0017】
このように、半導体素子2’を極薄として、圧縮荷重Fによる面外の撓み変形を生じやすくすることにより、基板1の収縮による変位を撓み変形によって吸収させることができる。これにより、実装後にアンダーフィル樹脂を充填するなどの補強処理を必要とすることなく半田接合部の応力が緩和され、簡易な形態のパッケージ構造で実装後の信頼性を確保することができる。
【0018】
(実施の形態2)
図4は本発明の実施の形態2の半導体装置の実装構造の斜視図、図5は本発明の実施の形態2の半導体装置の実装構造の側断面図、図6は本発明の実施の形態2の半導体装置の実装構造の部分断面図である。
【0019】
図4において、基板11には半導体装置12が実装されている。半導体装置12は実施の形態1に示す半導体素子2’と同様の半導体素子12’を備えており、半導体素子12’の下面は、外部接続用の電極であるバンプ13が形成された電極形成面12’aとなっている。バンプ13を基板11の回路電極11aに半田接合することにより、半導体装置12は基板11に実装される。
【0020】
図5(a)に示すように半導体装置12は、半導体素子12’の電極形成面12’aの裏面12’bに、接着材15により接合された補強部材としてのバンパ部材14を備えた構成となっており、バンパ部材14のサイズB2は半導体素子12’のサイズB1よりも大きく、その外周端は、半導体素子12’の外周端よりも外側に突出している。これにより、半導体装置12のハンドリング時において、バンパ部材14によって半導体素子12’の側面を有効に保護することができる。バンパ部材14は半導体素子12’と接着材15によって接合された構造となっている。ここで、接着材15は低弾性係数の樹脂接着材であり、エラストマーなど接合状態における弾性係数が小さく、小さな外力で容易に伸縮する材質が用いられる。
【0021】
図5(b)は、この半導体装置12を基板11に実装して成る実装構造において、実装後のヒートサイクルなどによる外力によって基板11に収縮変形が生じた状態を示している。実施の形態1に示す例と同様に、半導体素子12’は薄くて撓みやすいため、基板11の収縮変形による外力がバンプ13を介して半導体素子12’に伝達されることによって各バンプ13間で半導体素子12’に発生する圧縮荷重は、半導体素子12’の面外の撓み変形を生じさせる。
【0022】
すなわち図6に示すように、薄い半導体素子12’はバンプ13の位置で上下方向の変位が拘束された状態で圧縮荷重Fを受ける結果、バンプ13間で上下方向の撓み変形による変位d2を生じる。このとき、半導体素子12’は接着材15によって拘束されているものの、接着材15は小さな外力で容易に伸縮することから、半導体素子12’の撓み変形が大きく阻害されることはなく、実施の形態1に示す例とほぼ同様の応力緩和効果を得ることができる。これにより、本実施の形態2に示す半導体装置の実装構造においても、実施の形態1に示す例と同様の効果を得ることができる。
【0023】
なお本発明は、従来必要としていたアンダーフィル樹脂を使用しなくても実装後の信頼性を損なうことがないという効果を有するが、本発明とアンダーフィル樹脂とを組み合わせて実施すれば、より信頼性を高めることができる。
【0024】
【発明の効果】
本発明によれば、半導体素子の電極をワークの回路電極に接合した実装状態において、ワークの収縮変位に応じて半導体素子が電極間で面外撓み変形を生じるようにしたので、ワークの収縮による変位を半導体素子の撓み変形によって吸収させ、半導体の電極とワークの接合部に作用する応力を緩和することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置の実装構造の斜視図
【図2】本発明の実施の形態1の半導体装置の実装構造の側断面図
【図3】本発明の実施の形態1の半導体装置の実装構造の部分断面図
【図4】本発明の実施の形態2の半導体装置の実装構造の斜視図
【図5】本発明の実施の形態2の半導体装置の実装構造の側断面図
【図6】本発明の実施の形態2の半導体装置の実装構造の部分断面図
【符号の説明】
1、11 基板
2、12 半導体装置
2’、12’ 半導体素子
3、13 バンプ
14 バンパ部材
15 接着材
Claims (6)
- 外部接続用の電極が形成された電極形成面を有する半導体素子を備えた半導体装置をワークに実装した半導体装置の実装構造であって、前記半導体素子の電極をワークの回路電極に接合した実装状態において、前記ワークの収縮変位に応じて半導体素子が前記電極間で面外撓み変形を生じることにより前記電極または前記電極と前記回路電極との接合部に作用する応力を緩和することを特徴とする半導体装置の実装構造。
- 前記半導体素子の厚みが、200μm〜10μmの範囲であることを特徴とする請求項1記載の半導体装置の実装構造。
- 前記半導体装置が、前記半導体素子の電極形成面の裏面に接着材により接合されたバンパ部材を備えており、前記接着材が前記半導体素子の前記面外撓み変形を阻害しない低弾性係数の樹脂接着材であることを特徴とする請求項1記載の半導体装置の実装構造。
- 外部接続用の電極が形成された電極形成面を有する半導体素子を備えた半導体装置であって、前記半導体素子の電極をワークの回路電極に接合した実装状態において、前記ワークの収縮変位に応じて半導体素子が前記電極間で面外撓み変形を生じることにより前記電極または前記電極と前記回路電極との接合部に作用する応力を緩和することを特徴とする半導体装置。
- 前記半導体素子の厚みが、200μm〜10μmの範囲であることを特徴とする請求項4記載の半導体装置。
- 前記半導体装置が、前記半導体素子の電極形成面の裏面に接着材により接合されたバンパ部材を備えており、前記接着材が前記半導体素子の前記面外撓み変形を阻害しない低弾性係数の樹脂接着材であることを特徴とする請求項4記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000381890A JP3591458B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置の実装構造および半導体装置 |
US10/012,540 US6617675B2 (en) | 2000-12-15 | 2001-12-12 | Semiconductor device and semiconductor device assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000381890A JP3591458B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置の実装構造および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002184808A JP2002184808A (ja) | 2002-06-28 |
JP3591458B2 true JP3591458B2 (ja) | 2004-11-17 |
Family
ID=18849811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000381890A Expired - Fee Related JP3591458B2 (ja) | 2000-12-15 | 2000-12-15 | 半導体装置の実装構造および半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6617675B2 (ja) |
JP (1) | JP3591458B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3929250B2 (ja) * | 2001-03-08 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体装置 |
AU2003269495A1 (en) * | 2002-10-25 | 2004-05-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and resin binder for assembling semiconductor device |
US7196427B2 (en) * | 2005-04-18 | 2007-03-27 | Freescale Semiconductor, Inc. | Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4021766A (en) * | 1975-07-28 | 1977-05-03 | Aine Harry E | Solid state pressure transducer of the leaf spring type and batch method of making same |
US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
US5528452A (en) * | 1994-11-22 | 1996-06-18 | Case Western Reserve University | Capacitive absolute pressure sensor |
JPH08288424A (ja) * | 1995-04-18 | 1996-11-01 | Nec Corp | 半導体装置 |
US5903059A (en) * | 1995-11-21 | 1999-05-11 | International Business Machines Corporation | Microconnectors |
JPH09199631A (ja) * | 1996-01-23 | 1997-07-31 | Seiko Epson Corp | 半導体装置の構造と製造方法 |
US5880530A (en) * | 1996-03-29 | 1999-03-09 | Intel Corporation | Multiregion solder interconnection structure |
US5808874A (en) * | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
US5925930A (en) * | 1996-05-21 | 1999-07-20 | Micron Technology, Inc. | IC contacts with palladium layer and flexible conductive epoxy bumps |
US5897336A (en) * | 1996-08-05 | 1999-04-27 | International Business Machines Corporation | Direct chip attach for low alpha emission interconnect system |
KR100643105B1 (ko) * | 1998-05-06 | 2006-11-13 | 텍사스 인스트루먼츠 인코포레이티드 | 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치 |
US6410364B1 (en) * | 1998-09-30 | 2002-06-25 | Seiko Epson Corporation | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment |
US6277669B1 (en) * | 1999-09-15 | 2001-08-21 | Industrial Technology Research Institute | Wafer level packaging method and packages formed |
-
2000
- 2000-12-15 JP JP2000381890A patent/JP3591458B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-12 US US10/012,540 patent/US6617675B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020084470A1 (en) | 2002-07-04 |
JP2002184808A (ja) | 2002-06-28 |
US6617675B2 (en) | 2003-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6797544B2 (en) | Semiconductor device, method of manufacturing the device and method of mounting the device | |
JP5652775B2 (ja) | 加速度センサー素子およびこれを有する加速度センサー | |
JP2003270264A (ja) | 半導体式力学量センサ | |
WO2006039176A1 (en) | Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same | |
JP3591458B2 (ja) | 半導体装置の実装構造および半導体装置 | |
JPH04363032A (ja) | 半導体装置 | |
US20030085474A1 (en) | Method of attaching semiconductor devices on a switching device and such an attached device | |
US6583511B2 (en) | Semiconductor device and a method of producing the same | |
JP3610903B2 (ja) | 半導体装置の実装構造 | |
JP3572254B2 (ja) | 回路基板 | |
JP2004343142A (ja) | 半導体装置の実装構造 | |
JPH10284500A (ja) | 表面実装素子の電極構造 | |
JP3896887B2 (ja) | 電子部品実装構造 | |
JP2006310888A (ja) | 電子部品および電子部品実装構造 | |
JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH1012757A (ja) | マイクロパッケージ | |
JP4816065B2 (ja) | センサモジュールの製造方法 | |
KR20100020771A (ko) | 반도체 패키지의 제조 방법 | |
JP2008003011A (ja) | 圧電デバイスおよびその製造方法 | |
JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3858719B2 (ja) | 半導体装置用の補強材 | |
JPH0574776A (ja) | 半導体装置の実装構造 | |
JP3918751B2 (ja) | 半導体チップのワイヤボンディング方法及びワイヤボンディング用治具 | |
JP4729438B2 (ja) | 半導体装置、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3591458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |