JP2008537333A - 集積回路の他の集積回路への積層構造 - Google Patents

集積回路の他の集積回路への積層構造 Download PDF

Info

Publication number
JP2008537333A
JP2008537333A JP2008506456A JP2008506456A JP2008537333A JP 2008537333 A JP2008537333 A JP 2008537333A JP 2008506456 A JP2008506456 A JP 2008506456A JP 2008506456 A JP2008506456 A JP 2008506456A JP 2008537333 A JP2008537333 A JP 2008537333A
Authority
JP
Japan
Prior art keywords
semiconductor package
stacked
contacts
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008506456A
Other languages
English (en)
Other versions
JP2008537333A5 (ja
JP4768012B2 (ja
Inventor
エイ． マングラム、マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008537333A publication Critical patent/JP2008537333A/ja
Publication of JP2008537333A5 publication Critical patent/JP2008537333A5/ja
Application granted granted Critical
Publication of JP4768012B2 publication Critical patent/JP4768012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

２つ以上の半導体パッケージ（１４，１２）が、それらの間であって重ね合わされるパッケージの底面の導電バンプ（２８）によって包囲される領域内に配置される介在要素（１６，４３）とともに積層される。導電バンプが設けられる底面の辺の数に応じて、異なった形状の介在要素（１６，４３）が用いられる。一形態（図７）において、介在要素は積層体から横方向に延びるとともに、下部基板（３０）に対して接触するか又は下部部材（３０）を貫通するように下方に曲折される。基板の背面側において介在要素への接合が行われても良い。他の形態（図１３）において、介在要素は熱特性を強化するために上方に曲折される。介在要素（１６，４３）は粘着性を有し、パッケージを破壊せずに除去することを妨げ、パッケージ内に格納される情報の安全性を強化する。パッケージ間の選択的な電気的防護も提供される。

Description

本発明は半導体に係り、より具体的には複数の集積回路を互いに積層することによる半導体実装に関する。
様々な半導体パッケージ構造が提案され、半導体ダイを収容するために用いられている。これらの構造の多くは雑音遮断及び熱散逸を提供する構成要素を有している。更に小型のデバイスの必要性及び要求に伴い、いくつかの集積回路が互いの上に直接積層されるようになった。集積回路パッケージを積層することには様々な課題が付随する。このような課題には、効果的に散逸されない熱の増大、パッケージ及びパッケージリードの配列、並びにパッケージの設置面積内における及びパッケージの外部リードに沿った固有の相互電気干渉が含まれる。
例えば、半導体パッケージが積層される時、熱の影響が線形的に結合する。その結果、パッケージ同士の間に熱対流を得るのに十分な空気ギャップを設けつつパッケージを積層することが提案されている。しかしながら、空気ギャップを使用することは、数ワットの電力を消費する多くの最新の半導体に限られた熱的な強化をもたらすだけである。半導体パッケージと直接的に接触する熱的に強化された材料の利用は、半導体パッケージの電力消費を改善する。
ノイズを相殺する過去の取り組みは、半導体アッセンブリの周囲全体を取り囲むように完成した半導体アッセンブリ全体を遮蔽することに向けられていた。絶縁ワイヤをワイヤボンドパッケージに使用することもできる。
加えて、フラッシュメモリが積層されたパッケージに含まれる場合、フラッシュメモリに格納されるデータの安全性が問題となる。積層されたアッセンブリからフラッシュメモリパッケージを除去することによって、フラッシュメモリの重要なデータ及び制御ピンが物理的にアクセス可能な場合、フラッシュメモリの内容は抽出によって容易に得られる。その上、様々な公知の積層半導体パッケージ技術にしばしば直面する更なる問題は、半導体パッケージを互いに接合する高温リフロー中におけるパッケージ基板の反りの影響である。例えば、所定の状況において、下部パッケージの基板表面は凹状になるとともに、上部パッケージの基板表面は凸状になる場合がある。この反りは効果的且つ信頼性のある半田接合構造を防げ、電気的接続及び作用の異常をもたらす。したがって、２つ以上の半導体パッケージを積層することには様々な問題が存在する。
概して、ここでは半導体ダイと対向するように、増大された熱及びノイズ特性、配列特性、及び安全性を有する半導体パッケージを積層する改善された方法及び装置が提供される。半導体パッケージの積層は様々な形態で実施することができ、以下そのうちのいくつかの形態が詳述される
図１には、第１半導体パッケージ１２及び重ね合わされる第２半導体パッケージ１４を有する積層半導体パッケージ１０が示される。第１半導体パッケージ１２と第２半導体パッケージ１４との間には薄膜材１６の形態の介在要素が配置される。薄膜材１６の両側（すなわち上面及び下面）には粘着性があり、一形態において粘着剤は熱によって活性化する。膜として、薄膜１６は前もって比較的的確な寸法を有する所望の的確な形状に形成することができる。他の種類の粘着剤を使用することもできる。薄膜材１６は柔軟性及び適合性（すなわち表面一致性）があり、半導体パッケージによって定義されるどのような厚み、すなわち寸法をも有し得る。第１半導体パッケージ１２は、第１半導体パッケージ１２内の半導体ダイ（図示略）への電気的接続を行う複数の導電ボールを有している。例えば、導電ボール１８はこのような複数の導電ボールのうちの一つである。ここで定義され用いられるように、導電ボールはどのような導電材からも作られる。導電ボールは下部基板、すなわち複数の導電接点を有するマザーボード３０上に配置される。また、第１半導体パッケージ１２は基板２０を有している。基板２０は、半導体パッケージ基板に共通して用いられる導電フィルム（すなわち、基板）、ＦＲ４、ビスマレイミド／トリアジン（ＢＴ）積層板又は他の有機材料のような様々な材料から形成可能である。基板２０にはモールドキャップ２２が重ね合わされ、その大きさは半導体パッケージ本体の大きさ及び半田ラン２４等の近接する半田ランによって決定される。ここで用いられる単語「半田ラン」はいずれの形状の電気接点をも含む。更に、単語「半田」は従来の半田組成に加えて導電ペースト、ポリマーバンプ等の様々な導電材料を含む。モールドキャップ２２は一般的に樹脂成形材である。成形が完了すると、基板２０及びモールドキャップ２２は互いに一体化される。第２半導体パッケージ１４もまた導電ボール２８のような複数の導電ボールを有している。導電ボールはパッケージ基板２７と当接している。半導体パッケージ基板２７にはモールドキャップ２６が重ね合わされる。成形が完了すると、モールドキャップ２６は、パッケージ基板２７と一体化される。モールドキャップ２６は様々な従来のモールド複合材のうちのいずれかからも形成される。２つの半導体パッケージのみが図示されているが、この構造においていくつの半導体パッケージが積層されても良い。したがって最後、すなわち頂部側半導体パッケージは下側のパッケージ基板における一端から他端へ完全に延びるモールドキャップを有することができる。また、モールドキャップ以外の構造が用いられても良い。例えば、例示されたモールドキャップに代えて、グロブトップ、所定のセラミック中空構造、所定の金属中空構造、ガラス等を用いても良い。また、最後、すなわち頂部側半導体パッケージは下側のパッケージ基板の一端から他端まで延びない構造によって実施されても良い。
図２は図１の２つの半導体パッケージの完成したアッセンブリを示している。説明の便宜上、参照符号はこれら図１及び２において同一とする。組み付け方法において、第１半導体パッケージ１２はマザーボード３０上の所望の所定位置に配置される。第１半導体パッケージ１２の導電ボールはマザーボード３０の所定の露出接点と直接的に接触するように配置される。マザーボード３０は増設構成要素（図示略）に接触する各面から延びる電気配線（図示略）を有する。薄膜材１６はその後、第１半導体パッケージ１２のモールドキャップ２２の上面上に配置される。一般的に、薄膜材１６は十分に粘着性があるので、第２半導体パッケージ１４が第１半導体パッケージ１２の上面に配置された場合に所定位置に留まる。この配設は一般的に自動化されており、ロボット設備によって行われる。一形態において、所定半田リフロー工程に特化される全ての構成要素は、マザーボード上に配置又は密集される。その後、半導体積層パッケージアッセンブリ全体はリフローオーブン（図示略）におけるリフロー工程を通過する。熱が供給されるリフロー工程中において、２つのパッケージはそれら同士が組み合わされるとともに、マザーボード３０へ他の構成要素が取り付けられ、且つ薄膜材１６は２つの半導体積層パッケージを互いに固着させる。例示した形態において、薄膜材１６はリフロー工程の熱の影響によって引き起こされる反りを小さくするとともに、第１半導体パッケージ１２を第２半導体パッケージ１４に固着し、それらが容易に離間することを妨げる。薄膜材１６は両半導体パッケージの露出面に適合し且つ一致する。いくつかの構成において、頂部側すなわち第２半導体パッケージ１４の底面はベアシリコンである。最下部側すなわち第１半導体パッケージ１２のモールドキャップ２２の表面は、成形用プラスチックを含む様々な材料のうちのいずれかであれば良い。したがって、薄膜材１６はその特性によって効果的に２つの半導体パッケージに接着し、最終積層パッケージアッセンブリの剛性を増加させる。このような剛性の増加は、接触接合の信頼性を考察すること及び落下試験能力の改善に重要である。
一形態において、第２半導体パッケージ１４は不正な検索から保護されるべき保護データを格納するデータ格納又はメモリ集積回路として実施される。例えば、一般的にフラッシュメモリが情報を格納するために使用される。使用者が第２半導体パッケージ１４から第１半導体パッケージ１２を分離させようとすると、第２半導体パッケージ１４は薄膜材１６の粘着性により損傷し、メモリ集積回路へはアクセスできず、データをアクセス及び抽出から保護する。したがって、薄膜材１６は積層パッケージアッセンブリに剛性を提供することに加えて、データへのアクセスを困難にすることにより機密データの安全性を提供する。
加えて、薄膜材１６にＲＦＩ及びＥＭＩ材を用いた場合、第１半導体パッケージ１２と第２半導体パッケージ１４との間に電気的シールドが提供される。したがって、近接するパッケージからの干渉信号に対して、近接するノイズ源から薄膜材１６によって隔離された電気回路網の部位が保護される。２つの積層半導体パッケージ間における薄膜材の挿入及び一体化は、最下部側又は下側パッケージ位置に配置される高速ロジック集積回路のノイズ低減を可能にする。ノイズ低減性はパッケージアッセンブリの能力全体を向上し、このパッケージを携帯無線製品に見られるような様々なノイズに敏感なアプリケーションに使用可能とする。
図３には本発明の他の形態に係る積層半導体パッケージアッセンブリ４０が示される。導電接点を有するマザーボード３０は第１半導体パッケージ４２の下側に存在し、該第１半導体パッケージ４２は第２半導体パッケージ４４の下側に存在する。第１半導体パッケージ４２は第１半導体パッケージ４２内の半導体ダイ（図示略）への電気的接点を成す複数の導電ボールを有する。例えば、導電ボール４８はこのような複数の導電ボールのうちの一つである。上述のように、導電ボールはいかなる導電材からも形成される。導電ボールはマザーボード３０の接点上に配置される。第１半導体パッケージ４２は基板５０を有している。基板５０は、導電膜（例えば基板）ＦＲ４、ビスマレイミド／トリアジン（ＢＴ）積層板又は有機材料のような半導体パッケージ基板に一般的に使用される様々な材料から作られることができる。基板５０にはモールドキャップ５２が重ね合わされ、その大きさは半導体パッケージ体の大きさ及び近接する半田ラン４９，５１，５３及び５４等の半田ランによって決定される。モールドキャップ５２は一般的に樹脂成形材である。成形が完了すると、基板５０及びモールドキャップ５２は互いに一体化される。第２半導体パッケージ４４もまた導電ボール５８のような複数の導電ボールを有している。導電ボールはパッケージ基板５７と当接している。半導体パッケージ基板５７にはモールドキャップ５６が重ね合わされる。成形が完了すると、モールドキャップ５６は、パッケージ基板５７と一体化される。２つの半導体パッケージのみが図示されているが、この構造においていくつの半導体パッケージが積層されても良い。また、最後、すなわち頂部側半導体パッケージは、下側のパッケージ基板の一端から他端へ完全に延びるモールドキャップ、又は下側のパッケージの上面に対して類似又は変形した形状を有しても良い。
第１半導体パッケージ４２と第２半導体パッケージ４４との間には、薄膜材４５及び４７のような挿入部材、及び部材４３がノイズ低減及び／又は熱強化を目的として設けられる。図３の部材４３は、図示された側部とほぼ垂直な１つ以上の辺上に延長部を有している。延長部は長さＬを有するように例示されている。長さＬは仕様に応じて変更されることができる。図３の実施形態に示されるように、Ｌはアッセンブリが形成される時に少なくとも部材４３の側部からマザーボード３０の上面にまで延びるのに十分な長さとなるように示されている。他の形態において、長さは積層パッケージアッセンブリから横方向に延びるとともに１つ以上の目的のための接点を規定するのに十分な長さで実施されても良く、又はマザーボード３０のビアを通って様々に延びるのに十分な長さで実施されても良い。図３から理解できるように、部材４３は、下方へ曲げられる場合又は他の構造と接触するように構成される場合のいずれかにおいて、マザーボード３０と接触するように積層半導体パッケージアッセンブリ４０から外側へ向けて延びている。
反り又は安全性が懸案事項でない場合、薄膜材４５及び４７は付加物であると考えることができる。使用される場合の薄膜材の利点は、薄膜材１６に関して前述した利点と類似である。例示された形態において、薄膜材４５は第１半導体パッケージ４２のモールドキャップ５２に対して配置され、薄膜材４７は第２半導体パッケージ４４の底面に対して配置される。薄膜材４５及び４７は異なる材料組成及び異なる寸法でも良い。
部材４３は、積層パッケージアッセンブリの熱特性を強化する目的、及び／又はＲＦＩ及びＥＭＩ保護及び／又は防護を提供する目的のために、使用に応じて２つの半導体パッケージ４２及び４４の間、並びに薄膜材４５及び４７の間に配置される。薄膜材４５及び４７が使用される場合、この積層半導体パッケージアッセンブリ４０の安全性は著しく改善される。部材４３は、熱伝導性及びノイズ防護特性の一方又は両方を有する、容易に利用可能な範囲の材料から選択される。この積み上げアッセンブリへの部材４３の導入は、従来手段による２つのパッケージ分離を阻止しつつ、底部側パッケージへのアクセスを妨げることによって安全性を改善する。薄膜材４５及び４７が適切に配置された場合、このパッケージ積層の安全性は著しく強化される。底部側パッケージと部材４３、及び頂部側パッケージと部材４３という異種部材間の薄膜による接合は、分離を不可能にする。
特に、部材４３が表面相互接続又は貫通固定方法のいずれかによってマザーボード３０に取り付けられる場合、部材セット間の機械的及び熱的な非類似性は構造を一つに統合する。二つのパッケージを分離しようとする場合、薄膜材４５はモールドキャップ５２及び部材４３への粘着接合材を形成する。薄膜材４７は部材４３とパッケージ基板５７との間に粘着接合材を形成する。２つのパッケージを分離しようとする場合、熱及び機械応力が積層パッケージアッセンブリ構造の分離を妨げる。記載されたような場合において、分離によって積層パッケージアッセンブリは破壊される。したがって、特に集積回路が保護データを含むメモリである場合、集積回路パッケージのうちの一つからのデータの除去は著しい機能障害となる。
図４は図３の４−４線に沿った平面図であって、部材４３の物理的な構成を示している。この構成は上述のように部材４３を使用することを可能とする。２辺上に長さＬの延長部６０が示され、該延長部６０は部材４３をマザーボード３０に装着するのに用いられる。図５に示すように底面の２辺のみに導電ボール５８のような導電ボールが密集したパッケージ基板５７を有する第２半導体パッケージ４４を考慮して、２つの延長部のみが例示される。
図６は図４の部材４３が半導体パッケージ４４のパッケージ基板５７の底面に重ね合わされた状態を示している。例示された形態において、延長部は導電ボールが密集していないパッケージ基板５７の底面の２辺から延びるように配置される。延長部６０の長さＬは変更可能である。延長部６０は、半導体パッケージ４４から横方向に延びるだけでも良いし、マザーボード３０から遠ざかるように上方に向かって、或いはマザーボード３０上にまで又はマザーボード３０を貫通するように下方に向かって構成されても良い。
図７は、図３の２つの半導体パッケージを含む完成した積層半導体パッケージアッセンブリ４０を、第１半導体パッケージ４２と第２半導体パッケージとの間に挿入される部材４３及び薄膜材４５及び４７と共に示す側面図である。部材４３は介在要素として機能し、下側に存在する基板、すなわちマザーボード３０に物理的に接触するように、モールドキャップ５２の上方から、半導体パッケージ４２から横方向に離れて延びる。延長部の様々な選択肢が存在する。例えば、一形態において、延長部６１はマザーボード３０の上面に接触する。延長部６１への電気的な接触は様々な方法によって行われる。例えば、延長部６１はマザーボード３０の上面に配置され且つ完成した積層半導体パッケージアッセンブリ４０に近接又は一体化された構成要素（図示略）と接触してもよい。他の形態において、部分６４によって示される延長部６１の延出部は、マザーボード３０の背面側へ突出又は貫通する。その結果、延長部６１への電気的な接触はマザーボード３０の背面側から行われることができる。
図８は、図３の４−４線に沿った平面図であって、部材４３の更に他の物理的な構成を示している。この構成は、半導体パッケージ４４のパッケージ基板５７の底面の４辺全てに導電ボールが密集する状況において部材４３が使用されることを可能とする。所定長さの４つの延長部６０が図示される。互いの長さは同一でも良いし、いくつか又は全てが異なっていても良い。図９に示されるように底面の４辺に導電ボール５８のような導電ボールが密集したパッケージ基板５７を有する第２半導体パッケージ４４を考慮して、４つの延長部が例示される。
図１０は、半導体パッケージ４４のパッケージ基板５７に図８の部材４３が重ね合わされた図である。図示された形態において、延長部はパッケージ基板５７の底面の４辺全てから延びるように配置されている。一構成において、延長部６０は、パッケージ基板５７の底面の左側に図示されるように、内側の列のみの導電ボールと接触することができる。例示された形態において、導電ボールは接地電位又はＶＳＳ電位である。しかしながら、他の信号電位とすることもできる。他の構成において、延長部６２は横方向に隣接する２つの導電ボールを捕捉するとともに、所定量だけ半導体パッケージ４４を越えて突出してもよい。横方向に隣接する２つの導電ボールは、それぞれが接地電位又はＶＳＳ電位、或いは他の電位のような同じ電位に接続される。他の構成において、延長部６３は横方向に隣接する２つの導電ボールを捕捉するのに十分なだけの長さである。この場合も、２つの横方向に隣接する導電ボールは、それぞれが接地電位又はＶＳＳ電位、或いは他の電位のような同じ電位に接続される。これらのような構造の変形例は容易に考えられる。例えば、半導体パッケージ４４の側部上の横方向の導電ボールの数は異なっても良いし、２列又は２行よりも多くしても良い。延長部６２の長さＬは変更されてもよい。また、延長部６２は半導体パッケージ４４から横方向に延びるだけでも良いし、マザーボード３０から離間するように上方に向けて、或いはマザーボード３０上にまで又はマザーボード３０を貫通するように下方に向けて構成されても良い。
図１１は、図８に示される部材４３を用いた図３の２つの半導体パッケージの完成アッセンブリを示す。説明の便宜上、参照符号はこれら両図において同一とする。組み付け方法において、第１半導体パッケージ４２はマザーボード３０上の所望の所定位置に配置される。そして薄膜材４５は第１半導体パッケージ４２のモールドキャップ５２の上面に配置される。一般的に、薄膜材４５は十分に粘着性があるので、部材４３が薄膜材４５の上面に配置された場合に所定位置に留まる。そして薄膜材４７は部材４３の上面に配置される。そして第２半導体パッケージ４４の底面は薄膜材４７と当接するように配置される。全ての配設は一般的に自動化されており、ロボット設備によって行われる。一形態において、所定半田リフロー工程に特化される全ての構成要素は、マザーボード上に配置又は密集される。その後、半導体積層パッケージアッセンブリ全体はリフローオーブン（図示略）におけるリフロー工程を通過する。リフロー工程中において、２つのパッケージ及び部材４３はマザーボード３０に設けられる他の構成要素と共に薄膜材４５及び４７によって所定位置に固着される。半導体パッケージ４４及び４２は導電ボールを介して互いに取り付けられる。例示された形態において、薄膜材４５及び４７はリフロー工程の熱の影響によって引き起こされる反りを小さくする。また、薄膜材４５及び４７は、半導体パッケージ４２及び半導体パッケージ４４を部材４３に固着し、それらが容易に離間することを妨げる。加えて、部材４３は半導体パッケージアッセンブリへの熱及び／又はノイズ強化を提供する。薄膜材４５及び４７は両半導体パッケージ及び部材４３の露出面に適合し且つ一致する。部材４３，４５及び４７は同じ材料でも良いし、同じ組成を有しても良い。いくつかの構成において、頂部側半導体パッケージ４４の底面はベアシリコンである。底部側半導体パッケージ４２のモールドキャップ５２の表面は、成形用プラスチックを含む様々な材料のうちのいずれかであれば良い。したがって、薄膜材４５及び４７の特性は２つの半導体パッケージを部材４３に接着し、最終積層パッケージアッセンブリの剛性を増加させる。
図１１に例示された形態において、延長部６０は終端までに内側の列の導電ボールを１つだけ捕捉する。したがって、半導体パッケージ４２及び半導体パッケージ４４の端部を越える部材４３の延長部は表現されていない。半田ラン５１及び半田ラン５３はそれぞれ半田ラン４９及び半田ラン５４よりも薄く、部材４３への連結部を収容する。一形態において、半田ラン４９及び半田ラン５４の薄層化はエッチングによって達成される。他の形態において、厚みの増減は従来の半田マスク技術によって達成されても良い。
図１１の積層パッケージアッセンブリの変形例が形成されても良い。例えば、延長部６０はいずれの半田ランと導電バンプとの間にも配置されなくて良い。このような実施において、下側半導体パッケージのモールドキャップに近接する半田ラン及び導電バンプは、延長部用空間から離れるように更に遠くへ押圧され、基板５０の上面に直接接続される。一形態において、延長部６０は、モールドキャップ５２を３６０度完全に囲む材料の連続片として実施されても良い。したがって、完全な包囲延長部６０はドーム形状を有している。この形態において、ノイズ防護は、モールドキャップを完全に囲む半導体パッケージ及び積層パッケージアッセンブリの縁部の内側に留まる延長部６０によって得られる。他の形態において、延長部６０は長方形又は箱型を成すように構成される。更に他の形態において、延長部６０は１つの辺にのみ沿って延びるように、１つの辺の一部に沿って延びるように、又はモールドキャップ５２の全ての辺よりも少ない辺に沿って延びるように構成される。これらの形態において、一般的に延長部６０はモールドキャップ５２と形状において一致するが、必ずしも一致する必要はない。他の形態において、モールドキャップに隣接する導電バンプの横列の数は、例示されている数と別の数となるように実施されても良い。図１１に示された形態において、２列の導電バンプが提供されている。しかしながら、１列のみ、３列又はそれ以上を備えても良い。
図１２は、部材４３が２つの半導体パッケージ間を横方向に突出するとともに、積層半導体パッケージアッセンブリ４０の外側で上方へ曲折された積層半導体パッケージアッセンブリ４０の他の形態を示す。この構成の部材４３は１つ以上の目的を達成するために機能することができる。特に、外気への露出は熱散逸を強化する熱分散特性として機能する。加えて、部材４３は導電材であるので、部材４３が積層半導体パッケージアッセンブリ４０の外部に位置することは、部材４３が積層半導体パッケージアッセンブリ４０の所定箇所を電気的に防護することを許容する。部材４３が上方に曲折していることに加えて、部材４３が外部に露出していることにより、部材４３への接地電位又は他の電圧の接触をどの様に達成するかについて、使用者は柔軟に対処できる。他の形態において、部材４３は曲折されなくても良く、熱散逸強化又は電気接触の目的のために積層半導体パッケージアッセンブリ４０から横方向に延びることが許容されなくても良い。さらに、例示された９０度に加えて、部材４３を形成する他の角度が用いられても良い。
図１３は図１２に示された積層半導体パッケージアッセンブリ４０の側面図を示す。図には部材４３を用いた単体フィン構造が示されている。この方法の熱散逸特性を更に強化するために、増設フィン（図示略）が付加されても良い。また、図１３では略９０度に曲折した例が示されているが、使用に応じてどのような角度に曲折しても良い。
図１４は、前述の図１１の説明の積層パッケージアッセンブリの変形例のうちの１つである。説明の便宜上、図１１の構成要素に類似している図１４の構成要素には同様の符号が付される。図１４に例示された形態において、延長部６０は図１１に示される導電ボールと半田ランとの間を延びていない。正しくは、延長部６０は、基板５０に対して少なくとも１つの物理的又は電気的接点を備えることにより基板５０と物理的に当接している。半田ラン及び導電ボールは、積層パッケージアッセンブリの中央部から位置ずれしており、延長部６０が半田ラン又は導電ボールと当接せずに基板５０と当接できるだけの空間が提供される。図１４に例示された形態において、延長部６０は効果的にモールドキャップを取り囲み、防護性を提供する。
図１５は、図１４の積層パッケージアッセンブリの頂部側半導体パッケージの底面図を示している。接触領域６５はパッケージ基板５７を包囲するように例示されている。例示された形態において、接触領域６５は長方形であるが、他の形状が用いられても良い。接触領域６５は、延長部６０が接触する基板５０の領域と重なり合う所定領域である。加えて、下側半導体パッケージと接触する延長部６０に代えて、延長部６０は接触領域６５によって画定された領域内で頂部側半導体パッケージと接触することができるように、上方に傾斜させられても良い。導電ボール５８のような導電ボールを増設又は減少させても良い。
図１６は、図１４の積層パッケージアッセンブリの底部又は下側半導体パッケージを示す平面図である。接触領域６６はモールドキャップ５２を包囲するように示されている。接触領域６６は、延長部６０が接触する基板５０上の所定領域である。図１５と関連して、導電ボールの総数を変更しても良い。延長部６０が覆うモールドキャップ５２の周囲の量は、１辺分の割合から全周囲までの範囲で変更されても良い。
以上によって、積層半導体パッケージ及びその形成方法が提供されたことが理解されるであろう。ここで記載されているように複数の集積回路パッケージが積層することにより、パッケージ剛性が増加され、これにより製造歩留まりが向上する。また、不正な検索からのデータ安全性の強化、熱強化及びノイズ低減が提供される。
一形態において、積層半導体構造が提供される。第１半導体パッケージは第１面及び第２面を備える。前記第１面は該第１面に設けられて前記第１半導体パッケージへの電気的接続を行う複数の第１導電バンプを有し、前記第１面の反対側にある非平面状の前記第２面はモールドキャップ及び隣接する複数の半田ランを有する。第２半導体パッケージは前記第１半導体パッケージに重なり合う。前記第２半導体パッケージは第１面及び該第１面の反対側にある第２面を備え、その第２面は該第２面の中央部の外側に位置して前記第１半導体パッケージの前記複数の半田ランと接触する複数の第２導電バンプを有し、前記第２半導体パッケージは複数の第２導電バンプを介して前記第１半導体パッケージと直接的な電気的接触を行う。介在要素は、前記第１半導体パッケージと前記第２半導体パッケージとの間に直接接触するように配置される。前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージの各々並びに前記介在要素に接触する前記第２半導体パッケージに接着するのに十分な粘着性を有し、前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージに対して表面適合性を有する。下部基板は複数の接点を有する。前記下部基板における前記複数の接点の各々は前記第１半導体パッケージにおける前記複数の第１導電バンプのうちの少なくとも１つに接触する。
一形態において、前記介在要素は熱活性材である。前記介在要素は破断することなく形成するのに十分な可塑性を有する。他の形態において、前記第２半導体パッケージは、保護データを格納するデータ格納集積回路である。他の形態において、前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びる。更に他の形態において、前記介在要素は、前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びるとともに、下部基板から離間する方向に曲げられる。更に他の形態において、前記介在要素は、前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びるとともに、前記下部基板に向かって電気的接触を行うように曲げられる。更に他の形態において、前記介在要素は、前記下部基板への電気的接触が行われる場合に、導電端子又は絶縁端子のうちの少なくとも１つに接続される。前記導電端子は基準電圧端子、電力供給端子、接地端子、信号端子又は他の種類の端子でも良い。絶縁端子はハウジング端子、ケーシング端子、搭載金具、酸化物又は窒化物のような絶縁材への接続部、又は他の種類の非導電端子でも良い。更なる形態において、前記介在要素は、前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びるとともに、電気的又は物理的接触のうちの一方を前記下部基板の背面側から行うために前記下部基板に向かって且つ同下部基板を通過するように曲げられる。更に他の形態において、前記第２面の中央部の外側に位置する前記第２半導体パッケージの前記複数の第２導電バンプは、前記第２面において互いに反対側に位置する２辺のみに沿って配置され、前記介在要素は前記第２面において前記２辺と隣接して互いに反対側に位置する２辺から、前記積層半導体パッケージアッセンブリの横方向に延びる。他の形態において、前記介在要素は、前記積層半導体パッケージアッセンブリのノイズ隔離及び熱強化のために、前記下部基板と物理的に接触するように前記モールドキャップ上から延びる。
更なる形態において、積層半導体パッケージアッセンブリは第１面及び第２面を有する第１半導体パッケージを備える。前記第１面は前記第１半導体パッケージへの電気的接続を行う複数の第１接点を有する。前記第１面の反対側にある前記第２面は複数の第２接点を有する。第２半導体パッケージは前記第１半導体パッケージの上に配置され、第１面及び該第１面の反対側にある第２面を備える。前記第２面は該第２面上に位置する複数の第３接点を有し、該複数の第３接点はそれぞれ前記第１半導体パッケージの前記複数の第２接点と接触する。前記第２半導体パッケージは前記第１半導体パッケージと直接的な電気的接触を行う。介在要素は前記第１半導体パッケージの一部と前記第２半導体パッケージとの間に直接接触するように配置される。前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージの各々に接着し且つ前記介在要素に接触する前記第１半導体パッケージ及び前記第２半導体パッケージの隣接面に剛性を提供するのに十分な粘着性を有する。前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージに対して表面適合性を有するとともに、前記積層半導体パッケージアッセンブリの周囲から横方向に延びる部位を有する。下部基板は複数の第４接点を有する。前記基板における前記複数の第４接点の各々は前記第１半導体パッケージにおける前記複数の第１接点のうちの少なくとも１つに接触する。
一形態において、前記介在要素は下部基板から離間する方向に曲げられる。他の形態において、前記介在要素は、前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びるとともに、前記下部基板に向かって電気的接触を行うように曲げられる。更に他の形態において、前記介在要素は、前記下部基板への電気的接触が行われる場合に、定電圧端子に接続される。
更に別の形態において、本願では第１半導体パッケージを備える積層半導体パッケージアッセンブリが提供される。第１半導体パッケージの第１面は、該第１面に設けられて前記第１半導体パッケージへの電気的接続を行う複数の第１導電バンプを有する。前記第１半導体パッケージは、モールドキャップ及び隣接する複数の半田ランを有し前記第１面の反対側にある非平面状の前記第２面を備える。第２半導体パッケージは、前記第１半導体パッケージに重なり合い、第１面及び該第１面の反対側にある第２面を備える。前記第２面は該第２面の中央部の外側に位置して前記第１半導体パッケージの前記複数の半田ランと電気的に接触する複数の第２導電バンプを有する。前記第２半導体パッケージは複数の第２導電バンプを介して前記第１半導体パッケージと電気的接触を行う。伝導粘着層は、前記積層半導体パッケージアッセンブリの中央領域に配置され且つ前記第１半導体パッケージと前記第２半導体パッケージとの間に直接接触する。前記伝導粘着層の一部は前記中央領域から延びるとともに前記複数の第１接点のうちの少なくとも１つ及び前記複数の第２接点のうちの１つの間にあり且つ電気的に接触する。下部基板は複数の接点を有する。前記下部基板における前記複数の接点の各々は前記第１半導体パッケージにおける前記複数の第１導電バンプのうちの少なくとも１つに接触する。
一形態において、前記第１半導体パッケージと前記第２半導体パッケージとの間の電気的防護又は熱散逸のうちの少なくとも１つを強化するために、前記複数の第１接点のうちの少なくとも１つ及び前記複数の第２接点のうちの１つは定電圧端子と接続される。更に他の形態において、前記伝導粘着層は、熱活性及び可塑性を有する膜である。更なる形態において、前記第２半導体パッケージは、保護データを格納するデータ格納集積回路である。また更なる形態において、前記中央領域から延びる伝導粘着層の部位は、前記複数の半田ラン及び前記複数の第２導電バンプの幾つかの間を、前記積層半田パッケージアッセンブリの少なくとも２辺に向かって横方向に延びる。更なる別の形態において、前記伝導粘着層の第２部位は、前記積層半導体パッケージアッセンブリの外縁を越えて横方向に延びる。
上記説明において、本発明は具体的な実施形態を参照して記述された。しかしながら、当業者には、後の請求の範囲に規定される本発明の範囲から逸脱しない限り様々な改良及び変更を行うことができることが理解できる。例えば、部材１６，４５及び４７の薄膜材を例示して記述したが、厚みが変更された部材を用いることができることが理解され、産業上の「薄膜」と見なしたり分類したりする必要は全くない。本願において電気的に又は熱的に伝導性があると記載される構成要素のそれぞれ及び全てに様々な伝導材を用いることができる。積層される半導体パッケージとして、様々な半導体封止材を用いることができる。例えば、樹脂成形化合物、セラミック及び他の半導体材料を用いることができる。積層される半導体装置の数はいくつでも良い。本願に記載された積層半導体パッケージアッセンブリは、ボール・グリッド・アレイ・パッケージズに加えて、鉛半導体パッケージ、ダイレクト・チップ・アタッチ（ＤＣＡ）フリップ・チップ・デバイス、ランド・グリッド・アレイズ（ＬＧＡｓ）及びリードレス・チップ・キャリアズ（ＬＣＣｓ）と組み合わせて使用することもできる。したがって、明細書及び図面は限定的な意図ではなく例示であると見なされ、このような変更の全てが本発明の範囲に含まれるように意図されている。
特定の実施形態を参照しながら種々の利益、種々の他の利点及び問題の解決方法を説明してきたが、このような種々の利益、種々の他の利点、問題の解決方法および任意の利益、利点または問題の解決方法を実行し、より優れたものにすることができる任意の要素は、請求項のいずれかまたはすべての重要で、必要なまたは不可欠な機能または要素であると解釈すべきではない。
本発明の一形態に係る積層半導体パッケージ構造の構成要素を示す断面図。 図１の構成要素のうちのパッケージアッセンブリを示す断面図。 本発明の他の形態に係る積層半導体パッケージ構造の構成要素を示す断面図。 図３の半導体パッケージ間に挿入される構成要素の一形態を示す平面図。 ２辺のみに導電バンプを備える図３の頂部側半導体パッケージの基板を示す底面図。 図４の構成要素を図５に示された頂部側半導体パッケージの底面に重ね合わせて示す図。 本発明の更なる他の形態に係る図３の構成要素のパッケージアッセンブリを示す断面図。 図３の半導体パッケージ間に挿入される構成要素の他の形態を示す平面図。 ４辺に導電バンプを備える図３の頂部側半導体パッケージの基板を示す底面図。 図８の構成要素を図９に示された頂部側半導体パッケージの底面に重ね合わせて示す図。 本発明の他の形態に係る積層半導体パッケージのパッケージアッセンブリの構成要素を示す断面図。 本発明の更なる形態に係る積層半導体パッケージのパッケージアッセンブリの構成要素を示す断面図。 図１２の積層半導体パッケージ構造を示す側面図。 本発明の更なる形態に係る積層半導体パッケージのパッケージアッセンブリの構成要素を示す断面図。 図１４の頂部側半導体パッケージを示す底面図。 図１４の下側半導体パッケージを示す平面図。

Claims (20)

  1. 第１面及び第２面を備える第１半導体パッケージを準備することであって、前記第１面は前記第１半導体パッケージへの電気的接続を行う複数の第１接点を有し、前記第１面の反対側にある前記第２面は複数の第２接点を有することと、
    第２半導体パッケージを前記第１半導体パッケージの上に配置することであって、前記第２半導体パッケージは第１面及び該第１面の反対側にある第２面を備え、前記第２面は該第２面上に位置する複数の第３接点を有することと、
    介在要素を前記第１半導体パッケージの一部と前記第２半導体パッケージとの間に直接接触するように配置することであって、前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージの各々に接着し且つ前記介在要素に接触する前記第１半導体パッケージ及び前記第２半導体パッケージの隣接面に剛性を提供するのに十分な粘着性を有することと、
    介在要素の一部を前記第１半導体パッケージ及び前記第２半導体パッケージの外縁を越えて横方向に延出させることと、
    前記第１半導体パッケージの前記複数の第２接点と前記第２半導体パッケージの前記複数の第３接点とを物理的に接触させることと、
    複数の第４接点を有する基板を前記第１半導体パッケージの下に配置することであって、前記基板における前記複数の第４接点のうちの少なくとも１つを前記第１半導体パッケージにおける前記複数の第１接点のうちの少なくとも１つに接触させることと、
    を備える半導体パッケージの積層方法。
  2. 前記第１半導体パッケージと前記第２半導体パッケージとの接合部から横方向に延びる前記介在要素の部位を、下側にある前記基板から離間する方向に曲折させることを更に備える請求項１に記載の方法。
  3. 前記第１半導体パッケージと前記第２半導体パッケージとの接合部から横方向に延びる前記介在要素の部位を、下側にある前記基板に向かう方向に曲折させて該基板に電気的に接触させることを更に備える請求項１に記載の方法。
  4. 下側にある前記基板への電気的接触が行われる場合に、前記介在要素を導電端子又は絶縁端子のうちの少なくとも一方に接続することを更に備える請求項１に記載の方法。
  5. 第１面及び第２面を備える第１半導体パッケージであって、前記第１面は該第１面に設けられて前記第１半導体パッケージへの電気的接続を行う複数の第１導電バンプを有し、前記第１面の反対側にある非平面状の前記第２面はモールドキャップ及び隣接する複数の半田ランを有することと、
    前記第１半導体パッケージに重なり合う第２半導体パッケージであって、前記第２半導体パッケージは第１面及び該第１面の反対側にある第２面を備え、その第２面は該第２面の中央部の外側に位置して前記第１半導体パッケージの前記複数の半田ランと接触する複数の第２導電バンプを有し、前記第２半導体パッケージは複数の第２導電バンプを介して前記第１半導体パッケージと直接的な電気的接触を行うことと、
    前記第１半導体パッケージと前記第２半導体パッケージとの間に直接接触するように配置される介在要素であって、前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージの各々並びに前記介在要素に接触する前記第２半導体パッケージに接着するのに十分な粘着性を有し、前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージに対して表面適合性を有することと、
    複数の接点を有する下部基板であって、前記下部基板における前記複数の接点の各々は前記第１半導体パッケージにおける前記複数の第１導電バンプのうちの少なくとも１つに接触することと、
    を備える積層半導体パッケージアッセンブリ。
  6. 前記介在要素は熱活性材である請求項５に記載の積層半導体パッケージアッセンブリ。
  7. 前記第２半導体パッケージは、保護データを格納するデータ格納集積回路である請求項５に記載の積層半導体パッケージアッセンブリ。
  8. 前記介在要素は前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びる請求項５に記載の積層半導体パッケージアッセンブリ。
  9. 前記介在要素は、前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びるとともに、下部基板から離間する方向に曲げられる請求項８に記載の積層半導体パッケージアッセンブリ。
  10. 前記介在要素は、前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びるとともに、前記下部基板に向かって電気的接触を行うように曲げられる請求項８に記載の積層半導体パッケージアッセンブリ。
  11. 前記介在要素は、前記下部基板への電気的接触が行われる場合に、導電端子又は絶縁端子のうちの少なくとも１つに接続される請求項１０に記載の積層半導体パッケージアッセンブリ。
  12. 前記介在要素は、前記第１半導体パッケージ及び前記第２半導体パッケージの周囲から外側に向けて横方向に延びるとともに、電気的又は物理的接触のうちの一方を前記下部基板の背面側から行うために前記下部基板に向かって且つ同下部基板を通過するように曲げられる請求項８に記載の積層半導体パッケージアッセンブリ。
  13. 前記第２面の中央部の外側に位置する前記第２半導体パッケージの前記複数の第２導電バンプは、前記第２面において互いに反対側に位置する２辺のみに沿って配置され、前記介在要素は前記第２面において前記２辺と隣接して互いに反対側に位置する２辺から、前記積層半導体パッケージアッセンブリの横方向に延びる請求項５に記載の積層半導体パッケージアッセンブリ。
  14. 前記介在要素は、前記積層半導体パッケージアッセンブリのノイズ隔離及び熱強化のために、前記下部基板と物理的に接触するように前記モールドキャップ上から延びる請求項５に記載の積層半導体パッケージアッセンブリ。
  15. 第１面及び第２面を備える第１半導体パッケージであって、前記第１面は該第１面に設けられて前記第１半導体パッケージへの電気的接続を行う複数の第１導電バンプを有し、前記第１面の反対側にある非平面状の前記第２面はモールドキャップ及び隣接する複数の半田ランを有することと、
    前記第１半導体パッケージに重なり合う第２半導体パッケージであって、前記第２半導体パッケージは第１面及び該第１面の反対側にある第２面を備え、その第２面は該第２面の中央部の外側に位置して前記第１半導体パッケージの前記複数の半田ランと電気的に接触する複数の第２導電バンプを有し、前記第２半導体パッケージは複数の第２導電バンプを介して前記第１半導体パッケージと電気的接触を行うことと、
    前記積層半導体パッケージアッセンブリの少なくとも中央領域に配置され且つ前記第１半導体パッケージと前記第２半導体パッケージとの間に直接接触するように配置される伝導粘着層であって、前記伝導粘着層の一部は前記中央領域から延びるとともに前記複数の半田ランのうちの少なくとも１つ及び前記複数の第２導電バンプのうちの１つの間にあり且つ電気的に接触することと、
    複数の接点を有する下部基板であって、前記下部基板における前記複数の接点の各々は前記第１半導体パッケージにおける前記複数の第１導電バンプのうちの少なくとも１つに接触することと、
    を備える積層半導体パッケージアッセンブリ。
  16. 前記第１半導体パッケージと前記第２半導体パッケージとの間の電気的防護又は熱散逸のうちの少なくとも１つを強化するために、前記複数の半田ランのうちの少なくとも１つ及び前記複数の第２導電バンプのうちの１つは導電端子又は絶縁端子のうちの少なくとも１つと接続される請求項１５に記載の積層半導体パッケージアッセンブリ。
  17. 前記伝導粘着層は、熱活性及び可塑性を有する膜を含む請求項１５に記載の積層半導体パッケージアッセンブリ。
  18. 前記第２半導体パッケージは、保護データを格納するデータ格納集積回路である請求項１５に記載の積層半導体パッケージアッセンブリ。
  19. 前記中央領域から延びる伝導粘着層の部位は、前記複数の半田ラン及び前記複数の第２導電バンプの幾つかの間を、前記積層半田パッケージアッセンブリの少なくとも２辺に向かって横方向に延びる請求項１５に記載の積層半導体パッケージアッセンブリ。
  20. 前記伝導粘着層の第２部位が、前記積層半導体パッケージアッセンブリの外縁を越えて横方向に延びる請求項１５に記載の積層半導体パッケージアッセンブリ。
JP2008506456A 2005-04-18 2006-02-23 集積回路の他の集積回路への積層構造 Expired - Fee Related JP4768012B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/108,223 2005-04-18
US11/108,223 US7196427B2 (en) 2005-04-18 2005-04-18 Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
PCT/US2006/006426 WO2006112949A2 (en) 2005-04-18 2006-02-23 Structure for stacking an integrated circuit on another integrated circuit

Publications (3)

Publication Number Publication Date
JP2008537333A true JP2008537333A (ja) 2008-09-11
JP2008537333A5 JP2008537333A5 (ja) 2009-04-16
JP4768012B2 JP4768012B2 (ja) 2011-09-07

Family

ID=37107719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008506456A Expired - Fee Related JP4768012B2 (ja) 2005-04-18 2006-02-23 集積回路の他の集積回路への積層構造

Country Status (5)

Country Link
US (1) US7196427B2 (ja)
EP (1) EP1875503A4 (ja)
JP (1) JP4768012B2 (ja)
KR (1) KR101237669B1 (ja)
WO (1) WO2006112949A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524253A (ja) * 2007-04-13 2010-07-15 マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド Ｂｇａメッシュ・キャップを有するパッケージ・オン・パッケージ・セキュア・モジュール

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508016B2 (ja) * 2005-07-07 2010-07-21 パナソニック株式会社 部品実装方法
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
JP2008277457A (ja) * 2007-04-27 2008-11-13 Matsushita Electric Ind Co Ltd 積層型半導体装置および実装体
US7923808B2 (en) * 2007-11-20 2011-04-12 International Business Machines Corporation Structure of very high insertion loss of the substrate noise decoupling
CN101924041B (zh) * 2009-06-16 2015-05-13 飞思卡尔半导体公司 用于装配可堆叠半导体封装的方法
US8314486B2 (en) * 2010-02-23 2012-11-20 Stats Chippac Ltd. Integrated circuit packaging system with shield and method of manufacture thereof
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8492888B2 (en) 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
JP6091053B2 (ja) * 2011-09-14 2017-03-08 キヤノン株式会社 半導体装置、プリント回路板及び電子製品
CN102522380B (zh) * 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构
US9484327B2 (en) * 2013-03-15 2016-11-01 Qualcomm Incorporated Package-on-package structure with reduced height
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
CN104795368B (zh) * 2014-01-17 2017-10-20 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10121766B2 (en) 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2608689A1 (de) 1976-03-03 1977-09-15 Bosch Gmbh Robert Elektrische maschine
US4355496A (en) 1978-03-31 1982-10-26 Systemation Inc. Wrapping machine and method
US4283903A (en) 1978-11-21 1981-08-18 Mayhall Riley H Package wrapping machine
US4522888A (en) 1980-12-29 1985-06-11 General Electric Company Electrical conductors arranged in multiple layers
US4670347A (en) 1986-03-12 1987-06-02 Topflight Corp. RFI/EMI shielding apparatus
US4699830A (en) 1986-06-30 1987-10-13 Baxter Travenol Laboratories, Inc. Laminated sheet material for packaging electronic components
US4770921A (en) 1986-09-11 1988-09-13 Insulating Materials Incorporated Self-shielding multi-layer circuit boards
US4813495A (en) 1987-05-05 1989-03-21 Conoco Inc. Method and apparatus for deepwater drilling
US5041319A (en) 1989-06-20 1991-08-20 Conductive Containers, Inc. Static protective laminated material
US5014849A (en) 1990-02-05 1991-05-14 Conductive Containers, Inc. Electro-static protective container for electrical components
US5090563A (en) 1990-02-05 1992-02-25 Conductive Containers, Inc. Electro-static protective container for electrical components
US5102712A (en) 1990-02-13 1992-04-07 Conductive Containers, Inc. Process for conformal coating of printed circuit boards
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5443815A (en) 1991-11-27 1995-08-22 Diatech, Inc. Technetium-99m labeled peptides for imaging
US5104282A (en) 1991-03-11 1992-04-14 Bell & Howell Phillipsburg Co. Document feeder
US5367764A (en) 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5845545A (en) 1993-02-17 1998-12-08 Eaton Corporation Tamper resistant cover for transmission shift
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
DE69427766T2 (de) 1994-08-22 2002-05-23 Toray Industries Produkt hergestellt durch chemische dampfphasenabscheidung und verfahren zu seiner herstellung
US5915170A (en) 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5754405A (en) 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
KR0169812B1 (ko) 1995-12-30 1999-01-15 김광호 개별 패키지 소자 적층 및 솔더링 장치
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
KR100186309B1 (ko) 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
KR100186331B1 (ko) 1996-06-17 1999-03-20 문정환 적층형 패키지
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5943558A (en) 1996-09-23 1999-08-24 Communications Technology, Inc. Method of making an assembly package having an air tight cavity and a product made by the method
US6127724A (en) 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6820330B1 (en) 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
KR100204171B1 (ko) 1997-02-17 1999-06-15 윤종용 자동 적층 및 솔더링 장치 및 3차원 적층형 패키지 소자 제조 방법
US5898219A (en) * 1997-04-02 1999-04-27 Intel Corporation Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
ES2267247T3 (es) 1998-01-30 2007-03-01 Ppg Industries Ohio, Inc. Unidad de acristalamiento multihoja y procedimiento de fabricacion.
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
KR100265566B1 (ko) 1998-05-12 2000-09-15 김영환 칩 스택 패키지
KR100285664B1 (ko) 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
KR100277438B1 (ko) 1998-05-28 2001-02-01 윤종용 멀티칩패키지
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
KR100293815B1 (ko) 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6045289A (en) 1998-07-15 2000-04-04 Tseng; Shao-Chien Hidden screw-pressing structure for a pipe connector
US6051887A (en) 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
WO2000040409A1 (de) * 1998-12-30 2000-07-13 Koenig & Bauer Aktiengesellschaft Rotationsdruckmaschine mit einer fünfzylinder-druckeinheit
US6651321B2 (en) 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100333384B1 (ko) 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
KR100333388B1 (ko) 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
KR100333385B1 (ko) 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US6455161B1 (en) 1999-06-30 2002-09-24 Dow Global Technologies Inc. Essentially amorphous, non-chlorinated polymeric barrier films and method of using such films
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6526429B1 (en) 2000-04-14 2003-02-25 Agere Systems Inc. Method for designing all pass digital filters
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6572781B2 (en) 2000-05-16 2003-06-03 Tessera, Inc. Microelectronic packaging methods and components
US6678952B2 (en) 2000-08-03 2004-01-20 Tessera, Inc. Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
US6562641B1 (en) 2000-08-22 2003-05-13 Micron Technology, Inc. Apparatus and methods of semiconductor packages having circuit-bearing interconnect components
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
JP3591458B2 (ja) 2000-12-15 2004-11-17 松下電器産業株式会社 半導体装置の実装構造および半導体装置
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6453453B1 (en) 2001-04-11 2002-09-17 Lsi Logic Corporation Process for solving assignment problems in integrated circuit designs with unimodal object penalty functions and linearly ordered set of boxes
US6559526B2 (en) 2001-04-26 2003-05-06 Macronix International Co., Ltd. Multiple-step inner lead of leadframe
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
KR100447869B1 (ko) 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
KR100486832B1 (ko) 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
AU2002324413A1 (en) * 2002-07-30 2004-02-25 Infineon Technologies Ag Heat dissipation device for integrated circuits
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
TW571374B (en) * 2002-10-24 2004-01-11 Advanced Semiconductor Eng System in package structures
US6781242B1 (en) * 2002-12-02 2004-08-24 Asat, Ltd. Thin ball grid array package
US20040245651A1 (en) 2003-06-09 2004-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3858854B2 (ja) 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP4237116B2 (ja) * 2004-08-17 2009-03-11 パナソニック株式会社 半導体装置およびその製造方法
US7098073B1 (en) * 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010524253A (ja) * 2007-04-13 2010-07-15 マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド Ｂｇａメッシュ・キャップを有するパッケージ・オン・パッケージ・セキュア・モジュール

Also Published As

Publication number Publication date
EP1875503A2 (en) 2008-01-09
KR101237669B1 (ko) 2013-02-26
US7196427B2 (en) 2007-03-27
WO2006112949A2 (en) 2006-10-26
US20060231938A1 (en) 2006-10-19
KR20080013864A (ko) 2008-02-13
WO2006112949A3 (en) 2007-03-22
JP4768012B2 (ja) 2011-09-07
EP1875503A4 (en) 2010-01-20

Similar Documents

Publication Publication Date Title
JP4768012B2 (ja) 集積回路の他の集積回路への積層構造
US6507107B2 (en) Semiconductor/printed circuit board assembly
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
TWI394236B (zh) 具有黏著性間隔結構之可固定積體電路封裝內封裝系統
US20040217471A1 (en) Component and assemblies with ends offset downwardly
US20050189623A1 (en) Multiple die package
US8441120B1 (en) Heat spreader package
US7098073B1 (en) Method for stacking an integrated circuit on another integrated circuit
US7786571B2 (en) Heat-conductive package structure
JP2006196709A (ja) 半導体装置およびその製造方法
US20070052082A1 (en) Multi-chip package structure
KR20090018595A (ko) 다중 기판 영역 기반의 패키지 및 이의 제조 방법
US7310224B2 (en) Electronic apparatus with thermal module
US7119420B2 (en) Chip packaging structure adapted to reduce electromagnetic interference
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
TWI423405B (zh) 具載板之封裝結構
US20060108681A1 (en) Semiconductor component package
US20050082658A1 (en) Simplified stacked chip assemblies
KR20080074654A (ko) 적층 반도체 패키지
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
JP2003133516A (ja) 積層型半導体装置
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees