JP2008277457A - 積層型半導体装置および実装体 - Google Patents
積層型半導体装置および実装体 Download PDFInfo
- Publication number
- JP2008277457A JP2008277457A JP2007117816A JP2007117816A JP2008277457A JP 2008277457 A JP2008277457 A JP 2008277457A JP 2007117816 A JP2007117816 A JP 2007117816A JP 2007117816 A JP2007117816 A JP 2007117816A JP 2008277457 A JP2008277457 A JP 2008277457A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stacked
- solder balls
- stacked semiconductor
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Tests Of Electronic Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することを目的とする。
【解決手段】積層型半導体装置において、実装基板5への実装に用いる格子状に配置された半田ボール2aの内、反りの影響を最も受けることになる四隅の半田ボール2cを積層型半導体装置単体における検査専用端子とすることで、実装時に、積層型半導体装置の反りのためにこれらの端子に接続不良が生じたとしても、これらの端子は実装体での動作には用いられないため、積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することができる。
【選択図】図2
【解決手段】積層型半導体装置において、実装基板5への実装に用いる格子状に配置された半田ボール2aの内、反りの影響を最も受けることになる四隅の半田ボール2cを積層型半導体装置単体における検査専用端子とすることで、実装時に、積層型半導体装置の反りのためにこれらの端子に接続不良が生じたとしても、これらの端子は実装体での動作には用いられないため、積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することができる。
【選択図】図2
Description
複数の半導体装置を積層してなる積層型半導体装置および積層型半導体装置を実装した実装体に関する。
携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化の要請に伴い、電子部品、特に半導体装置を複数個積層し、それらを一体、多段化した積層型半導体装置が提案されている。
従来の積層型半導体装置は、所定の配線回路を形成させた配線基板と、搭載される半導体チップがバンプを介してフリップチップボンディングされた半導体装置と配線基板と半導体チップがワイヤーボンディングされ樹脂モールドされた半導体装置を半田ボール等の層間部材を介して多段積層したものである。これら積層型半導体装置はBGA(ボールグリッドアレイ)を形成し実装基板に実装される。
以下、従来の積層型半導体装置の構成および積層型半導体装置の実装状態について図3,図4を用いて説明する。
図3は従来の積層型半導体装置の構成を示す図であり、図3(a)は断面図、図3(b)は実装面となる裏面図である。図4は積層型半導体装置を実装基板に実装した状態を示す図である。
図3は従来の積層型半導体装置の構成を示す図であり、図3(a)は断面図、図3(b)は実装面となる裏面図である。図4は積層型半導体装置を実装基板に実装した状態を示す図である。
図3に示すように、第2の半導体装置2は、第2の半導体基板1bの表面に第2の半導体チップ3bを搭載し、ワイヤーボンディングにより第2の半導体チップ3bと第2の半導体基板1bが電気的に接続され、封止樹脂4により第2の半導体チップ3bを樹脂封止している。さらに、第2の半導体基板1bの裏面に、ワイヤーボンディングおよび第2の半導体基板1bの内部配線を介して第2の半導体チップ3bと電気的に接続される半田ボール2bを備える。第1の半導体装置1は、第1の配線基板1aの表面に第1の半導体チップ3aを搭載し、第1の配線基板1aの裏面に外部端子となる半田ボール2aが設けられている。そして、第1の半導体基板表面に半田ボール2bを接続することにより第1の半導体装置上に第2の半導体装置を積層して積層型半導体装置を構成している。半田ボール2aは第1の配線基板1aの内部配線を介して第1の半導体チップ3aあるいは半田ボール2bと電気的に接続されている。このような積層型半導体装置においては、半導体装置の積層の際に、リフローによる構成材料それぞれの線膨張係数の差によって積層型半導体装置に反りを生じる場合があった。
特開平7−193162号公報
近年、半導体チップを研磨して薄くする技術と、その薄い半導体チップを配線基板に歩留まりよく実装して半導体装置とする技術が開発されており、薄い半導体装置を多段に積層して積層型半導体装置とする事も可能になった。この際、半導体チップ、半導体チップを搭載する半導体装置、半導体装置が積層される配線基板の反りが問題となる。積層型半導体装置は実装基板に半田ボールを介して実装されるが、積層型半導体装置の取り付け高さを低くするには、積層された半導体装置を薄くしたり、半田ボールの径を小さくしたりする必要がある。
しかしながら、積層型半導体装置の反りなどにより実装基板面から積層型半導体装置までの高さにバラツキが存在する場合には、図4に示すように、半田ボール2aの径を小さくすると、十分な半田量確保できないため、反りにより実装基板5表面から積層型半導体装置までの高さが高くなっている箇所では接合の際の半田が細くなり、半田ボール2aの実装基板接合強度が不十分になる場合や、半田ボール2a自体が切断される場合もあった。そのため、実装の際には積層型半導体装置の反りを考慮する必要を要し、部品を使用するユーザー側の実装技術に依存する傾向が顕著になっている。
一方、積層型半導体装置は、積層型半導体装置単体としては電気特性として良品のものであっても、実装時の接続不良により実装体としては不良品となるという問題点がある。
本発明は、積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することを目的とする。
本発明は、積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することを目的とする。
上記目的を達成するために、本発明の請求項1記載の積層型半導体装置は、複数の半導体装置が積層されてなる積層型半導体装置であって、最下層となる前記半導体装置の配線基板の半導体チップ搭載面に対する裏面に外部端子となる半田ボールが格子状に複数設けられ、格子状のコーナー部分に形成される4つの前記半田ボールの少なくとも1つの前記半田ボールが、前記積層型半導体装置の動作とは独立した機能を有する端子であることを特徴とする。
請求項2記載の積層型半導体装置は、請求項1記載の積層型半導体装置において、前記積層型半導体装置の動作とは独立した機能を有する端子が前記最下層となる前記半導体装置の単体検査専用端子であることを特徴とする。
請求項3記載の積層型半導体装置は、第1の半導体装置上に第2の半導体装置を積層してなる積層型半導体装置であって、前記第2の半導体装置が、第2の配線基板と、前記第2の配線基板の主面上に搭載される第2の半導体チップと、前記第2の配線基板の主面に対する裏面に設けられて前記第2の半導体チップと電気的に接続される複数の第2の半田ボールとを備え、前記第1の半導体装置が、前記第2の半田ボールを介して前記第2の半導体装置と電気的に接続される第1の配線基板と、前記第1の配線基板の前記第2の半導体装置との接続面たる主面に搭載される第1の半導体チップと、前記第1の配線基板の主面に対する裏面に格子状に設けられて外部端子となる複数の第1の半田ボールとを備え、格子状のコーナー部分に形成される4つの前記第1の半田ボールの少なくとも1つの前記第1の半田ボールが、前記積層型半導体装置の動作とは独立した機能を有する端子であることを特徴とする。
請求項4記載の積層型半導体装置は、請求項3記載の積層型半導体装置において、前記積層型半導体装置の動作とは独立した機能を有する端子が前記第1の半導体装置の単体検査専用端子であることを特徴とする。
請求項5記載の実装体は、請求項1または請求項2のいずれかに記載の積層型半導体装置を前記半田ボールを介して実装基板に実装してなることを特徴とする。
請求項6記載の実装体は、請求項3または請求項4のいずれかに記載の積層型半導体装置を前記第1の半田ボールを介して実装基板に実装してなることを特徴とする。
請求項6記載の実装体は、請求項3または請求項4のいずれかに記載の積層型半導体装置を前記第1の半田ボールを介して実装基板に実装してなることを特徴とする。
以上により、積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することができる。
以上のように、積層型半導体装置において、実装基板への実装に用いる格子状に配置された半田ボールの内、反りの影響を最も受けることになる四隅の半田ボールを積層型半導体装置単体における検査専用端子とすることで、実装時に、積層型半導体装置の反りのためにこれらの端子に接続不良が生じたとしても、これらの端子は実装体での動作には用いられないため、積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することができる。
(第1の実施の形態)
本発明の第1の実施の形態にかかる積層型半導体装置について、図1を参照して説明する。
本発明の第1の実施の形態にかかる積層型半導体装置について、図1を参照して説明する。
図1は第1の実施の形態における積層型半導体装置の構成を示す図であり、図1(a)は第1の半導体装置および第2の半導体装置単体での構成を示す断面図、図1(b)は第1の半導体装置に第2の半導体装置を積層した積層型半導体装置の構成を示す断面図である。図1(c)は第1の半導体装置の裏面図であり、積層型半導体装置の外部端子となる半田ボールの配置を示す図である。
図1に例示する本実施の形態の積層型半導体装置は第1の半導体装置1上に第2の半導体装置2を積層してなる。下段となる第1の半導体装置1は、第1の半導体チップ3aを第1の配線基板1aの主面にアンダーフィル樹脂を設けてフリップチップ実装し、第1の配線基板1aの主面に対する裏面に外部電極となる半田ボール2bを格子状に配置する。上段となる第2の半導体装置2は、第2の配線基板1bと第2の半導体チップ3bが第2の配線基板1bの主面を上に実装されたワイヤーボンディング方式や、もしくは第2の配線基板1bの主面を下にして層間部材によって接続されたフリップチップボンディング方式で電気的接続が形成され、主に封止樹脂4により第2の半導体チップ3bが形成された主面を保護した構造からなる。第1の半導体チップ3aからなる第1の半導体装置1と第2の半導体チップ3bからなる第2の半導体装置2はあらかじめ個別工法によって製造されたものであって、製品の基板に実装する前に双方の半導体装置電極間を半田ボール2bによって電気的に接続して積層型半導体装置とする。
第1の配線基板1aの主面に対する裏面には外部電極として機能する半田ボール2aが格子状に配置され、そのうち、反りが生じた場合に最も影響が大きくなるコーナー部分に形成された4つの半田ボールの少なくとも1つは、積層型半導体装置を実装した実装体の状態では動作に作用しない機能的に独立した端子として半田ボール2cとする。例えば、半田ボール2cを第1の半導体装置1を積層する前に単体で検査する際のみに用いる検査専用端子とすることができる。
このような構成において、第1の半導体装置1と第2の導体装置2を積層する際に生じる部材間の線膨張差によって積層型半導体装置に反りが生じ、実装時において半田ボール2cはそれ以外の半田ボール2aより実装基板との距離が大きくなる。そのために、半田ボール2cによる実装には接続不良等の不具合が生じる場合があるが、実装後においては、半田ボール2cは動作に作用しない端子であるため、例え積層型半導体装置に反りが生じて半田ボール2cに不具合が生じたとしても、実装体において不良となることを低減することができる。
(第2の実施の形態)
本発明の第2の実施の形態にかかる積層型半導体装置を用いた実装体について、図2を参照して説明する。
本発明の第2の実施の形態にかかる積層型半導体装置を用いた実装体について、図2を参照して説明する。
図2は第2の実施の形態における実装体の構成を示す図であり、本発明の積層型半導体装置を実装基板に実装した構成の要部を示す断面図である。
図2に例示する本実施の形態の実装体に搭載される積層型半導体装置は第1の半導体装置1上に第2の半導体装置2を積層してなる。下段となる第1の半導体装置1は、第1の半導体チップ3aを第1の配線基板1aの主面にアンダーフィル樹脂を設けてフリップチップ実装し、第1の配線基板1aの主面に対する裏面に外部電極となる半田ボール2bを格子状に配置する。上段となる第2の半導体装置2は、第2の配線基板1bと第2の半導体チップ3bが第2の配線基板1bの主面を上に実装されたワイヤーボンディング方式や、もしくは第2の配線基板1bの主面を下にして層間部材によって接続されたフリップチップボンディング方式で電気的接続が形成され、主に封止樹脂4により第2の半導体チップ3bが形成された主面を保護した構造からなる。第1の半導体チップ3aからなる第1の半導体装置1と第2の半導体チップ3bからなる第2の半導体装置2はあらかじめ個別工法によって製造されたものであって、製品の基板に実装する前に双方の半導体装置電極間を半田ボール2bによって電気的に接続して積層型半導体装置とする。
図2に例示する本実施の形態の実装体に搭載される積層型半導体装置は第1の半導体装置1上に第2の半導体装置2を積層してなる。下段となる第1の半導体装置1は、第1の半導体チップ3aを第1の配線基板1aの主面にアンダーフィル樹脂を設けてフリップチップ実装し、第1の配線基板1aの主面に対する裏面に外部電極となる半田ボール2bを格子状に配置する。上段となる第2の半導体装置2は、第2の配線基板1bと第2の半導体チップ3bが第2の配線基板1bの主面を上に実装されたワイヤーボンディング方式や、もしくは第2の配線基板1bの主面を下にして層間部材によって接続されたフリップチップボンディング方式で電気的接続が形成され、主に封止樹脂4により第2の半導体チップ3bが形成された主面を保護した構造からなる。第1の半導体チップ3aからなる第1の半導体装置1と第2の半導体チップ3bからなる第2の半導体装置2はあらかじめ個別工法によって製造されたものであって、製品の基板に実装する前に双方の半導体装置電極間を半田ボール2bによって電気的に接続して積層型半導体装置とする。
第1の配線基板1aの主面に対する裏面には外部電極として機能する半田ボール2aが格子状に配置され、そのうち、反りが生じた場合に最も影響が大きくなるコーナー部分に形成された4つの半田ボールの少なくとも1つは、積層型半導体装置を実装した実装体の状態では動作に作用しない機能的に独立した端子として半田ボール2cとする。例えば、半田ボール2cを第1の半導体装置1を積層する前に単体で検査する際のみに用いる検査専用端子とすることができる。
このような構成において、第1の半導体装置1と第2の導体装置2を積層する際に生じる部材間の線膨張差によって積層型半導体装置に反りが生じる。この積層型半導体装置を実装基板5に実装して実装体を形成した場合に、半田ボール2cはそれ以外の半田ボール2aより実装基板5との距離が大きくなる。そのために、半田ボール2cによる実装には接続不良等の不具合が生じる場合があるが、実装後においては、半田ボール2cは実装体の動作に作用しない端子であるため、例え積層型半導体装置に反りが生じて半田ボール2cに接続不良等が生じたとしても、実装体において不良となることを低減することができる。
さらに、この状態で実装基板5へリフロー実装するが、半田ボール2cは実装時の溶融高温過程から凝固冷却過程で生じる線膨張差による第1の配線基板1aの反りによって、積層型半導体装置が実装基板5に接合された際の内部応力は半田ボール2cにて最も強くなり、半田ボール2cは実装基板5と接続しないか他の半田ボールに比べて接続強度が低くなる場合が生じる。そのため、半田ボール2cは、例え実装基板5と接続されていたとしても、接続部分の断面積が小さくなり意図的に破断しやすくできる。半田ボール2cが実装基板5と接続しない状態においては、半田ボールにかかる応力の中で最も大きな半田ボール2cにかかる応力が開放されており、半田ボール2c以外の半田ボール2aに応力が分散しているため、前者よりも半田ボール全体の接続は強い。
本発明は積層型半導体装置に反りを有していたとしても、実装体において不良となることを低減することができ、複数の半導体装置を積層してなる積層型半導体装置および積層型半導体装置を実装した実装体等に有用である。
1 第1の半導体装置
1a 第1の配線基板
1b 第2の配線基板
2 第2の半導体装置
2a 半田ボール
2b 半田ボール
2c 半田ボール
3a 第1の半導体チップ
3b 第2の半導体チップ
4 封止樹脂
5 実装基板
6a 液体充填材
6b 硬化後充填材
1a 第1の配線基板
1b 第2の配線基板
2 第2の半導体装置
2a 半田ボール
2b 半田ボール
2c 半田ボール
3a 第1の半導体チップ
3b 第2の半導体チップ
4 封止樹脂
5 実装基板
6a 液体充填材
6b 硬化後充填材
Claims (6)
- 複数の半導体装置が積層されてなる積層型半導体装置であって、
最下層となる前記半導体装置の配線基板の半導体チップ搭載面に対する裏面に外部端子となる半田ボールが格子状に複数設けられ、格子状のコーナー部分に形成される4つの前記半田ボールの少なくとも1つの前記半田ボールが、前記積層型半導体装置の動作とは独立した機能を有する端子であることを特徴とする積層型半導体装置。 - 前記積層型半導体装置の動作とは独立した機能を有する端子が前記最下層となる前記半導体装置の単体検査専用端子であることを特徴とする請求項1記載の積層型半導体装置。
- 第1の半導体装置上に第2の半導体装置を積層してなる積層型半導体装置であって、
前記第2の半導体装置が、
第2の配線基板と、
前記第2の配線基板の主面上に搭載される第2の半導体チップと、
前記第2の配線基板の主面に対する裏面に設けられて前記第2の半導体チップと電気的に接続される複数の第2の半田ボールとを備え、
前記第1の半導体装置が、
前記第2の半田ボールを介して前記第2の半導体装置と電気的に接続される第1の配線基板と、
前記第1の配線基板の前記第2の半導体装置との接続面たる主面に搭載される第1の半導体チップと、
前記第1の配線基板の主面に対する裏面に格子状に設けられて外部端子となる複数の第1の半田ボールとを備え、
格子状のコーナー部分に形成される4つの前記第1の半田ボールの少なくとも1つの前記第1の半田ボールが、前記積層型半導体装置の動作とは独立した機能を有する端子であることを特徴とする積層型半導体装置。 - 前記積層型半導体装置の動作とは独立した機能を有する端子が前記第1の半導体装置の単体検査専用端子であることを特徴とする請求項3記載の積層型半導体装置。
- 請求項1または請求項2のいずれかに記載の積層型半導体装置を前記半田ボールを介して実装基板に実装してなることを特徴とする実装体。
- 請求項3または請求項4のいずれかに記載の積層型半導体装置を前記第1の半田ボールを介して実装基板に実装してなることを特徴とする実装体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117816A JP2008277457A (ja) | 2007-04-27 | 2007-04-27 | 積層型半導体装置および実装体 |
CNA2008100097618A CN101295708A (zh) | 2007-04-27 | 2008-02-04 | 层叠型半导体器件以及安装体 |
US12/045,271 US20080265249A1 (en) | 2007-04-27 | 2008-03-10 | Stacked semiconductor device assembly and package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117816A JP2008277457A (ja) | 2007-04-27 | 2007-04-27 | 積層型半導体装置および実装体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277457A true JP2008277457A (ja) | 2008-11-13 |
Family
ID=39885879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007117816A Pending JP2008277457A (ja) | 2007-04-27 | 2007-04-27 | 積層型半導体装置および実装体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080265249A1 (ja) |
JP (1) | JP2008277457A (ja) |
CN (1) | CN101295708A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013104843A (ja) * | 2011-11-16 | 2013-05-30 | Toshiba Corp | 電子部品、測定方法および監視装置 |
WO2015001583A1 (en) * | 2013-07-01 | 2015-01-08 | Hitachi, Ltd. | Electronic Assembly for Prognostics of Solder Joint |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9646954B2 (en) * | 2011-04-13 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit with test circuit |
JP7497800B2 (ja) * | 2020-07-08 | 2024-06-11 | オー・エイチ・ティー株式会社 | 容量センサ及び容量センサの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6452502B1 (en) * | 1998-10-15 | 2002-09-17 | Intel Corporation | Method and apparatus for early detection of reliability degradation of electronic devices |
US6707677B1 (en) * | 2003-03-12 | 2004-03-16 | Silicon Integrated Systems Corp. | Chip-packaging substrate and test method therefor |
US7196427B2 (en) * | 2005-04-18 | 2007-03-27 | Freescale Semiconductor, Inc. | Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element |
TWI284394B (en) * | 2005-05-12 | 2007-07-21 | Advanced Semiconductor Eng | Lid used in package structure and the package structure of having the same |
US7531899B2 (en) * | 2006-04-17 | 2009-05-12 | Agilent Technologies, Inc. | Ball grid array package |
-
2007
- 2007-04-27 JP JP2007117816A patent/JP2008277457A/ja active Pending
-
2008
- 2008-02-04 CN CNA2008100097618A patent/CN101295708A/zh active Pending
- 2008-03-10 US US12/045,271 patent/US20080265249A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013104843A (ja) * | 2011-11-16 | 2013-05-30 | Toshiba Corp | 電子部品、測定方法および監視装置 |
US9500693B2 (en) | 2011-11-16 | 2016-11-22 | Kabushiki Kaisha Toshiba | Electronic apparatus, measuring method, and monitoring apparatus |
WO2015001583A1 (en) * | 2013-07-01 | 2015-01-08 | Hitachi, Ltd. | Electronic Assembly for Prognostics of Solder Joint |
JP2016532074A (ja) * | 2013-07-01 | 2016-10-13 | 株式会社日立製作所 | はんだ接合の予備診断のための電子アセンブリ |
Also Published As
Publication number | Publication date |
---|---|
CN101295708A (zh) | 2008-10-29 |
US20080265249A1 (en) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5566161B2 (ja) | 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 | |
JP4512545B2 (ja) | 積層型半導体モジュール | |
JP3916854B2 (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
KR100744151B1 (ko) | 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
US20110074037A1 (en) | Semiconductor device | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20060110927A1 (en) | Package for a semiconductor device | |
US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
JP2013211407A (ja) | 半導体モジュール | |
KR20130129712A (ko) | 반도체 패키지 및 이의 제조방법 | |
KR100791576B1 (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
KR20120058118A (ko) | 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법 | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
US6818999B2 (en) | Semiconductor device having multiple semiconductor chips in a single package | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
KR20110138788A (ko) | 적층형 반도체 패키지 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
KR20090036948A (ko) | Bga 패키지 및 그의 제조 방법 | |
JP2007142128A (ja) | 半導体装置およびその製造方法 | |
JP2007266540A (ja) | 半導体装置及びその製造方法 | |
JP2011119619A (ja) | 半導体パッケージ | |
JP5171720B2 (ja) | 半導体装置 |