KR100333384B1 - 칩 사이즈 스택 패키지 및 그의 제조방법 - Google Patents

칩 사이즈 스택 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR100333384B1
KR100333384B1 KR1019990024627A KR19990024627A KR100333384B1 KR 100333384 B1 KR100333384 B1 KR 100333384B1 KR 1019990024627 A KR1019990024627 A KR 1019990024627A KR 19990024627 A KR19990024627 A KR 19990024627A KR 100333384 B1 KR100333384 B1 KR 100333384B1
Authority
KR
South Korea
Prior art keywords
metal
insulating layer
semiconductor chips
exposed
bonding
Prior art date
Application number
KR1019990024627A
Other languages
English (en)
Other versions
KR20010004042A (ko
Inventor
박상욱
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990024627A priority Critical patent/KR100333384B1/ko
Priority to TW089112571A priority patent/TW476145B/zh
Priority to US09/604,089 priority patent/US6589813B1/en
Priority to JP2000195156A priority patent/JP4406497B2/ja
Publication of KR20010004042A publication Critical patent/KR20010004042A/ko
Application granted granted Critical
Publication of KR100333384B1 publication Critical patent/KR100333384B1/ko
Priority to US10/423,872 priority patent/US6828686B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 칩 사이즈 스택 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 2개의 반도체 칩이 본딩 패드 형성면이 대향하도록 배치된다. 각 반도체 칩의 본딩 패드 형성면에 절연층이 도포되고, 절연층에는 본딩 패드가 노출되는 비아홀이 형성된다. 비아홀에는 절연층의 양측으로 노출되는 금속 트레이스가 형성되어서, 각 절연층이 서로 접착되면서 금속 트레이스들도 본딩된다. 절연층에서 노출된 금속 트레이스에 금속 와이어의 일단이 연결되고, 금속 와이어의 타단이 노출되도록 적층된 반도체 칩의 양측부가 봉지제로 몰딩된다. 한편, 금속 와이어 대신에 패턴 테이프가 사용되고, 절연층 접합과 동시에 패턴 테이프의 일단이 금속 트레이스에 전기적으로 접합되며, 그의 타단이 봉지제로부터 노출될 수도 있다. 이러한 경우에는, 적층된 반도체 칩 사이도 봉지제로 몰딩되는데, 봉지제 대신에 그 사이에 이방성 전도 접착제가 개재될 수도 있다. 전술된 3가지 구조에서, 상부 반도체 칩의 표면에 히트 싱크가 부착되는 것이 바람직하다.

Description

칩 사이즈 스택 패키지 및 그의 제조 방법{chip size stack package and method of fabricating the same}
본 발명은 칩 사이즈 스택 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 적어도 2개 이상의 반도체 칩을 스택킹하여 반도체 칩 정도의 크기로 하나의 패키지로 구성한 스택 패키지 및 그의 제조 방법에 관한 것이다.
메모리 칩의 용량 증대는 빠른 속도로 진행되고 있다. 현재는 128M DRAM이 양산 단계에 있으며, 256M DRAM의 양산도 가까운 시일안에 도래할 것으로 보인다.
메모리 칩의 용량 증대, 다시말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 소자의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있으나, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근, 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택킹(Stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란 적어도 2개 이상의 반도체 소자를 수직하게 쌓아 올려 메모리 용량을 배가시키는 기술로써, 이러한 스택킹에 의하면, 예를 들어 2개의 64M DRAM급 소자를 적층하여 128M DRAM급으로 구성할 수 있고, 또 2개의 128M DRAM급 소자를 적층하여 256M DRAM급으로 구성할 수 있다.
상기와 같은 스택킹에 의한 패키지의 전형적인 한 예의 구조는 다음과 같다. 본딩 패드가 상부면에 배치된 반도체 칩에 리드 프레임의 인너 리드가 접착제로 부착되고, 이 인너 리드는 본딩 패드에 금속 와이어로 연결되어 있다. 전체가 봉지제로 몰딩되면, 리드 프레임의 아우터 리드가 봉지제의 양측으로 돌출되어 있다.
이러한 하나의 패키지상에 동일 구조의 패키지가 적층된다. 즉, 상부에 적층되는 패키지의 아우터 리드가 하부 패키지의 리드 프레임 중간에 접합되어서, 전기적 연결이 되어 있다.
그러나, 상기와 같은 일반적인 스택 패키지는, 패키지의 전체 두께가 너무 두껍다는 단점이 있다. 또한, 상부 패키지의 신호 전달 경로가, 상부 패키지의 아우터 리드를 통해서 하부 패키지의 리드 프레임을 거쳐야 하기 때문에, 전기적인 신호 경로가 너무 길다는 단점도 있다. 특히, 상하부 패키지의 리드를 납땜으로 접합하는데, 이 납땜 불량으로 접속 불량이 자주 야기되었다.
이를 해소하기 위해서, 종래에는 도 1에 도시된 스택 패키지가 제시되었다. 도시된 바와 같이, 상하부 반도체 칩(1a,1b)의 본딩 패드 형성면이 소정 간격을 두고 배치된다. 상하부 리드 프레임(2a,2b)이 각 반도체 칩(1a,1b)의 본딩 패드 형성면에 접착되어서, 그의 인너 리드들이 금속 와이어(3)에 의해 본딩 패드에 전기적으로 연결되어 있다. 한편, 상부 리드 프레임(2a)의 외측 단부가 하부 리드 프레임(2b)의 중간 부분에 본딩되어 있다. 하부 리드 프레임(2b)의 아우터 리드만이 노출되도록, 전체 결과물이 봉지제(4)로 몰딩되어 있다.
그러나, 상기된 종래의 스택 패키지도 다음과 같은 문제점을 안고 있다.
우선, 신호 전달 경로는 줄어들었지만, 어느 하나의 반도체 칩에 불량이 발생되면, 2개의 반도체 칩 모두를 불량처리해야 하는 문제점이 있다.
또한, 각 리드 프레임이 대향되게 배치되어 있기 때문에, 리드 프레임간의 공차로 인한 불량 발생 소지가 높다. 그리고, 리드 프레임간을 레이저로 접합시키기 때문에, 고가의 레이저 장비가 필요하게 되고, 특히 각 리드 프레임이 반영구적으로 접합되는 관계로, 이후의 보수 작업이 거의 불가능하게 된다. 더욱이, 칩의 크기가 변경되면, 그에 따라 리드 프레임을 새로 제작해야만 한다.
부가적인 문제점으로는, 각 반도체 칩이 봉지제로 완전 밀폐되어 있기 때문에, 구동중에 열 발산이 효과적으로 이루어지지 않는다. 즉, 방열판 기능을 하는 히트 싱크(heat sink)를 설치할 부분이 없으므로, 열발산이 제대로 이루어지지 않게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 전체 두께는 증가시키지 않으면서 신호 간섭을 배제함과 아울러 신호 전달 경로를 짧게 할 수 있는 칩 사이즈 스택 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 고가의 레이저 장비를 이용하지 않고 간단한 공정으로 적층된 반도체 칩들간의 전기적 신호 연결이 구현되도록 하는데 있다.
본 발명의 또 다른 목적은 각 반도체 칩의 분리가 용이하도록 하여, 어느 한 반도체 칩의 불량으로 스택 패키지 전체의 폐기 처분 사태를 방지하는데 있다.
본 발명의 또 하나의 목적은 히트 싱크를 부착하는 것을 가능하도록 하여, 열발산 특성을 향상시키는데 있다.
도 1은 종래의 스택 패키지를 나타낸 단면도.
도 2 내지 도 22는 본 발명의 실시예 1에 따른 칩 사이즈 스택 패키지를 제조 공정 순서대로 나타낸 도면.
도 23은 본 발명의 실시예 2에 따른 칩 사이즈 스택 패키지를 나타낸 단면도.
도 24는 실시예 2에 사용되는 패턴 테이프를 나타낸 평면도.
도 25는 본 발명의 실시예 3에 따른 칩 사이즈 스택 패키지를 나타낸 단면도.
도 26은 본 발명의 실시예 4에 따른 칩 사이즈 스택 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 본딩 패드
20 ; 절연층 30 ; 금속 트레이스
40 ; 상부 반도체 칩 41 ; 하부 반도체 칩
80 ; 금속 와이어 100 ; 봉지제
110 ; 패턴 테이프 120 ; ACA
130 ; 히트 싱크
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 칩 사이즈 스택 패키지는 다음과 같은 구성으로 이루어진다.
2개의 반도체 칩이 본딩 패드 형성면이 대향하도록 배치된다. 각 반도체 칩의 본딩 패드 형성면에 절연층이 도포되고, 절연층에는 본딩 패드가 노출되는 비아홀이 형성된다. 비아홀에는 절연층의 양측으로 노출되는 금속 트레이스가 형성되어서, 각 절연층이 서로 접착되면서 금속 트레이스들도 본딩된다. 절연층에서 노출된 금속 트레이스에 금속 와이어의 일단이 연결되고, 금속 와이어의 타단이 노출되도록 적층된 반도체 칩의 양측부가 봉지제로 몰딩된다.
한편, 금속 와이어 대신에 패턴 테이프가 사용되고, 절연층 접합과 동시에 패턴 테이프의 일단이 금속 트레이스에 전기적으로 접합되며, 그의 타단이 봉지제로부터 노출될 수도 있다. 이러한 경우에는, 적층된 반도체 칩 사이도 봉지제로 몰딩되는데, 봉지제 대신에 그 사이에 이방성 전도 접착제(Anistropic Conductive Adhesive:이하 ACA로 영문표기함)가 개재될 수도 있다. 전술된 3가지 구조에서, 상부 반도체 칩의 표면에 히트 싱크가 부착되는 것이 바람직하다.
상기와 같은 구조를 갖는 칩 사이즈 스택 패키지를 제조하는 방법은 다음과 같다.
복수개의 반도체 칩이 구성된 웨이퍼 표면에 절연층을 도포한 후, 절연층을식각하여 본딩 패드를 노출시킨다. 본딩 패드에 연결된 금속 트레이스를 절연층상에 형성한다. 그런 다음, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리한다. 이어서, 2개의 반도체 칩의 절연층을 열압착하여, 각 금속 트레이스층을 전기적으로 본딩한다. 외부 접속 단자의 일단을 금속 트레이스에 전기적으로 연결한 후, 외부 접속 단자의 타단만이 노출되도록 적층된 각 반도체 칩의 양측부를 봉지제로 몰딩한다.
외부 접속 단자가 금속 와이어일 경우에는, 먼저 각 절연층이 접합된 상태에서, 절연층의 측부로 노출된 금속 트레이스에 금속 와이어의 일단을 본딩한다. 외부 접속 단자가 패턴 테이프일 경우에는, 패턴 테이프의 일단을 각 금속 트레이스 사이에 접착제로 접착하고, 각 반도체 칩 사이와 측부를 봉지제로 몰딩한다. 봉지제로 몰딩하기 전에, 각 반도체 칩 사이에 ACA를 개재할 수도 있다. 한편, 최종적으로, 상부 반도체 칩의 표면에 히트 싱크를 부착할 수도 있다.
상기된 본 발명의 구성에 의하면, 리드 프레임 대신에 금속 트레이스가 사용되므로 신호 간섭이 최소화되고, 리드 프레임 사용이 배제되므로 리드 프레임 접합을 위한 고가의 레이저 장비가 요구되지 않는다. 또한, 봉지제가 적층된 반도체 칩의 측부만 몰딩하게 되므로, 이 부분의 봉지제만 제거하면 적층된 반도체 칩을 손쉽게 분리할 수가 있으며, 또한 반도체 칩의 표면이 봉지제로부터 노출되어 있으므로 히트 싱크의 부착이 가능하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 22는 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 도면이다.
먼저, 도 2에 도시된 바와 같이, 복수개의 반도체 칩이 구성된 웨이퍼(10)를 회전 테이블상에 올려놓고, 도 3과 같이 회전 테이블을 회전시키면서 절연층(20)을 웨이퍼(10)상에 스핀 코팅하면, 도 4와 같이 웨이퍼(10) 표면에 절연층(20)이 일정 두께로 도포된다.
그런 다음, 도 5와 같이 절연층(20)을 식각하여 본딩 패드(11)가 노출되는 비아홀(21)을 형성한다. 이어서, 절연층(20)상에 금속층을 증착한 후, 이 금속층을 패터닝하여 금속 트레이스(30)를 형성하는데, 도 6에 패터닝된 금속 트레이스(30)의 구조가 평면도로 도시되어 있다. 도시된 바와 같이, 각 본딩 패드(11)에 금속 트레이스(30)가 전기적으로 연결된 구조를 나타내고 있는데, 다만 절연층(20)의 중앙에도 금속층이 제거되지 않고 남아 있는 형상을 나타내고 있다. 중앙에 남겨진 금속층(31)은 파워 또는 접지용으로서, 각 본딩 패드(11)들중 파워 또는 접지용 패드에 남겨진 금속층(31)이 연결된다. 한편, 도 7은 전기 신호용 본딩 패드(11)에 연결된 금속 트레이스(30)를 나타낸 것으로서, 도 6의 Ⅶ-Ⅶ 선을 따라 취한 단면도이다. 도 8은 파워 또는 접지용 본딩 패드(11)에 연결된 금속층(31)을 나타낸 것으로서, 도 6의 Ⅷ-Ⅷ 선을 따라 취한 단면도이다.
한편, 금속 트레이스(30)는 단층 구조가 아니라 알루미늄/니켈/금이 적층된 3층 구조인 것이 바람직하다. 알루미늄은 본딩 패드(11)의 재질인 알루미늄과 직접 접촉되는 역할을 하고, 니켈은 알루미늄과 금과의 반응을 방지하는 확산 방지층으로서의 역할을 한다. 금은 후속 공정시 신속히 확산되어 접합이 잘 이루어지도록 하는 역할을 한다. 한편, 알루미늄은 5,000Å, 니켈은 2,000Å 그리고 금은 5,000Å 정도의 두께로 증착하고, 특히 금속 트레이스(30)의 전체 두께는 10,000∼20,000Å 정도의 두께로 제어되는 것이 바람직하다. 또한, 금속 트레이스(30)는 전술된 재질과 3층 구조 대신에, 알루미늄/팔라듐/금, 알루미늄/백금/금, 알루미늄/구리/니켈/크롬/금, 알루미늄/구리/니켈/코발트/금, 알루미늄/니켈/금/주석, 알루미늄/니켈/크롬/금/주석 및 알루미늄/코발트/금/주석으로 구성된 그룹으로부터 선택된 다른 구조로 대체될 수도 있다.
이어서, 스크라이브 라인을 따라 웨이퍼(10)를 절단하여 개개의 반도체 칩(40,41)으로 분리한다. 그런 다음, 2개의 반도체 칩(40,41)을 접착하는 공정을 실시하는데, 이 접착 방법에는 다음과 같은 2가지가 있다.
첫 번째 방법은 도 11과 같이, 플라즈마로 각 반도체 칩(40,41)의 금속 트레이스(30) 표면을 세정하여, 그의 표면, 즉 금 재질의 표면을 활성화시킨다. 또한, 절연층(20)을 소프트 경화시킨다. 이러한 상태에서, 도 9와 같이 상부 반도체 칩(40)을 뒤집어서 하부 반도체 칩(41) 표면에 올려 놓는다. 그런 다음, 열압착을 하게 되면, 도 12와 같이 활성화된 각 금속 트레이스(30) 표면이 접합을 시작하게 되고, 도 13과 같이 두 금속 트레이스(30)가 완전 접합된다. 물론, 도 10과 같이 절연층(20)도 서로 접합된다. 그런 다음, 전체 결과물을 하드 경화하여, 접합 경계면을 견고하게 한다. 열압착 온도로는 대략 300℃ 정도가 바람직하다.
두 번째 방법은 절연층(20)을 소프트 경화를 시킬 수 없는 경우에 적용된다.도 14와 같이 각 절연층(20) 사이에 접착제(50)를 도포한 후, 열압착하여 접착제(50)내의 기포를 제거함과 아울러 각 금속 트레이스(30)도 접합한다. 그런 다음, 전체 결과물을 경화시키면, 도 15와 같이 접착제(50)를 매개로 상하 반도체 칩(40,41)이 접합된다.
전자의 방법을 사용한 것을 전제로 하여, 도 16와 같이 상하로 적층된 각 반도체 칩(40,41)의 양측면을 연마 도구(60)로 연마하여 금속 트레이스(30)를 절연층(20)으로부터 노출시킨다. 그런 다음, 도 17과 같이 노출된 금속 트레이스(30) 부분을 미소 식각하여, 금속 트레이스(30)의 노출된 부분에 묻은 이물질을 제거한다. 또는, 도 18와 같이, 연마 도구(60) 대신에 노즐(70)을 통해서 각 반도체 칩(40,41)의 양측면에 연마제를 분사하여 연마할 수도 있다.
이어서, 도 19와 같이, 외부 접속 단자로 기능을 하는 금속 와이어(80)의 일단을 노출된 금속 트레이스(30)에 본딩한다. 그런 다음, 도 20과 같이 전체 결과물을 세운 후, 양측 반도체 칩(40,41)의 양측면에 지그(90)를 맞댄 상태에서, 그 사이에 봉지제(100)를 도포하면, 도 21과 같이 된다. 마지막으로, 도 22와 같이 지그(90)를 분리하면, 봉지제(100)가 상하로 적층되어 접합된 반도체 칩(40,41)의 양측부만 몰딩한 상태가 되어 상부 반도체 칩(40)의 표면과 하부 반도체 칩(41)의 밑면이 노출된 상태가 되고, 금속 와이어(80)의 타단은 봉지제(100)로 노출되어서 기판에 실장할 수가 있게 된다.
[실시예 2]
도 23은 본 발명의 실시예 2에 따른 칩 사이즈 스택 패키지를 나타낸 단면도이고, 도 24는 본 실시예 2에서 사용되는 패턴 테이프를 나타낸 평면도이다.
외부 접속 단자로 사용되는 패턴 테이프(110)는 주지된 사실대로 절연층내에 금속 패턴이 배열된 구조로 이루어진다. 이러한 구조의 패턴 테이프(110)는 실시예 1에서 사용되는 금속 와이어(80)와 같이 본딩을 할 수는 없으므로, 다른 방법이 채용된다.
먼저, 도 24에 도시된 바와 같이, 패턴 테이프(110)의 각 금속 패턴은 연결 테이프(111)에 의해 연결된 상태이다. 이러한 구조의 패턴 테이프(110)의 일단을 도 23과 같이 각 금속 트레이스(30) 사이에 배치한 후, 열압착에 의해 각 금속 트레이스(30)와 패턴 테이프(110)의 금속 패턴을 전기적으로 접합한다. 금속 트레이스(30)와의 전기적 접합을 위해, 패턴 테이프(110)의 금속 패턴에 금을 도금하는 것이 바람직하다.
한편, 열압착을 하게 되면, 패턴 테이프(110)의 두께만큼 각 절연층(20) 사이에는 공간이 형성된다. 이러한 상태에서, 각 절연층(20) 사이와 상하 반도체 칩(40,41) 사이를 봉지제(100)로 몰딩하면, 패턴 테이프(110)의 타측만이 봉지제(100)로부터 노출된다.
본 실시예 2에 따른 방법에서는, 금속 와이어가 사용되지 않으므로 와이어 본딩 공정이 생략되고, 각 반도체 칩(40,41) 접합과 함께 외부 접속 단자인 패턴 테이프(110)를 금속 트레이스(30)에 접합할 수 있는 잇점이 있다.
[실시예 3]
도 25는 본 발명의 실시예 3에 따른 칩 사이즈 스택 패키지를 나타낸 단면도이다. 도시된 바와 같이, 패턴 테이프(110)가 사용되는 것은 실시예 2와 동일하고, 다만 두 반도체 칩(40,41) 접합시 그 사이에 ACA(120)를 도포한다는 점이 실시예 2와 상이하다.
즉, 각 절연층(20) 사이에 ACA(120)를 도포하고, 패턴 테이프(110)의 일단을 각 금속 트레이스(30) 사이에 개재한다. 이러한 상태에서, 전체 결과물을 경화시키면, 패턴 테이프(110)의 금속 패턴이 전도성 재질인 ACA(120)를 통해서 금속 트레이스(30)에 전기적으로 연결된다. 이러한 방법은 한 번의 공정에 의해 반도체 칩(40,41)들이 기계적으로 접합됨과 동시에 전기적으로도 연결될 수 있다는 잇점이 있다.
[실시예 4]
도 26은 본 발명의 실시예 4에 따른 칩 사이즈 스택 패키지를 나타낸 단면도이다. 도시된 바와 같이, 다른 구조는 실시예 1과 동일하고, 다만 상부면에 요철 구조를 갖는 히트 싱크(130)가 상부 반도체 칩(40)의 표면에 부착된다. 물론, 실시예 2 및 3에 따른 구조를 갖는 스택 패키지의 상부 반도체 칩(40) 표면은 노출된 상태이므로, 히트 싱크(130)를 부착하는 것은 가능하다.
이상에서 설명한 바와 같이 본 발명에 의하면, 적층된 상하부 반도체 칩의 각 본딩 패드가 금속 트레이스를 매개로 직접 외부 접속 단자에 연결되므로, 전기 신호 전달 경로가 짧아지고, 금속 트레이스가 사용되므로 서로간의 신호 간섭이 최소화된다.
또한, 리드 프레임 사용이 배제되므로, 고가의 레이저 장비를 사용하지 않고 간단한 열압착 방법으로 반도체 칩의 적층이 가능하게 된다.
그리고, 봉지제는 적층된 반도체 칩의 측부만을 몰딩하므로, 어느 한 반도체 칩 불량시, 측부에만 있는 봉지제를 제거하고 불량 반도체 칩만을 폐기할 수 있는 잇점도 있다.
아울러, 각 반도체 칩의 반대면은 모두 노출된 상태이므로 열발산 능력이 향상되고, 특히 노출된 면에 히트 싱크의 부착이 가능하게 된다.
부가적으로, 각 반도체 칩의 측부가 봉지제로 몰딩되므로, 외부로부터의 수분 침투가 방지된다.
이상에서는 본 발명에 의한 스택 패키지 및 그의 제조 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (16)

  1. 본딩 패드 형성면이 소정간격 두고 대향 배치된 상하부 반도체 칩;
    상기 상하부 반도체 칩의 각 본딩 패드 형성면을 선택적으로 노출시키는 비아홀을 갖으면 상기 상하부 반도체 칩을 접합하는 절연층;
    상기 절연층의 비아홀에 증착되어 본딩 패드와 전기적으로 연결된 금속 트레이스;
    상기 금속 트레이스의 일단에 연결된 외부 접속 단자; 및
    상기 외부 접속 단자의 타단이 노출되도록 상기 적층된 상하부 반도체 칩의 측부를 몰딩하는 봉지제를 포함하는 것을 특징으로 하는 칩 사이즈 스택 패키지.
  2. 제 1 항에 있어서, 상기 외부 접속 단자는 절연층의 측부를 통해 노출된 금속 트레이스에 본딩된 금속 와이어인 것을 특징으로 하는 칩 사이즈 스택 패키지.
  3. 제 1 항에 있어서, 상기 외부 접속 단자는 각 금속 트레이스에 직접 접합된 패턴 테이프인 것을 특징으로 하는 칩 사이즈 스택 패키지.
  4. 제 3 항에 있어서, 상기 패턴 테이프의 두께만큼 각 절연층 사이에 형성된 공간에 상기 봉지제 또는 이방성 전도 접착제가 도포된 것을 특징으로 하는 칩 사이즈 스택 패키지.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 상부 반도체 칩의 표면에 히트 싱크가 부착된 것을 특징으로 하는 칩 사이즈 스택 패키지.
  6. 제 1 항에 있어서, 상기 금속 트레이스는 알루미늄/니켈/금, 알루미늄/팔라듐/금, 알루미늄/백금/금, 알루미늄/구리/니켈/크롬/금, 알루미늄/구리/니켈/코발트/금, 알루미늄/니켈/금/주석, 알루미늄/니켈/크롬/금/주석 및 알루미늄/코발트/금/주석으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 칩 사이즈 스택 패키지.
  7. 복수개의 반도체 칩이 구성된 웨이퍼 표면에 절연층을 도포하고, 상기 절연층을 선택적으로 식각하여 각 반도체 칩의 본딩 패드를 노출시키는 단계;
    상기 절연층상에 금속층을 증착한 후, 상기 금속층을 패터닝하여 일단이 상기 노출된 각 본딩 패드에 연결되고 타단은 각 반도체 칩의 가장자리를 향해 연장되는 금속 트레이스를 형성하는 단계;
    상기 금속 트레이스의 타단을 절연층의 측부를 통해 노출시킴과 동시에 스크라이브 라인을 따라 상기 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하는 단계;
    상기 개개로 절단된 각 반도체 칩의 본딩 패드 형성면을 접합하여, 상기 각 금속 트레이스를 전기적으로 연결하는 단계;
    상기 노출된 금속 트레이스의 타단에 금속 와이어의 일단을 본딩하는 단계; 및
    상기 금속 와이어의 타단과 각 반도체 칩의 반대면이 노출되도록, 상기 접합된 상하 반도체 칩의 양측부를 봉지제로 몰딩하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  8. 제 7 항에 있어서, 상기 각 반도체 칩 접합 단계는
    상기 각 절연층을 소프트 경화하는 단계;
    상기 각 절연층과 각 금속 트레이스를 열압착하는 단계; 및
    상기 절연층을 하드 경화하는 단계로 이루어지는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  9. 제 8 항에 있어서, 상기 금속 트레이스 열압착하기 전에, 상기 금속 트레이스를 플라즈마로 세정하여 활성화시키는 단계를 추가로 실시하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  10. 제 7 항에 있어서, 상기 각 반도체 칩 접합 단계는
    상기 각 절연층을 접착제를 매개로 접착하는 단계; 및
    상기 각 절연층과 접착제를 경화하여 접합하는 단계로 이루어지는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  11. 제 7 항에 있어서, 상기 반도체 칩 분리 후, 각 반도체 칩의 측면을 연마하는 단계를 추가로 실시하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  12. 제 11 항에 있어서, 상기 연마 단계 후, 상기 절연층을 통해 노출되는 금속 트레이스의 타단에 묻은 이물질 제거를 위해 미소 식각을 실시하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  13. 제 7 항에 있어서, 상기 봉지제 몰딩 단계 후, 상기 상부 반도체 칩의 표면에 히트 싱크를 부착하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  14. 복수개의 반도체 칩이 구성된 웨이퍼 표면에 절연층을 도포하고, 상기 절연층을 식각하여 각 반도체 칩의 본딩 패드를 노출시키는 단계;
    상기 절연층상에 금속층을 증착한 후, 상기 금속층을 패터닝하여 상기 노출된 각 본딩 패드에 연결된 금속 트레이스를 형성하는 단계;
    스크라이브 라인을 따라 상기 웨이퍼를 절단하는 단계;
    상기 개개로 절단된 각 반도체 칩의 금속 트레이스 사이에 패턴 테이프의 일단을 개재시킨 상태에서 열압착하여, 상기 패턴 테이프의 일단과 각 금속 트레이스를 전기적으로 연결시키는 단계; 및
    상기 패턴 테이프의 타단과 각 반도체 칩의 반대면이 노출되도록, 상기 접합된 상하 반도체 칩의 양측부와 각 절연층 사이 공간을 봉지제로 몰딩하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  15. 제 14 항에 있어서, 상기 각 절연층 사이에 이방성 전도 접착제를 도포하고, 상기 이방성 전도 접착제에 패턴 테이프의 일단을 삽입한 상태에서 열압착하여, 상기 패턴 테이프의 일단을 이방성 전도 접착제를 매개로 각 금속 트레이스에 전기적으로 연결시키는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
  16. 제 14 항에 있어서, 상기 몰딩 단계 후, 상기 상부 반도체 칩의 표면에 히트 싱크를 부착하는 것을 특징으로 하는 칩 사이즈 스택 패키지의 제조 방법.
KR1019990024627A 1999-06-28 1999-06-28 칩 사이즈 스택 패키지 및 그의 제조방법 KR100333384B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019990024627A KR100333384B1 (ko) 1999-06-28 1999-06-28 칩 사이즈 스택 패키지 및 그의 제조방법
TW089112571A TW476145B (en) 1999-06-28 2000-06-27 Chip scale stack package and method of fabricating the same
US09/604,089 US6589813B1 (en) 1999-06-28 2000-06-27 Chip size stack package and method of fabricating the same
JP2000195156A JP4406497B2 (ja) 1999-06-28 2000-06-28 スタックドチップサイズパッケージの製造方法
US10/423,872 US6828686B2 (en) 1999-06-28 2003-04-28 Chip size stack package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024627A KR100333384B1 (ko) 1999-06-28 1999-06-28 칩 사이즈 스택 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20010004042A KR20010004042A (ko) 2001-01-15
KR100333384B1 true KR100333384B1 (ko) 2002-04-18

Family

ID=19595860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024627A KR100333384B1 (ko) 1999-06-28 1999-06-28 칩 사이즈 스택 패키지 및 그의 제조방법

Country Status (4)

Country Link
US (2) US6589813B1 (ko)
JP (1) JP4406497B2 (ko)
KR (1) KR100333384B1 (ko)
TW (1) TW476145B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
DE102004041888B4 (de) * 2004-08-30 2007-03-08 Infineon Technologies Ag Herstellungsverfahren für eine Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US8890312B2 (en) * 2006-05-26 2014-11-18 The Hong Kong University Of Science And Technology Heat dissipation structure with aligned carbon nanotube arrays and methods for manufacturing and use
US7763980B2 (en) * 2007-06-28 2010-07-27 Sandisk Corporation Semiconductor die having a distribution layer
US7772047B2 (en) * 2007-06-28 2010-08-10 Sandisk Corporation Method of fabricating a semiconductor die having a redistribution layer
KR100867093B1 (ko) * 2007-10-08 2008-11-04 주식회사 동부하이텍 시스템 인 패키지의 웨이퍼 적층방법
US7863721B2 (en) * 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US8486758B2 (en) * 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
KR102420589B1 (ko) * 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
WO2022244266A1 (ja) * 2021-05-21 2022-11-24 昭和電工マテリアルズ株式会社 半導体装置の製造方法、及び、半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130949A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH05326735A (ja) * 1992-05-14 1993-12-10 Toshiba Corp 半導体装置及びその製造方法
FR2696871B1 (fr) 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5627112A (en) * 1995-11-13 1997-05-06 Rockwell International Corporation Method of making suspended microstructures
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
WO1998033217A1 (en) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US6190947B1 (en) * 1997-09-15 2001-02-20 Zowie Technology Corporation Silicon semiconductor rectifier chips and manufacturing method thereof
JPH11307719A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体装置
US6307256B1 (en) * 1998-10-26 2001-10-23 Apack Technologies Inc. Semiconductor package with a stacked chip on a leadframe
JP3876088B2 (ja) * 1999-01-29 2007-01-31 ローム株式会社 半導体チップおよびマルチチップ型半導体装置
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
KR100333385B1 (ko) * 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130949A (ja) * 1993-11-01 1995-05-19 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US6828686B2 (en) 2004-12-07
US20030183945A1 (en) 2003-10-02
US6589813B1 (en) 2003-07-08
JP4406497B2 (ja) 2010-01-27
KR20010004042A (ko) 2001-01-15
JP2001035999A (ja) 2001-02-09
TW476145B (en) 2002-02-11

Similar Documents

Publication Publication Date Title
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
JP4412439B2 (ja) メモリモジュール及びその製造方法
JP3752508B2 (ja) スタックパッケージ及びその製造方法
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
JP3839323B2 (ja) 半導体装置の製造方法
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US6916686B2 (en) Method of manufacturing a semiconductor device
US7598121B2 (en) Method of manufacturing a semiconductor device
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP2001144218A (ja) 半導体装置及び半導体装置の製造方法
KR100333385B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
JP3660854B2 (ja) 半導体装置の製造方法
KR20000061035A (ko) 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법
US20040159924A1 (en) Semiconductor device
JPH11265964A (ja) 半導体装置とその製造方法
KR100279249B1 (ko) 적층형패키지및그의제조방법
JPS62196839A (ja) ハイブリツド型半導体装置
KR100388292B1 (ko) 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법
KR100259588B1 (ko) 3차원 칩적층 패키지의 제조 방법
KR20000042872A (ko) 스택 패키지 및 그의 제조 방법
KR20000018429A (ko) 반도체 칩 패키지 및 그 제조 방법
KR20010039116A (ko) 외부 단자 형성용 테이프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee