DE102020132568A1 - Esd-schutzschaltung zum und zugehöriges betriebsverfahren - Google Patents

Esd-schutzschaltung zum und zugehöriges betriebsverfahren Download PDF

Info

Publication number
DE102020132568A1
DE102020132568A1 DE102020132568.1A DE102020132568A DE102020132568A1 DE 102020132568 A1 DE102020132568 A1 DE 102020132568A1 DE 102020132568 A DE102020132568 A DE 102020132568A DE 102020132568 A1 DE102020132568 A1 DE 102020132568A1
Authority
DE
Germany
Prior art keywords
node
esd
coupled
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020132568.1A
Other languages
English (en)
Inventor
Tao Yi HUNG
Ming-Fang Lai
Li-Wei Chu
Wun-Jie Lin
Jam-Wem Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/108,497 external-priority patent/US20210305809A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020132568A1 publication Critical patent/DE102020132568A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/043—Protection of over-voltage protection device by short-circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0281—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements field effect transistors in a "Darlington-like" configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Klemmschaltung umfasst eine Schaltung zur Erfassung elektrostatischer Entladungen (ESD), die zwischen einem ersten Knoten und einem zweiten Knoten angeschlossen ist. Die Klemmschaltung umfasst außerdem einen ersten Transistor eines ersten Typs. Der erste Transistor hat ein erstes Gate, das durch einen dritten Knoten mindestens mit der ESD-Detektionsschaltung gekoppelt ist, einen ersten Drain, der mit dem ersten Knoten gekoppelt ist, und eine erste Source, die mit dem zweiten Knoten gekoppelt ist. Die Klemmschaltung umfasst ferner eine Ladeschaltung, die zwischen dem zweiten Knoten und dem dritten Knoten gekoppelt ist und eingerichtet ist, den dritten Knoten während eines ESD-Ereignisses an dem zweiten Knoten aufzuladen.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung 63/003,024 , eingereicht am 31. März 2020, die in ihrer Gesamtheit durch Bezugnahme hierin aufgenommen ist.
  • HINTERGRUND
  • Der jüngste Trend zur Miniaturisierung integrierter Schaltungen (ICs) ergab immer kleinere Vorrichtungen, die weniger Strom verbrauchen, aber mehr Funktionen bei höheren Geschwindigkeiten als zuvor bieten. Der Miniaturisierungsprozess erhöhte allerdings auch die Anfälligkeit der Vorrichtungen für elektrostatische Entladungen (ESD) aufgrund verschiedener Faktoren wie z.B. dünnerer dielektrischer Dicken und damit verbundener niedrigerer dielektrischer Durchbruchspannungen. Die ESD sind eine der Ursachen für die Beschädigung elektronischer Schaltungen und sind eine der Gesichtspunkte in der fortgeschrittenen Halbleitertechnologie.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt werden. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1A ist ein schematisches Blockdiagramm einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 1B ist ein schematisches Blockdiagramm einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 2A ist ein Schaltplan einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 2B ist ein Schaltplan einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 3A ist ein Schaltplan einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 3B ist ein Schaltplan einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 4A ist ein Schaltplan einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 4B ist ein Schaltplan einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 4C ist ein Schaltplan einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 5A ist eine Querschnittsansicht einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 5B ist eine Querschnittsansicht einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 5C ist eine Querschnittsansicht einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 6 ist ein Flussdiagramm eines Verfahrens zum Betrieb eines ESD-Schaltkreises gemäß einigen Ausführungsformen.
    • 7 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines integrierten Schaltkreises gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung bietet verschiedene Ausführungsformen oder Beispiele für die Implementierung von Merkmalen des bereitgestellten Gegenstands. Zur Vereinfachung der vorliegenden Offenbarung werden im Folgenden spezifische Beispiele für Komponenten, Materialien, Werte, Schritte, Anordnungen oder Ähnliches beschrieben. Dies sind natürlich nur Beispiele und nicht einschränkend. Andere Komponenten, Materialien, Werte, Schritte, Anordnungen oder Ähnliches sind denkbar. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, kann aber auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal gegebenenfalls nicht in direktem Kontakt stehen. Ferner können Bezugszeichen in den verschiedenen der vorliegende Offenbarung Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt nicht grundsätzlich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können hier zur Vereinfachung der Beschreibung räumlich relative Begriffe wie „unter“, „unten“, „abwärts“, „über“, „oben“, „aufwärts“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal wie in den Zeichnungen dargestellt zu beschreiben. Die räumlich relativen Begriffe sollen neben der in den Zeichnungen dargestellten Ausrichtung auch andere Ausrichtungen der Vorrichtungen während Benutzung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlich relativen Bezeichnungen können ebenfalls entsprechend interpretiert werden.
  • In einigen Ausführungsformen umfasst eine Klemmschaltung eine ESD-Detektionsschaltung (electrostatic discharge detection circuit), die zwischen einem ersten Knoten und einem zweiten Knoten angeschlossen ist. In einigen Ausführungsformen umfasst die Klemmschaltung außerdem einen ersten Transistor eines ersten Typs. Der erste Transistor umfasst ein erstes Gate, das über einen dritten Knoten mit mindestens der ESD-Detektionsschaltung gekoppelt ist, einen ersten Drain, der mit dem ersten Knoten gekoppelt ist, und eine erste Source, die mit dem zweiten Knoten gekoppelt ist.
  • In einigen Ausführungsformen umfasst die Klemmschaltung ferner eine Ladeschaltung, die zwischen dem zweiten Knoten und dem dritten Knoten gekoppelt ist und eingerichtet ist, den dritten Knoten während eines ESD-Ereignisses an dem zweiten Knoten auflädt. In einigen Ausführungsformen ist die Klemmschaltung in einem Substrat ausgebildet. In einigen Ausführungsformen wird ein Großteil des Substrats während der Verdünnung des Wafers entfernt, wodurch die Wirksamkeit einer Body-Diode in dem Substrat für ESD-Ereignisse reduziert wird.
  • Während eines ESD-Ereignisses an dem ersten Knoten der vorliegenden Offenbarung gemäß einigen Ausführungsformen wird die Klemmschaltung eingeschaltet, so dass ein Kanal der Klemmschaltung 120 verwendet wird, um den ESD-Strom in einer Vorwärts-ESD-Richtung von dem ersten Knoten zu dem zweiten Knoten zu entladen. Die integrierte Schaltung der vorliegenden Offenbarung weist eine bessere ESD-Entladungsfähigkeit und ESD-Entladungsleistung bei gleichzeitig weniger Platzbedarf im Vergleich zu anderen Ansätzen auf, die die Body-Diode verwenden, um das ESD-Ereignis in der Vorwärts-ESD-Richtung zu reduzieren, oder zu anderen Ansätzen, in denen der Bulk während der Herstellung entfernt wird (z.B. Bulk-Less-Prozess).
  • 1A ist ein schematisches Blockdiagramm einer integrierten Schaltung 100A gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 100A umfasst eine interne Schaltung 102, einen Spannungsversorgungsknoten 104, einen Referenzspannungsversorgungsknoten 106, ein IO-Pad 108, eine Diode 110, eine Diode 112 und eine ESD-Klemme 120. In einigen Ausführungsformen ist mindestens die integrierte Schaltung 100A, 100B (1B), 200A-200B (2A-2B), 300A-300B (3A-3B), 400A-400C (4A-4C) oder 500A-500C (5A-5C) auf einer einzigen integrierten Schaltung (IC) oder auf einem einzigen Halbleitersubstrat enthalten. In einigen Ausführungsformen umfasst mindestens die integrierte Schaltung 100A, 100B (1B), 200A-200B (2A-2B), 300A-300B (3A-3B), 400A-400C (4A-4C) oder 500A-500C (5A-5C) eine oder mehrere ICs, die auf einem oder mehreren einzelnen Halbleitersubstraten enthalten sind.
  • Die interne Schaltung 102 ist mit dem IO-Pad 108, der Diode 110 und der Diode 112 gekoppelt. Die interne Schaltung 102 ist eingerichtet, ein IO-Signal von dem IO-Pad 108 zu empfangen. In einigen Ausführungsformen ist die interne Schaltung 102 mit dem Spannungsversorgungsknoten 104 (z.B. VDD) und dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) gekoppelt. In einigen Ausführungsformen ist die interne Schaltung 102 eingerichtet, eine Versorgungsspannung VDD von dem Spannungsversorgungsknoten 104 (z.B. VDD) und eine Referenzspannung VSS von dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu empfangen.
  • Die interne Schaltung 102 umfasst eine Schaltung, die eingerichtet ist, das IO-Signal zu erzeugen oder zu verarbeiten, das von dem IO-Pad 108 empfangen oder an dieses ausgegeben wird. In einigen Ausführungsformen umfasst die interne Schaltung 102 Kernschaltungen, die eingerichtet sind, bei einer Spannung zu wirken, welche niedriger als die Versorgungsspannung VDD des Spannungsversorgungsknotens 104 ist. In einigen Ausführungsformen umfasst die interne Schaltung 102 mindestens eine Transistorvorrichtung von N-Typ oder von P-Typ. In einigen Ausführungsformen umfasst die interne Schaltung 102 mindestens eine Logikgatezelle. In einigen Ausführungsformen umfasst eine Logikgatezelle eine UND-, ODER-, NAND-, NOR-, XOR-, INV-, UND-OR-Invertierungs- (AOI), ODER-AND-Invertierungs- (OAI), MUX-, Flip-Flop-, BUFF-, Latch-, Verzögerungs- oder Taktzelle. In einigen Ausführungsformen umfasst die interne Schaltung 102 mindestens eine Speicherzelle. In einigen Ausführungsformen umfasst die Speicherzelle einen statischen Direktzugriffsspeicher (SRAM), einen dynamischen RAM (DRAM), einen resistiven RAM (RRAM), einen magnetoresistiven RAM (MRAM) oder einen Festwertspeicher (ROM). In einigen Ausführungsformen umfasst die interne Schaltung 102 ein oder mehrere aktive oder passive Elemente. Beispiele für aktive Elemente sind unter anderem Transistoren und Dioden. Beispiele für Transistoren sind, ohne jedoch hierauf beschränkt zu sein, Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxid-Halbleiter-Transistoren (CMOS), Bipolartransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, P-Kanal- und/oder N-Kanal-Feldeffekttransistoren (PFETs/NFETs) usw., FinFETs und planare MOS-Transistoren mit erhabenen Source/Drain. Beispiele für passive Elemente sind, ohne hierauf eingeschränkt zu sein, Kondensatoren, Induktivitäten, Sicherungen und Widerstände.
  • Der Spannungsversorgungsknoten 104 ist mit der Diode 110 und der ESD-Klemme 120 gekoppelt. Der Referenzspannungsversorgungsknoten 106 ist mit der Diode 112 und der ESD-Klemme 120 gekoppelt. Der Spannungsversorgungsknoten 104 ist eingerichtet, die Versorgungsspannung VDD für den normalen Betrieb der internen Schaltung 102 zu empfangen. In ähnlicher Weise ist der Referenzspannungsversorgungsknoten 106 eingerichtet, die Referenzversorgungsspannung VSS für den normalen Betrieb der internen Schaltung 102 zu empfangen. In einigen Ausführungsformen ist mindestens der Spannungsversorgungsknoten 104 ein Spannungsversorgungspad. In einigen Ausführungsformen ist mindestens der Referenzspannungsversorgungsknoten 106 ein Referenzspannungsversorgungspad. In einigen Ausführungsformen ist ein Pad mindestens eine leitfähige Oberfläche, ein Pin, ein Knoten oder ein Bus. Der Spannungsversorgungsknoten 104 oder der Referenzspannungsversorgungsknoten 106 wird auch als Stromversorgungsspannungsbus oder Stromversorgungsspannungsschiene bezeichnet. In der beispielhaften Konfiguration in 1A-1B, 2A-2B, 3A-3B, 4A-4C oder 5A-5C ist die Versorgungsspannung VDD eine positive Versorgungsspannung, der Spannungsversorgungsknoten 104 eine positive Versorgungsspannung, die Referenzversorgungsspannung VSS eine Masse-Versorgungsspannung und der Referenzspannungsversorgungsknoten 106 ein Masse-Spannungsanschluss. Andere Stromversorgungsanordnungen fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Das IO-Pad 108 ist mit der internen Schaltung 102 gekoppelt. Das IO-Pad 108 ist eingerichtet, ein IO-Signal von der internen Schaltung 102 zu empfangen oder ein IO-Signal an die interne Schaltung 102 auszugeben. Das IO-Pad 108 ist mindestens ein Pin, der mit der internen Schaltung 102 gekoppelt ist. In einigen Ausführungsformen ist das IO-Pad 108 ein Knoten, ein Bus oder eine leitfähige Oberfläche, die mit der internen Schaltung 102 gekoppelt ist.
  • Die Diode 110 ist zwischen dem Spannungsversorgungsknoten 104 und dem 10-Pad 108 gekoppelt. Eine Anode der Diode 110 ist mit der internen Schaltung 102, dem 10-Pad 108 und einer Kathode der Diode 112 gekoppelt. Eine Kathode der Diode 110 ist mit dem Spannungsversorgungsknoten 104 und der ESD-Klemme 120 gekoppelt. In einigen Ausführungsformen ist die Diode 110 eine Pull-Up-Diode oder wird als eine p+ Diode bezeichnet. In diesen Ausführungsformen ist die p+ Diode beispielsweise zwischen einem P-Wannenbereich (nicht dargestellt) und einem N-Wannenbereich (nicht dargestellt) gebildet und der N-Wannenbereich ist mit VDD verbunden.
  • Die Diode 112 ist zwischen dem Referenzspannungsversorgungsknoten 106 und dem IO-Pad 108 gekoppelt. Eine Anode der Diode 112 ist mit dem Referenzspannungsversorgungsknoten 106 und der ESD-Klemme 120 gekoppelt. Eine Kathode der Diode 112 ist mit der internen Schaltung 102, dem IO-Pad 108 und der Anode der Diode 110 gekoppelt. In einigen Ausführungsformen ist die Diode 112 eine Pull-Down-Diode oder wird als eine n+ Diode bezeichnet. In diesen Ausführungsformen wird die n+ Diode beispielsweise zwischen einem n+ Übergang (nicht dargestellt) und einem P-Substrat (nicht dargestellt) gebildet, und das P-Substrat ist mit Masse oder VSS verbunden.
  • Die Dioden 110 und 112 sind eingerichtet, eine minimale Wirkung auf das normale Verhalten (z.B. keine ESD-Bedingungen oder ESD-Ereignisse) der internen Schaltung 102 oder der integrierten Schaltung 100A zu haben. In einigen Ausführungsformen tritt ein ESD-Ereignis auf, wenn eine ESD-Spannung oder ein ESD-Strom, der höher ist als ein Spannungs- oder Strompegel, welcher während des normalen Betriebs der internen Schaltung 102 zu erwarten ist, mindestens an den Spannungsversorgungsknoten 104, an den Referenzspannungsversorgungsknoten 106 oder an das IO-Pad 108 angelegt wird.
  • Wenn keine ESD-Ereignisse auftreten, haben die Dioden 110 und 112 keinen Einfluss auf den Betrieb der integrierten Schaltung 100A. Während eines ESD-Ereignisses ist die Diode 110 eingerichtet, Spannung oder Strom zwischen dem Spannungsversorgungsknoten 104 und dem IO-Pad 108 zu übertragen, je nachdem, ob die Diode 110 in Durchlassrichtung oder in Sperrrichtung vorgespannt ist, und je nach den Spannungspegeln des Spannungsversorgungsknotens 104 und des IO-Pads 108.
  • Während eines PD-Modus (Positive-to-VDD mode) eines positiven ESD-Stresses oder eines ESD-Ereignisses ist die Diode 110 beispielsweise in Durchlassrichtung vorgespannt und eingerichtet, Spannung oder Strom von dem IO-Pad 108 an den Spannungsversorgungsknoten 104 zu übertragen. In PD-Modus wird ein positiver ESD-Stress oder eine positive ESD-Spannung (mindestens größer als die Versorgungsspannung VDD) an das IO-Pad 108 angelegt, während der Spannungsversorgungsknoten 104 (z.B. VDD) auf Masse liegt und der Referenzspannungsversorgungsknoten 106 (z.B. VSS) schwebend ist.
  • Während eines ND-Modus (Negative-to-VDD mode) eines ESD-Stresses oder einer negativen ESD-Ereignisses ist die Diode 110 beispielsweise in Sperrrichtung vorgespannt und eingerichtet, Spannung oder Strom von dem Spannungsversorgungsknoten 104 an das 10-Pad 108 zu übertragen. In ND-Modus wird ein negativer ESD-Stress von dem IO-Pad 108 empfangen, während der Spannungsversorgungsknoten 104 (z.B. VDD) auf Masse liegt und der Referenzspannungsversorgungsknoten 106 (z.B. VSS) schwebend ist.
  • Während eines ESD-Ereignisses ist die Diode 112 eingerichtet, Spannung oder Strom zwischen dem Referenzspannungsversorgungsknoten 106 und dem IO-Pad 108 zu übertragen, je nachdem, ob die Diode 112 in Durchlassrichtung oder in Sperrrichtung vorgespannt ist, und je nach den Spannungspegeln des Referenzspannungsversorgungsknotens 106 und des IO-Pads 108.
  • Beispielsweise ist die Diode 112 während eines PS-Modus (Positive-to-VSS mode) eines ESD-Stresses oder -Ereignisses in Sperrrichtung vorgespannt und eingerichtet, Spannung oder Strom von dem IO-Pad 108 an den Referenzspannungsversorgungsknoten 106 zu übertragen. In dem PS-Modus wird ein positiver ESD-Stress oder eine positive ESD-Spannung (mindestens größer als die Referenzversorgungsspannung VSS) an das IO-Pad 108 angelegt, während der Spannungsversorgungsknoten 104 (z.B. VDD) schwebend ist und der Referenzspannungsversorgungsknoten 106 (z.B. VSS) auf Masse liegt.
  • Beispielsweise ist die Diode 112 während eines NS-Modus (Negative-to-VSS mode) eines ESD-Stresses oder eines ESD-Ereignisses in Durchlassrichtung vorgespannt und eingerichtet, Spannung oder Strom von dem Referenzspannungsversorgungsknoten 106 an das IO-Pad 108 zu übertragen. In dem NS-Modus wird ein negativer ESD-Stress von dem IO-Pad 108 empfangen, während der Spannungsversorgungsknoten 104 (z.B. VDD) schwebend ist und der Referenzspannungsversorgungsknoten 106 (z.B. VSS) auf Masse liegt.
  • Andere Diodentypen, Konfigurationen und Anordnungen von mindestens Diode 110 oder 112 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Die ESD-Klemme 120 ist zwischen dem Spannungsversorgungsknoten 104 (z.B. Versorgungsspannung VDD) und dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) gekoppelt. Wenn kein ESD-Ereignis auftritt, ist die ESD-Klemme 120 ausgeschaltet. Wenn kein ESD-Ereignis auftritt, ist die ESD-Klemme 120 beispielsweise ausgeschaltet und ist daher eine nichtleitfähiges Vorrichtung oder eine nichtleitfähige Schaltung während des normalen Betriebs der internen Schaltung 102. Mit anderen Worten ist die ESD-Klemme 120 ausgeschaltet oder nicht leitfähig, wenn kein ESD-Ereignis auftritt.
  • Wenn ein ESD-Ereignis auftritt, ist die ESD-Klemme 120 eingerichtet, das ESD-Ereignis zu erfassen, und ist eingerichtet, eingeschaltet zu werden und einen Strom-Shunt-Pfad (Stromnebenschlusspfad) zwischen dem Spannungsversorgungsknoten 104 (z.B. Versorgungsspannung VDD) und dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) bereitzustellen, um dadurch den ESD-Strom zu entladen. Wenn beispielsweise ein ESD-Ereignis auftritt, ist die Spannungsdifferenz über der ESD-Klemme 120 gleich oder größer als eine Schwellenspannung der ESD-Klemme 120 und die ESD-Klemme 120 wird eingeschaltet, wodurch Strom zwischen dem Spannungsversorgungsknoten 104 (z.B. VDD) und dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) geleitet wird.
  • Während eines ESD-Ereignisses ist die ESD-Klemme 120 eingerichtet, eingeschaltet zu werden und einen ESD-Strom (Ii oder I2) in einer Vorwärts-ESD-Richtung (z.B. Strom 11) oder einer Rückwärts-ESD-Richtung (z.B. Strom I2) zu entladen. Die Vorwärts-ESD-Richtung (z.B. Strom 11) verläuft von dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu dem Spannungsversorgungsknoten 104 (z.B. VDD). Die Rückwärts-ESD-Richtung (z.B. Strom I2) verläuft von dem Spannungsversorgungsknoten 104 (z.B. VDD) zu dem Referenzspannungsversorgungsknoten 106 (z.B. VSS).
  • Während eines positiven ESD-Anstiegs an dem Referenzspannungsversorgungsknoten 106 ist die ESD-Klemme 120 eingerichtet, eingeschaltet zu werden und den ESD-Strom 11 in einer Vorwärts-ESD-Richtung von dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu dem Spannungsversorgungsknoten 104 (z.B. VDD) zu entladen. In einigen Ausführungsformen ist die ESD-Klemme 120 eingerichtet, nach einem PS-Modus (wie vorstehend erläutert) von ESD eingeschaltet zu werden und den ESD-Strom 11 in der Vorwärts-ESD-Richtung von dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu dem Spannungsversorgungsknoten 104 (z.B. VDD) zu entladen.
  • Während eines positiven ESD-Anstiegs an dem Spannungsversorgungsknoten 104 ist die ESD-Klemme 120 eingerichtet, einschaltet zu werden und den ESD-Strom 12 in einer Rückwärts-ESD-Richtung von dem Spannungsversorgungsknoten 104 (z.B. VDD) zu dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu entladen. In einigen Ausführungsformen ist die ESD-Klemme 120 eingerichtet, nach einem PD-Modus (wie vorstehend erläutert) von ESD eingeschaltet zu werden und den ESD-Strom I2 in der Rückwärts-ESD-Richtung von dem Spannungsversorgungsknoten 104 (z.B. VDD) zu dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu entladen.
  • In einigen Ausführungsformen ist die ESD-Klemme 120 eine Transienten-Klemme. In einigen Ausführungsformen ist die ESD-Klemme 120 beispielsweise eingerichtet, transiente oder schnelle ESD-Ereignisse zu bewältigen, z.B. schnelle Änderungen der Spannung und/oder des Stroms durch das ESD-Ereignis. Während der transienten oder schnellen ESD ist die ESD-Klemme 120 eingerichtet, sehr schnell eingeschaltet zu werden, um einen Shunt-Pfad (Nebenschlusspfad) zwischen dem Spannungsversorgungsknoten 104 (z.B. Versorgungsspannung VDD) und dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) bereitzustellen, bevor das ESD-Ereignis Schäden an einem oder mehreren Elementen in der integrierten Schaltung 100A oder 100B verursachen kann. In einigen Ausführungsformen ist die ESD-Klemme 120 eingerichtet, langsamer ausgeschaltet zu werden als sie eingeschaltet wird.
  • In einigen Ausführungsformen ist die ESD-Klemme 120 eine statische Klemme. In einigen Ausführungsformen sind statische Klemmen eingerichtet, ein statisches oder stationäres Spannungs- und Stromverhalten aufweisen. Beispielsweise werden statische Klemmen durch einen festen Spannungspegel eingeschaltet.
  • In einigen Ausführungsformen umfasst die ESD-Klemme 120 einen großen NMOS-Transistor, der eingerichtet ist, den ESD-Strom zu leiten, ohne in den Lawinen-Durchbruchbereich der ESD-Klemme 120 einzutreten. In einigen Ausführungsformen ist die ESD-Klemme 120 ohne Lawinenübergänge innerhalb der ESD-Klemme 120 implementiert und ist auch bekannt als ein „Non-Snapback-Schutzschema“.
  • Andere Arten von Klemmschaltungen, Konfigurationen und Anordnungen der ESD-Klemme 120 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 100A fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • In einigen Ausführungsformen wird die Klemmschaltung 120 während eines ESD-Ereignisses an dem Referenzspannungsversorgungsknoten 106 eingeschaltet, so dass ein Kanal der Klemmschaltung 120 verwendet wird, den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Referenzspannungsversorgungsknoten 106 zu dem Spannungsversorgungsknoten 104 zu entladen. Die integrierte Schaltung 100A weist eine bessere ESD-Entladefähigkeit und ESD-Entladeleistung auf, während sie weniger Oberfläche einnimmt, im Vergleich zu Ansätzen, die eine Body-Diode verwenden, um das ESD-Ereignis in der Vorwärts-ESD-Richtung zu reduzieren, oder im Vergleich zu anderen Ansätzen, in denen der Bulk während der Herstellung entfernt wird (z.B. Bulk-Less-Prozess).
  • 1B ist ein schematisches Blockdiagramm einer integrierten Schaltung 100B gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 100B ist eine Variation der integrierten Schaltung 100A, weshalb auf eine ähnliche ausführliche Beschreibung verzichtet wird. Beispielsweise umfasst die integrierte Schaltung 100B eine ESD-Klemme 130, ähnlich der ESD-Klemme 120 von FIG.iA, die gemäß einigen Ausführungsformen zwischen dem IO-Pad 108 und dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) gekoppelt ist. Während die integrierte Schaltung 100B von 1B einen Teil der integrierten Schaltung 100A zeigt, ist es zu verstehen, dass die integrierte Schaltung 100B so modifiziert werden kann, dass sie jedes der Merkmale der integrierten Schaltung 100A umfasst, und eine ähnliche ausführliche Beschreibung wird daher zwecks der Knappheit weggelassen.
  • Komponenten, die denen in einer oder mehreren von 1A-1B, 2A-2B, 3A-3B, 4A-4C, 5A-5C und 6 (siehe unten) gleich oder ähnlich sind, erhalten die gleichen Bezugszeichen, so dass eine ausführliche Beschreibung derselben entfällt.
  • Die integrierte Schaltung 100B umfasst die interne Schaltung 102, den Referenzspannungsversorgungsknoten 106, das IO-Pad 108 und die ESD-Klemme 130.
  • Die ESD-Klemme 130 ist der ESD-Klemme 120 ähnlich und daher wird auf eine ähnliche ausführliche Beschreibung verzichtet. Im Vergleich zur ESD-Klemme 120 von 1A ist die ESD-Klemme 130 mit der internen Schaltung 102, dem IO-Pad 108 und dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) gekoppelt.
  • Während eines ESD-Ereignisses ist die ESD-Klemme 130 eingerichtet, eingeschaltet zu werden und einen ESD-Strom (I3 oder I4) in einer Vorwärts-ESD-Richtung (z.B. Strom I3) oder einer Rückwärts-ESD-Richtung (z.B. Strom I4) zu entladen. Die Vorwärts-ESD-Richtung (z.B. Strom I3) verläuft von dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu dem IO-Pad 108. Die Rückwärts-ESD-Richtung (z.B. Strom I4) verläuft von dem IO-Pad 108 zu dem Referenzspannungsversorgungsknoten 106 (z.B. VSS).
  • Während eines positiven ESD-Anstiegs an dem Referenzspannungsversorgungsknoten 106 ist die ESD-Klemme 130 eingerichtet, eingeschaltet zu werden und den ESD-Strom I3 in der Vorwärts-ESD-Richtung von dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu dem IO-Pad 108 zu entladen.
  • Während eines positiven ESD-Anstiegs an dem IO-Pad 108 ist die ESD-Klemme 130 eingerichtet, eingeschaltet zu werden und den ESD-Strom I4 in einer Rückwärts-ESD-Richtung von dem IO-Pad 108 zu dem Referenzspannungsversorgungsknoten 106 (z.B. VSS) zu entladen.
  • Andere Arten von Klemmschaltungen, Konfigurationen und Anordnungen der ESD-Klemme 120 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 100B fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • In einigen Ausführungsformen wird die Klemmschaltung 130 während eines ESD-Ereignisses an dem Referenzspannungsversorgungsknoten 106 eingeschaltet, so dass ein Kanal der Klemmschaltung 130 verwendet wird, um den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Referenzspannungsversorgungsknoten 106 zum IO-Pad 108 zu entladen. Die integrierte Schaltung 100B weist eine bessere ESD-Entladefähigkeit und ESD-Entladeleistung auf, während sie weniger Oberfläche einnimmt, im Vergleich zu Ansätzen, die eine Body-Diode verwenden, um das ESD-Ereignis in der Vorwärts-ESD-Richtung zu reduzieren, oder zu anderen Ansätzen, in denen der Bulk während der Herstellung entfernt wird (z.B. Bulk-Less-Prozess).
  • 2A ist ein Schaltplan einer integrierten Schaltung 200A gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 200A ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und eine ausführliche Beschreibung entfällt.
  • Der Knoten Nd1 in 2A-2B, 3A-3B, 4A-4C & 5A-5C entspricht dem Spannungsversorgungsknoten 104 von 1A oder dem IO-Knoten 108 von 1B. Der Knoten Nd2 in 2A-2B, 3A-3B, 4A-4C & 5A-5C entspricht dem Referenzspannungsversorgungsknoten 106 von 1A-1B.
  • Die integrierte Schaltung 200A umfasst eine ESD-Detektionsschaltung 202, eine Ladeschaltung 204 und eine Entladeschaltung 210.
  • Die ESD-Detektionsschaltung 202 ist mit der Ladeschaltung 204, der Entladeschaltung 210 und einem Knoten Nd3 gekoppelt. Die ESD-Detektionsschaltung 202 ist ferner zwischen dem Knoten Nd1 und dem Knoten Nd2 gekoppelt. Die ESD-Detektionsschaltung 202 ist eingerichtet, ein ESD-Ereignis an dem Knoten Nd1 zu detektieren (z.B. einen ESD-Strom I2 oder I4 in der Rückwärts-ESD-Richtung) und den Knoten Nd3 als Reaktion auf das ESD-Ereignis aufzuladen, wodurch die Entladeschaltung 210 eingeschaltet wird. Als Reaktion auf das Einschalten koppelt die Entladeschaltung 210 in einigen Ausführungsformen die Knoten Nd1 und Nd2 miteinander, wodurch ein ESD-Entladungspfad zwischen den Knoten Nd1 und Nd2 bereitgestellt wird.
  • Die Ladeschaltung 204 ist mit dem Knoten Nd2, dem Knoten Nd3, der ESD-Detektionsschaltung 202 und der Entladeschaltung 210 gekoppelt. Die Ladeschaltung 204 ist eingerichtet, ein ESD-Ereignis an dem Knoten Nd2 zu detektieren (z.B. einen ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung) und den Knoten Nd3 als Reaktion auf das ESD-Ereignis aufzuladen, wodurch die Entladeschaltung 210 eingeschaltet wird. Als Reaktion auf das Einschalten koppelt die Entladeschaltung 210 in einigen Ausführungsformen die Knoten Nd2 und Nd1 miteinander, wodurch ein ESD-Entladungspfad zwischen den Knoten Nd2 und Nd1 bereitgestellt wird.
  • Die Entladeschaltung 210 ist zwischen dem Knoten Nd1 und dem Knoten Nd2 gekoppelt. Die Entladeschaltung 210 ist ferner mit dem Knoten Nd3, der ESD-Detektionsschaltung 202 und der Ladeschaltung 204 gekoppelt. Die Entladeschaltung 210 ist eingerichtet, während eines ESD-Ereignisses an dem Knoten Nd1 oder dem Knoten Nd2 die Knoten Nd1 und Nd2 miteinander zu koppeln und dadurch einen ESD-Entladungspfad zwischen den Knoten Nd1 und Nd2 bereitzustellen.
  • Die ESD-Detektionsschaltung 202 umfasst einen Widerstand R1, einen Kondensator Ci, einen N-Typ-Metalloxid-Halbleitertransistor (NMOS-Transistor) N1 und einen P-Typ-Metalloxid-Halbleitertransistor (PMOS-Transistor) P1.
  • Die Ladeschaltung 204 umfasst eine Diode D1.
  • Die Entladeschaltung 210 umfasst einen NMOS-Transistor N2.
  • Ein erstes Ende des Widerstands R1, der Knoten Nd1, eine Source des PMOS-Transistors P1 und ein Drain des NMOS-Transistors N2 sind jeweils miteinander gekoppelt. Ein zweites Ende des Widerstands R1, der Knoten N4, ein erstes Ende des Kondensators C1, ein Gate des PMOS-Transistors P1 und ein Gate des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Ein zweites Ende des Kondensators C1, der Knoten Nd2, eine Source des NMOS-Transistors N1, eine Source des NMOS-Transistors N2 und eine Anode einer Diode D1 der Ladeschaltung 204 sind jeweils miteinander gekoppelt.
  • Ein Knoten Nd3, ein Drain des NMOS-Transistors N1, ein Drain des PMOS-Transistors P1, eine Kathode der Diode D1 und ein Gate des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • In einigen Ausführungsformen ist der Kondensator C1 ein transistorgekoppelter Kondensator. In einigen Ausführungsformen ist der Kondensator C1 beispielsweise ein Transistor, dessen Drain und Source miteinander gekoppelt sind, wodurch ein transistorgekoppelter Kondensator gebildet wird.
  • Der Widerstand R1 und der Kondensator C1 sind als ein RC-Netzwerk eingerichtet. Abhängig von der Position eines Ausgangs des RC-Netzwerks ist das RC-Netzwerk entweder als ein Tiefpassfilter oder als ein Hochpassfilter eingerichtet.
  • Der NMOS-Transistor N1 und der PMOS-Transistor P1 sind als ein Inverter eingerichtet (nicht mit Bezugszeichen versehen). Somit wird eine langsam ansteigende Spannung an dem Knoten Nd4 von dem NMOS-Transistor N1 und dem PMOS-Transistor P1 (z.B. einem Inverter) invertiert, wodurch der Knoten Nd3 schnell ansteigt. Ferner wird eine schnell ansteigende Spannung an dem Knoten Nd4 von dem NMOS-Transistor N1 und dem PMOS-Transistor P1 (z.B. einem Inverter) invertiert, wodurch der Knoten Nd3 langsam ansteigt. In einigen Ausführungsformen sind der NMOS-Transistor N1 und der PMOS-Transistor P1 eingerichtet, ein invertiertes Eingangssignal (nicht dargestellt) als Reaktion auf ein Eingangssignal (nicht dargestellt) zu erzeugen.
  • Wenn ein ESD-Ereignis an dem Knoten Nd1 auftritt (z.B. der ESD-Strom 12 oder I4 in der Rückwärts-ESD-Richtung), steigt der ESD-Strom oder die ESD-Spannung an dem Knoten Nd1 schnell an, was dazu führt, dass die Spannung an dem Knoten Nd4 (z.B. an dem Kondensator C1) langsam ansteigt (z.B. langsamer als schnell), da die Spannung an dem Knoten Nd4 einer Ausgangsspannung eines Tiefpassfilters entspricht (z.B. einer Spannung an dem Kondensator C1 mit Bezug auf den Knoten ND2). Mit anderen Worten ist der Kondensator C1 als ein Tiefpassfilter eingerichtet und die sich schnell ändernde Spannung oder Strom des ESD-Ereignisses wird durch den Kondensator C1 gefiltert. Als Reaktion auf die langsam ansteigende Spannung an dem Knoten Nd4 wird der PMOS-Transistor P1 eingeschaltet, wodurch der Knoten Nd3 mit dem Knoten Nd1 gekoppelt wird und der Knoten Nd1 von dem ESD-Ereignis an dem Knoten Nd1 schnell ansteigt. Somit koppelt die ESD-Detektionsschaltung 202 den Knoten Nd1 mit dem Knoten Nd3 und lädt dadurch den Knoten Nd3 und das Gate des NMOS-Transistors N2 der Entladeschaltung 210 auf. Als Reaktion auf die Aufladung durch die ESD-Detektionsschaltung 202 wird der NMOS-Transistor N2 der Entladeschaltung 210 eingeschaltet und koppelt den Knoten Nd1 mit dem Knoten Nd2. Durch das Einschalten und Koppeln des Knotens Nd1 mit dem Knoten Nd2 entlädt der Kanal des NMOS-Transistors N2 den ESD-Strom 12 oder I4 in der Rückwärts-ESD-Richtung von dem Knoten Nd1 zu Nd2.
  • Die Ladeschaltung 204 weist eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd1 auf. In einigen Ausführungsformen wird z.B. beim Auftreten eines ESD-Ereignisses an dem Knoten Nd1 die Diode D1 in Sperrrichtung vorgespannt und wird somit ausgeschaltet.
  • Wenn ein ESD-Ereignis an dem Knoten Nd2 auftritt (z.B. der ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung fließt), steigt der ESD-Strom oder die ESD-Spannung an dem Knoten Nd2 schnell an und die Ladeschaltung 204 detektiert den schnell ansteigenden Strom oder die schnell ansteigende Spannung des ESD-Ereignisses an dem Knoten Nd2, wodurch die Diode D1 der Ladeschaltung 204 in der Durchlassrichtung (Vorwärtsrichtung) vorgespannt wird. Als Reaktion auf die Vorspannung in der Durchlassrichtung koppelt die Diode D1 den Knoten Nd2 mit dem Knoten Nd3 und lädt dadurch den Knoten Nd3 und das Gate des NMOS-Transistors N2 der Entladeschaltung 210 als Reaktion auf die steigende ESD-Spannung oder den steigenden ESD-Strom auf. Als Reaktion auf die Aufladung durch die Diode D1 der Ladeschaltung 204 wird der NMOS-Transistor N2 der Entladeschaltung 210 eingeschaltet und koppelt den Knoten Nd2 mit dem Knoten Nd1. Durch das Einschalten und Koppeln des Knotens Nd2 mit dem Knoten Nd1 entlädt der Kanal des NMOS-Transistors N2 den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Knoten Nd2 zu dem Knoten Nd1.
  • Die ESD-Detektionsschaltung 202 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2. Wenn beispielsweise ein ESD-Ereignis an dem Knoten Nd2 auftritt, bewirkt, in einigen Ausführungsformen, der schnell ansteigende ESD-Strom oder die schnell ansteigende ESD-Spannung an dem Knoten Nd2, dass die Spannung an dem Knoten Nd4 (z.B. an dem Kondensator C1) ebenfalls ansteigt. Eine ansteigende Spannung an dem Knoten Nd4 wird allerdings von dem NMOS-Transistor N1 und dem PMOS-Transistor P1 (z.B. einem Inverter) invertiert, wodurch der Knoten Nd3 nicht von der ESD-Detektionsschaltung 202 ansteigt. Mit anderen Worten hat die ESD-Detektionsschaltung 202 eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Durch die Verwendung der Diode D1 der Ladeschaltung 204 zum Ansteuern (Triggern) oder Einschalten des NMOS-Transistors N1 während eines ESD-Ereignisses an dem Knoten Nd2 wird der Kanal des NMOS-Transistors N1 verwendet, um den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung vom dem Knoten Nd2 zu dem Knoten Nd1 zu entladen. Die integrierte Schaltung 200A, 300A (3A), 400A (4A) oder 500A (5A) weist eine bessere ESD-Entladefähigkeit und ESD-Entladeleistung auf im Vergleich zu Ansätzen, die eine Body-Diode verwenden, um das ESD-Ereignis in der Vorwärts-ESD-Richtung zu reduzieren, oder im Vergleich zu anderen Ansätzen, in denen der Bulk während der Herstellung entfernt wird (z.B. Bulk-Less-Prozess).
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen von mindestens der ESD-Detektionsschaltung 202, der Ladeschaltung 204 oder der Entladeschaltung 210 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 200A fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 2B ist ein Schaltplan einer integrierten Schaltung 200B gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 200B ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 200B ist eine Variation der integrierten Schaltung 200A von 2A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 200A ersetzt die Ladeschaltung 206 der integrierten Schaltung 200B die Ladeschaltung 204 der integrierten Schaltung 200A und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 200B umfasst eine ESD-Detektionsschaltung 202, eine Ladeschaltung 206 und eine Entladeschaltung 210.
  • Die Ladeschaltung 206 ist eine Variation der Ladeschaltung 204 von 2A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der Ladeschaltung 204 ersetzt ein NMOS-Transistor N3 der Ladeschaltung 206 die Diode D1 der Ladeschaltung 204 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die Ladeschaltung 206 umfasst den NMOS-Transistor N3. Der NMOS-Transistor N3 ist ein ggNMOS (NMOS-Transistor mit geerdetem Gate). Der NMOS-Transistor N3 umfasst ein Gate, einen Drain und eine Source (nicht beschriftet).
  • Das Gate des NMOS-Transistors N3, die Source des NMOS-Transistors N3, das zweite Ende des Kondensators C1, der Knoten Nd2, die Source des NMOS-Transistors N1 und die Source des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Der Drain des NMOS-Transistors N3, der Knoten Nd3, der Drain des NMOS-Transistors Ni, der Drain des PMOS-Transistors P1 und das Gate des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Wenn ein ESD-Ereignis an dem Knoten Nd2 auftritt (z.B. der ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung fließt), steigt der ESD-Strom oder die ESD-Spannung an dem Knoten Nd2 schnell an und die Ladeschaltung 204 detektiert den schnell ansteigenden Strom oder die schnell ansteigende Spannung an dem Knoten Nd2 des ESD-Ereignisses, wodurch der NMOS-Transistor N3 der Ladeschaltung 204 eingeschaltet wird. Als Reaktion auf das Einschalten koppelt der NMOS-Transistor N3 den Knoten Nd2 mit dem Knoten Nd3 und lädt dadurch den Knoten Nd3 und das Gate des NMOS-Transistors N2 der Entladeschaltung 210 als Reaktion auf die steigende ESD-Spannung oder den steigenden ESD-Strom auf. Als Reaktion auf die Aufladung durch den NMOS-Transistor N3 der Ladeschaltung 206 wird der NMOS-Transistor N2 der Entladeschaltung 210 eingeschaltet und koppelt den Knoten Nd2 mit dem Knoten Nd1. Durch das Einschalten und Koppeln des Knotens Nd2 mit dem Knoten Nd1 entlädt der Kanal des NMOS-Transistors N2 den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Knoten Nd2 zu dem Knoten Nd1.
  • Die Ladeschaltung 206 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd1. In einigen Ausführungsformen wird der NMOS-Transistor N3 z.B. beim Auftreten eines ESD-Ereignisses an dem Knoten Nd1 ausgeschaltet.
  • Die ESD-Detektionsschaltung 302 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Durch Verwendung des NMOS-Transistors N3 der Ladeschaltung 206 zum Ansteuern (Triggern) oder Einschalten des NMOS-Transistors N1 während eines ESD-Ereignisses an dem Knoten Nd2 wird der Kanal des NMOS-Transistors N1 zur Entladung des ESD-Stroms I1 oder I3 in der Vorwärts-ESD-Richtung von dem Knoten Nd2 zu dem Knoten Nd1 verwendet. Die integrierte Schaltung 200B, 300B (3B), 400B (4B) oder 500B (5B) weist eine bessere ESD-Entladefähigkeit und ESD-Entladeleistung auf im Vergleich zu Ansätzen, die eine Body-Diode verwenden, um das ESD-Ereignis in der Vorwärts-ESD-Richtung zu reduzieren, oder im Vergleich zu anderen Ansätzen, in denen der Bulk während der Herstellung entfernt wird (z.B. Bulk-Less-Prozess).
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen mindestens der ESD-Detektionsschaltung 202, der Ladeschaltung 206 oder der Entladeschaltung 210 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 200B fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 3A ist ein Schaltplan einer integrierten Schaltung 300A gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 300A ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 300A ist eine Variation der integrierten Schaltung 200A von 2A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 200A ersetzt die ESD-Detektionsschaltung 302 der integrierten Schaltung 300A die ESD-Detektionsschaltung 202 der integrierten Schaltung 200A und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 300A umfasst eine ESD-Detektionsschaltung 302, eine Ladeschaltung 204 und eine Entladeschaltung 210.
  • Die ESD-Detektionsschaltung 302 ist eine Variation der ESD-Detektionsschaltung 202 von 2A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der ESD-Detektionsschaltung 202 ist die ESD-Detektionsschaltung 302 ein Hochpassfilter, in Kontrast zu dem Tiefpassfilter der ESD-Detektionsschaltung 202 von 2A. Im Vergleich zu der ESD-Detektionsschaltung 202 umfasst die ESD-Detektionsschaltung 302 keinen NMOS-Transistor N1 und keinen PMOS-Transistor P1.
  • Im Vergleich zu der ESD-Detektionsschaltung 202 ersetzt ein Widerstand R2 der ESD-Detektionsschaltung 302 den Widerstand R1 der ESD-Detektionsschaltung 202, ein Kondensator C2 der ESD-Detektionsschaltung 302 ersetzt den Kondensator C1 der ESD-Detektionsschaltung 202 und die Positionen des Widerstands R2 und des Kondensators C2 sind mit den Positionen des Widerstands R1 und des Kondensators C1 vertauscht und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die ESD-Detektionsschaltung 302 umfasst den Widerstand R2 und den Kondensator C2.
  • Ein erstes Ende des Kondensators C2, der Knoten Nd1 und der Drain des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Ein zweites Ende des Kondensators C2, der Knoten N3, ein erstes Ende des Widerstands R2, das Gate des NMOS-Transistors N2 und die Kathode der Diode D1 sind jeweils miteinander gekoppelt.
  • Ein zweites Ende des Widerstands R2, der Knoten Nd2, die Source des NMOS-Transistors N2 und die Anode der Diode D1 der Ladeschaltung 204 sind jeweils miteinander gekoppelt.
  • Wenn ein ESD-Ereignis an dem Knoten Nd1 auftritt (z.B. der ESD-Strom 12 oder I4 in der Rückwärts-ESD-Richtung), steigt der ESD-Strom oder die ESD-Spannung an dem Knoten Nd1 schnell an, was dazu führt, dass die Spannung an dem Knoten Nd3 (z.B. an dem Widerstand R2) schnell ansteigt, da die Spannung an dem Knoten Nd3 einer Ausgangsspannung eines Hochpassfilters entspricht (z.B. einer Spannung am Widerstand R2 mit Bezug auf den Knoten ND2). Mit anderen Worten ist der Widerstand R2 als ein Hochpassfilter eingerichtet und die sich schnell ändernde Spannung oder Strom von dem ESD-Ereignis wird nicht gefiltert oder wird von dem Widerstand R2 durchgelassen. Als Reaktion auf die schnell ansteigende Spannung an dem Knoten Nd3 werden der Knoten Nd3 und das Gate des NMOS-Transistors N2 der Entladeschaltung 210 durch die ESD-Detektionsschaltung 302 aufgeladen. Als Reaktion auf die Aufladung durch die ESD-Detektionsschaltung 302 wird der NMOS-Transistor N2 der Entladeschaltung 210 eingeschaltet und koppelt den Knoten Nd1 mit dem Knoten Nd2. Durch das Einschalten und Koppeln des Knotens Nd1 mit dem Knoten Nd2 entlädt der Kanal des NMOS-Transistors N2 den ESD-Strom 12 oder I4 in der Rückwärts-ESD-Richtung von dem Knoten Nd1 zu Nd2.
  • Die Ladeschaltung 204 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd1. In einigen Ausführungsformen wird die Diode d1 beispielsweise beim Auftreten eines ESD-Ereignisses an dem Knoten Nd1 in Sperrrichtung vorgespannt und wird somit ausgeschaltet. Die ESD-Detektionsschaltung 302 hat eine minimale Auswirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 (z.B. der ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung) mit der Ladeschaltung 204 in 3A ist ähnlich wie die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 für die Ladeschaltung 204 von 2A und daher entfällt eine ähnliche ausführliche Beschreibung zwecks der Knappheit.
  • Die ESD-Detektionsschaltung 302 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen von mindestens der ESD-Detektionsschaltung 302, der Ladeschaltung 204 oder der Entladeschaltung 210 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 300A fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 3B ist ein Schaltplan einer integrierten Schaltung 300B gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 300B ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 300B ist eine Variation der integrierten Schaltung 200B von 2B oder der integrierten Schaltung 300A von 3A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 200B ersetzt die ESD-Detektionsschaltung 302 der integrierten Schaltung 300B die ESD-Detektionsschaltung 202 der integrierten Schaltung 200B und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 300B umfasst die ESD-Detektionsschaltung 302, die Ladeschaltung 206 und die Entladeschaltung 210.
  • Die ESD-Detektionsschaltung 302 ist eine Variation der ESD-Detektionsschaltung 202 von 2B und daher entfällt eine ähnliche ausführliche Beschreibung. Die ESD-Detektionsschaltung 302 ist mit Bezug auf die integrierte Schaltung 300A von 3A beschrieben und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die ESD-Detektionsschaltung 302 umfasst den Widerstand R2 und den Kondensator C2. Der Widerstand R2 und der Kondensator C2 sind mit Bezug auf die integrierte Schaltung 300A von 3A beschrieben und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Das zweite Ende des Kondensators C2, der Knoten N3, das erste Ende des Widerstands R2, das Gate des NMOS-Transistors N2 und der Drain des NMOS-Transistors N3 sind jeweils miteinander gekoppelt.
  • Das zweite Ende des Widerstands R2, der Knoten Nd2, die Source des NMOS-Transistors N2, das Gate des NMOS-Transistors N3 und die Source des NMOS-Transistors N3 sind jeweils miteinander gekoppelt.
  • Die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd1 (z.B. des ESD-Stroms I2 oder I4 in der Rückwärts-ESD-Richtung) mit der ESD-Detektionsschaltung 302 in 3B ist ähnlich wie die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd1 für die ESD-Detektionsschaltung 302 in 3A und daher entfällt eine ähnliche ausführliche Beschreibung zwecks der Knappheit.
  • Die Ladeschaltung 206 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd1. In einigen Ausführungsformen wird der NMOS-Transistor N3 z.B. beim Auftreten eines ESD-Ereignisses an dem Knoten Nd1 ausgeschaltet.
  • Die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 (z.B. des ESD-Stroms I1 oder I3 in der Vorwärts-ESD-Richtung) mit der Ladeschaltung 206 in 3B ist ähnlich wie die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 für die Ladeschaltung 206 in 2B und daher entfällt eine ähnliche ausführliche Beschreibung zwecks der Knappheit.
  • Die ESD-Detektionsschaltung 302 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen von mindestens der ESD-Detektionsschaltung 302, der Ladeschaltung 206 oder der Entladeschaltung 210 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 300B fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 4A ist ein Schaltplan einer integrierten Schaltung 400A gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 400A ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 400A ist eine Variation der integrierten Schaltung 200A von 2A oder der integrierten Schaltung 300A von 3A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 200A ersetzt die ESD-Detektionsschaltung 402 der integrierten Schaltung 400A die ESD-Detektionsschaltung 202 der integrierten Schaltung 200A. Im Vergleich zu der integrierten Schaltung 300A ersetzt die ESD-Detektionsschaltung 402 der integrierten Schaltung 400A die ESD-Detektionsschaltung 302 der integrierten Schaltung 300A und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 400A umfasst die ESD-Detektionsschaltung 402, die Ladeschaltung 204 und die Entladeschaltung 210.
  • Die ESD-Detektionsschaltung 402 ist eine Variation der ESD-Detektionsschaltung 202 von 2A oder der ESD-Detektionsschaltung 302 von 3A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der ESD-Detektionsschaltung 302 ersetzt ein Satz von Dioden D2 der ESD-Detektionsschaltung 402 den Kondensator C2 der ESD-Detektionsschaltung 302 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die ESD-Detektionsschaltung 402 umfasst den Widerstand R2 und den Satz von Dioden D2.
  • Der Satz von Dioden D2 umfasst mindestens die Dioden D2a, ..., D2l oder D2m, die in Reihe miteinander gekoppelt sind, wobei m eine ganze Zahl ist, die der Anzahl der Dioden in dem Satz von Dioden D2 entspricht. In einigen Ausführungsformen weist jede Diode des Satzes von Dioden D2 eine gleiche Schwellenspannung auf. In einigen Ausführungsformen weist mindestens eine Diode des Satzes von Dioden D2 eine andere Schwellenspannung auf als eine andere Diode des Satzes von Dioden D2.
  • Eine Anode der Diode D2a, der Knoten Nd1 und der Drain des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Eine Kathode der Diode D2a ist mit einer Anode der Diode D2b (nicht gezeigt) gekoppelt. Eine Anode der Diode D2l ist mit einer Kathode einer vorhergehenden Diode (z.B. D2k (nicht gezeigt)) gekoppelt. Eine Kathode der Diode D2l ist mit einer Anode der Diode D2m gekoppelt.
  • Eine Kathode der Diode D2m, der Knoten N3, das erste Ende des Widerstands R2, das Gate des NMOS-Transistors N2 und die Kathode der Diode D1 sind jeweils miteinander gekoppelt.
  • Wenn ein ESD-Ereignis an dem Knoten Nd1 auftritt (z.B. der ESD-Strom I2 oder I4 in der Rückwärts-ESD-Richtung), steigt der ESD-Strom oder die ESD-Spannung an dem Knoten Nd1 schnell an. In einigen Ausführungsformen, in denen jede Diode in dem Satz von Dioden D2 eine im Wesentlichen gleiche Schwellenspannung aufweist, wird der Satz von Dioden D2 eingeschaltet oder wird in der Durchlassrichtung vorgespannt, wenn die ESD-Spannung größer als eine Multiplikation der ganzen Zahl m mit der Schwellenspannung ist, wobei die ganze Zahl m der Anzahl von Dioden in dem Satz von Dioden D2 entspricht. Als Reaktion darauf, dass der Satz von Dioden D2 einschaltet wird oder in Durchlassrichtung vorgespannt wird, wird bewirkt, dass die Spannung an dem Knoten Nd3 (z.B. über den Widerstand R2) schnell ansteigt. Als Reaktion auf die schnell ansteigende Spannung an dem Knoten Nd3 wird das Gate des NMOS-Transistors N2 der Entladeschaltung 210 durch die ESD-Detektionsschaltung 302 aufgeladen. Als Reaktion auf die Aufladung durch die ESD-Detektionsschaltung 302 wird der NMOS-Transistor N2 der Entladeschaltung 210 eingeschaltet und koppelt den Knoten Nd1 mit dem Knoten Nd2. Durch das Einschalten und Koppeln des Knotens Nd1 mit dem Knoten Nd2 entlädt der Kanal des NMOS-Transistors N2 den ESD-Strom 12 oder I4 in der Rückwärts-ESD-Richtung von dem Knoten Nd1 zu Nd2.
  • Andere Anzahlen von Dioden oder Schwellenspannungen des Satzes von Dioden D2 fallen in den Geltungsbereich der vorliegenden Offenbarung. Beispielsweise ist das an dem Knoten Nd1 auftretende ESD-Ereignis für den Satz von Dioden D2 mit gleichen Schwellenspannungen beschrieben, wobei es denkbar ist, dass ein ähnlicher Betrieb für Dioden des Satzes von Dioden D2 mit unterschiedlichen Schwellenspannungen anwendbar ist, wobei eine ähnliche ausführliche Beschreibung zwecks der Knappheit entfällt.
  • Die Ladeschaltung 204 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd1. Beispielsweise wird die Diode d1 beim Auftreten eines ESD-Ereignisses an dem Knoten Nd1 in einigen Ausführungsformen in Sperrrichtung vorgespannt und wird somit ausgeschaltet. Die ESD-Detektionsschaltung 302 hat eine minimale Auswirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 (z.B. des ESD-Stroms I1 oder I3 in der Vorwärts-ESD-Richtung) mit der Ladeschaltung 204 in 4A ist ähnlich wie die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 für die Ladeschaltung 204 in 2A und daher entfällt eine ähnliche ausführliche Beschreibung zwecks der Knappheit.
  • Die ESD-Detektionsschaltung 402 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen von mindestens der ESD-Detektionsschaltung 402, der Ladeschaltung 204 oder der Entladeschaltung 210 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 400A fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 4B ist ein Schaltplan einer integrierten Schaltung 400B gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 400B ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 400B ist eine Variation der integrierten Schaltung 200B von 2B, der integrierten Schaltung 300A von 3A oder der integrierten Schaltung 400A von 4A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 200B ersetzt die ESD-Detektionsschaltung 402 der integrierten Schaltung 400B die ESD-Detektionsschaltung 202 der integrierten Schaltung 200B. Im Vergleich zu der integrierten Schaltung 300B ersetzt die ESD-Detektionsschaltung 402 der integrierten Schaltung 400B die ESD-Detektionsschaltung 302 der integrierten Schaltung 300B und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 400B umfasst eine ESD-Detektionsschaltung 402, eine Ladeschaltung 206 und eine Entladeschaltung 210.
  • Die ESD-Detektionsschaltung 402 ist eine Variation der ESD-Detektionsschaltung 202 von 2A oder der ESD-Detektionsschaltung 302 von 3A und daher entfällt eine ähnliche ausführliche Beschreibung. Die ESD-Detektionsschaltung 402 ist mit Bezug auf die integrierte Schaltung 400A von 4A beschrieben und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die ESD-Detektionsschaltung 402 umfasst den Widerstand R2 und den Satz von Dioden D2. Der Satz von Dioden D2 ist mit Bezug auf die integrierte Schaltung 400A von 4A beschrieben und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die Kathode der Diode D2m, der Knoten N3, das erste Ende des Widerstands R2, das Gate des NMOS-Transistors N2 und der Drain des NMOS-Transistors N3 sind jeweils miteinander gekoppelt.
  • Die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd1 (z.B. ESD-Strom I2 oder I4 in der Rückwärts-ESD-Richtung) mit der ESD-Detektionsschaltung 402 in 4B ist ähnlich wie die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd1 für die ESD-Detektionsschaltung 402 in 4A und daher entfällt eine ähnliche ausführliche Beschreibung zwecks der Knappheit.
  • Die Ladeschaltung 206 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd1. In einigen Ausführungsformen wird der NMOS-Transistor N3 z.B. bei Auftreten eines ESD-Ereignisses an dem Knoten Nd1 ausgeschaltet.
  • Die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 (z.B. des ESD-Stroms I1 oder I3 in der Vorwärts-ESD-Richtung) mit der Ladeschaltung 206 in 4B ist ähnlich wie die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd2 bei der Ladeschaltung 206 von 3B und daher entfällt eine ähnliche ausführliche Beschreibung zwecks der Knappheit.
  • Die ESD-Detektionsschaltung 402 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen von mindestens der ESD-Detektionsschaltung 402, der Ladeschaltung 206 oder der Entladeschaltung 210 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 400B fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 4C ist ein Schaltplan einer integrierten Schaltung 400C gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 400C ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 400C ist eine Variation der integrierten Schaltung 200A von 2A, der integrierten Schaltung 300A von 3A, der integrierten Schaltung 400A von 4A und der integrierten Schaltung 400B von 4B und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 400A ersetzt die Ladeschaltung 408 der integrierten Schaltung 400C die Ladeschaltung 204 der integrierten Schaltung 400A. Im Vergleich zu der integrierten Schaltung 400B ersetzt die Ladeschaltung 408 der integrierten Schaltung 400C die Ladeschaltung 206 der integrierten Schaltung 400B und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 400A umfasst die ESD-Detektionsschaltung 402, die Ladeschaltung 408 und die Entladeschaltung 210.
  • Die Ladeschaltung 408 ist eine Variation der Ladeschaltung 204 von 2A, 3A oder 4A und daher entfällt eine ähnliche ausführliche Beschreibung. Die Ladeschaltung 408 ist eine Variation der Ladeschaltung 206 von 2B, 3B oder 4B und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Im Vergleich zu der Ladeschaltung 204 ersetzt ein PMOS-Transistor P2 der Ladeschaltung 408 die Diode D1 der Ladeschaltung 204 und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der Ladeschaltung 206 ersetzt der PMOS-Transistor P2 der Ladeschaltung 408 den NMOS-Transistor N1 der Ladeschaltung 206 und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die Ladeschaltung 408 umfasst den PMOS-Transistor P2. Der PMOS-Transistor P2 ist ein Gate-VDD-PMOS-Transistor. Der PMOS-Transistor P2 umfasst ein Gate, einen Drain und eine Source (nicht mit Bezugszeichen versehen).
  • Das Gate des PMOS-Transistors P2, die Anode der Diode D2a, der Knoten Nd1 und der Drain des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Die Source des PMOS-Transistors P2, die Kathode der Diode D2m, der Knoten N3, das erste Ende des Widerstands R2 und das Gate des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Die Source des PMOS-Transistors P2, das zweite Ende des Widerstands R2, der Knoten Nd2 und die Source des NMOS-Transistors N2 sind jeweils miteinander gekoppelt.
  • Die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd1 (z.B. ESD-Strom I2 oder I4 in der Rückwärts-ESD-Richtung) mit der ESD-Detektionsschaltung 402 in 4C ist ähnlich wie die Beschreibung für das Auftreten eines ESD-Ereignisses an dem Knoten Nd1 bei der ESD-Detektionsschaltung 402 in 4A und daher entfällt eine ähnliche ausführliche Beschreibung zwecks der Knappheit.
  • Die Ladeschaltung 408 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd1. In einigen Ausführungsformen wird der PMOS-Transistor P2 z.B. bei Auftreten eines ESD-Ereignisses an dem Knoten Nd1 ausgeschaltet.
  • Wenn ein ESD-Ereignis an dem Knoten Nd2 auftritt (z.B. der ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung fließt), steigt der ESD-Strom oder die ESD-Spannung an dem Knoten Nd2 schnell an und die Ladeschaltung 408 detektiert den schnell ansteigenden Strom oder die schnell ansteigende Spannung an dem Knoten Nd2 des ESD-Ereignisses, wodurch der PMOS-Transistor P2 der Ladeschaltung 408 eingeschaltet wird. Als Reaktion auf das Einschalten koppelt der PMOS-Transistor P2 den Knoten Nd2 mit dem Knoten Nd3 und lädt dadurch den Knoten Nd3 und das Gate des NMOS-Transistors N2 der Entladeschaltung 210 als Reaktion auf die steigende ESD-Spannung oder den steigenden ESD-Strom auf. Als Reaktion auf die Aufladung durch den PMOS-Transistor P2 der Ladeschaltung 408 wird der NMOS-Transistor N2 der Entladeschaltung 210 eingeschaltet und koppelt den Knoten Nd2 mit dem Knoten Nd1. Durch das Einschalten und Koppeln des Knotens Nd2 mit dem Knoten Nd1 entlädt der Kanal des NMOS-Transistors N2 den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Knoten Nd2 zu Nd1.
  • Die ESD-Detektionsschaltung 402 hat eine minimale Wirkung auf ein ESD-Ereignis an dem Knoten Nd2.
  • Durch die Verwendung des PMOS-Transistors P2 der Ladeschaltung 408 zum Ansteuern (Triggern) oder Einschalten des NMOS-Transistors N1 während eines ESD-Ereignisses an dem Knoten Nd2 wird der Kanal des NMOS-Transistors N1 verwendet, um den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Knoten Nd2 zu Nd1 zu entladen. Im Vergleich zu Ansätzen, die eine Body-Diode verwenden, um das ESD-Ereignis in der Vorwärts-ESD-Richtung zu reduzieren, oder zu anderen Ansätzen, in denen der Bulk während der Herstellung entfernt wird (z.B. Bulk-Less-Prozess), weist die integrierte Schaltung 400C oder 500C (5C) eine bessere ESD-Entladefähigkeit und ESD-Entladeleistung auf.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen von mindestens der ESD-Detektionsschaltung 402, der Ladeschaltung 408 oder der Entladeschaltung 210 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 400C fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 5A ist eine Querschnittsansicht einer integrierten Schaltung 500A gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 500A ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung. Die integrierte Schaltung 500A ist eine Ausführungsform der integrierten Schaltung 400A und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Während 5A-5C mit Bezug auf einen Teil der ESD-Detektionsschaltung 502 der von 4A-4C beschrieben sind, sind die Lehren aus 5A-5C auch auf jede andere Zeichnung anwendbar, wobei eine ähnliche ausführliche Beschreibung zwecks der Knappheit entfällt.
  • Die integrierte Schaltung 500A umfasst eine ESD-Detektionsschaltung 502, eine Ladeschaltung 504 und eine Entladeschaltung 510.
  • Die ESD-Detektionsschaltung 502 ist eine Ausführungsform der ESD-Detektionsschaltung 402 von 4A, die Ladeschaltung 504 ist eine Ausführungsform der Ladeschaltung 204 von 2A, 3A und 4A und die Entladeschaltung 510 ist eine Ausführungsform der Entladeschaltung 210 von 2A-2B, 3A-3B und 4A-4C und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 500A umfasst ferner ein Substrat 520. Das Substrat 520 weist eine Vorderseite 582 und eine Rückseite 580 auf, die der Vorderseite 582 in einer zweiten Richtung Y entgegengesetzt ist. Ein Bulk des Substrats 520 wird beim Verdünnen des Wafers entfernt. In einigen Ausführungsformen wird der Bulk des Substrats 520 nicht entfernt und der Betrieb der integrierten Schaltungen 500A-500C mit einem Bulk des Substrats 520 ist ähnlich wie die Beschreibungen, in denen der Bulk des Substrats 520 entfernt wird, und daher entfällt eine ähnliche Beschreibung zwecks der Knappheit. In einigen Ausführungsformen, wenn der Bulk des Substrats 520 nicht entfernt wird, enthalten die integrierten Schaltungen 500A-500C mindestens nicht eine leitfähige Struktur 540, eine leitfähige Struktur 542, eine leitfähige Struktur 544 oder einen Signalabgriff 550. In einigen Ausführungsformen ist das Substrat 520 Teil einer SPR-Technologie (Super Power Rail Technologie) oder eines SPR-Prozesses. In einigen Ausführungsformen ist das Substrat 520 eine SOI-Technologie (silicon-on-insulator technology) oder ein SOI-Prozess. Da der Bulk des Substrats 520 während Wafer-Verdünnung entfernt wird, wird in einigen Ausführungsformen eine intrinsische Body-Diode, die durch die Entladeschaltung 510 und das Substrat 520 gebildet wird, im Vergleich zu Ansätzen reduziert, die einen Bulk enthalten. Durch die Verwendung der Diode D1 der Ladeschaltung 504, des NMOS-Transistors N3 der Ladeschaltung 506 oder des PMOS-Transistors P2 der Ladeschaltung 508 zum Ansteuern (Triggern) oder Einschalten des NMOS-Transistors 210 während eines ESD-Ereignisses an dem Knoten Nd2 wird allerdings der Kanal 512 des NMOS-Transistors N1 verwendet, um den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Knoten Nd2 zu Nd1 zu entladen. Im Vergleich zu Ansätzen, die eine Body-Diode verwenden, um das ESD-Ereignis in der Vorwärts-ESD-Richtung zu reduzieren, oder zu anderen Ansätzen, in denen der Bulk während der Herstellung entfernt wird (z.B. Bulk-Less-Prozess), weisen die integrierten Schaltungen 500A-500C eine bessere ESD-Entladefähigkeit und ESD-Entladeleistung auf, während sie weniger Platz einnehmen.
  • In einigen Ausführungsformen ist das Substrat 520 ein P-Typ-Substrat. In einigen Ausführungsformen ist das Substrat 520 ein N-Typ-Substrat. In einigen Ausführungsformen enthält das Substrat 520 einen elementaren Halbleiter, einschließlich Silizium oder Germanium in kristalliner, polykristalliner oder amorpher Struktur; einen Verbindungshalbleiter, einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und Indiumantimonid; einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und GaInAsP; jedes andere geeignete Material; oder Kombinationen hiervon. In einigen Ausführungsformen weist das Legierungshalbleitersubstrat ein Gradienten-SiGe-Merkmal auf, bei dem sich die Si- und Ge-Zusammensetzung von einem Verhältnis in einer Position zu einem anderen Verhältnis in einer anderen Position des Gradienten-SiGe-Merkmals ändert. In einigen Ausführungsformen wird die SiGe-Legierung über einem Siliziumsubstrat gebildet. In einigen Ausführungsformen ist das erste Substrat 520 ein verspanntes SiGe-Substrat. In einigen Ausführungsformen weist das Halbleitersubstrat eine Halbleiter-auf-Isolator-Struktur auf, wie z.B. eine Silizium-auf-Isolator-Struktur (SOI-Struktur). In einigen Ausführungsformen umfasst das Halbleitersubstrat eine dotierte Epi-Schicht oder eine vergrabene Schicht. In einigen Ausführungsformen weist das Verbindungshalbleitersubstrat eine Mehrschichtstruktur auf, oder das Substrat weist eine mehrschichtige Verbindungshalbleiterstruktur auf.
  • Die integrierte Schaltung 500A umfasst außerdem eine Isolierschicht 521 zwischen der Rückseite 580 und der Vorderseite 582 des Substrats 520. In einigen Ausführungsformen ist die Isolierschicht 521 ein nicht leitfähiges Oxidmaterial. In einigen Ausführungsformen wird die Isolierschicht 521 auf der Rückseite 580 des Substrats 520 nach dem Verdünnen des Wafers und dem Nachwachsen des Oxids gebildet. In einigen Ausführungsformen umfasst die Isolierschicht 521 SiO, SiO2 oder Kombinationen hiervon oder dergleichen.
  • Die integrierte Schaltung 500A umfasst ferner mindestens eine Wanne 522a, eine Wanne 522b oder eine Wanne 522c auf dem Substrat 520. Die Wanne 522a weist P-Typ-Dotierstoffverunreinigungen auf und wird als eine P-Typ-Wanne bezeichnet. In einigen Ausführungsformen weist die Wanne 522a N-Typ-Dotierstoffverunreinigungen auf und wird als eine N-Typ-Wanne bezeichnet.
  • Die Wanne 522b liegt zwischen der Wanne 522a und der Wanne 522c. In einigen Ausführungsformen ist die Wanne 522b benachbart mindestens zu der Wanne 522a oder der Wanne 522c. In einigen Ausführungsformen entspricht das Benachbartsein eines ersten Elements zu einem zweiten Element, dass das erste Element direkt neben dem zweiten Element liegt. In einigen Ausführungsformen entspricht das Benachbartsein des ersten Elements zu dem zweiten Element, dass das erste Element nicht direkt neben dem zweiten Element liegt.
  • Die Wanne 522b enthält P-Typ-Dotierstoffverunreinigungen und wird als eine P-Typ-Wanne bezeichnet. In einigen Ausführungsformen weist die Wanne 522b N-Typ-Dotierstoffverunreinigungen auf und wird als eine N-Typ-Wanne bezeichnet.
  • Die Wanne 522c enthält P-Typ-Dotierstoffverunreinigungen und wird als eine P-Typ-Wanne bezeichnet. In einigen Ausführungsformen weist die Wanne 522c N-Typ-Dotierstoffverunreinigungen auf und wird als eine N-Typ-Wanne bezeichnet.
  • In einigen Ausführungsformen sind mindestens zwei der Wannen 522a, 522b oder 522c kontinuierliche Wannenstrukturen, die sich in der ersten Richtung X erstrecken. In einigen Ausführungsformen sind mindestens zwei benachbarte Wannen der Wannen 522a, 522b oder 522c diskontinuierliche Wannenstrukturen, die sich in der ersten Richtung X erstrecken und durch mindestens einen STI-Bereich (shallow trench isolarion regions) 570b und 570c elektrisch voneinander isoliert sind. In einigen Ausführungsformen ist die Wanne 522b durch die Wannen 522a oder 522c durch mindestens eine jeweilige STI 570b oder 570c isoliert.
  • In einigen Ausführungsformen umfasst die integrierte Schaltung 500A ferner einen oder mehrere STI-Bereiche 570a, 570b, 570c, 570d oder 570e. Der STI-Bereich 570a liegt benachbart zu dem Anodenbereich 504a der Ladeschaltung 504. Der STI-Bereich 570b liegt zwischen der Ladeschaltung 504 und der Entladeschaltung 510. Der STI-Bereich 570c liegt zwischen der ESD-Schutzschaltung 502 und der Entladeschaltung 510. Der STI-Bereich 570d liegt zwischen der Anode 5300 und dem Signalabgriff 550. Der STI-Bereich 570e liegt neben dem Signalabgriff 550. Die STI-Bereiche 570b und 570c sind eingerichtet, die ESD-Detektionsschaltung 502, die Ladeschaltung 504 und die Entladeschaltung 510 voneinander zu isolieren. Die STI-Bereiche 570a und 570e sind eingerichtet, die ESD-Detektionsschaltung 502, die Ladeschaltung 504 und die Entladeschaltung 510 von anderen Teilen der integrierten Schaltung 500A-500C (nicht dargestellt) zu isolieren. In einigen Ausführungsformen ist mindestens die STI 570a, 570b, 570c, 570d oder 570c mindestens in der integrierten Schaltung 500A, 500B oder 500C nicht enthalten. In einigen Ausführungsformen ist mindestens die STI 570b oder 570c mindestens in der integrierten Schaltung 500A, 500B oder 500C durch einen Signalabgriffsbereich zwischen zwei STI-Bereichen ersetzt und die entsprechenden Signalabgriffsbereiche sind dem Signalabgriff 550 ähnlich. In einigen Ausführungsformen ist mindestens die STI 570b oder 570c mindestens in der integrierten Schaltung 500A, 500B oder 500C durch eine entsprechende Dummy-Zelle ersetzt. In einigen Ausführungsformen ist die Dummy-Zelle eine Dummy-Vorrichtung. In einigen Ausführungsformen ist eine Dummy-Vorrichtung ein nicht-funktionaler Transistor oder eine nicht-funktionale Dioden-Vorrichtung.
  • Die ESD-Detektionsschaltung 502 umfasst eine Kathode 530a, eine Gatestruktur 530b, eine Anode 530c, einen Kanalbereich 532 und einen Signalabgriff 550. Die ESD-Detektionsschaltung 502 umfasst eine Diode D2', die einer Diode des Satzes von Dioden D2 in 4A-4C entspricht.
  • In einigen Ausführungsformen entspricht der Signalabgriff 550 einem Wannenabgriff. In einigen Ausführungsformen ist ein Wannenabgriff elektrisch leitfähige Materialien, die Source/Drain-Bereiche der Detektionsschaltung 530c mit dem Spannungsversorgungsknoten 104 (z.B. Versorgungsspannung VDD) koppeln. In einigen Ausführungsformen ist der Signalabgriff 550 beispielsweise ein stark dotierter P-Bereich in einer P-Typ-Wanne auf einem P-Typ-Substrat. In einigen Ausführungsformen ist der stark dotierte N-Bereich über den Wannenabgriff mit dem Spannungsversorgungsknoten 104 (z.B. Versorgungsspannung VDD) gekoppelt, wodurch das Potenzial der N-Typ-Wanne eingestellt wird, um Leckagen aus benachbarten Source/Drain-Bereichen in die P-Wanne/das P-Substrat zu verhindern.
  • In einigen Ausführungsformen entspricht der Signalabgriff 550 einem Substratabgriff. In einigen Ausführungsformen ist ein Substratabgriff ein elektrisch leitfähiges Material, das den Bereich 508a oder 510a mit dem Referenzspannungsversorgungsknoten 106 (z.B. der Versorgungsspannung VSS) koppelt. In einigen Ausführungsformen umfasst der Signalabgriff 550 des Substrats 202 beispielsweise einen stark dotierten P-Bereich, der in einem P-Typ-Substrat gebildet ist. In einigen Ausführungsformen ist der stark dotierte P-Bereich über den Substratabgriff 550 mit dem Referenzspannungsversorgungsknoten 106 (z.B. Referenzversorgungsspannung VSS) gekoppelt, wodurch das Potenzial des Substrats 520 eingestellt wird, um Leckagen aus benachbarten Source/Drain-Bereichen zu verhindern.
  • Zur Vereinfachung der Darstellung sind leitfähige Strukturen der ESD-Detektionsschaltung 502, die in den oberen Metallisierungsschichten liegen und einem Widerstand Ri oder R2 in 2A-2B, 3A-3B und 4A-4C entsprechen, nicht dargestellt. Zur Vereinfachung der Darstellung sind die Kondensatoren der ESD-Detektionsschaltung 502, die dem Kondensator C1 oder C2 in 2A-2B, 3A-3B und 4A-4C entsprechen, nicht dargestellt.
  • Die Gatestruktur 530b liegt teilweise über der Wanne 522c und zwischen einer Anode 5300 und einer Kathode 530a. Die Anode 5300 ist ein aktiver Bereich vom P-Typ mit P-Typ-Dotierstoffen, die in eine Wanne 522c implantiert sind. Die Kathode 530a ist ein aktiver N-Typ-Bereich mit N-Typ-Dotierstoffen, die in eine Wanne 522c implantiert sind. In einigen Ausführungsformen erstreckt sich mindestens die Anode 5300 oder die Kathode 530a über dem Substrat 520. Der Kanalbereich 532 liegt in der Wanne 522c und verbindet die Anode 530c und die Kathode 530a miteinander.
  • Die Anode 530c und die Kathode 530a bilden zusammen einen PN-Übergang. In einigen Ausführungsformen entspricht die Anode 530c der Anode einer Diode D2', die Kathode 530a entspricht der Kathode der Diode D2' und der Kanalbereich 532 entspricht einem Kanalbereich der Diode D2'. Die Diode D2' entspricht einer Diode aus dem Satz von Dioden D2 in 4A-4C.
  • In einigen Ausführungsformen ist die Gatestruktur 530b elektrisch schwebend.
  • Der Signalabgriff 550 liegt zwischen einer STI 570d und einer STI 570e. In einigen Ausführungsformen ist der Signalabgriff 550 in anderen Bereichen mindestens der integrierten Schaltung 500A, 500B oder 500C angeordnet. Beispielsweise wird in einigen Ausführungsformen mindestens die STI 570a, 570b oder 570c mindestens in der integrierten Schaltung 500A, 500B oder 500C durch zwei STI-Bereiche und einen Signalabgriffsbereich (ähnlich dem Signalabgriff 550) zwischen den beiden STI-Bereichen ersetzt und die entsprechenden Signalabgriffsbereiche sind dem Signalabgriff 550 ähnlich. Der Signalabgriff 550 ist mit einer leitfähigen Struktur 544 gekoppelt. Sowohl der Signalabgriff 550 als auch die leitfähige Struktur 544 sind mit dem Knoten Nd1 gekoppelt, der dem Spannungsversorgungsanschluss (z.B. Spannung VDD) oder dem IO-Pad-Anschluss 108 entspricht. In einigen Ausführungsformen ist der Signalabgriff 550 ein p+ dotierter Bereich. In einigen Ausführungsformen ist der Signalabgriff 550 ein n+ dotierter Bereich.
  • Der Signalabgriff 550 ist ferner durch eine leitfähige Leitung 592 mit der Anode 530c der Diode D2' der Entladeschaltung 502 gekoppelt.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen der ESD-Detektionsschaltung 502 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Die Ladeschaltung 504 umfasst einen Anodenbereich 504a, eine Gatestruktur 504b, einen Kathodenbereich 504c und einen Kanalbereich 505. Die Ladeschaltung 504 ist die Diode D1 von 2A, 3A und 4A.
  • Die Gatestruktur 504b liegt teilweise über der Wanne 522a und zwischen der Anode 504a und der Kathode 504c. Die Anode 504a ist ein aktiver Bereich vom P-Typ mit in die Wanne 522a implantierten P-Typ-Dotierstoffen. Die Kathode 504c ist ein aktiver N-Typ-Bereich mit in Wanne 522a implantierten N-Typ-Dotierstoffen. In einigen Ausführungsformen erstreckt sich mindestens die Anode 504a oder die Kathode 504c über dem Substrat 520. Der Kanalbereich 505 liegt in der Wanne 522a und verbindet die Anode 504a und die Kathode 504c miteinander.
  • Die Anode 504a und die Kathode 504c bilden zusammen einen PN-Übergang. In einigen Ausführungsformen entspricht die Anode 504a der Anode der Diode Di, die Kathode 504c entspricht der Kathode der Diode D1 und der Kanalbereich 505 entspricht einem Kanalbereich der Diode D1 in 2A, 3A und 4A.
  • In einigen Ausführungsformen ist die Gatestruktur 504b elektrisch schwebend und eingerichtet, das Gate 510b der Entladeschaltung 510 in der Vorwärts-ESD-Richtung oder in der Rückwärts-ESD-Richtung aufzuladen.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen der Ladeschaltung 504 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Die Entladeschaltung 510 umfasst einen Source-Bereich 510a, eine Gatestruktur 510b, einen Drain-Bereich 510c und einen Kanalbereich 512. Die Entladeschaltung 510 ist der NMOS-Transistor N1 von 2A-2B, 3A-3B und 4A-4C.
  • Die Gatestruktur 510b liegt über der Wanne 522b. Der Source-Bereich 510a ist ein aktiver N-Typ-Bereich mit in die Wanne 522b implantierten N-Typ-Dotierstoffen. Der Drain-Bereich 510c ist ein aktiver N-Typ-Bereich mit in die Wanne 522b implantierten N-Typ-Dotierstoffen. In einigen Ausführungsformen erstreckt sich mindestens der Source-Bereich 510a oder der Drain-Bereich 510c über dem Substrat 520. Der Kanalbereich 512 liegt in der Wanne 522b und verbindet den Source-Bereich 510a und den Drain-Bereich 510c miteinander.
  • Die Gatestruktur 510b, die Kathode 530a der Diode D2' und die Kathode 504c der Diode D1 sind jeweils durch eine leitfähige Leitung 590 miteinander gekoppelt, die dem Knoten ND3 der 2A-2B, 3A-3B und 4A-4C entspricht.
  • In einigen Ausführungsformen ist der Drain-Bereich 510c mit dem Knoten ND1 oder der leitfähigen Struktur 544 gekoppelt. Zur besseren Veranschaulichung sind der Drain-Bereich 510c und die leitfähige Struktur 544 nicht so dargestellt, dass sie miteinander gekoppelt sind.
  • In einigen Ausführungsformen ist der Source-Bereich 510a mit der leitfähigen Struktur 540 und der leitfähigen Struktur 542 gekoppelt. Zur besseren Veranschaulichung sind der Source-Bereich 510a, die leitfähige Struktur 540 und die leitfähige Struktur 542 nicht so dargestellt, dass sie miteinander gekoppelt sind.
  • In einigen Ausführungsformen entspricht die Gatestruktur 510b dem Gate des NMOS-Transistors N1, der Source-Bereich 510a entspricht dem Source des NMOS-Transistors N1, der Drain-Bereich 510c entspricht dem Drain des NMOS-Transistors N1 und der Kanalbereich 512 entspricht einem Kanalbereich des NMOS-Transistors N1 von 2A-2B, 3A-3B und 4A-4C.
  • In einigen Ausführungsformen werden der Drain-Bereich 510c und der Source-Bereich 510a der Entladeschaltung 510 in 2A-2B als ein Oxid-Definitionsbereich (OD) bezeichnet, der die Source- oder Drain-Diffusionsbereiche des NMOS-Transistors N1 von 2A-2B, 3A-3B und 4A-4C definiert.
  • In einigen Ausführungsformen ist der Drain-Bereich 510c ein erweiterter Drain-Bereich und weist eine größere Größe als der Source-Bereich 510a auf. In mindestens einer Ausführungsform bedeckt eine Silizidschicht (nicht dargestellt) einen Abschnitt, aber nicht die Gesamtheit, des Drain-Bereichs 510c. Eine solche teilweise silizidierte Konfiguration des Drain-Bereichs 510c verbessert den Selbstschutz des NMOS-Transistors N1 der Entladeschaltung 510 vor ESD-Ereignissen. In mindestens einer Ausführungsform ist der Drain-Bereich 510c vollständig silizidiert.
  • Die Gatestruktur 510b ist zwischen dem Drain-Bereich 510c und dem Source-Bereich 510a angeordnet. In einigen Ausführungsformen ist mindestens die Gatestruktur 510b, 506b oder 508b ein Metall-Gate und enthält ein leitfähiges Material wie z.B. ein Metall. In einigen Ausführungsformen umfasst mindestens die Gatestruktur 510b, 506b oder 508b Polysilizium (hierin auch als POLY bezeichnet).
  • In einigen Ausführungsformen umfasst mindestens der Kanalbereich 505, 507, 509, 512 oder 532 Finnen gemäß der FinFET- CMOS-Technologie (fin field effect transistor complementray metal oxide semiconductor technologies). In einigen Ausführungsformen umfasst mindestens der Kanalbereich 505, 507, 509, 512 oder 532 Nanoblättchen von Nanoblättchen-Transistoren. In einigen Ausführungsformen umfasst mindestens der Kanalbereich 505, 507, 509, 512 oder 532 Nanodraht von Nanodrahttransistoren. In einigen Ausführungsformen ist mindestens der Kanalbereich 505, 507, 509, 512 oder 532 frei von Finnen gemäß planaren CMOS-Technologien. Andere Arten von Transistoren fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen der Entladeschaltung 510 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Die integrierte Schaltung 500A umfasst ferner eine leitfähige Struktur 540, eine leitfähige Struktur 542 und eine leitfähige Struktur 544. Die leitfähige Struktur 540, die leitfähige Struktur 542 und die leitfähige Struktur 544 sind auf der Rückseite 580 der integrierten Schaltungen 500A-500C (wie nachstehend erläutert) gebildet. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540, die leitfähige Struktur 542 oder die leitfähige Struktur 544 in das Substrat 520 eingebettet. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540, die leitfähige Struktur 542 oder die leitfähige Struktur 544 eingerichtet, eine elektrische Verbindung zwischen einem oder mehreren Schaltungselementen der integrierten Schaltungen 500A-500C und einem oder mehreren anderen Schaltungselementen der integrierten Schaltungen 500A-500C oder anderen Packagestrukturen (nicht dargestellt) herzustellen.
  • In einigen Ausführungsformen ist jede der leitfähigen Struktur 540, der leitfähigen Struktur 542 und der leitfähigen Struktur 544 eine jeweilige Durchkontaktierung. In einigen Ausführungsformen werden eine oder mehrere der leitfähigen Struktur 540, der leitfähigen Struktur 542, der leitfähigen Struktur 544 und des Signalabgriffs 550 verwendet, um Signale von der Vorderseite 582 mit der Rückseite 580 des Substrats 520 elektrisch zu koppeln, da die Vorderseite 582 und die Rückseite 580 durch mindestens die Isolierschicht 521 elektrisch voneinander isoliert sind. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540 direkt mit dem jeweiligen Source/Drain-Bereich 530c, 510a oder 504a gekoppelt. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540, 542 oder 544 direkt mit einem oder mehreren der Source/Drain-Bereiche 530c, 510a oder 504a gekoppelt.
  • In einigen Ausführungsformen ist die integrierte Schaltung 500A durch mindestens die leitfähige Struktur 540, die leitfähige Struktur 542 oder die leitfähige Struktur 544 elektrisch mit einer oder mehreren anderen Packagestrukturen (nicht dargestellt) auf der Rückseite 580 des Substrats 520 verbunden.
  • In einigen Ausführungsformen entspricht mindestens die leitfähige Struktur 540, die leitfähige Struktur 542 oder die leitfähige Struktur 544 einer Kupfersäulenstruktur, die mindestens ein leitfähiges Material wie Kupfer oder dergleichen enthält.
  • In einigen Ausführungsformen entspricht mindestens die leitfähige Struktur 540, die leitfähige Struktur 542 oder die leitfähige Struktur 544 einer Lötstoppstruktur, die ein leitfähiges Material mit einem geringen spezifischen Widerstand enthält, wie z.B. Lötmittel oder eine Lötlegierung. In einigen Ausführungsformen umfasst eine Lötlegierung Sn, Pb, Ag, Cu, Ni, Bi oder Kombinationen hiervon. Andere Konfigurationen, Anordnungen und Materialien mindestens von der leitfähigen Struktur 540, der leitfähigen Struktur 542 oder der leitfähigen Struktur 544 fallen in den denkbaren Geltungsberiech der vorliegenden Offenbarung.
  • Die leitfähige Struktur 540 ist mit dem Anodenbereich 504a der Diode D1 der Ladeschaltung 504 gekoppelt. In einigen Ausführungsformen entspricht die leitfähige Struktur 540 dem Knoten ND2 in 2A-2B, 3A-3B und 4A-4C. In einigen Ausführungsformen ist die leitfähige Struktur 540 elektrisch mit dem Knoten ND2 von 2A-2B, 3A-3B und 4A-4C gekoppelt.
  • In einigen Ausführungsformen entspricht die leitfähige Struktur 542 dem Knoten ND2 in 2A-2B, 3A-3B und 4A-4C. In einigen Ausführungsformen ist die leitfähige Struktur 542 elektrisch mit dem Knoten ND2 von 2A-2B, 3A-3B und 4A-4C gekoppelt.
  • In einigen Ausführungsformen sind die leitfähige Struktur 540 und die leitfähige Struktur 542 miteinander gekoppelt. Zur besseren Veranschaulichung sind die leitfähige Struktur 540 und die leitfähige Struktur 542 nicht so dargestellt, dass sie miteinander gekoppelt sind.
  • In einigen Ausführungsformen entspricht die leitfähige Struktur 544 dem Knoten ND1 in 2A-2B, 3A-3B und 4A-4C. In einigen Ausführungsformen ist die leitfähige Struktur 544 elektrisch mit dem Knoten ND1 von 2A-2B, 3A-3B und 4A-4C gekoppelt.
  • In einigen Ausführungsformen umfasst mindestens die leitfähige Struktur 540, 542, 544, 590, 592 oder 594 (5B) eine oder mehrere Schichten aus einem leitfähigen Material. In einigen Ausführungsformen umfasst das leitfähige Material Wolfram, Kobalt, Ruthenium, Kupfer oder Ähnliches oder Kombinationen hiervon.
  • Andere Konfigurationen, Anordnungen und Materialien von 540, 542, 544, 590, 592 oder 594 (5B) fallen in den denkbaren Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 500A fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 5B ist eine Querschnittsansicht einer integrierten Schaltung 500B gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 500B ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung. Die integrierte Schaltung 500B ist eine Ausführungsform der integrierten Schaltung 400B und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 500B ist eine Variation der integrierten Schaltung 500A von 5A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 500A ersetzt die Ladeschaltung 506 der integrierten Schaltung 500B die Ladeschaltung 504 der integrierten Schaltung 500A, und die Wanne 524a der integrierten Schaltung 500B ersetzt die Wanne 522a der integrierten Schaltung 500A und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die Wanne 524a ist eine Variation der Wanne 522a von 5A und wird daher nicht ausführlicher beschrieben. Im Vergleich zu der Wanne 522a von 5A enthält die Wanne 524a N-Typ-Dotierstoffverunreinigungen und wird als eine N-Typ-Wanne bezeichnet. In einigen Ausführungsformen enthält die Wanne 524a P-Typ-Dotierstoffverunreinigungen und wird als eine P-Typ-Wanne bezeichnet.
  • Die Ladeschaltung 506 ist eine Ausführungsform der Ladeschaltung 206 von 2B, 3B und 4B und daher entfällt eine ähnliche ausführliche Beschreibung. Die Ladeschaltung 506 umfasst einen Source-Bereich 506a, eine Gatestruktur 506b, einen Drain-Bereich 506c und einen Kanalbereich 507. Die Ladeschaltung 506 ist der NMOS-Transistor N3 von 2B, 3B und 4B. Die Ladeschaltung 506 liegt zwischen dem STI-Bereich 570a und dem STI-Bereich 570b.
  • Die Gatestruktur 506b liegt teilweise über der Wanne 524a und zwischen dem Source-Bereich 506a und dem Drain-Bereich 506c. Der Source-Bereich 506a ist ein aktiver N-Typ-Bereich mit in die Wanne 524a implantierten N-Typ-Dotierstoffen. Der Drain-Bereich 506c ist ein aktiver N-Typ-Bereich mit in die Wanne 524a implantierten N-Typ-Dotierstoffen. In einigen Ausführungsformen erstreckt sich mindestens der Source-Bereich 506a oder der Drain-Bereich 506c über dem Substrat 520. Der Kanalbereich 507 liegt in der Wanne 524a und verbindet den Source-Bereich 506a und den Drain-Bereich 506c miteinander.
  • In einigen Ausführungsformen entspricht die Gatestruktur 506b dem Gate des NMOS-Transistors N3, der Source-Bereich 506a entspricht dem Source des NMOS-Transistors N3, der Drain-Bereich 506c entspricht dem Drain des NMOS-Transistors N3 und der Kanalbereich 507 entspricht einem Kanalbereich des NMOS-Transistors N3 in 2B, 3B und 4B.
  • Die Gatestruktur 506b ist über eine leitfähige Leitung 594 mit dem Source-Bereich 506a elektrisch gekoppelt.
  • Der Drain-Bereich 506c, die Gatestruktur 510b und die Kathode 530a der Diode D2' sind über eine leitfähige Leitung 590, die dem Knoten ND3 der 2A-2B, 3A-3B und 4A-4C entspricht, jeweils miteinander gekoppelt.
  • Die leitfähige Struktur 540 ist mit dem Source-Bereich 506a des NMOS-Transistors N3 der Ladeschaltung 506 gekoppelt. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540 direkt mit dem jeweiligen Source/Drain-Bereich 5300, 510a oder 506a gekoppelt. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540, 542 oder 544 direkt mit einem oder mehreren der Source/Drain-Bereiche 530c, 510a oder 506a gekoppelt.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen der Ladeschaltung 506 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 500B fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 5C ist eine Querschnittsansicht einer integrierten Schaltung 500C gemäß einigen Ausführungsformen.
  • Die integrierte Schaltung 500C ist eine Ausführungsform mindestens der ESD-Klemme 120 oder 130 und daher entfällt eine ähnliche ausführliche Beschreibung. Die integrierte Schaltung 500C ist eine Ausführungsform der integrierten Schaltung 400C und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die integrierte Schaltung 500C ist eine Variation der integrierten Schaltung 500A von 5A und daher entfällt eine ähnliche ausführliche Beschreibung. Im Vergleich zu der integrierten Schaltung 500A ersetzt die Ladeschaltung 508 der integrierten Schaltung 500C die Ladeschaltung 504 der integrierten Schaltung 500A und die Wanne 526a der integrierten Schaltung 500C ersetzt die Vertiefung 522a der integrierten Schaltung 500A und daher entfällt eine ähnliche ausführliche Beschreibung.
  • Die Wanne 526a ist eine Variation der Wanne 524a in 5B und daher entfällt eine ähnliche Beschreibung. Im Vergleich zu der Wanne 524a von 5B enthält die Wanne 526a P-Typ-Dotierstoffverunreinigungen und wird als eine P-Typ-Wanne bezeichnet. In einigen Ausführungsformen enthält die Wanne 526a N-Typ-Dotierstoffverunreinigungen und wird als eine N-Typ-Wanne bezeichnet.
  • Die Ladeschaltung 508 ist eine Ausführungsform der Ladeschaltung 408 von 4C und daher entfällt eine ähnliche ausführliche Beschreibung. Die Ladeschaltung 508 umfasst einen Drain-Bereich 508a, eine Gatestruktur 508b, einen Source-Bereich 508c und einen Kanalbereich 509. Die Ladeschaltung 508 ist der PMOS-Transistor P2 von 4C. Die Ladeschaltung 508 liegt zwischen dem STI-Bereich 570a und dem STI-Bereich 570b.
  • Die Gatestruktur 508b liegt teilweise über der Wanne 526a und zwischen Source-Bereich 508c und Drain-Bereich 508a. Der Source-Bereich 508c ist ein aktiver P-Typ-Bereich mit in die Wanne 526a implantierten P-Typ-Dotierstoffen. Der Drain-Bereich 508a ist ein aktiver P-Typ-Bereich mit in die Wanne 526a implantierten P-Typ-Dotierstoffen. In einigen Ausführungsformen erstreckt sich mindestens der Source-Bereich 508c oder der Drain-Bereich 508a über dem Substrat 520. Der Kanalbereich 509 liegt in der Wanne 526a und verbindet den Source-Bereich 508c und den Drain-Bereich 508a miteinander.
  • In einigen Ausführungsformen entspricht die Gatestruktur 508b dem Gate des PMOS-Transistors P2, der Source-Bereich 508c entspricht dem Source des PMOS-Transistors P2, der Drain-Bereich 508a entspricht dem Drain des PMOS-Transistors P23 und der Kanalbereich 509 entspricht einem Kanalbereich des PMOS-Transistors P2 von 4C.
  • Die Gatestruktur 508b ist mit dem Knoten Nd1 gekoppelt. In einigen Ausführungsformen sind die Gatestruktur 508b, die leitfähige Struktur 544 und der Drain-Bereich 510c jeweils miteinander gekoppelt. Zur besseren Veranschaulichung sind die Gatestruktur 508b, die leitfähige Struktur 544 und der Drain-Bereich 510c nicht so dargestellt, dass sie miteinander gekoppelt sind.
  • Der Source-Bereich 508c, die Gatestruktur 510b und die Kathode 530a der Diode D2' sind über eine leitfähige Leitung 590, die dem Knoten ND3 von 2A-2B, 3A-3B und 4A-4C entspricht, jeweils miteinander gekoppelt.
  • Die leitfähige Struktur 540 ist mit dem Drain-Bereich 508a des PMOS-Transistors P2 der Ladeschaltung 508 gekoppelt. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540 direkt mit dem jeweiligen Source/Drain-Bereich 530c, 510a oder 508a gekoppelt. In einigen Ausführungsformen ist mindestens die leitfähige Struktur 540, 542 oder 544 direkt mit einem oder mehreren der Source/Drain-Bereiche 530c, 510a oder 508a gekoppelt.
  • Andere Arten von Schaltungen, Konfigurationen und Anordnungen der Ladeschaltung 508 fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Andere Konfigurationen oder Anzahlen von Schaltungen in der integrierten Schaltung 500C fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • 6 ist ein Flussdiagramm eines Verfahrens 600 zum Betrieb einer ESD-Schaltung gemäß einigen Ausführungsformen. In einigen Ausführungsformen umfasst die Schaltung des Verfahrens 600 mindestens die integrierte Schaltung 100A-100B, 200A-200B, 300A-300B, 400A-400C und 500A-500C (1A-1B, 2A-2B, 3A-3B, 4A-4C und 5A-5C). Es ist zu verstehen, dass zusätzliche Vorgänge vor, während und/oder nach dem in 6 dargestellten Verfahren 600 durchgeführt werden können, und dass einige andere Vorgänge hier nur kurz beschrieben sein können. Es ist zu verstehen, dass das Verfahren 600 Merkmale einer oder mehrerer der integrierten Schaltungen 100A-100B, 200A-200B, 300A-300B, 400A-400C oder 500A-500C verwendet.
  • Bei Vorgang 602 des Verfahrens 600 wird eine erste ESD-Spannung an einem ersten Knoten empfangen. In einigen Ausführungsformen umfasst der erste Knoten des Verfahrens 600 den Knoten Nd2. In einigen Ausführungsformen ist die erste ESD-Spannung größer als eine Referenzversorgungsspannung VSS des Referenzspannungsversorgungsknotens 106. In einigen Ausführungsformen entspricht die erste ESD-Spannung einem ersten ESD-Ereignis.
  • Bei Vorgang 604 erkennt eine Ladeschaltung das erste ESD-Ereignis an dem ersten Knoten, wodurch die Ladeschaltung eingeschaltet wird und ein Gate eines ersten Transistors einer Entladeschaltung auflädt.
  • In einigen Ausführungsformen umfasst die Ladeschaltung des Verfahrens 600 mindestens die Ladeschaltung 204, 206, 408, 504, 506 oder 508. In einigen Ausführungsformen umfasst die Entladeschaltung des Verfahrens 600 mindestens die Entladeschaltung 210 oder 510. In einigen Ausführungsformen umfasst der erste Transistor des Verfahrens 600 mindestens den NMOS-Transistor N2.
  • In einigen Ausführungsformen ist die Entladeschaltung zwischen dem ersten Knoten und einem zweiten Knoten gekoppelt. In einigen Ausführungsformen ist die Ladeschaltung zwischen mindestens dem ersten Knoten und einem dritten Knoten gekoppelt. In einigen Ausführungsformen umfasst der zweite Knoten des Verfahrens 600 den Knoten Nd1. In einigen Ausführungsformen umfasst der dritte Knoten des Verfahrens 600 den Knoten Nd3 oder Nd4.
  • Bei Vorgang 606 wird der erste Transistor eingeschaltet, als Reaktion auf das Aufladen des Gates des ersten Transistors der Entladeschaltung.
  • Bei Vorgang 608 wird der erste Knoten mit dem zweiten Knoten gekoppelt, als Reaktion auf das Einschalten des ersten Transistors.
  • Bei Vorgang 610 wird ein erster ESD-Strom des ersten ESD-Ereignisses an dem ersten Knoten durch einen Kanal des ersten Transistors N2 in einer ersten ESD-Richtung von dem ersten Knoten zu dem zweiten Knoten entladen.
  • In einigen Ausführungsformen entspricht der erste ESD-Strom der Vorwärts-ESD-Richtung. In einigen Ausführungsformen umfasst der erste ESD-Strom den ESD-Strom I1 oder I3 in der Vorwärts-ESD-Richtung von dem Knoten Nd2 zu dem Knoten Nd1. In einigen Ausführungsformen umfasst der Kanal des ersten Transistors den Kanalbereich 512.
  • Bei Vorgang 612 des Verfahrens 600 wird eine zweite ESD-Spannung an dem zweiten Knoten empfangen. In einigen Ausführungsformen ist die zweite ESD-Spannung größer als eine Versorgungsspannung VDD des Spannungsversorgungsknotens 104 oder eine Spannung des IO-Pads 108. In einigen Ausführungsformen entspricht die zweite ESD-Spannung einem zweiten ESD-Ereignis.
  • Bei Vorgang 614 erkennt eine ESD-Detektionsschaltung das zweite ESD-Ereignis an dem zweiten Knoten, was die ESD-Detektionsschaltung dazu führt, das Gate des ersten Transistors der Entladeschaltung auflädt. In einigen Ausführungsformen umfasst die ESD-Detektionsschaltung des Verfahrens 600 mindestens die ESD-Detektionsschaltung 202, 302, 402 oder 502. In einigen Ausführungsformen ist die ESD-Detektionsschaltung mit mindestens dem ersten Knoten, dem zweiten Knoten oder dem dritten Knoten gekoppelt. In einigen Ausführungsformen ist die ESD-Detektionsschaltung ferner mit einem vierten Knoten gekoppelt. In einigen Ausführungsformen umfasst der vierte Knoten den Knoten Nd4.
  • Bei Vorgang 616 wird der erste Transistor eingeschaltet, als Reaktion auf das Aufladen des Gates des ersten Transistors der Entladeschaltung.
  • Bei Vorgang 618 wird der erste Knoten mit dem zweiten Knoten gekoppelt, als Reaktion auf das Einschalten des ersten Transistors.
  • Bei Vorgang 620 wird ein zweiter ESD-Strom des zweiten ESD-Ereignisses durch den Kanal des ersten Transistors in einer zweiten ESD-Richtung von dem zweiten Knoten zu dem ersten Knoten entladen.
  • In einigen Ausführungsformen entspricht der zweite ESD-Strom der Rückwärts-ESD-Richtung. In einigen Ausführungsformen umfasst der zweite ESD-Strom den ESD-Strom I2 oder I4 in der Rückwärts-ESD-Richtung von dem Knoten Nd1 zu dem Knoten Nd2. In einigen Ausführungsformen verläuft der zweite ESD-Strom in einer Richtung, die dem ersten ESD-Strom entgegengesetzt ist.
  • In einigen Ausführungsformen wird einer oder mehrere der Vorgänge von Verfahren 600 nicht ausgeführt.
  • 7 ist ein Flussdiagramm eines Verfahrens 700 zur Herstellung einer integrierten Schaltung gemäß einigen Ausführungsformen. In einigen Ausführungsformen ist das Verfahren 700 verwendbar, um mindestens eine integrierte Schaltung 100A-100B, 200A-200B, 300A-300B, 400A-400C oder 500A-500C (1A-1B, 2A-2B, 3A-3B, 4A-4C oder 5A-5C) herzustellen oder zu fertigen. Es ist zu verstehen, dass zusätzliche Vorgänge vor, während und/oder nach dem in 7 dargestellten Verfahren 700 durchgeführt werden können, und dass einige andere Vorgänge hierin nur kurz beschrieben sein können. Es ist zu verstehen, dass das Verfahren 700 Merkmale einer oder mehrerer der integrierten Schaltungen 100A-100B, 200A-200B, 300A-300B, 400A-400C oder 500A-500C (1A-1B, 2A-2B, 3A-3B, 4A-4C oder 5A-5C) verwendet.
  • Das Verfahren 700 ist mindestens auf die integrierte Schaltung 500A, 500B oder 500C anwendbar. Das Verfahren 700 wird mit Bezug auf die integrierte Schaltung 500A, 500B oder 500C beschrieben. Das Verfahren 700 ist allerdings auch auf die integrierte Schaltung 100A-100B, 200A-200B, 300A-300B oder 400A-400C anwendbar. Eine andere Reihenfolge der Vorgänge des Verfahrens 700 mit Bezug auf die integrierte Schaltung 500A, 500B oder 500C fällt in den Geltungsbereich der vorliegenden Offenbarung.
  • Bei Vorgang 702 des Verfahrens 700 wird ein erster Satz von Dioden auf einer Vorderseite eines Wafers hergestellt. In einigen Ausführungsformen umfasst der Wafer des Verfahrens 700 das Substrat 520. In einigen Ausführungsformen umfasst die Vorderseite des Wafers des Verfahrens 700 mindestens die Vorderseite 582 des Substrats 520. In einigen Ausführungsformen umfasst der erste Satz von Dioden des Verfahrens 700 mindestens die Diode D2' von 5A-5C oder den Satz von Dioden D2 von 4A-4C.
  • In einigen Ausführungsformen umfasst der Vorgang 702 die Herstellung einer Wanne 522c in dem Substrat 520, die Herstellung eines dotierten Bereichs in der Wanne 522c, wodurch der Anodenbereich 530c des ersten Satzes von Dioden gebildet wird, die Herstellung eines weiteren dotierten Bereichs in der Wanne 522c, wodurch der Kathodenbereich 530a in der Wanne 522c gebildet wird, und die Herstellung der Gatestruktur 530b.
  • In einigen Ausführungsformen enthält mindestens die Wanne 522a, 522b, 522c oder 524a P-Dotierstoffe. In einigen Ausführungsformen enthalten die P-Dotierstoffe Bor, Aluminium oder andere geeignete P-Dotierstoffe. In einigen Ausführungsformen umfasst mindestens die Wanne 522a, 522b, 522c oder 524a eine Epi-Schicht, die über dem Substrat 520 gezüchtet ist. In einigen Ausführungsformen wird die Epi-Schicht durch Hinzufügen von Dotierstoffen während des Epitaxieprozesses dotiert. In einigen Ausführungsformen wird die Epi-Schicht durch Ionenimplantation dotiert, nachdem die Epi-Schicht gebildet wird. In einigen Ausführungsformen wird mindestens die Wanne 522a, 522b, 522c oder 524a gebildet, indem das Substrat 520 dotiert wird. In einigen Ausführungsformen wird die Dotierung durch Ionenimplantation durchgeführt. In einigen Ausführungsformen weist mindestens die Wanne 522a, 522b, 522c oder 524a eine Dotierstoffkonzentration in einem Bereich von 1 · 1012 Atome/cm3 bis 1 · 1014 Atome/cm3 auf.
  • In einigen Ausführungsformen umfasst mindestens das Herstellen von Kathodenbereichen 530a von Vorgang 702 oder das Herstellen des Kathodenbereichs 504c von Vorgang 704 (wie nachstehend beschrieben) das Bilden von Kathodenmerkmalen in dem Substrat. In einigen Ausführungsformen umfasst das Bilden der Kathodenmerkmale das Entfernen eines Abschnitts des Substrats, um Aussparungen an einem Rand der Wanne 522c oder 522a zu bilden, und ein Füllprozess wird dann durchgeführt, indem die Aussparungen in dem Substrat gefüllt werden. In einigen Ausführungsformen werden die Aussparungen geätzt, z.B. durch ein Nassätzen oder ein Trockenätzen, nach Entfernung einer Pad-Oxidschicht oder einer Opferoxidschicht. In einigen Ausführungsformen wird der Ätzprozess durchgeführt, um einen oberen Oberflächenabschnitt des aktiven Bereichs zu entfernen, der einem Isolationsbereich, wie z.B. dem STI-Bereich 570a, 570b, 570c oder 570d, benachbart ist. In einigen Ausführungsformen wird der Füllprozess durch eine Epitaxie oder einen epitaktischen Prozess (Epi-Prozess) durchgeführt. In einigen Ausführungsformen werden die Aussparungen durch einen Wachstumsprozess gefüllt, der gleichzeitig mit einem Ätzprozess abläuft, wobei eine Wachstumsrate des Wachstumsprozesses größer als eine Ätzrate des Ätzprozesses ist. In einigen Ausführungsformen werden die Aussparungen durch eine Kombination eines Wachstumsprozesses und eines Ätzprozesses gefüllt. Beispielsweise wird eine Materialschicht in der Aussparung aufgewachsen und dann wird das aufgewachsene Material einem Ätzprozess unterzogen, um einen Abschnitt des Materials zu entfernen. Dann wird ein anschließender Wachstumsprozess an dem geätzten Material durchgeführt, bis eine gewünschte Dicke des Materials in der Aussparung erreicht ist. In einigen Ausführungsformen wird der Wachstumsprozess fortgeführt, bis eine obere Oberfläche des Materials über der oberen Oberfläche des Substrats liegt. In einigen Ausführungsformen wird der Wachstumsprozess fortgeführt, bis die obere Oberfläche des Materials koplanar mit der oberen Oberfläche des Substrats ist. In einigen Ausführungsformen wird ein Abschnitt der Wanne 522c oder 522a durch einen isotropen oder einen anisotropen Ätzprozess entfernt. Der Ätzprozess ätzt selektiv die Wanne 522c oder 522a, ohne die Gatestruktur 530b oder 504b zu ätzen. In einigen Ausführungsformen wird der Ätzprozess unter Verwendung eines reaktiven Ionenätzens (RIE), Nassätzens oder anderer geeigneter Techniken durchgeführt. In einigen Ausführungsformen wird ein Halbleitermaterial in den Aussparungen abgeschieden, um die Kathodenmerkmale ähnlich den Source/Drain-Merkmalen zu bilden. In einigen Ausführungsformen wird ein Epi-Prozess durchgeführt, um das Halbleitermaterial in den Aussparungen abzuscheiden. In einigen Ausführungsformen umfasst der Epi-Prozess einen selektiven Epitaxie-Wachstumsprozess (SEG), CVD-Prozess, Molekularstrahl-Epitaxie (MBE), andere geeignete Prozesse und/oder eine Kombination hiervon. Der Epi-Prozess verwendet gasförmige und/oder flüssige Vorläufer, die mit einer Zusammensetzung des Substrats 520 wechselwirken. In einigen Ausführungsformen umfassen die Kathodenmerkmale epitaktisch gewachsenes Silizium (epi Si), Siliziumkarbid oder Siliziumgermanium. Kathodenmerkmale der IC-Vorrichtung, die mit der Gatestruktur 530b oder 504b verbunden sind, werden in einigen Fällen während des Epi-Prozesses in-situ dotiert oder sind undotiert. Wenn die Kathodenmerkmale während des Epi-Prozesses undotiert sind, werden die Kathodenmerkmale in einigen Fällen während eines nachfolgenden Prozesses dotiert. Der nachfolgende Dotierungsprozess wird durch Ionenimplantation, Plasma-Immersions-Ionenimplantation, Gas- und/oder Feststoffquellendiffusion, andere geeignete Prozesse und/oder Kombinationen hiervon erreicht. Nach der Bildung der Kathodenmerkmale und/oder nach dem anschließenden Dotierungsprozess werden die Kathodenmerkmale in einigen Ausführungsformen Temperprozessen ausgesetzt.
  • In einigen Ausführungsformen umfasst mindestens das Herstellen der Gate-Bereiche von Vorgang 702, 704 oder 706 (wie nachstehend beschrieben) mindestens das Herstellen der Gatestruktur 504b, 506b, 508b, 510b oder 530b. In einigen Ausführungsformen umfasst mindestens das Herstellen der Gate-Bereiche von Vorgang 702, 704 oder 706 (wie nachstehend beschrieben) das Durchführen eines oder mehrerer Abscheidungsprozesse, um eine oder mehrere dielektrische Materialschichten zu bilden. In einigen Ausführungsformen umfasst ein Abscheidungsprozess eine chemische Gasphasenabscheidung (CVD), eine plasmaunterstützte CVD (PECVD), eine Atomlagenabscheidung (ALD) oder einen anderen Prozess, der für die Abscheidung einer oder mehrerer Materialschichten geeignet ist. In einigen Ausführungsformen umfasst das Herstellen der Gate-Bereiche das Durchführen eines oder mehrerer Abscheidungsprozesse, um eine oder mehrere leitfähige Materialschichten zu bilden. In einigen Ausführungsformen umfasst das Herstellen der Gate-Bereiche das Bilden von Gate-Elektroden oder Dummy-Gate-Elektroden. In einigen Ausführungsformen umfasst das Herstellen der Gate-Bereiche das Abscheiden oder das Aufwachsen mindestens einer dielektrischen Schicht, z.B. eines Gate-Dielektrikums. In einigen Ausführungsformen werden die Gate-Bereiche unter Verwendung eines dotierten oder undotierten polykristallinen Siliziums (oder Polysiliziums) gebildet. In einigen Ausführungsformen enthalten die Gate-Bereiche ein Metall, wie z.B. Al, Cu, W, Ti, Ta, TiN, TaN, NiSi, CoSi, andere geeignete leitfähige Materialien oder Kombinationen hiervon.
  • Bei Vorgang 704 des Verfahrens 700 wird eine Ladeschaltung auf der Vorderseite des Wafers hergestellt. In einigen Ausführungsformen umfasst die Ladeschaltung des Verfahrens 700 mindestens die Ladeschaltung 504, 506 oder 508. In einigen Ausführungsformen umfasst die Ladeschaltung des Verfahrens 700 mindestens die Diode D1, den NMOS-Transistor N3 oder den PMOS-Transistor P2.
  • In einigen Ausführungsformen umfasst die Ladeschaltung des Verfahrens 700 die Diode D1. In diesen Ausführungsformen umfasst Vorgang 704 einen oder mehrere von Folgenden: Herstellen einer Wanne 522a in dem Substrat 520, Herstellen eines dotierten Bereichs in der Wanne 522a, wodurch ein Anodenbereich 504a der Diode D2 gebildet wird, Herstellen eines dotierten Bereichs in der Wanne 522a, wodurch ein Kathodenbereich 504c in der Wanne 522a gebildet wird, und Herstellen der Gatestruktur 504b.
  • In einigen Ausführungsformen umfasst die Ladeschaltung des Verfahrens 700 den NMOS-Transistor N3. In diesen Ausführungsformen umfasst Vorgang 704 einen oder mehrere von Folgenden: Herstellen einer Wanne 524a in dem Substrat 520, Herstellen eines dotierten Bereichs in der Wanne 524a, wodurch ein Source-Bereich 506a des NMOS-Transistors N3 gebildet wird, Herstellen eines dotierten Bereichs in der Wanne 524a, wodurch ein Drain-Bereich 506c in der Wanne 524a des NMOS-Transistors N3 gebildet wird, und Herstellen der Gatestruktur 506b.
  • In einigen Ausführungsformen umfasst mindestens der Source-Bereich 506a, der Drain-Bereich 506c, der Source-Bereich 510a, der Drain-Bereich 510c, der Kathodenbereich 530a oder der Kathodenbereich 504c N-Typ-Dotierstoffe. In einigen Ausführungsformen umfassen die N-Typ-Dotierstoffe Phosphor, Arsen oder andere geeignete N-Typ-Dotierstoffe.
  • In einigen Ausführungsformen umfasst die Ladeschaltung des Verfahrens 700 den PMOS-Transistor P2. In diesen Ausführungsformen umfasst Vorgang 704 einen oder mehrere von Folgenden: Herstellen einer Wanne 526a in dem Substrat 520, Herstellen eines dotierten Bereichs in der Wanne 526a, wodurch ein Source-Bereich 508a des PMOS-Transistors P2 gebildet wird, Herstellen eines dotierten Bereichs in der Wanne 526a, wodurch ein Drain-Bereich 508c in der Wanne 524a des PMOS-Transistors P2 gebildet wird, und Herstellen der Gatestruktur 508b.
  • In einigen Ausführungsformen umfasst mindestens der Source-Bereich 508a, der Drain-Bereich 508c, der Anodenbereich 530c oder der Anodenbereich 504a P-Typ-Dotierstoffe. In einigen Ausführungsformen umfassen die P-Dotierstoffe Bor, Aluminium oder andere geeignete P-Typ-Dotierstoffe.
  • In einigen Ausführungsformen umfasst die Wanne 526a N-Typ-Dotierstoffe. In einigen Ausführungsformen umfassen die N-Typ-Dotierstoffe Phosphor, Arsen oder andere geeignete N-Typ-Dotierstoffe. In einigen Ausführungsformen liegt die Konzentration der N-Typ-Dotierstoffe in einem Bereich von etwa 1 • 1012 Atome/cm2 bis etwa 1 • 1014 Atome/cm2. In einigen Ausführungsformen wird mindestens die Wanne 526a durch Ionenimplantation gebildet. Die Leistung der Ionenimplantation reicht von etwa 1500k Elektronenvolt (eV) bis etwa 8000k eV. In einigen Ausführungsformen wird die Wanne 526a epitaktisch gewachsen. In einigen Ausführungsformen umfasst die Wanne 526a eine Epi-Schicht, die über der Oberfläche gewachsen ist. In einigen Ausführungsformen wird die Epi-Schicht durch Hinzufügen von Dotierstoffen während des Epitaxieprozesses dotiert. In einigen Ausführungsformen wird die Epi-Schicht durch Ionenimplantation dotiert, nachdem die Epi-Schicht gebildet wird, und weist die vorstehend erläuterte Dotierstoffkonzentration auf.
  • Bei Vorgang 706 des Verfahrens 700 wird eine Entladeschaltung auf der Vorderseite des Wafers hergestellt. In einigen Ausführungsformen umfasst die Entladeschaltung des Verfahrens 700 mindestens die Entladeschaltung 210 oder 510. In einigen Ausführungsformen umfasst die Entladeschaltung des Verfahrens 700 mindestens den NMOS-Transistor N2.
  • In einigen Ausführungsformen umfasst der Vorgang 706 das Herstellen der Wanne 522b in dem Substrat 520, das Herstellen des Source-Bereichs 510a in der Wanne 522b, das Herstellen des Drain-Bereichs 510c in der Wanne 522b und das Herstellen der Gatestruktur 510b.
  • In einigen Ausführungsformen ist mindestens das Herstellen der Source-Bereiche 510a und der Drain-Bereiche 510c des Vorgangs 706 oder das Herstellen der Source-Bereiche 506a und der Drain-Bereiche 506c des Vorgangs 704 ähnlich wie das Bilden von Kathodenmerkmalen in dem Substrat des Vorgangs 702 (vorstehend erläutert) und daher entfällt eine ähnliche ausführliche Beschreibung.
  • In einigen Ausführungsformen ist mindestens das Herstellen der Source-Bereiche 508a und der Drain-Bereiche 508c des Vorgangs 704 ähnlich wie das Bilden von Kathodenmerkmalen in dem Substrat des Vorgangs 702 (vorstehend erläutert) mit entgegengesetzten Dotierstofftypen und daher entfällt eine entsprechende ausführliche Beschreibung.
  • In einigen Ausführungsformen umfasst mindestens der Vorgang 702, 704 oder 706 ferner das Herstellen eines ersten Signalabgriffsbereichs auf der Vorderseite des Wafers. In einigen Ausführungsformen umfasst der erste Signalabgriffsbereich des Verfahrens 700 mindestens den Signalabgriff 550. In einigen Ausführungsformen umfasst der erste Signalabgriffsbereich des Verfahrens 700 Signalabgriffsbereiche, die dem Signalabgriff 550 ähnlich sind, aber auf der Vorderseite des Wafers von mindestens der Ladeschaltung 504, 506 oder 508 oder der Entladeschaltung 510 gebildet sind, und daher entfällt eine ähnliche ausführliche Beschreibung.
  • In einigen Ausführungsformen enthält der Signalabgriff 550 P-Typ-Dotierstoffe. In einigen Ausführungsformen enthalten die P-Typ-Dotierstoffe Bor, Aluminium oder andere geeignete P-Typ-Dotierstoffe. In einigen Ausführungsformen wird der Signalabgriff 550 durch einen Prozess ähnlich wie das Bilden der Wanne 522a gebildet. In einigen Ausführungsformen ist mindestens der Signalabgriff 550 ein stark dotierter P-Typ-Bereich.
  • In einigen Ausführungsformen enthält der Signalabgriff 550 N-Typ-Dotierstoffe. In einigen Ausführungsformen enthalten die N-Typ-Dotierstoffe Phosphor, Arsen oder andere geeignete N-Typ-Dotierstoffe. In einigen Ausführungsformen reicht die N-Typ-Dotierstoffkonzentration von etwa 1 · 1012 Atome/cm2 bis etwa 1 · 1014 Atome/cm2. In einigen Ausführungsformen wird der Signalabgriff 550 durch Ionenimplantation gebildet. Die Leistung der Ionenimplantation reicht von etwa 1500k Elektronenvolt (eV) bis etwa 8000k eV. In einigen Ausführungsformen ist mindestens der Signalabgriff 550 oder 352 ein stark dotierter N-Bereich.
  • In einigen Ausführungsformen wird der Signalabgriff 550 epitaktisch gewachsen. In einigen Ausführungsformen umfasst der Signalabgriff 550 eine Epi-Schicht, die auf dem Substrat 520 aufgewachsen ist. In einigen Ausführungsformen wird die Epi-Schicht durch Hinzufügen von Dotierstoffen während des Epitaxieprozesses dotiert. In einigen Ausführungsformen wird die Epi-Schicht durch Ionenimplantation dotiert, nachdem die Epi-Schicht gebildet wird. In einigen Ausführungsformen wird der Signalabgriff 550 durch Dotierung des Substrats 520 gebildet. In einigen Ausführungsformen wird die Dotierung durch Ionenimplantation durchgeführt. In einigen Ausführungsformen weist der Signalabgriff 550 eine Dotierstoffkonzentration in einem Bereich von 1 · 1012 Atome/cm3 bis 1 · 1014 Atome/cm3.
  • Bei Vorgang 708 des Verfahrens 700 wird ein erster Satz von leitfähigen Strukturen auf der Vorderseite des Wafers hergestellt. In einigen Ausführungsformen umfasst der Vorgang 708 das Abscheiden des ersten Satzes von leitfähigen Strukturen auf der Vorderseite des Wafers. In einigen Ausführungsformen umfasst der erste Satz von leitfähigen Strukturen des Verfahrens 700 mindestens die leitfähige Struktur 590 oder die leitfähige Struktur 592.
  • In einigen Ausführungsformen wird der erste Satz von leitfähigen Strukturen des Verfahrens 700 durch eine Kombination von Fotolithografie- und Materialentfernungsprozessen gebildet, um Öffnungen in einer Isolierschicht (nicht dargestellt) über dem Substrat zu bilden. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Strukturieren eines Photoresists, wie z.B. eines positiven Photoresists oder eines negativen Photoresists. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Bilden einer Hartmaske, einer Antireflexionsstruktur oder einer anderen geeigneten Fotolithografiestruktur. In einigen Ausführungsformen umfasst der Materialentfernungsprozess einen Nassätzprozess, einen Trockenätzprozess, einen RIE-Prozess, Laserbohren oder einen anderen geeigneten Ätzprozess. Die Öffnungen werden dann mit leitfähigem Material wie z.B. Kupfer, Aluminium, Titan, Nickel, Wolfram oder einem anderen geeigneten leitfähigen Material gefüllt. In einigen Ausführungsformen werden die Öffnungen durch CVD, PVD, Sputtern, ALD oder einen anderen geeigneten Bildungsprozess gefüllt.
  • Bei Vorgang 710 des Verfahrens 700 wird das Verdünnen des Wafers an der Rückseite des Wafers durchgeführt. In einigen Ausführungsformen umfasst die Rückseite des Wafers des Verfahrens 700 mindestens die Rückseite 580 des Substrats 520. In einigen Ausführungsformen umfasst der Vorgang 710 einen Verdünnungsprozess, der an der Rückseite des Halbleiterwafers oder Substrats durchgeführt wird. In einigen Ausführungsformen umfasst der Verdünnungsprozess einen Schleifvorgang und einen Poliervorgang (wie z.B. chemisch-mechanisches Polieren (CMP)) oder andere geeignete Prozesse. In einigen Ausführungsformen wird ein Nassätzvorgang nach dem Ausdünnungsprozess durchgeführt, um die Defekte zu entfernen, die auf der Rückseite des Halbleiterwafers oder Halbleitersubstrats gebildet werden.
  • Bei Vorgang 712 des Verfahrens 700 wird eine Isolierschicht auf der Rückseite des Wafers abgeschieden. In einigen Ausführungsformen umfasst die Isolierschicht des Verfahrens 700 die Isolierschicht 521. In einigen Ausführungsformen enthält die Isolierschicht 521 ein dielektrisches Material einschließlich eines Oxids oder eines anderen geeigneten Isoliermaterials. In einigen Ausführungsformen wird die Isolierschicht 521 durch CVD, Aufschleudern eines Polymerdielektrikums, Atomlagenabscheidung (ALD) oder andere Prozesse gebildet.
  • Bei Vorgang 714 des Verfahrens 700 werden Abschnitte der Isolierschicht von der Rückseite des Wafers entfernt. In einigen Ausführungsformen wird bei Vorgang 714 des Verfahrens 700 eine Kombination von Fotolithografie- und Materialentfernungsprozessen verwendet, um Öffnungen in einer Isolierschicht (nicht gezeigt) über dem Substrat zu bilden. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Strukturieren eines Photoresists, wie z.B. eines positiven Photoresists oder eines negativen Photoresists. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Bilden einer Hartmaske, einer Antireflexionsstruktur oder einer anderen geeigneten Fotolithografiestruktur. In einigen Ausführungsformen umfasst der Materialentfernungsprozess einen Nassätzprozess, einen Trockenätzprozess, einen RIE-Prozess, Laserbohren oder einen anderen geeigneten Ätzprozess.
  • Bei Vorgang 716 des Verfahrens 700 wird ein zweiter Satz von leitfähigen Strukturen mindestens in dem entfernten Abschnitt der Isolierschicht abgeschieden. In einigen Ausführungsformen umfasst der Vorgang 716 das Abscheiden des zweiten Satzes von leitfähigen Strukturen auf der Rückseite des Wafers. In einigen Ausführungsformen umfasst der zweite Satz von leitfähigen Strukturen des Verfahrens 700 mindestens die leitfähige Struktur 540, die leitfähige Struktur 542 oder die leitfähige Struktur 544.
  • In einigen Ausführungsformen umfasst der Vorgang 716 das Füllen der Öffnungen in der Isolierschicht mit leitfähigem Material, z.B. Kupfer, Aluminium, Titan, Nickel, Wolfram oder einem anderen geeigneten leitfähigen Material. In einigen Ausführungsformen werden die Öffnungen durch CVD, PVD, Sputtern, ALD oder einen anderen geeigneten Bildungsprozess gefüllt.
  • In einigen Ausführungsformen wird einer oder mehrere der Vorgänge des Verfahrens 700 nicht ausgeführt. In einigen Ausführungsformen wird einer oder mehrere der Vorgänge des Verfahrens 700 wiederholt. In einigen Ausführungsformen wird das Verfahren 700 wiederholt.
  • Andere Diodentypen oder Anzahlen von Dioden oder Transistortypen oder andere Anzahlen von Transistoren mindestens in der integrierten Schaltung 100A-100B, 200A-200B, 300A-300B, 400A-400C und 500A-500C in entsprechenden 1A-1B, 2A-2B, 3A-3B, 4A-4C und 5A-5C fallen in den Geltungsbereich der vorliegenden Offenbarung.
  • Ferner sind verschiedene NMOS- oder PMOS-Transistoren wie in 2A-5C dargestellt eines bestimmten Dotierungstyps (z.B. von N-Typ oder P-Typ) und dienen der Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten Transistortyp beschränkt und einer oder mehrere der in 2A-5C dargestellten PMOS- oder NMOS-Transistoren können durch einen entsprechenden Transistor eines jeweils anderen Transistortyps oder Dotierungstyps ersetzt werden. In ähnlicher Weise dient der niedrige oder hohe logische Wert verschiedener Signale, die in der vorstehenden Beschreibung verwendet sind ebenfalls zur Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten logischen Wert bei Aktivierung und/oder Deaktivierung eines Signals beschränkt. Die Auswahl verschiedener logischer Werte fällt in den Geltungsbereich der verschiedenen Ausführungsformen. Die Auswahl einer unterschiedlichen Anzahl von PMOS-Transistoren in 2A-5C fällt in den Geltungsbereich verschiedener Ausführungsformen.
  • Ein Aspekt dieser Beschreibung betrifft eine Klemmschaltung. Die Klemmschaltung umfasst eine ESD-Detektionsschaltung (electrostatic discharge detection circuit), die zwischen einem ersten Knoten und einem zweiten Knoten gekoppelt ist. Die Klemmschaltung umfasst ferner einen ersten Transistor eines ersten Typs. Der erste Transistor umfasst ein erstes Gate, das durch einen dritten Knoten mindestens mit der ESD-Detektionsschaltung gekoppelt ist, einen ersten Drain, der mit dem ersten Knoten gekoppelt ist, und eine erste Source, die mit dem zweiten Knoten gekoppelt ist. Die Klemmschaltung umfasst ferner eine Ladeschaltung, die zwischen dem zweiten Knoten und dem dritten Knoten gekoppelt ist und eingerichtet ist, den dritten Knoten während eines ESD-Ereignisses an dem zweiten Knoten aufzuladen.
  • Ein weiterer Aspekt dieser Beschreibung betrifft eine ESD-Schutzschaltung. Die ESD-Schutzschaltung umfasst eine erste Diode, die zwischen einem ersten Knoten und einem IO-Pad gekoppelt ist, eine zweite Diode, die zwischen dem IO-Pad und einem zweiten Knoten gekoppelt ist, eine interne Schaltung, die mit der ersten Diode, der zweiten Diode und dem IO-Pad gekoppelt ist, und eine Klemmschaltung zwischen dem ersten Knoten und dem zweiten Knoten. In einigen Ausführungsformen umfasst die Klemmschaltung eine ESD-Detektionsschaltung, die zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist, eine Entladeschaltung, die zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist und durch einen dritten Knoten mit der ESD-Detektionsschaltung gekoppelt ist, und eine Ladeschaltung, die zwischen dem zweiten Knoten und dem dritten Knoten gekoppelt ist und eingerichtet ist, den dritten Knoten während eines ESD-Ereignisses an dem zweiten Knoten aufzuladen.
  • Ein weiterer Aspekt dieser Beschreibung betrifft ein Verfahren zum Betrieb einer ESD-Schaltung. Das Verfahren umfasst das Empfangen einer ersten ESD-Spannung an einem ersten Knoten, wobei die erste ESD-Spannung größer als eine Referenzversorgungsspannung einer Referenzspannungsversorgung ist, wobei die erste ESD-Spannung einem ersten ESD-Ereignis entspricht. Das Verfahren umfasst ferner das Detektieren des ersten ESD-Ereignisses an dem ersten Knoten durch eine Ladeschaltung, was bewirkt, dass die Ladeschaltung eingeschaltet wird und ein Gate eines ersten Transistors einer Entladeschaltung auflädt, wobei die Entladeschaltung zwischen dem ersten Knoten und einem zweiten Knoten gekoppelt ist und die Ladeschaltung mindestens zwischen dem ersten Knoten und einem dritten Knoten gekoppelt ist. Das Verfahren umfasst ferner das Entladen eines ersten ESD-Stroms des ersten ESD-Ereignisses in einer ersten ESD-Richtung von dem ersten Knoten zu dem zweiten Knoten durch einen Kanal des ersten Transistors.
  • Ausführungsformen wurden beschrieben. Es ist dennoch zu verstehen, dass verschiedene Modifikationen vorgenommen werden können, ohne den Geist und den Umfang der Offenbarung zu verlassen. Beispielsweise dienen verschiedene Transistoren, die mit einem bestimmten Dotierungstyp (z.B. N-Typ oder P-Typ Metall-Oxid-Halbleiter (NMOS oder PMOS)) dargestellt sind, nur zur Veranschaulichung. Die Ausführungsformen der Offenbarung sind nicht auf einen bestimmten Typ beschränkt. Die Auswahl verschiedener Dotierstofftypen für einen bestimmten Transistor fällt in den Geltungsbereich der verschiedenen Ausführungsformen. Der niedrige oder hohe logische Wert verschiedener Signale, die in der vorstehenden Beschreibung verwendet werden, dient ebenfalls zur Veranschaulichung. Verschiedene Ausführungsformen sind nicht auf einen bestimmten logischen Wert beim Aktivieren und/oder Deaktivieren eines Signals beschränkt. Die Auswahl verschiedener logischer Werte fällt in den Geltungsbereich der verschiedenen Ausführungsformen. In verschiedenen Ausführungsformen dient ein Transistor als ein Schalter. Eine Schaltung, die anstelle eines Transistors verwendet wird, fällt in den Geltungsbereich verschiedener Ausführungsformen. In verschiedenen Ausführungsformen kann eine Source eines Transistors als ein Drain eingerichtet werden, und ein Drain kann als eine Source eingerichtet werden. Somit werden die Begriffe Source und Drain austauschbar verwendet. Verschiedene Signale werden durch entsprechende Schaltungen erzeugt, aber der Einfachheit halber sind solche Schaltungen nicht dargestellt.
  • Verschiedene Zeichnungen zeigen zur Veranschaulichung kapazitive Schaltungen mit diskreten Kondensatoren. Äquivalente Schaltungen können verwendet werden. Beispielsweise kann anstelle des diskreten Kondensators ein kapazitives Bauelement, eine Schaltung oder ein Netzwerk (z.B. eine Kombination aus Kondensatoren, kapazitiven Elementen, Bauelementen, Schaltungen oder dergleichen) verwendet werden. Die vorstehend erläuterten Zeichnungen enthalten beispielhafte Schritte, die jedoch nicht unbedingt in der gezeigten Reihenfolge ausgeführt werden. Schritte können hinzugefügt, ersetzt, in der Reihenfolge geändert und/oder eliminiert werden, sofern dies dem Geist und dem Umfang der offengelegten Ausführungsformen entspricht.
  • Vorstehend sind Merkmale mehrerer Ausführungsformen umrissen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte erkennen, dass die vorliegende Offenbarung ohne Weiteres als Grundlage für die Entwicklung oder Modifizierung anderer Verfahren und Strukturen verwendet werden kann, um die gleichen Zwecke zu erfüllen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Der Fachmann sollte ferner erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Ersetzungen und Modifikationen hierin vorgenommen werden können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63003024 [0001]

Claims (20)

  1. Klemmschaltung aufweisend: eine ESD-Detektionsschaltung, die zwischen einem ersten Knoten und einem zweiten Knoten gekoppelt ist; einen ersten Transistor eines ersten Typs, wobei der erste Transistor aufweist: - ein erstes Gate, das durch einen dritten Knoten mindestens mit der ESD-Detektionsschaltung gekoppelt ist; - einen ersten Drain, der mit dem ersten Knoten gekoppelt ist; und - eine erste Source, die mit dem zweiten Knoten gekoppelt ist; und eine Ladeschaltung, die zwischen dem zweiten Knoten und dem dritten Knoten gekoppelt ist und eingerichtet ist, den dritten Knoten während eines ESD-Ereignisses an dem zweiten Knoten aufzuladen.
  2. Klemmschaltung nach Anspruch 1, wobei die Ladeschaltung aufweist: eine Diode, die zwischen dem zweiten Knoten und dem dritten Knoten gekoppelt ist, wobei die Diode eine Anode, die mit dem zweiten Knoten und der ESD-Detektionsschaltung verbunden ist, und eine Kathode aufweist, die mit dem dritten Knoten und dem ersten Gate verbunden ist.
  3. Klemmschaltung nach Anspruch 1 oder 2, wobei die Ladeschaltung aufweist: einen zweiten Transistor des ersten Typs, der ein zweites Gate, einen zweiten Drain und eine zweite Source aufweist, wobei der zweite Drain mit dem dritten Knoten, dem ersten Gate und der ESD-Detektionsschaltung gekoppelt ist, und wobei der zweite Knoten, das zweite Gate, die erste Source und die zweite Source miteinander gekoppelt sind.
  4. Klemmschaltung nach Anspruch 1 oder 2, wobei die Ladeschaltung aufweist: einen zweiten Transistor eines zweiten Typs, der von dem ersten Typ verschieden ist, wobei der zweite Transistor ein zweites Gate, einen zweiten Drain und eine zweite Source aufweist, wobei die zweite Source mit dem dritten Knoten, dem ersten Gate und der ESD-Detektionsschaltung gekoppelt ist, wobei das zweite Gate mit dem ersten Knoten, dem ersten Drain und der ESD-Detektionsschaltung gekoppelt ist, und wobei der zweite Knoten, die erste Source und der zweite Drain miteinander gekoppelt sind.
  5. Klemmschaltung nach einem der vorhergehenden Ansprüche, wobei die ESD-Detektionsschaltung aufweist: einen Satz von Dioden, die in Reihe miteinander gekoppelt sind und zwischen dem ersten Knoten und dem dritten Knoten gekoppelt sind; und einen Widerstand, der zwischen dem dritten Knoten und dem zweiten Knoten gekoppelt ist.
  6. Klemmschaltung nach einem der Ansprüche 1 bis 4, wobei die ESD-Detektionsschaltung aufweist: einen Kondensator, der zwischen dem ersten Knoten und dem dritten Knoten gekoppelt ist; und einen Widerstand, der zwischen dem dritten Knoten und dem zweiten Knoten gekoppelt ist.
  7. Klemmschaltung nach einem der vorhergehenden Ansprüche, wobei die ESD-Detektionsschaltung aufweist: einen Widerstand, der zwischen dem ersten Knoten und einem vierten Knoten gekoppelt ist; einen Kondensator, der zwischen dem vierten Knoten und dem zweiten Knoten gekoppelt ist; und einen Inverter, der mit dem ersten Knoten, dem zweiten Knoten, dem dritten Knoten, dem vierten Knoten, dem ersten Gate und der Ladeschaltung gekoppelt ist.
  8. Klemmschaltung nach einem der vorhergehenden Ansprüche, wobei mindestens der erste Transistor in einem Halbleiterwafer liegt, wobei der Halbleiterwafer keinen Bulk aufweist, und ein Kanal des ersten Transistors eingerichtet ist, während des ESD-Ereignisses an dem zweiten Knoten einen ESD-Strom von dem zweiten Knoten zu dem ersten Knoten zu entladen.
  9. Klemmschaltung nach einem der vorhergehenden Ansprüche, wobei mindestens der erste Transistor in einem Halbleiterwafer liegt, der Halbleiterwafer einen Bulk aufweist, und ein Kanal des ersten Transistors eingerichtet ist, während des ESD-Ereignisses an dem zweiten Knoten einen ESD-Strom von dem zweiten Knoten zu dem ersten Knoten zu entladen.
  10. ESD-Schutzschaltung aufweisend: eine erste Diode, die zwischen einem ersten Knoten und einem Eingang/Ausgangs-Pad, IO-Pad, gekoppelt ist; eine zweite Diode, die zwischen dem IO-Pad und einem zweiten Knoten gekoppelt ist; eine interne Schaltung, die mit der ersten Diode, der zweiten Diode und dem IO-Pad gekoppelt ist; und eine Klemmschaltung zwischen dem ersten Knoten und dem zweiten Knoten, wobei die Klemmschaltung aufweist: - eine ESD-Detektionsschaltung, die zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist; - eine Entladeschaltung, die zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist und durch einen dritten Knoten mit der ESD-Detektionsschaltung gekoppelt ist; und - eine Ladeschaltung, die zwischen dem zweiten Knoten und dem dritten Knoten gekoppelt ist und eingerichtet ist, den dritten Knoten während eines ESD-Ereignisses an dem zweiten Knoten aufzuladen.
  11. ESD-Schutzschaltung nach Anspruch 10, wobei die Entladeschaltung aufweist: einen ersten Transistor eines ersten Typs, wobei der erste Transistor ein erstes Gate, einen ersten Drain und eine erste Source aufweist, wobei das erste Gate durch den dritten Knoten mindestens mit der ESD-Schutzschaltung gekoppelt ist, wobei der erste Drain mit dem ersten Knoten gekoppelt ist, und wobei die erste Source mit dem zweiten Knoten gekoppelt ist.
  12. ESD-Schutzschaltung nach Anspruch 10 oder 11, wobei die ESD-Detektionsschaltung aufweist: einen Satz von Dioden, die in Reihe miteinander gekoppelt sind und zwischen dem ersten Knoten und dem dritten Knoten gekoppelt sind; und einen Widerstand, der zwischen dem dritten Knoten und dem zweiten Knoten gekoppelt ist.
  13. ESD-Schutzschaltung nach Anspruch 12, wobei die Ladeschaltung aufweist: einen zweiten Transistor eines zweiten Typs, der von dem ersten Typ verschieden ist, wobei der zweite Transistor ein zweites Gate, einen zweiten Drain und eine zweite Source aufweist, wobei die zweite Source durch den dritten Knoten mit dem ersten Gate, dem Widerstand und dem Satz von Dioden gekoppelt ist, wobei das zweite Gate durch den ersten Knoten mit dem ersten Drain und dem Satz von Dioden gekoppelt ist, und wobei der zweite Drain durch den zweiten Knoten mit der ersten Source und dem Widerstand gekoppelt ist.
  14. ESD-Schutzschaltung nach Anspruch 12, wobei die Ladeschaltung aufweist: einen zweiten Transistor des ersten Typs, der ein zweites Gate, einen zweiten Drain und eine zweite Source aufweist, wobei der zweite Drain durch den dritten Knoten mit dem ersten Gate, dem Widerstand und dem Satz von Dioden gekoppelt ist, und wobei der zweite Knoten, der Widerstand, das zweite Gate, die erste Source und die zweite Source miteinander gekoppelt sind.
  15. ESD-Schutzschaltung nach Anspruch 12, wobei die Ladeschaltung aufweist: eine Diode aufweisend eine Anode und eine Kathode, wobei die Kathode durch den dritten Knoten mit dem ersten Gate, dem Widerstand und dem Satz von Dioden gekoppelt ist, und wobei die Anode durch den zweiten Knoten mit der ersten Source und dem Widerstand gekoppelt ist.
  16. ESD-Schutzschaltung nach einem der Ansprüche 10 bis 15, wobei die ESD-Detektionsschaltung aufweist: einen Widerstand, der zwischen dem ersten Knoten und einem vierten Knoten gekoppelt ist; einen Kondensator, der zwischen dem vierten Knoten und dem zweiten Knoten gekoppelt ist; und einen Inverter, der durch den vierten Knoten mit dem Widerstand und dem Kondensator gekoppelt ist, wobei der Inverter mindestens durch den dritten Knoten mit der Entladeschaltung und der Ladeschaltung gekoppelt ist, und wobei der Inverter zwischen dem ersten Knoten und dem zweiten Knoten gekoppelt ist.
  17. ESD-Schutzschaltung nach einem der Ansprüche 10 bis 16, wobei die ESD-Detektionsschaltung aufweist: einen Kondensator, der zwischen dem ersten Knoten und dem dritten Knoten gekoppelt ist; und einen Widerstand, der zwischen dem dritten Knoten und dem zweiten Knoten gekoppelt ist.
  18. Verfahren zum Betreiben einer ESD-Schaltung, wobei das Verfahren umfasst: Empfangen einer ersten ESD-Spannung an einem ersten Knoten, wobei die erste ESD-Spannung größer als eine Referenzversorgungsspannung einer Referenzspannungsversorgung ist, wobei die erste ESD-Spannung einem ersten ESD-Ereignis entspricht; Detektieren des ersten ESD-Ereignisses an dem ersten Knoten durch eine Ladeschaltung, wodurch die Ladeschaltung eingeschaltet wird und ein Gate eines ersten Transistors einer Entladeschaltung auflädt, wobei die Entladeschaltung zwischen dem ersten Knoten und einem zweiten Knoten gekoppelt ist, und wobei die Ladeschaltung mindestens zwischen dem ersten Knoten und einem dritten Knoten gekoppelt ist; und Entladen eines ersten ESD-Stroms des ersten ESD-Ereignisses durch einen Kanal des ersten Transistors.in einer ersten ESD-Richtung von dem ersten Knoten zu dem zweiten Knoten
  19. Verfahren nach Anspruch 18, ferner umfassend: Einschalten des ersten Transistors als Reaktion darauf, dass das Gate des ersten Transistors der Entladeschaltung geladen wird; und Koppeln des ersten Knotens und des zweiten Knotens als Reaktion darauf, dass der erste Transistor eingeschaltet wird.
  20. Verfahren nach Anspruch 18 oder 19, ferner umfassend: Empfangen einer zweiten ESD-Spannung an dem zweiten Knoten, wobei die zweite ESD-Spannung größer als eine Spannung einer Spannungsversorgung oder eines IO-Pads ist, wobei die zweite ESD-Spannung einem zweiten ESD-Ereignis entspricht; Detektieren des zweiten ESD-Ereignisses an dem zweiten Knoten durch eine ESD-Detektionsschaltung, wodurch die ESD-Detektionsschaltung das Gate des ersten Transistors der Entladeschaltung auflädt; und Entladen eines zweiten ESD-Stroms des zweiten ESD-Ereignisses durch den Kanal des ersten Transistors in einer zweiten ESD-Richtung von dem zweiten Knoten zu dem ersten Knoten.
DE102020132568.1A 2020-03-31 2020-12-08 Esd-schutzschaltung zum und zugehöriges betriebsverfahren Pending DE102020132568A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063003024P 2020-03-31 2020-03-31
US63/003,024 2020-03-31
US17/108,497 2020-12-01
US17/108,497 US20210305809A1 (en) 2020-03-31 2020-12-01 Electrostatic discharge (esd) protection circuit and method of operating the same

Publications (1)

Publication Number Publication Date
DE102020132568A1 true DE102020132568A1 (de) 2021-09-30

Family

ID=76511706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020132568.1A Pending DE102020132568A1 (de) 2020-03-31 2020-12-08 Esd-schutzschaltung zum und zugehöriges betriebsverfahren

Country Status (4)

Country Link
KR (1) KR102379426B1 (de)
CN (1) CN113054636A (de)
DE (1) DE102020132568A1 (de)
TW (1) TWI759128B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541116B (zh) * 2021-08-03 2023-11-10 北京控制工程研究所 一种基于功率mos的电压钳位电路和***
TWI769108B (zh) * 2021-11-04 2022-06-21 瑞昱半導體股份有限公司 靜電放電保護電路
TWI795068B (zh) * 2021-11-11 2023-03-01 世界先進積體電路股份有限公司 靜電放電保護電路
CN114678851B (zh) * 2022-04-01 2022-09-27 雅致精密工业（深圳）有限公司 一种电源管理芯片保护电路
TWI806588B (zh) * 2022-05-05 2023-06-21 瑞昱半導體股份有限公司 新穎式電壓偵測電源箝制電路架構於過度電性應力事件
TWI823418B (zh) * 2022-06-09 2023-11-21 世界先進積體電路股份有限公司 靜電放電保護電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724485B2 (en) * 2006-08-24 2010-05-25 Qualcomm Incorporated N-channel ESD clamp with improved performance
KR20080034227A (ko) * 2006-10-16 2008-04-21 삼성전자주식회사 이에스디 및 이오에스 보호 회로
US9548738B2 (en) * 2012-02-21 2017-01-17 Xilinx, Inc. High voltage RC-clamp for electrostatic discharge (ESD) protection
US9640988B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. Comparative ESD power clamp
JP6627333B2 (ja) * 2015-09-01 2020-01-08 セイコーエプソン株式会社 静電気保護回路、半導体集積回路装置、及び、電子機器
US10298010B2 (en) * 2016-03-31 2019-05-21 Qualcomm Incorporated Electrostatic discharge (ESD) isolated input/output (I/O) circuits
JP2018067654A (ja) * 2016-10-20 2018-04-26 ルネサスエレクトロニクス株式会社 半導体集積回路及びそれを備えた半導体装置
US10879232B2 (en) * 2017-10-13 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Circuit, system and method for electrostatic discharge (ESD) protection
US10749338B2 (en) * 2018-02-22 2020-08-18 Infineon Technologies Ag ESD power clamp with negative gate voltage

Also Published As

Publication number Publication date
KR102379426B1 (ko) 2022-03-28
TW202139415A (zh) 2021-10-16
CN113054636A (zh) 2021-06-29
KR20210122666A (ko) 2021-10-12
TWI759128B (zh) 2022-03-21

Similar Documents

Publication Publication Date Title
DE102020132568A1 (de) Esd-schutzschaltung zum und zugehöriges betriebsverfahren
DE102005041358B4 (de) Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102005022763B4 (de) Elektronische Schaltkreis-Anordnung und Verfahren zum Herstellen eines elektronischen Schaltkreises
DE102010016455B4 (de) Halbleiterbauelement, Herstellungsverfahren für ein Halbleiterbauelement, sowie integrierte Leistungsschaltung
DE102017118563B4 (de) Planare und nicht-planare fet-basierte vorrichtungen zum schutz gegen elektrostatische entladung
US20210305809A1 (en) Electrostatic discharge (esd) protection circuit and method of operating the same
DE112007001725T5 (de) Soi-Bauelement und Verfahren zu dessen Herstellung
DE102012100189B4 (de) Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE112017005855T5 (de) Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
DE102020110781B4 (de) Hybrid-sram-design mit nano-strukturen
DE102008045034B4 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
CN113471192B (zh) 静电放电（esd）保护电路及其操作方法
US20240120735A1 (en) Electrostatic discharge circuit and method of operating same
DE10331560B4 (de) Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben
DE102016204699B4 (de) Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung
DE102022101496A1 (de) Finnen-basierte und bipolare elektrostatische entladevorrichtungen
DE102020121306A1 (de) Rundum-gate-feldeffekttransistoren in integrierten schaltungen
DE102017120848B4 (de) Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung
DE102021101241A1 (de) Schutzschaltung für elektrostatische entladung (esd) und verfahren zum betreiben derselben
DE102016215276B4 (de) Kontaktierung von soi-substraten
DE102017201249A1 (de) Verringerung von Antenneneffekten in SOI-Bauteilen
DE102019008749A1 (de) Doppelt-integrierter siliziumgesteuerter gleichrichtertransistor und verwandte verfahren
DE102021100605A1 (de) Snapback-esd-schaltung, system und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed