DE102017120848B4 - Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung - Google Patents

Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung Download PDF

Info

Publication number
DE102017120848B4
DE102017120848B4 DE102017120848.8A DE102017120848A DE102017120848B4 DE 102017120848 B4 DE102017120848 B4 DE 102017120848B4 DE 102017120848 A DE102017120848 A DE 102017120848A DE 102017120848 B4 DE102017120848 B4 DE 102017120848B4
Authority
DE
Germany
Prior art keywords
contact
mask
trench
forming
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017120848.8A
Other languages
English (en)
Other versions
DE102017120848A1 (de
Inventor
Shih-Han Huang
Chih-Hung Hsieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017120848A1 publication Critical patent/DE102017120848A1/de
Application granted granted Critical
Publication of DE102017120848B4 publication Critical patent/DE102017120848B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung einer Vorrichtung eines statischen Direktzugriffsspeichers, SRAM (100), umfassend:Bilden mehrerer Gate-Stapel (520) über einem Substrat (510), wobei die Gate-Stapel von einer Dielektrikumsstruktur (550, 570, 590) umgeben sind;Bilden mehrerer Kontaktleitungs-Sperrstrukturen (630, 680, 740) über der Dielektrikumsstruktur, wobei die Kontaktleitungs-Sperrstrukturen unter Verwendung von drei oder mehr Lithographiemasken (1010, 1020, 1030) gebildet werden;Bilden mehrerer Gräben (771, 810, 811) in der Dielektrikumsstruktur, wobei die Kontaktleitungs-Sperrstrukturen (630, 680, 740) als Schutzmasken für die Dielektrikumsstruktur (550, 570, 590) dienen, die dazu eingerichtet sind zu verhindern, dass Gräben (771, 810, 811) in Abschnitten der Dielektrikumsstruktur unterhalb der Kontaktleitungs-Sperrstrukturen (630, 680, 740) gebildet werden; undFüllen der Gräben (770, 771, 772, 810, 811) mit einem leitfähigen Material, um mehrere Kontaktleitungen (130 - 141) der SRAM-Vorrichtung (100) zu bilden.

Description

  • HINTERGRUND
  • In der Technologie der integrierten Schaltungen im tiefen Sub-Mikrometer-Bereich ist eine eingebettete statische Direktzugriffsspeicher(SRAM)-Einheit eine beliebte Speichereinheit in Hochgeschwindigkeitskommunikations-Bildverarbeitungs- und System-on-Chip(SOC)-Produkten geworden. Die Menge an eingebettetem SRAM in Mikroprozessoren und SOCs steigt, um die Leistungsanforderungen in jeder neuen Technologiegeneration zu erfüllen. Da die Vorrichtungen der Siliziumtechnologie von einer Generation zur nächsten immer kleiner werden, verringert der Einfluss von Schwankungen der intrinsischen Schwellenspannung (Vt) in Bulk-Planartransistoren minimaler Geometriegröße den statischen Rauschabstand (Static Noise Margin, SNM) von Komplementär-Metalloxid-Halbleiter(CMOS)-SRAM-Zellen. Diese Verringerung des SNM, bewirkt durch zunehmend kleinere Transistorgeometrien, ist nicht wünschenswert. Der SNM wird weiter verringert, wenn die Vcc auf eine niedrigere Spannung verringert wird.
  • Um Probleme von SRAMs zu lösen und die Zellenverkleinerungsmöglichkeiten zu verbessern, werden für einige Anwendungen oft Finnen-Feldeffekttransistor(FinFET)-Vorrichtungen in Erwägung gezogen. Der FinFET sorgt sowohl für Geschwindigkeit als auch für Stabilität der Vorrichtungen. Der FinFET weist einen Kanal (bezeichnet als ein Finnenkanal) auf, welcher mit einer oberen Fläche und gegenüberliegenden Seitenwänden verbunden ist. Vorteile können aus der zusätzlichen Seitenwand-Vorrichtungsbreite (Ion-Leistungsfähigkeit) sowie einer besseren Kurzkanalsteuerung (Lecks unterhalb des Schwellenwerts) gezogen werden. Deswegen wird erwartet, dass FinFETs Vorteile in Bezug auf die Verringerung der Gate-Länge und die Fluktuation der intrinsischen Vt aufweisen. Jedoch weisen existierende FinFET-SRAM-Vorrichtungen immer noch Nachteile auf, beispielsweise Nachteile in Bezug auf geringe Verfahrensabstände zwischen Source/Drain-Kontakten und/oder Kontaktflecken auf Finnenstrukturen. Außerdem kann eine unerwünschte Überbrückung auftreten, wenn sich die Größen von FinFET-SRAM-Zellen verringern. Diese Probleme könnten die Leistungsfähigkeit und/oder die Zuverlässigkeit von FinFET-SRAMs beeinträchtigen.
  • Deswegen sind existierende FinFET-SRAM-Vorrichtungen, obwohl sie im Allgemeinen für ihre vorgesehenen Zwecke ausreichend waren, noch nicht in jedem Aspekt vollständig zufriedenstellend gewesen.
  • Die DE 112012001220 B4 betrifft eine Halbleiterstruktur, die eine Vielzahl von parallelen, ein leitfähiges Material beinhaltende Strukturen aufweist, die parallele Seitenwände aufweisen und sich auf einem Halbleitersubstrat befinden.
  • DE 102015104604 A1 betrifft eine Ausführungsform eines Fin-Feldeffekt-Transistor-(FinFET)-Bauelements, die ein Substrat mit einer n-Typ-FinFET-(NFET)-Region und einer pTyp-FinFET-(PFET)-Region umfasst.
  • Die US 7378710 B2 betrifft eine integrierte Schaltung, wie beispielsweise eine SRAM-Zelle, mit einem invertierten FinFET-Transistor und einem FinFET-Transistor.
  • Die US 2016/0314972 A1 bezieht sich auf ein Verfahren zur Durchführung eines selbstausrichtenden Litho-Ätzprozesses (SALE), welches Bilden einer ersten Schnittschicht über einer harten Maske mit einer ersten Schicht und einer darunter liegenden zweiten Schicht umfasst.
  • Figurenliste
  • Erscheinungsformen der vorliegenden Offenbarung sind am besten zu verstehen aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Figuren. Es wird betont, dass gemäß der in der Technik üblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Verdeutlichung beliebig vergrößert oder verkleinert sein. Es sei auch hervorgehoben, dass die anhängenden Zeichnungen nur typische Ausführungsformen der vorliegenden Erfindung veranschaulichen und daher nicht als den Umfang beschränkend zu betrachten sind, da die Erfindung genauso gut in anderen Ausführungsformen anwendbar ist.
    • 1 ist eine perspektivische Ansicht einer beispielhaften FinFET-Vorrichtung.
    • 2 veranschaulicht einen Schaltungsplan für eine 1-Bit-SRAM-Zelle gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3 veranschaulicht eine Draufsicht auf verschiedene Maskenstrukturen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 veranschaulicht eine überlagernde Draufsicht auf eine 1-Bit-SRAM-Zelle und die Maskenstrukturen der 3 gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5A-20A sind diagrammartige Teil-Draufsichten auf eine SRAM-Vorrichtung in verschiedenen Herstellungsstufen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5B-20B sind diagrammartige Teil-Querschnitts-Seitenansichten einer SRAM-Vorrichtung in verschiedenen Herstellungsstufen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 21 veranschaulicht ein Lithographiesystem, welches mehrere Lithographiemasken umfasst, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 22 ist ein Ablaufplan, welcher ein Verfahren gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • 23 ist ein Ablaufplan, welcher ein Verfahren gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Die Erfindung ist durch die unabhängigen Ansprüche definiert. Die abhängigen Ansprüche betreffen entsprechende Weiterbildungen. Die folgende Offenbarung liefert viele verschiedene Ausführungsformen oder Beispiele zur Verwirklichung verschiedener Elemente des vorgestellten Gegenstands. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend spezielle Beispiele für Komponenten und Anordnungen beschrieben. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und zweite Element in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei welchen zwischen dem ersten und zweiten Element zusätzliche Elemente ausgebildet sein können, so dass das erste und zweiten Element nicht in direktem Kontakt stehen. Außerdem können in der vorliegenden Offenbarung in den verschiedenen Beispielen Bezugszahlen und/oder - buchstaben wiederholt werden. Diese Wiederholung dient der Vereinfachung und Klarheit und bestimmt von sich aus keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Außerdem können hierin zur Vereinfachung der Beschreibung Begriffe einer räumlichen Beziehung wie „unterhalb“, „unter“, „untere“, „oberhalb“, „über“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren veranschaulicht. Die Begriffe der räumlichen Beziehung sollen zusätzlich zu der in den Figuren dargestellten Orientierung verschiedene Orientierungen der verwendeten oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht sein oder andere Orientierungen aufweisen) und die hierin verwendeten Begriffe der räumlichen Beziehung können in gleicher Weise entsprechend interpretiert werden.
  • Die vorliegende Offenbarung betrifft, ohne darauf beschränkt zu sein, eine finnenartige Feldeffekttransistor(FinFET)-Vorrichtung. Die FinFET-Vorrichtung kann zum Beispiel eine Komplementär-Metalloxid-Halbleiter(CMOS)-Vorrichtung sein, umfassend eine P-Typ-Metalloxid-Halbleiter(PMOS)-FinFET-Vorrichtung und eine N-Typ-Metalloxid-Halbleiter(NMOS)-FinFET-Vorrichtung. Die folgende Offenbarung wird mit einem oder mehreren FinFET-Beispielen fortgesetzt, um verschiedene Ausführungsformen der vorliegenden Offenbarung zu veranschaulichen. Es versteht sich jedoch, dass die Anwendung nicht auf einen speziellen Vorrichtungstyp beschränken sollte, außer wenn dies speziell beansprucht ist.
  • Die Verwendung von FinFET-Vorrichtungen hat in der Halbleitertechnik an Popularität gewonnen. Bezug nehmend auf 1, ist dort eine perspektivische Ansicht einer beispielhaften FinFET-Vorrichtung 50 veranschaulicht. Die FinFET-Vorrichtung 50 ist ein nicht-planarer Multi-Gate-Transistor, welcher über einem Substrat (z.B. einem massiven Substrat) hergestellt ist. Eine dünne siliziumhaltige „finnenartige“ Struktur (hierin im Folgenden als eine „Finne“ bezeichnet) bildet den Body der FinFET-Vorrichtung 50. Die Finne erstreckt sich entlang einer X-Richtung, die in 1 dargestellt ist. Die Finne weist eine Finnenbreite Wfin auf, gemessen entlang einer Y-Richtung, die zu der X-Richtung orthogonal ist. Ein Gate 60 der FinFET-Vorrichtung 50 ist um diese Finne geschlungen, zum Beispiel um die obere Fläche und die gegenüberliegenden Seitenwandflächen der Finne. Somit ist ein Abschnitt des Gate 60 in einer Z-Richtung, die sowohl zu der X-Richtung als auch zu der Y-Richtung orthogonal ist, über der Finne angeordnet.
  • LG steht für eine Länge (oder Breite, abhängig von der Perspektive) des Gate 60, gemessen in der X-Richtung. Das Gate 60 kann eine Gate-Elektroden-Komponente 60A und eine Gate-Dielektrikums-Komponente 60B umfassen. Das Gate-Dielektrikum 60B weist eine Dicke tox auf, gemessen in der Y-Richtung. Ein Abschnitt des Gate 60 ist über einer dielektrischen Isolationsstruktur, z.B. einer flachen Grabenisolierung (Shallow Trench Isolation, STI), angeordnet. Eine Source 70 und ein Drain 80 der FinFET-Vorrichtung 50 sind in Erweiterungen der Finne auf gegenüberliegenden Seiten des Gate 60 ausgebildet. Ein Abschnitt der Finne, der von dem Gate 60 umschlungen ist, dient als ein Kanal der FinFET-Vorrichtung 50. Die effektive Kanallänge der FinFET-Vorrichtung 50 wird durch die Abmessungen der Finne bestimmt.
  • Fin-FET-Vorrichtungen bieten mehrere Vorteile gegenüber herkömmlichen Metalloxid-Halbleiter-Feldeffekttransistor(MOSFET)-Vorrichtungen (auch als Planartransistorvorrichtungen bezeichnet). Diese Vorteile können eine bessere Chipflächeneffizienz, eine verbesserte Trägermobilität und eine Herstellungsverarbeitung umfassen, welche mit der Herstellungsverarbeitung von Planarvorrichtungen kompatibel ist. Daher kann es wünschenswert sein, einen Chip mit integrierten Schaltungen (IC-Chip) unter Verwendung von FinFET-Vorrichtungen für einen Teil des IC-Chips oder den gesamten IC-Chip zu gestalten. Ein solches Beispiel ist die Herstellung von SRAM-Zellen mit FinFET-Vorrichtungen.
  • Jedoch können herkömmliche SRAM-Zellen, die durch FinFET-Vorrichtungen erzeugt werden, immer noch Nachteile aufweisen. Beispielsweise kann der derzeitige Verfahrensablauf zur SRAM-Herstellung Lithographie-Strukturierungsverfahren umfassen, um langgestreckte Kontaktleitungen „zu zerstückeln“, um getrennte Kontakte für verschiedene Komponenten der SRAM-Zelle zu bilden. Da die Größen von Halbleiterelementen immer weiter abnehmen, wird es schwieriger, die Prozessfenster für diese Strukturierungsverfahren zu steuern. Als ein Ergebnis können Überbrückungsrisiken zwischen SRAM-Zellen-Kontakten steigen. Außerdem kann es für die Kontakte schwieriger sein, auf ihren vorgesehenen Finnen zu „landen“. Diese Probleme können die Leistungsfähigkeit des SRAM verschlechtern oder sogar Ausfälle von Vorrichtungen bewirken. Durch die vorliegende Offenbarung werden diese oben beschriebenen Probleme überwunden, indem zusätzliche Masken verwendet werden, um die SRAM-Kontakte zu definieren. Die Masken zum Definieren der SRAM-Kontakte können auch umgearbeitet werden, um die Definitionsgenauigkeit der SRAM-Kontakte weiter zu verbessern und um Kontaktüberbrückungsrisiken zu verringern, wie nachstehend noch detaillierter erörtert.
  • 2 veranschaulicht einen Schaltplan für eine Single-Port-SRAM-Zelle (z.B. 1-Bit-SRAM-Zelle) 90. Die Single-Port-SRAM-Zelle 90 umfasst Pull-Up-Transistoren PU1, PU2; Pull-Down-Transistoren PD1, PD2 und Pass-Gate-Transistoren PG1, PG2. Wie in dem Schaltplan dargestellt, sind die Transistoren PU1 und PU2 Transistoren des p-Typs, wie z.B. die oben beschriebenen FinFETs des p-Typs, und die Transistoren PG1, PG2, PD1 und PD2 sind die oben beschriebenen FinFETs des n-Typs.
  • Die Drains des Pull-Up-Transistors PU1 und des Pull-Down-Transistors PD1 sind miteinander verbunden und die Drains des Pull-Up-Transistors PU2 und des Pull-Down-Transistors PD2 sind miteinander verbunden. Die Transistoren PU1 und PD1 sind überkreuzt mit den Transistoren PU2 und PD2 verbunden, um ein erstes Daten-Latch zu bilden. Die Gates der Transistoren PU2 und PD2 sind miteinander und mit den Drains der Transistoren PU1 und PD1 verbunden, um einen ersten Speicherknoten SN1 zu bilden, und die Gates der Transistoren PU1 und PD1 sind miteinander und mit den Drains der Transistoren PU2 und PD2 verbunden, um einen komplementären ersten Speicherknoten SNB1 zu bilden. Die Sources der Pull-Up-Transistoren PU1 und PU2 sind mit der Versorgungsspannung Vcc (auch als Vdd bezeichnet) verbunden und die Sources der Pull-Down-Transistoren PD1 und PD2 sind mit einer Spannung Vss verbunden, welche in einigen Ausführungsformen eine elektrische Masse sein kann.
  • Der erste Speicherknoten SN1 des ersten Daten-Latch ist über den Pass-Gate-Transistor PG1 mit der Bitleitung BL verbunden und der komplementäre erste Speicherknoten SNB1 ist über den Pass-Gate-Transistor PG2 mit der komplementären Bitleitung BLB verbunden. Der erste Speicherknoten SN1 und der komplementäre erste Speicherknoten SNB1 sind komplementäre Knoten, welche sich oft auf entgegengesetzten Logikstufen (Logik-High oder Logik-Low) befinden. Die Gates der Pass-Gate-Transistoren PG1 und PG2 sind mit einer Wortleitung WL verbunden.
  • Nun Bezug nehmend auf 3-4, veranschaulicht 3 mehrere Maskenstrukturen, welche verwendet werden, um die Kontaktleitungen einer SRAM-Zelle zu definieren, und 4 zeigt eine Teil-Draufsicht auf eine SRAM-Zelle mit den diese überlagernden Maskenstrukturen der 3 gemäß Ausführungsformen der vorliegenden Offenbarung. Es versteht sich, dass die Maskenstrukturen der 3 zu verschiedenen Lithographiemasken gehören (die nachstehend noch detaillierter beschrieben werden), hierin aber aus Gründen der Vereinfachung zusammen überlagert sind.
  • Wie in 4 dargestellt, umfassen die SRAM-Zellen mehrere Zellen, z.B. eine 1-Bit-SRAM-Zelle 100 (hierin als ein Beispiel veranschaulicht), deren Schaltplan in 2 als Schaltplan der SRAM-Zelle 90 dargestellt ist. Die Elemente der SRAM-Zelle 100 sind in der Draufsicht der 4 in einem Kasten mit gestrichelten Umrisslinien dargestellt.
  • Die SRAM-Zelle 100 umfasst mehrere Finnenleitungen 110-115 (auch als aktive Region oder OD bezeichnet). Die Finnenleitungen 110-115 erstrecken sich jeweils in der X-Richtung (dieselbe X-Richtung, die in 1 dargestellt ist) und sie repräsentieren jeweils eine Finnenstruktur wie die in 1 dargestellte Finnenstruktur. Die Finnenleitungen 110-115 enthalten ein Halbleitermaterial wie Silizium oder Siliziumgermanium. Einige der Finnenleitungen dienen als die Source/Drain- oder Kanal-Zonen für die Pull-Down-Transistoren und einige der anderen Finnenleitungen dienen als die Source/Drain- oder Kanal-Zonen für die Pull-Up-Transistoren.
  • Die SRAM-Zelle 100 umfasst außerdem mehrere langgestreckte Gate-Strukturen (auch als Gate-Leitungen bezeichnet) 120-125, welche sich jeweils in der Y-Richtung erstrecken (dieselbe X-Richtung, die in 1 dargestellt ist). Die Gate-Strukturen 120-125 schlingen sich jeweils auf die Weise, wie sie oben in Bezug auf 1 beschrieben ist, um eine oder mehrere der Finnenleitungen 110-115. Die Gate-Strukturen 120-125 und die Finnenleitungen 110-115 bilden zusammen mindestens sechs Transistorvorrichtungen, zum Beispiel die Transistorvorrichtungen PD1, PD2, PG1, PG2, PU1, PU2 der oben in Bezug auf 2 beschriebenen SRAM-Zelle.
  • In der Draufsicht der 4 sind außerdem mehrere leitfähige Kontakte 130-141 dargestellt (auch als Kontaktleitungen bezeichnet, da sie jeweils langgestreckt sind, ähnlich wie eine Leitung). Innerhalb der SRAM-Zelle 100 sind ein Bitleitungs(BL)-Kontakt 131, ein Vcc-Kontakt (auch als Vdd-Kontakt bezeichnet) 132, ein Vss-Kontakt (auch als Massekontakt bezeichnet) 133, ein Knotenkontakt 135, ein Knotenkontakt 136, ein Vss-Kontakt 138, ein Vcc-Kontakt 139 und ein BL-Kontakt 140 angeordnet. Ebenso sind Kontakte 170-175 ausgebildet. Die Kontakte 170-175 sind Durchkontaktierung-zu-Gate-Kontakte und verbinden jeweils eine entsprechende Gate-Struktur mit einer Durchkontaktierung. Die Kontakte 170-175 werden hierin nicht detailliert beschrieben, da sie nicht die zentralen Aspekte der vorliegenden Offenbarung betreffen.
  • Gemäß den verschiedenen Erscheinungsformen der vorliegenden Offenbarung werden die Kontakte 131-140 während der Lithographie- und Ätzverfahren durch „Zerstückeln“ längerer Kontaktleitungsgräben (z.B. Gräben, welche später mit Metall gefüllt werden, um die Kontakte zu bilden) durch Kontaktleitungs-Sperrkomponenten gebildet.
  • Zum Beispiel werden der BL-Kontakt 131, der Vcc-Kontakt 132 und der Vss-Kontakt 133 durch Zerstückeln von etwas, was eine einzelne Kontaktleitung gewesen wäre, in drei separate Segmente gebildet. Detaillierter definieren die Maskenstrukturen 210 und 230 „Kontaktleitungs-Sperrkomponenten“, welche über der Strecke der einzelnen Kontaktleitung liegen. Diese Kontaktleitungs-Sperrkomponenten dienen als Ätzmasken während eines späteren Ätzverfahrens, das durchgeführt wird, um den Graben zu bilden, der die Kontaktleitung ist, in welcher später die Kontakte 131-133 gebildet werden. Aufgrund des Vorliegens der durch die Maskenstrukturen 210 und 230 definierten Kontaktleitungs-Sperrkomponenten wird etwas, was ein langer und durchgängiger Graben gewesen wäre, nun in drei getrennte und separate Grabensegmente zerstückelt. Diese drei getrennten Grabensegmente werden dann mit einem leitfähigen Material (z.B. einem Metall wie Wolfram, Aluminium, Kupfer oder Kombinationen davon) gefüllt, um den BL-Kontakt 131, den Vcc-Kontakt 132 und den Vss-Kontakt 133 zu bilden. So kann man sagen, dass die Maskenstrukturen 230 und 210 eine einzelne durchgängige Kontaktleitung in drei getrennte und separate Kontakte 131-133 „zerstückelt“. In ähnlicher Weise kann man sagen, dass die Knotenkontakte 135 und 136 unter Verwendung der Maskenstruktur 220 zum „Zerstückeln“ einer einzelnen durchgängigen Kontaktleitung in zwei getrennte Segmente gebildet werden und der Vss-Kontakt 138, der Vcc-Kontakt 139 und der BL-Kontakt 140 unter Verwendung der Maskenstrukturen 211 und 231 zum Zerstückeln einer einzelnen durchgängigen Kontaktleitung in drei getrennte Segmente gebildet werden.
  • Es versteht sich auch, dass die Maskenstruktur 221 so konfiguriert ist, dass sie eine Kontaktleitung in die Segmente zerstückelt, welche den BL-Kontakt 131 und den Vss-Kontakt einer benachbarten SRAM-Zelle (auf der „linken Seite“ der SRAM-Zelle 100, aus Gründen der Vereinfachung hierin jedoch nicht dargestellt) bilden, sowie eine Kontaktleitung in die Segmente zerstückelt, welche den Knotenkontakt 135 und den Knotenkontakt der benachbarten SRAM-Zelle bilden. In ähnlicher Weise ist die Maskenstruktur 222 so konfiguriert, dass sie eine Kontaktleitung in die Segmente zerstückelt, welche den BL-Kontakt 140 und den Vss-Kontakt einer benachbarten SRAM-Zelle (auf der „rechten Seite“ der SRAM-Zelle 100, aus Gründen der Vereinfachung hierin jedoch nicht dargestellt) bilden, sowie eine Kontaktleitung in die Segmente zerstückelt, welche den Knotenkontakt 136 und den Knotenkontakt der benachbarten SRAM-Zelle bilden.
  • Um SRAM-Kontaktüberbrückungsrisiken zu vermeiden oder zu verringern, werden in der vorliegenden Offenbarung die Maskenstrukturen 210-211, 220-222 und 230-231 auf mindestens drei verschiedenen Masken verwendet. Gemäß einer Ausführungsform der vorliegenden Offenbarung werden die Maskenstrukturen 210-211 auf einer Maske verwendet, die Maskenstrukturen 220-222 werden auf einer anderen Maske verwendet und die Maskenstrukturen 230-231 werden auf noch einer anderen Maske verwendet. Natürlich versteht es sich, dass die Anordnung der Strukturen 210-211, 220-222 und 230-231 in die drei verschiedenen Masken lediglich ein Beispiel ist und nicht beschränkend sein soll und dass diese Strukturen in alternativen Ausführungsformen anders auf die drei Masken angeordnet werden können. Ferner versteht es sich, dass in anderen alternativen Ausführungsformen mehr als drei Masken (z.B. vier Masken) verwendet werden können, um die Maskenstrukturen 210-211, 220-222 und 230-231 zu realisieren.
  • Die Trennung der Maskenstrukturen 210-211, 220-222 und 230-231 auf mindestens drei Masken schafft mehr Gestaltungsfreiheit für jede einzelne Maskenstruktur in Bezug auf ihre Größe und Form, was genutzt werden kann, um SRAM-Kontaktüberbrückungsrisiken zu verringern und Kontakt-auf-Finnen-Landungen zu verbessern. Speziell wird es nämlich mit der Verringerung der Größen der Halbleitervorrichtungen zunehmend schwieriger, die genaue Position und Ausrichtung der Maskenstrukturen 210-211, 220-222 und 230-231 relativ zu den Kontaktleitungen zu steuern. Wie oben beschrieben, werden die Maskenstrukturen 210-211, 220-222 und 230-231 verwendet, um die SRAM-Kontakte „zu zerstückeln“, und eine Verschiebung dieser Maskenstrukturen von ihren vorgesehenen Positionen kann zu Problemen für die SRAM-Kontakte führen.
  • Zum Beispiel soll die Maskenstruktur 210 eine Kontaktleitung in den Vcc-Kontakt 132 und den Vss-Kontakt 133 „zerstückeln“. Wenn jedoch die Größe der Maskenstruktur 210 zu gering ist, kann es sein, dass sie den Vcc-Kontakt 132 und den Vss-Kontakt 133 nicht ausreichend trennen kann, da sogar eine kleine Durchgängigkeit zwischen dem Vcc-Kontakt 132 und dem Vss-Kontakt 133 eine Überbrückung zwischen diesen zwei Kontakten bewirken kann. Die Überbrückung zwischen dem Vcc-Kontakt 132 und dem Vss-Kontakt 133 kann auch auftreten, wenn sich die Position der Maskenstruktur 210 verschiebt, zum Beispiel in einer X-Richtung in 3-4 „nach oben“ oder „nach unten“ verschiebt. Wenn andererseits die Maskenstruktur 210 zu groß ist, kann sie einen Teil des Vcc-Kontakts (oder den gesamten Vcc-Kontakt) 132 „verschlucken“. Mit anderen Worten, eine ausreichend große Maskenstruktur 210 kann bewirken, dass der Vcc-Kontakt 132 zu klein ausgebildet wird oder gar nicht gebildet wird, da die große Maskenstruktur 210 die Bildung des Vcc-Kontakts 132 „blockiert“ hätte. Dies könnte auch geschehen, wenn die Maskenstruktur 210 in der Y-Richtung in 3-4 zu sehr nach „links“ verschoben wird. Die unbeabsichtigte Überbrückung zwischen SRAM-Kontakten kann bewirken, dass die SRAM-Vorrichtung nicht richtig funktioniert oder eine verringerte Leistungsfähigkeit aufweist.
  • Die Größenschwankungen und/oder Positionsverschiebungen der Maskenstrukturen 210-211, 220-222 und 230-231 können auch zu Problemen führen. Wenn zum Beispiel die Maskenstruktur 220 zu klein ist oder wenn sie in der X-Richtung in 3-4 „nach oben“ oder „nach unten“ verschoben ist, kann dies bewirken, dass der Knotenkontakt 135 mit dem Knotenkontakt 136 eine Überbrückung bildet. Wenn andererseits die Maskenstruktur 220 zu groß ist, kann dies bewirken, dass der Knotenkontakt 135 nicht auf der Finnenleitung 112 „landet“, oder bewirken, dass der Knotenkontakt 136 nicht auf der Finnenleitung 113 „landet“. Die Knotenkontakte 135-136 können auch ihre beabsichtigten Landungen verfehlen, wenn die Maskenstruktur 220 in der Y-Richtung in 3-4 „nach links“ oder „nach rechts“ verschoben ist. Wenn ein Kontakt eine „Landung“ auf seiner vorgesehenen Finnenleitung verfehlt, bedeutet dies, dass eine elektrische Verbindung, die für einen gegebenen Transistor hergestellt sein sollte, nicht hergestellt ist, und dies kann ebenfalls bewirken, dass die SRAM-Vorrichtung nicht richtig funktioniert oder eine verringerte Leistungsfähigkeit aufweist.
  • Die oben beschriebenen Kontaktüberbrückungs- und/oder Finnenlandungsprobleme werden noch komplizierter, wenn zu viele Maskenstrukturen auf dieselbe Maske angepasst werden. Aufgrund von Einschränkungen bei der Lithographie (insbesondere wenn die Vorrichtungsgrößen klein werden) kann das Einstellen der Größe und/oder Position jeder gegebenen Maskenstruktur zu unbeabsichtigten Änderungen an anderen Maskenstrukturen auf dieser Maske (oder einer Überbrückung zu diesen) führen, welche die Kontaktüberbrückungs- und/oder Finnenlandungsprobleme in anderen Teilen der SRAM-Zelle beeinträchtigen. Wenn als ein Beispiel die Maskenstrukturen 210 und 231 unter Verwendung derselben Lithographiemaske gebildet werden, dann kann eine Vergrößerung oder Verschiebung der Maskenstruktur 210 in der X-Richtung in 3-4 bewirken, dass die Maskenstrukturen 210 und 231 einander überbrücken. Die Überbrückung der Maskenstrukturen 210 und 231 kann den „linken“ Teil des Knotenkontakts 136 „abschneiden“, was bewirken könnte, dass der Knotenkontakt 136 seine „Landung“ auf der Finnenleitung 113 verfehlt.
  • Ferner sollten aufgrund von Lithographieeinschränkungen Maskenstrukturen, welche zu nah beieinander liegen, nicht auf derselben Maske angeordnet sein. Wenn zum Beispiel die Maskenstrukturen 210 und 230 auf derselben Maske angeordnet sind, kann der sie trennende Abstand zu gering sein, um durch Lithographie aufgelöst zu werden, und als ein Ergebnis kann es sein, dass die Grenzen der Maskenstrukturen 210 und 230 nicht klar definiert sind.
  • Ein anderes Problem bei der Ausgestaltung von Lithographiemasken ist die Strukturgleichmäßigkeit. Speziell ist es mit der Lithographie einfacher, mehrere Strukturen aufzulösen, wenn diese Strukturen in Bezug auf die geographische Form und/oder Größe relativ gleichmäßig sind. Daher ist es nicht wünschenswert, verschiedene Strukturen auf derselben Lithographiemaske zu realisieren, wobei eine der Strukturen deutlich größer als die andere ist.
  • Durch die vorliegende Offenbarung werden die oben beschriebenen Probleme überwunden, indem die Maskenstrukturen 210-211, 220-222 und 230-231 in drei Masken (oder mehr in alternativen Ausführungsformen) aufgeteilt werden. Ein Vorteil davon ist, dass es unwahrscheinlich ist, dass eine der Maskenstrukturen andere Strukturen beeinflusst. Beispielsweise kann die Maskenstruktur 210 in der X-Richtung gedehnt oder vergrößert werden. Dies trägt dazu bei sicherzustellen, dass die Maskenstruktur 210 ihren Zweck erfüllen kann, eine Kontaktleitungs-Sperrkomponente zu strukturieren, um den VCC-Kontakt 132 und den VSS-Kontakt 133 durch „Zerstückeln“ herzustellen. Mit anderen Worten, da die Maskenstruktur 210 in der X-Richtung größer ist, bietet sie einen größeren Prozessspielraum zum Tolerieren von Größenschwankungen oder Positionsverschiebungen, die durch Fehlerhaftigkeiten der Lithographie bewirkt werden.
  • Die Vergrößerung oder Dehnung der Maskenstruktur 210 erhöht auch nicht die Überbrückungsrisiken mit der Maskenstruktur 231, da, wie oben beschrieben, die Maskenstrukturen 210 und 231 auf verschiedenen Masken realisiert werden. Somit werden die Maskenstrukturen 210 und 231 in verschiedenen Verfahrensschritten verwendet und daher bewirkt die Ausdehnung der Maskenstruktur 210 keine unbeabsichtigte Überbrückung mit der Maskenstruktur 231. In ähnlicher Weise kann die Maskenstruktur 230 in der X-Richtung gedehnt oder vergrößert werden, ohne dass man befürchten muss, eine unbeabsichtigte Überbrückung mit der Maskenstruktur 211 zu verursachen, da die Maskenstruktur 211 auf einer anderen Maske realisiert wird.
  • Die Dehnung oder Vergrößerung der Maskenstruktur 210 (oder 230) ist ein Beispiel für die Gestaltung der Maskenstrukturen. Es versteht sich, dass in anderen Ausführungsformen andere Maskenstrukturen flexibel gestaltet werden können, um die SRAM-Kontaktüberbrückungs- oder Kontaktauf-Finne-Landungsprobleme zu lösen, ohne von der Idee oder vom Umfang der vorliegenden Offenbarung abzuweichen.
  • Wie in 3 dargestellt, sind die Größen oder Abmessungen der Maskenstrukturen 210-211, 220-222 und 230-231 so konfiguriert, dass die Zerstückelung der SRAM-Kontaktleitungen erleichtert wird. Beispielsweise weisen die Maskenstrukturen 210-211, 220-222 und 230-231 Abmessungen 310-311, 320-322 bzw. 330-331 auf, gemessen in der Y-Richtung der 3. Die Maskenstrukturen 210-211, 220-222 und 230-231 weisen Abmessungen 410-411, 420-422 bzw. 430-431 auf, gemessen in der X-Richtung der 3. In einigen Ausführungsformen sind die Abmessungen 310-311 so konfiguriert, dass sie einander ähneln, die Abmessungen 410-411 sind so konfiguriert, dass sie einander ähneln, die Abmessungen 330-331 sind so konfiguriert, dass sie einander ähneln, die Abmessungen 430-431 sind so konfiguriert, dass sie einander ähneln, die Abmessungen 321-322 sind so konfiguriert, dass sie einander ähneln, und die Abmessungen 421-422 sind so konfiguriert, dass sie einander ähneln. Um die Zerstückelung der SRAM-Kontaktleitungen zu erleichtern, sind in einigen Ausführungsformen die Abmessungen 310-311 so konfiguriert, dass sie kleiner als die Abmessungen 330-331 sind, und die Abmessungen 330-331 so konfiguriert, dass sie kleiner als die Abmessungen 321-322 sind.
  • Wie oben beschrieben, können einige der Maskenstrukturen hierin gedehnt oder vergrößert sein, um den Prozessspielraum zu weiten. Beispielsweise können in einigen Ausführungsformen, während die Maskenstrukturen 210 und 230 zuvor ähnliche Abmessungen 410 und 430 aufweisen konnten, die Maskenstruktur 210 nun eine Abmessung aufweisen kann, die in der X-Achse gedehnt ist, so dass die Abmessung 410 nun größer als die Abmessung 430 ist. Dasselbe kann in einigen Ausführungsformen für die Maskenstruktur 211 (die Struktur, die gedehnt wird) und die Maskenstruktur 231 gelten.
  • Die Abmessungen der Maskenstrukturen 210-211, 220-222 und 230-231 können auch als eine Funktion der Größe oder Abmessungen der SRAM-Zelle 100 konfiguriert sein. Zum Beispiel weist, wie in 4 dargestellt, die SRAM-Zelle 100 einen Mittenabstand 450 auf, gemessen in der X-Richtung. In einigen Ausführungsformen sind die Abmessungen 421-422 jeweils so konfiguriert, dass sie mehr als ½ des Mittenabstands 450 betragen.
  • Die Abmessungen der Maskenstrukturen sind ebenfalls so konfiguriert, dass eine Gleichmäßigkeit zwischen den Maskenstrukturen sichergestellt wird, die auf derselben Lithographiemaske angeordnet sind. Wie oben beschrieben, sind die Maskenstrukturen 210-211 in der veranschaulichten Ausführungsform auf derselben Lithographiemaske angeordnet und daher können die Maskenstrukturen 210-211 ähnliche Abmessungen 310-311 und ähnliche Abmessungen 410-411 aufweisen. Die Maskenstrukturen 220-222 sind in der veranschaulichten Ausführungsform auf einer anderen Lithographiemaske angeordnet und daher können die Maskenstrukturen 220-222 ähnliche Abmessungen 320-322 und ähnliche Abmessungen 420-422 aufweisen. Die Maskenstrukturen 230-231 sind in der veranschaulichten Ausführungsform auf derselben Lithographiemaske angeordnet und daher können die Maskenstrukturen 230-231 ähnliche Abmessungen 330-331 und ähnliche Abmessungen 430-431 aufweisen. In einigen Ausführungsformen können diese oben beschriebenen verschiedenen Abmessungen als ähnlich angesehen werden, wenn sie innerhalb von +50 % bis -50 % voneinander abweichen. So wird durch die ähnlichen Abmessungen für die Maskenstrukturen, die auf derselben Maske angeordnet sind, sichergestellt, dass jede Maske eine gute Struktureinheitlichkeit bietet. Außerdem sind die Maskenstrukturen 210-211, 220-222 und 230-231 jeweils als ein Rechteck realisiert (auch wenn die Rechtecke unterschiedliche X/Y-Seitenverhältnisse aufweisen). Durch die Formeinheitlichkeit der Maskenstrukturen (insbesondere innerhalb derselben Lithographiemaske) wird die Struktureinheitlichkeit für die Lithographiemasken der vorliegenden Offenbarung weiter verbessert.
  • Es versteht sich auch, dass die vorliegende Offenbarung die Erzeugung neuer Masken-Layout-Pläne ermöglicht. Zum Beispiel kann ein herkömmlicher Masken-Layout-Plan empfangen werden. Gemäß dem herkömmlichen Masken-Layout-Plan sind alle Masken-Layout-Strukturen zum Definieren der Kontaktleitungs-Sperrkomponenten in nur einer (oder zwei) Lithographiemaske(n) angeordnet. Wie oben beschrieben, ist dies nicht wünschenswert, da es zu Kontaktüberbrückungsproblemen, Kontakt-auf-Finne-Landungsschwierigkeiten usw. führt. Gemäß einem Verfahren der vorliegenden Offenbarung kann nach dem Empfangen des herkömmlichen Masken-Layout-Plans ein neuer Masken-Layout-Plan so erzeugt werden, dass die Maskenstrukturen des herkömmlichen Layout-Plans nun auf drei oder mehr Lithographiemasken verteilt sind. In einigen Ausführungsformen ist mindestens eine der Maskenstrukturen (z.B. die Maskenstruktur 210) in einer Richtung senkrecht zu der Richtung, in welche sich die Kontaktleitungen erstrecken, gedehnt oder vergrößert. Hierdurch werden mögliche Kontaktleitungs-Überbrückungsrisiken verringert.
  • Im Folgenden wird der Herstellungsverfahrensablauf zum Bilden/Definieren von Kontaktsperrkomponenten unter Verwendung dieser Maskenstrukturen 210-211, 220-222 und 230-231 beschrieben. Speziell sind 5A-20A diagrammartige Teil-Draufsichten auf eine Halbleitervorrichtung 500 in verschiedenen Herstellungsstufen und 5B-20B sind diagrammartige Teil-Querschnitts-Seitenansichten der Halbleitervorrichtung 500 in verschiedenen Herstellungsstufen gemäß Ausführungsformen der vorliegenden Offenbarung. Es versteht sich, dass die Querschnitts-Seitenansichten der 5B-20B mit einem X-Schnitt erhalten werden, d.h. gemäß einer Schnittlinie in der X-Richtung der 4. Ein Beispiel für diese Schnittlinie ist in 5A-20A als Schnittlinie 505 veranschaulicht. Die Halbleitervorrichtung 500 kann eine Ausführungsform der oben in Bezug auf 2 und 4 beschriebenen SRAM-Zelle 100 sein.
  • Bezug nehmend nun auf 5A-5B, umfasst die Halbleitervorrichtung 500 eine Halbleiterschicht 510, welche über einem Substrat ausgebildet ist. In einer Ausführungsform umfasst die Halbleiterschicht 510 ein kristallines Siliziummaterial wie z.B. Silizium oder Siliziumgermanium. Es kann ein Implantationsverfahren durchgeführt werden, um mehrere Dotierstoff-Ionen in die Halbleiterschicht 510 zu implantieren. Die Dotierstoff-Ionen können in einigen Ausführungsformen ein Material des n-Typs umfassen, zum Beispiel Arsen (As) oder Phosphor (P), oder sie können in einigen anderen Ausführungsformen ein Material des p-Typs umfassen, zum Beispiel Bor (B), was davon abhängt, ob ein FET des n-Typs (NFET oder NMOS) oder ein FET des p-Typs (PFET oder PMOS) benötigt wird. Zum Beispiel können für den PFET N-Wannen gebildet werden und für den NFET können P-Wannen gebildet werden.
  • Durch Strukturieren der Halbleiterschicht 510 durch ein oder mehrere Lithographieverfahren werden mehrere Finnenstrukturen gebildet. Die Finnenstrukturen können als die Source-, Drain- oder Kanal-Zonen der FinFET-Transistoren der Halbleitervorrichtung 500 dienen. Die Finnenstrukturen können so angeordnet sein, wie oben in Bezug auf 4 beschrieben, beispielsweise als Finnenleitungen 110-115, welche sich in der X-Richtung erstrecken. Die Finnenstrukturen sind in der Querschnittsansicht der 5B nicht direkt sichtbar, da die Schnittlinie der X-Richtung in einem Teil der SRAM-Zelle vorgenommen ist, der sich außerhalb der Finnenstrukturen befindet.
  • Es können mehrere Gate-Stapel 520 gebildet werden. Die Gate-Stapel 520 können jeweils einer anderen der Gate-Leitungen 120-125 entsprechen, die oben in Bezug auf 4 beschrieben wurden. Die Gate-Stapel 520 können durch ein oder mehrere Strukturierungsverfahren unter Verwendung von Hartmasken 530 gebildet werden, was ein Gate-Ersetzungsverfahren umfassen kann, bei welchem Dummy-Gates durch High-k-Metall-Gates ersetzt werden. Beispielsweise können die Gate-Stapel 520 jeweils ein High-k-Gate-Dielektrikum und eine Metall-Gate-Elektrode umfassen. Das High-k-Gate-Dielektrikum kann ein dielektrisches Material umfassen, welches eine Dielektrizitätskonstante aufweist, die größer als eine Dielektrizitätskonstante von SiO2 ist, welche ungefähr 4 beträgt. In einer Ausführungsform umfasst das High-k-Gate-Dielektrikum Hafniumoxid (HfO2), welches eine Dielektrizitätskonstante aufweist, die in einem Bereich von ungefähr 18 bis ungefähr 40 liegt. In alternativen Ausführungsformen kann das High-k-Gate-Dielektrikum ZrO2, Y2O3, La2O5, Gd2O5, TiO2, Ta2O5, HfErO, HfLaO, HfYO, HfGdO, HfAlO, HfZrO, HfTiO, HfTaO oder SrTiO umfassen. Die Metall-Gate-Elektrode kann eine Austrittsarbeits-Metallkomponente und eine Füll-Metallkomponente umfassen. Die Austrittsarbeits-Metallkomponente ist so konfiguriert, dass sie eine Austrittsarbeit ihres entsprechenden FinFET einstellt, um eine gewünschte Schwellenspannung Vt zu erreichen. In verschiedenen Ausführungsformen kann die Austrittsarbeits-Metallkomponente enthalten: TiAl, TiAlN, TaCN, TiN, WN oder W oder eine Kombination davon. Die Füll-Metallkomponente ist so konfiguriert, dass sie als der Haupt-Leitabschnitt der Gate-Elektrode dient. In verschiedenen Ausführungsformen kann die Füll-Metallkomponente Aluminium (Al), Wolfram (W), Kupfer (Cu) oder Kombinationen davon enthalten.
  • Obwohl die Gate-Stapel 520 in dieser Herstellungsstufe in der Draufsicht nicht direkt sichtbar sind, sind die Umrisse der Gate-Stapel 520 (als gestrichelte Linien) in der Draufsicht der 5A veranschaulicht, um das Verständnis der vorliegenden Offenbarung zu erleichtern. Man beachte, dass die Draufsicht der 5A im Vergleich zu der Draufsicht der 4 um 90 Grad „gedreht“ ist. Mit anderen Worten, die X-Richtung und die Y-Richtung sind zwischen 4 und 5A jeweils um 90 Grad gedreht. Dennoch versteht es sich, dass sich die Gate-Stapel 520 sowohl in 4 als auch in 5A immer noch in der Y-Richtung erstrecken.
  • Ebenfalls in der Draufsicht der 5A dargestellt sind die Umrisse der Kontaktleitungen 540, welche hierin ebenfalls mit gestrichelten Linien dargestellt sind. Die Kontaktleitungen 540 entsprechen jeweils einer anderen der Kontaktleitungen, aus welchen die BL-, Vcc-, Vss- und Knotenkontakte (dargestellt in 4) gebildet werden. Wie in 5A dargestellt, erstrecken sich die Kontaktleitungen 540 jeweils in der Y-Richtung und zwischen jedem Paar Gate-Leitungen 520 ist eine andere Kontaktleitung 540 angeordnet. Es versteht sich, dass auf der Herstellungsstufe der 5A-5B die Kontaktleitungen 540 noch nicht definiert worden sind (d.h. noch nicht existieren) und die Darstellung der Umrisse der Kontaktleitungen 540 lediglich dazu dient, das Verständnis der vorliegenden Offenbarung zu erleichtern.
  • Wie in 5B dargestellt, sind die Gate-Stapel 520 von einem Zwischenschicht-Dielektrikum (Interlayer Dielectric, ILD) 550 umgeben (oder darin eingebettet). Das ILD 550 kann durch Abscheiden eines Dielektrikumsmaterials und Durchführen eines Polierverfahrens, z.B. chemisch-mechanischen Polierens (CMP), zum Planarisieren der oberen Fläche des ILD 550 gebildet werden. Das ILD 550 sorgt für eine elektrische Isolierung für die Gate-Stapel 520 und kann ein elektrisch isolierendes Material wie Siliziumoxid umfassen. Es versteht sich, dass das ILD 550 gebildet werden kann, nachdem die Dummy-Gate-Strukturen (welche z.B. Polysilizium-Gate-Elektroden enthalten) gebildet worden sind. Durch die Entfernung der Dummy-Gate-Strukturen können Öffnungen oder Aussparungen in dem ILD erzeugt werden und diese Öffnungen oder Aussparungen können dann mit High-k-Metall-Gate-Strukturen (z.B. den Gate-Stapeln 520) gefüllt werden.
  • Über dem ILD 550 wird eine Schicht 570 gebildet. In einigen Ausführungsformen umfasst die Schicht 570 ein Dielektrikumsmaterial, zum Beispiel Titannitrid. Anschließend wird über der Schicht 570 eine Schicht 580 gebildet. In einigen Ausführungsformen umfasst die Schicht 580 ein Dielektrikumsmaterial, welches sich von dem Dielektrikumsmaterial der Schicht 570 unterscheidet. Zum Beispiel kann die Schicht 580 ein Oxidmaterial wie Siliziumoxid umfassen. Die Schichten 570 und 580 können in einem anschließenden Strukturierungsverfahren zum Definieren von Kontaktleitungsgräben zusammen als Hartmaskenschichten dienen. Anschließend wird über der Schicht 580 eine Schicht 590 gebildet. In einigen Ausführungsformen umfasst die Schicht 590 Silizium. In den hierin beschriebenen Ausführungsformen kann die Schicht 570, 580 und 590 zum Strukturieren verwendet werden, um zum Beispiel die Gräben zu strukturieren, welche den Kontaktleitungen entsprechen, die oben in Bezug auf 4 beschrieben werden.
  • Über der Schicht 590 wird eine strukturierte Photoresist-Schicht 600 gebildet. In der dargestellten Ausführungsform ist die Photoresist-Schicht 600 ein dreischichtiger Photoresist und umfasst eine obere Schicht 600A, eine mittlere Schicht 600B und eine untere Schicht 600C. Die Photoresist-Schicht 600 ist so strukturiert worden, dass in der oberen Schicht 600A eine Öffnung 610 ausgebildet ist. Die Öffnung 610 wird durch eine Lithographiemaske gebildet, welche eine der oben in Bezug auf 4 beschriebenen Maskenstrukturen 210-211, 220-222 und 230-231 enthält. Zum Beispiel kann die Öffnung 610 durch die Maskenstruktur 210 definiert sein. Der Umriss der Öffnung 610 in der Draufsicht ist in 5A veranschaulicht.
  • Wie in der Querschnittsansicht der 5B dargestellt, ist die Position der Öffnung 610 so ausgestaltet, dass sie vertikal mit einer der Kontaktleitungen 540 in Ausrichtung gebracht ist (die Kontaktleitung 540 wird später gebildet). Wie in der Draufsicht der 5A dargestellt, ist die Größe der Öffnung 540 ebenfalls so ausgestaltet, dass sie eine „Unterbrechung“ in der Kontaktleitung 540 bewirkt, mit welcher sie in Ausrichtung gebracht ist. Speziell bewirken die anschließenden Verfahren, die unter Verwendung der Öffnung 610 durchgeführt werden, dass eine Sperrkomponente in dem ILD 550 gebildet wird. Da die Kontaktleitungsgräben in dem ILD 550 gebildet werden, verhindert die Sperrkomponente in dem ILD 550 die Bildung einer durchgängigen Kontaktleitung. Stattdessen werden die Kontaktleitungen als ein Ergebnis der durch die Öffnung 610 definierten Kontaktleitungs-Sperrkomponenten als zwei getrennte und separate Kontakte (z.B. der Vcc-Kontakt 132 und der Vss-Kontakt 133) gebildet. Dies wird auf der Grundlage der nachstehenden detaillierten Beschreibungen noch besser ersichtlich.
  • Man beachte, dass, wie oben beschrieben, die Öffnung 610 ebenfalls in der X-Richtung „gedehnt“ sein kann, um sicherzustellen, dass die Positionsverschiebungen oder Größenschwankungen der Öffnung 610 nicht deren „Zerstückelung“ der Kontaktleitung 540 beeinflusst, wodurch das Prozessfenster entspannt und/oder der Prozessspielraum erhöht wird. Die „gedehnte“ Öffnung 610 kann in der Draufsicht der 5A mit den nahe gelegenen Gate-Stapeln 520 überlappen, dies ist jedoch kein Problem, da die anschließenden Verfahren unter Verwendung der Öffnung 610 die bereits gebildeten Gate-Stapel 520 nicht beeinflussen.
  • Bezug nehmend nun auf 6A-6B, wird die Öffnung 610 nach unten in die Schichten 600B-600C des strukturierten Photoresists 600 ausgedehnt und die obere Schicht 600A des Photoresists 600 wird entfernt. Man beachte, dass in der Draufsicht der 6A (und in den Draufsichtfiguren der folgenden Herstellungsstufen) die Umrisse der noch zu bildenden Kontaktleitungen 540 weiter dargestellt sind, um die folgenden Beschreibungen zu vereinfachen, jedoch die Umrisse der Gate-Stapel 520 aus Gründen der Klarheit und Vereinfachung nicht speziell dargestellt sind. In 6B ist zu sehen, dass die Öffnung 610 nun einen Teil der Schicht 590 frei legt.
  • Bezug nehmend nun auf 7A-7B, wird ein Ionenimplantationsverfahren 620 durch die Öffnung 610 hindurch durchgeführt, um Dotierstoff-Ionen in die Schicht 590 zu implantieren. In einigen Ausführungsformen umfassen die implantierten Dotierstoff-Ionen Bor-Ionen. Als ein Ergebnis des Ionenimplantationsverfahrens 620 wird durch den Abschnitt der Schicht 590, in den die Dotierstoff-Ionen implantiert sind, ein dotiertes Element 630 gebildet.
  • Bezug nehmend nun auf 8A-8B, wird die strukturierte Photoresist-Schicht 600 entfernt, zum Beispiel durch ein Ashing- oder Stripping-Verfahren. Über der Schicht 590 wird eine andere strukturierte Photoresist-Schicht 650 gebildet. Wiederum kann wird die strukturierte Photoresist-Schicht 650 eine dreischichtige Photoresist-Schicht sein und umfasst eine obere Schicht 650A, eine mittlere Schicht 650B und eine untere Schicht 650C. Die Photoresist-Schicht 650 ist so strukturiert worden, dass in der oberen Schicht 650A eine Öffnung 660 ausgebildet ist. Die Öffnung 660 wird durch eine andere Lithographiemaske gebildet als die Maske, die verwendet wird, um die Öffnung 610 zu bilden, die oben in Bezug auf 5B beschrieben ist. Die Lithographiemaske, die verwendet wird, um die Öffnung 660 zu bilden, ist eine, welche nicht die Maskenstruktur 210 enthält (wobei die Maskenstruktur 210 der Öffnung 610 entspricht). In der veranschaulichten Ausführungsform wird die Öffnung 660 durch die Lithographiemaske gebildet, welche die Maskenstruktur 231 enthält. Die Öffnung 660 wird unter Verwendung der Maskenstruktur 231 strukturiert. Der Umriss der Öffnung 660 in der Draufsicht ist in 8A veranschaulicht.
  • Wie in der Querschnittsansicht der 8B dargestellt, ist die Position der Öffnung 660 so ausgestaltet, dass sie vertikal mit einer der Kontaktleitungen 540 in Ausrichtung gebracht ist. Wie in der Draufsicht der 8A dargestellt, ist die Größe der Öffnung 610 ebenfalls so ausgestaltet, dass eine „Unterbrechung“ in der Kontaktleitung 540 bewirkt wird, mit welcher sie in Ausrichtung gebracht ist. Speziell bewirken die anschließenden Verfahren, die unter Verwendung der Öffnung 610 durchgeführt werden, dass eine Sperrkomponente in dem ILD 550 gebildet wird, welche die Bildung einer durchgängigen Kontaktleitung in dem ILD verhindert. Stattdessen werden die Kontaktleitungen als ein Ergebnis der durch die Öffnung 660 definierten Kontaktleitungs-Sperrkomponenten als zwei getrennte und separate Kontakte (z.B. der Vcc-Kontakt 139 und der BL-Kontakt 140) gebildet. Dies wird auf der Grundlage der nachstehenden detaillierten Beschreibungen noch besser ersichtlich.
  • Ähnlich wie die Öffnung 610 kann die Öffnung 660 in der X-Richtung „gedehnt“ werden, um sicherzustellen, dass die Positionsverschiebungen oder Größenschwankungen der Öffnung 660 nicht deren „Zerstückelung“ der Kontaktleitung 540 beeinflusst, wodurch das Prozessfenster entspannt und/oder der Prozessspielraum erhöht wird. Die „gedehnte“ Öffnung 660 kann in der Draufsicht mit den nahe gelegenen Gate-Stapeln 520 überlappen, dies ist jedoch kein Problem, da die anschließenden Verfahren unter Verwendung der Öffnung 660 die bereits gebildeten Gate-Stapel 520 nicht beeinflussen.
  • Bezug nehmend nun auf 9A-9B, wird die Öffnung 660 nach unten in die Schichten 650B-650C des strukturierten Photoresists 650 ausgedehnt. In 9B ist zu sehen, dass die Öffnung 660 nun einen Teil der Schicht 590 frei legt.
  • Bezug nehmend nun auf 10A-10B, wird ein Ionenimplantationsverfahren 670 durch die Öffnung 660 hindurch durchgeführt, um Dotierstoff-Ionen in die Schicht 590 zu implantieren. In einigen Ausführungsformen umfassen die implantierten Dotierstoff-Ionen Bor-Ionen. Als ein Ergebnis des Ionenimplantationsverfahrens 670 wird durch den Abschnitt der Schicht 590, in den die Dotierstoff-Ionen implantiert sind, ein dotiertes Element 680 gebildet.
  • Bezug nehmend nun auf 11A-11B, wird die strukturierte Photoresist-Schicht 650 entfernt, zum Beispiel durch ein Ashing- oder Stripping-Verfahren. Über der Schicht 590 wird eine andere strukturierte Photoresist-Schicht 700 gebildet. Wiederum kann die strukturierte Photoresist-Schicht 700 eine dreischichtige Photoresist-Schicht sein und umfasst eine obere Schicht 700A, eine mittlere Schicht 700B und eine untere Schicht 700C. Die Photoresist-Schicht 700 ist so strukturiert worden, dass in der oberen Schicht 700A eine Öffnung 710 ausgebildet ist. Die Öffnung 710 wird durch eine andere Lithographiemaske gebildet als die Maske, die verwendet wurde, um die Öffnung 610 (5B) zu bilden, und die Maske, die verwendet wurde, um die Öffnung 660 (8B) zu bilden. Die Lithographiemaske, die verwendet wird, um die Öffnung 710 zu bilden, ist eine, welche nicht die Maskenstruktur 210 enthält (wobei die Maskenstruktur 210 der Öffnung 610 entspricht) und welche nicht die Maskenstruktur 231 enthält (wobei die Maskenstruktur 231 der Öffnung 660 entspricht). In der veranschaulichten Ausführungsform wird die Öffnung 710 durch die Lithographiemaske gebildet, welche die Maskenstruktur 220 enthält. Die Öffnung 710 wird unter Verwendung der Maskenstruktur 220 strukturiert. Der Umriss der Öffnung 710 in der Draufsicht ist in 11A veranschaulicht.
  • Es versteht sich, dass die Öffnung 710 nicht mit den Öffnungen 610 und 660 in Ausrichtung gebracht ist und somit nicht mit den dotierten Elementen 630 und 680 in Ausrichtung gebracht ist. Diese Nichtausrichtung ist in der Draufsicht der 11A deutlicher veranschaulicht, wo eine Positionsversetzung zwischen der Öffnung 710 und den dotierten Elementen 630 und 680 in der Y-Richtung vorliegt. Wiederum stimmt diese Positionsversetzung (oder Nichtausrichtung) mit 3-4 überein, wo dieselbe Positionsversetzung (oder Nichtausrichtung) auch zwischen der Maskenstruktur 220 (d.h. der Maskenstruktur, die der Öffnung 710 entspricht) und den Maskenstrukturen 210 und 231 (d.h. den Maskenstrukturen, die den dotierten Elementen 630 bzw. 680 entsprechen) vorliegt. Daher sollte, wenn die Querschnittsansicht der 11B nur an einer einzelnen Schnittlinie entlang der X-Richtung aufgenommen wird, die Öffnung 710 nicht gleichzeitig mit den dotierten Elementen 630 und 680 dargestellt werden. Um jedoch das Verständnis der vorliegenden Offenbarung zu vereinfachen, kann die Querschnittsansicht der 11B als eine zusammengesetzte Ansicht (oder überlagerte Ansicht) aus zwei verschiedenen Querschnittsansichten angesehen werden, von denen eine mit einer Schnittlinie (entlang der X-Richtung) aufgenommen ist, welche die dotierten Elemente 630 und 680 schneidet, und die andere mit einer Schnittlinie (entlang der X-Richtung, aber an einer anderen Stelle) aufgenommen ist, welche die Öffnung 710 schneidet. Dasselbe gilt für die Querschnittsansichten der 12B-18B für die folgenden Herstellungsstufen.
  • Wie in der Querschnittsansicht der 11B dargestellt, ist die Position der Öffnung 710 so ausgestaltet, dass sie vertikal mit einer der Kontaktleitungen 540 in Ausrichtung gebracht ist. Wie in der Draufsicht der 11A dargestellt, ist die Größe der Öffnung 710 ebenfalls so ausgestaltet, dass sie eine „Unterbrechung“ in der Kontaktleitung 540 bewirkt, mit welcher sie in Ausrichtung gebracht ist. Speziell bewirken die anschließenden Verfahren, die unter Verwendung der Öffnung 710 durchgeführt werden, dass eine Sperrkomponente in dem ILD 550 gebildet wird, welche die Bildung einer durchgängigen Kontaktleitung verhindert. Stattdessen werden die Kontaktleitungen als ein Ergebnis der durch die Öffnung 710 definierten Kontaktleitungs-Sperrkomponente als zwei getrennte und separate Kontakte (z.B. der Knotenkontakt 135 und der Knotenkontakt 136) gebildet. Dies wird auf der Grundlage der nachstehenden detaillierten Beschreibungen noch besser ersichtlich.
  • Ähnlich wie die Öffnung 610 kann die Öffnung 710 in der X-Richtung „gedehnt“ werden, um sicherzustellen, dass die Positionsverschiebungen oder Größenschwankungen der Öffnung 710 nicht deren „Zerstückelung“ der Kontaktleitung 540 beeinflusst, wodurch das Prozessfenster entspannt und/oder der Prozessspielraum erhöht wird. Die „gedehnte“ Öffnung 710 kann in der Draufsicht mit den nahe gelegenen Gate-Stapeln 520 überlappen, dies ist jedoch kein Problem, da die anschließenden Verfahren unter Verwendung der Öffnung 710 die bereits gebildeten Gate-Stapel 520 nicht beeinflussen.
  • Bezug nehmend nun auf 12A-12B, wird die Öffnung 710 nach unten in die Schichten 700B-700C des strukturierten Photoresists 700 ausgedehnt. In 12B ist zu sehen, dass die Öffnung 710 nun einen Teil der Schicht 590 frei legt.
  • Bezug nehmend nun auf 13A-13B, wird ein Ionenimplantationsverfahren 730 durch die Öffnung 710 hindurch durchgeführt, um Dotierstoff-Ionen in die Schicht 590 zu implantieren. In einigen Ausführungsformen umfassen die implantierten Dotierstoff-Ionen Bor-Ionen. Als ein Ergebnis des Ionenimplantationsverfahrens 730 wird durch den Abschnitt der Schicht 590, in den die Dotierstoff-Ionen implantiert sind, ein dotiertes Element 740 gebildet.
  • Bezug nehmend nun auf 14A-14B, wird die strukturierte Photoresist-Schicht 700 entfernt, zum Beispiel durch ein Ashing- oder Stripping-Verfahren. Als ein Ergebnis liegen die dotierten Elemente 630, 680 und 740 nun frei. Die dotierten Elemente 630, 680 und 740 werden verwendet, um die Schichten 570-580 darunter zu strukturieren, um Kontaktleitungs-Sperrstrukturen zu bilden. Diese Kontaktleitungs-Sperrstrukturen werden dann verwendet, um die Kontaktleitungs-Sperrkomponenten in dem ILD 550 zu bilden, um die Bildung durchgängiger Kontaktleitungsgräben zu „blockieren“ (d.h. die Gräben zu „zerstückeln“), wie nachstehend noch detaillierter beschrieben.
  • Bezug nehmend nun auf 15A-15B, wird eine strukturierte Photoresist-Schicht 750 über den dotierten Elementen 630, 680 und 740 gebildet. Wiederum kann die strukturierte Photoresist-Schicht 750 eine dreischichtige Photoresist-Schicht sein und umfasst eine obere Schicht 750A, eine mittlere Schicht 750B und eine untere Schicht 750C. Die Photoresist-Schicht 750 ist so strukturiert worden, dass in der oberen Schicht 750A mehrere Öffnungen ausgebildet sind, z.B. die Öffnungen 770, 771 und 772. Die Öffnungen 770-772 definieren jeweils die Position einer entsprechenden Kontaktleitung, welche in einem späteren Schritt als Gräben in dem ILD 550 gebildet werden.
  • Man beachte, dass in der dargestellten Ausführungsform die Definition der Kontaktleitungen ein doppeltes Strukturierungsverfahren umfasst. Zum Beispiel wird, wie in 15A-15B dargestellt, eine Teilgruppe der Kontaktleitungen durch die Öffnungen 770-772 definiert, während der Rest der Kontaktleitungen später definiert wird. Das doppelte Strukturierungsverfahren kann dazu beitragen, einen geringeren Mittenabstand für die Kontaktleitungen zu erzielen. Es versteht sich auch, dass die Lithographiemaske, die verwendet wird, um die Öffnungen 770-772 zu definieren, eine andere Maske ist als die oben beschriebenen drei Masken, welche verwendet wurden, um die dotierten Elemente 630, 680, 740 zu bilden.
  • Nun werden, Bezug nehmend auf 16A-16B, die Öffnungen 770-772 durch die Durchführung eines Ätzverfahrens 780 nach unten in die Schichten 570-580 ausgedehnt. Die dotierten Elemente 630, 680 und 740 dienen hierbei auch als Ätzmasken. Man beachte, dass aufgrund der Position der Schnittlinie 505 das dotierte Element 740 in 16A nicht direkt sichtbar sein sollte. Dennoch sind die Umrisse des dotierten Elements 740 hierin immer noch als gestrichelte Linien dargestellt, um dazu beizutragen, dass der Leser die Stelle und Position des dotierten Elements 740 versteht und versteht, wie sie die nachstehend beschriebenen Strukturierungsverfahren beeinflusst.
  • Wie in der Draufsicht der 16A dargestellt, ist aufgrund des Vorliegens des dotierten Elements 740 - welches mit der Strecke der Öffnung 771 überlappt - nun die Öffnung 771 in zwei Segmente 771A und 771B „zerstückelt“. Mit anderen Worten, das dotierte Element 740 verhindert, dass Teile der Schichten 570-580 darunter in dem Ätzverfahren 780 geätzt werden. Als ein Ergebnis werden nun zwei Segmente 771A-771B der Öffnung in die Schichten 570-580 geätzt, anstatt die durchgängige Öffnung 771 in die Schichten 570-580 zu ätzen. Somit kann man sagen, dass die zwei Segmente 771A-771B durch Teile der Schichten 570-580 unter dem dotierten Element 740 „blockiert“ oder „unterbrochen“ sind. In der dargestellten Ausführungsform definieren die Segmente 771A-771B die Gräben für die entsprechenden Knotenkontakte 135-136. Es versteht sich, dass die oben in Bezug auf 15A-15B und 16A-16B beschriebenen Verfahren einem ersten Teil des doppelten Strukturierungsverfahrens entsprechen.
  • Bezug nehmend nun auf 17A-17B, wird über den dotierten Elementen 630, 680 und 740 eine strukturierte Photoresist-Schicht 800 gebildet. Wiederum kann die strukturierte Photoresist-Schicht 800 eine dreischichtige Photoresist-Schicht sein und umfasst eine obere Schicht 800A, eine mittlere Schicht 800B und eine untere Schicht 800C. Die Photoresist-Schicht 800 ist so strukturiert worden, dass in der oberen Schicht 800A mehrere Öffnungen ausgebildet sind, z.B. die Öffnungen 810 und 811. Die Öffnungen 810-811 definieren die Position des Rests der Kontaktleitungen, welche noch nicht durch die Öffnungen 770-772 in 15A-15B definiert worden sind. Es versteht sich auch, dass die Lithographiemaske, die verwendet wird, um die Öffnungen 810-811 zu definieren, eine andere Maske ist als die drei oben beschriebenen Masken, die verwendet wurden, um die dotierten Elemente 630, 680 und 740 zu bilden.
  • Bezug nehmend nun auf 18A-18B, werden die Öffnungen 810-811 durch die Durchführung eines Ätzverfahrens 830 nach unten in die Schichten 570-580 ausgedehnt. Die dotierten Elemente 630, 680 und 740 dienen hierbei auch als Ätzmasken. Wie in der Draufsicht der 18A dargestellt, ist aufgrund des Vorliegens der dotierten Elemente 630 und 680 - welche mit den Strecken der Öffnungen 810 bzw. 811 überlappen - nun die Öffnung 810 in zwei Segmente 810A und 810B „zerstückelt“ und die Öffnung 811 ist nun in zwei Segmente 811A und 811B „zerstückelt“. Mit anderen Worten, die dotierten Elemente 630 und 680 verhindern, dass Teile der Schichten 570-580 darunter in dem Ätzverfahren 830 geätzt werden. Als ein Ergebnis werden nun Segmente 810A-810B und 811A-811B der Öffnungen in die Schichten 570-580 geätzt, anstatt die durchgängigen Öffnungen 810-811 in die Schichten 570-580 zu ätzen. Somit kann man sagen, dass die zwei Segmente 810A-810B durch Teile der Schichten 570-580, die durch das dotierte Element 680 geschützt werden, „blockiert“ oder „unterbrochen“ sind und die zwei Segmente 811A-811B durch Teile der Schichten 570-580, die durch das dotierte Element 630 geschützt werden, „blockiert“ oder „unterbrochen“ sind.
  • In der dargestellten Ausführungsform definieren die Segmente 810A-810B die Gräben für den Vcc-Kontakt 139 bzw. den Bitleitungskontakt 140 (der 4) und die Segmente 811A-811B definieren die Gräben für den Vcc-Kontakt 132 bzw. den Vss-Kontakt 133. Es versteht sich, dass die oben in Bezug auf 17A-17B und 18A-18B beschriebenen Verfahren einem zweiten Teil des doppelten Strukturierungsverfahrens entsprechen.
  • Es versteht sich auch, dass in dieser Herstellungsstufe die Grabenstrukturen für alle SRAM-Kontaktleitungen in den Schichten 570-580 definiert worden sind, auch wenn sie aufgrund der Position des X-Richtungs-Schnitts an der Schnittlinie 505 nicht alle in der Querschnittsansicht der 19B sichtbar sind. Die Schichten 570-580 dienen hierbei als Hartmasken und die in der Hartmaskenschicht 570-580 gebildeten Öffnungen, definieren die tatsächlichen Gräben in dem ILD 550, um in den folgenden Verfahren die SRAM-Kontaktleitungen zu bilden.
  • Bezug nehmend nun auf 19A-19B, werden ein oder mehrere Ätzverfahren 850 durchgeführt, um die Öffnungen 770, 771A-771B, 772, 810A-810B und 811A-811B in das ILD 550 zu ätzen. Die in das ILD 550 geätzten Öffnungen 770, 771A-771B, 772, 810A-810B und 811A-811B bilden Kontaktleitungsgräben. Die Hartmaskenschichten 570-580 können als Ätzmasken in den Ätzverfahren 850 verwendet werden und werden entfernt, nachdem die Öffnungen in das ILD 550 geätzt sind. In der Draufsicht der 19A ist zu sehen, dass Abschnitte der ILD-Schicht 550A, 550B, 550C den dotierten Elementen 630, 680 bzw. 740 entsprechen. Es kann gesagt werden, dass diese Abschnitte der ILD-Schicht 550A, 550B, 550C durch die drei Lithographiemasken definiert werden, welche die Maskenstrukturen enthielten, welche die dotierten Elemente 630, 680 bzw. 740 definierten. Die Abschnitte der ILD-Schicht 550A, 550B, 550C dienen als Kontaktleitungs-Sperrelemente, da sie im Ergebnis die Kontaktleitungsgräben in Grabensegmente 810A-810B, 771A-771B und 811A-811B „zerstückeln“, wie in 19A dargestellt.
  • Bezug nehmend nun auf 20A-20B, kann ein Abscheidungsverfahren 900 durchgeführt werden, um ein leitfähiges Material in die Kontaktleitungsgräben 770, 772, 810A-810B, 771A-771B und 811A-811B zu füllen. In einigen Ausführungsformen kann das leitfähige Material ein Metall wie Wolfram, Kupfer, Aluminium oder Kombinationen davon umfassen. Als ein Ergebnis werden SRAM-Kontakte 910A-910B, 911A-911B, 970, 971A, 971B und 972 gebildet. In der dargestellten Ausführungsform entsprechen die Kontakte 910A und 910B dem Vcc-Kontakt 139 und dem Bitleitungskontakt 140, die Kontakte 911A und 911B entsprechen dem Vcc-Kontakt 132 und dem Vss-Kontakt 133 und die Kontakte 971A und 971B entsprechen dem Knotenkontakt 135 und dem Knotenkontakt 136. Wiederum „zerstückeln“, wie in 20A-20B dargestellt, die ILD-Abschnitte 550A, 550B, 550C die Kontaktleitungen in die Kontakte 911A-911B, 910A-910B bzw. 971A-971B.
  • Es kann auch gesagt werden, dass die ILD-Abschnitte 550A, 550B, 550C im Ergebnis die Ränder oder Grenzen der Kontakte 911A-911B, 910A-910B und 971A-971B definieren. Beispielsweise definiert der ILD-Abschnitt 550A, da er zwischen den Kontakten 911A-911B angeordnet ist, einen Rand des Kontakts 911A und einen Rand des Kontakts 911B. Da der ILD-Abschnitt 550B zwischen den Kontakten 910A-910B angeordnet ist, definiert er einen Rand des Kontakts 910A und einen Rand des Kontakts 910B. Da der ILD-Abschnitt 550C zwischen den Kontakten 971A-971B angeordnet ist, definiert er einen Rand des Kontakts 971A und einen Rand des Kontakts 971B. Wie oben beschrieben, verringert die vorliegende Offenbarung durch Aufteilen der Kontaktleitungs-Sperrmaskenstrukturen (beschrieben oben in Bezug auf 3-4) auf drei oder mehr Lithographiemasken Überbrückungsrisiken zwischen den Kontakten 911A-911B, 910A-910B und 971A-971B und entspannt die Prozessspielräume. Außerdem wird auch die Kontaktauf-Finne-Landungsleistung für diese Kontakte 911A-911B, 910A-910B und 971A-971B verbessert.
  • 21 veranschaulicht ein Lithographiesystem 1000. Das Lithographiesystem 1000 umfasst mindestens drei Lithographiemasken 1010, 1020 und 1030 gemäß den verschiedenen Erscheinungsformen der vorliegenden Offenbarung. Gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst die Lithographiemaske 1010 die oben in Bezug auf 3-4 beschriebenen Maskenstrukturen 210-211, die Lithographiemaske 1020 umfasst die oben in Bezug auf 3-4 beschriebenen Maskenstrukturen 220-222 und die Lithographiemaske 1030 umfasst die oben in Bezug auf 3-4 beschriebenen Maskenstrukturen 230-231.
  • Da die Maskenstrukturen 210-211, 220-222 und 230-231 auf drei separaten Lithographiemasken 1010, 1020 bzw. 1030 realisiert werden, besteht eine größere Freiheit bei der Gestaltung der Maskenstrukturen auf jeder Lithographiemaske. Wie oben beschrieben, ermöglicht die größere Gestaltungsfreiheit, dass die Maskenstrukturen flexibler gestaltet (z.B. gedehnt) werden, ohne eine Überbrückung mit anderen Maskenstrukturen oder ein sonstiges Eingreifen in deren vorgesehene Strukturierungsfunktionalitäten zu riskieren. Außerdem kann jede Lithographiemaske eine bessere Maskenstruktureinheitlichkeit aufweisen, was ebenfalls die Lithographiefähigkeit verbessert. Die Maskenstrukturen 210-211, 220-222 und 230-231 werden ebenfalls jeweils als ein Rechteck realisiert. Die rechteckige Natur der Maskenstrukturen 210-211, 220-222 und 230-231 führt zu einer besseren Strukturierungsfähigkeit, da es im Gegensatz zu wackligen Strukturen, Zickzackstrukturen oder anderen unregelmäßig geformten Strukturen weniger wahrscheinlich ist, dass die rechteckige Geometrie der Strukturen zu Bruchstellen führt.
  • 22 ist ein Ablaufplan, welcher ein Verfahren 1500 zur Herstellung einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM) veranschaulicht.
  • Das Verfahren 1500 umfasst einen Schritt 1510 des Bildens mehrerer Gate-Strukturen. Jede der Gate-Strukturen ist in ein Zwischenschicht-Dielektrikum (ILD) eingebettet und ist um eine oder mehrere Halbleiter-Finnenstrukturen geschlungen.
  • Das Verfahren 1500 umfasst einen Schritt 1520 des Bildens einer Hartmaskenschicht über dem ILD.
  • Das Verfahren 1500 umfasst einen Schritt 1530 des Bildens einer Siliziumschicht über der Hartmaskenschicht.
  • Das Verfahren 1500 umfasst einen Schritt 1540 des Bildens einer oder mehrerer erster dotierter Komponenten in der Siliziumschicht. Die eine oder mehreren ersten dotierten Komponenten werden durch eine erste Lithographiemaske definiert.
  • Das Verfahren 1500 umfasst einen Schritt 1550 des Bildens einer oder mehrerer zweiter dotierter Komponenten in der Siliziumschicht. Die eine oder mehreren zweiten dotierten Komponenten werden durch eine zweite Lithographiemaske definiert, die sich von der ersten Lithographiemaske unterscheidet.
  • Das Verfahren 1500 umfasst einen Schritt 1560 des Bildens einer oder mehrerer dritter dotierter Komponenten in der Siliziumschicht. Die eine oder mehreren dritten dotierten Komponenten werden durch eine dritte Lithographiemaske definiert, die sich von der ersten Lithographiemaske und der zweiten Lithographiemaske unterscheidet.
  • Das Verfahren 1500 umfasst einen Schritt 1570 des Entfernens undotierter Abschnitte der Siliziumschicht.
  • Das Verfahren 1500 umfasst einen Schritt 1580 des Strukturierens der Hartmaskenschicht zum Definieren mehrerer Gräben in der Hartmaskenschicht. Die undotierten Abschnitte der Siliziumschicht verhindern, dass darunter Grabenleitungen gebildet werden.
  • Das Verfahren 1500 umfasst einen Schritt 1590 des Ätzens der Gräben in das ILD.
  • Das Verfahren 1500 umfasst einen Schritt 1595 des Füllens der Gräben in dem ILD mit einem Metallmaterial zum Bilden mehrerer Kontakte der SRAM-Vorrichtung.
  • In einigen Ausführungsformen umfasst das Strukturieren Definieren mindestens eines ersten unterbrochenen Grabens, eines zweiten unterbrochenen Grabens und eines dritten unterbrochenen Grabens für jede SRAM-Zelle der SRAM-Vorrichtung. In einigen Ausführungsformen umfasst der erste unterbrochene Graben Grabensegmente, welche, nachdem sie in das ILD geätzt und mit dem Metallmaterial gefüllt worden sind, einen Bitleitungskontakt, einen Vcc-Kontakt und einen Vss-Kontakt bilden. In einigen Ausführungsformen umfasst der zweite unterbrochene Graben Grabensegmente, welche, nachdem sie in das ILD geätzt und mit dem Metallmaterial gefüllt worden sind, einen ersten Knotenkontakt und einen zweiten Knotenkontakt bilden. In einigen Ausführungsformen umfasst der dritte unterbrochene Graben Grabensegmente, welche, nachdem sie in das ILD geätzt und mit dem Metallmaterial gefüllt worden sind, einen Vss-Kontakt, einen Vcc-Kontakt und einen Bitleitungskontakt bilden.
  • In einigen Ausführungsformen sind die eine oder mehreren ersten dotierten Komponenten, die eine oder mehreren zweiten dotierten Komponenten und die eine oder mehreren dritten dotierten Komponenten jeweils durch rechteckige Maskenstrukturen auf der ersten Lithographiemaske, der zweiten Lithographiemaske bzw. der dritten Lithographiemaske.
  • In einigen Ausführungsformen umfasst das Ätzen der Gräben in das ILD ein doppeltes Strukturierungsverfahren.
  • In einigen Ausführungsformen umfasst das Bilden der einen oder der mehreren ersten dotierten Komponenten Verwenden der ersten Lithographiemaske zum Bilden einer oder mehrerer erster Öffnungen in einer ersten Photoresist-Schicht und Implantieren von Ionen durch die eine oder die mehreren ersten Öffnungen in die Siliziumschicht.
  • In einigen Ausführungsformen umfasst das Bilden der einen oder der mehreren zweiten dotierten Komponenten Verwenden der zweiten Lithographiemaske zum Bilden einer oder mehrerer zweiter Öffnungen in einer zweiten Photoresist-Schicht und Implantieren von Ionen durch die eine oder die mehreren zweiten Öffnungen in die Siliziumschicht.
  • In einigen Ausführungsformen umfasst das Bilden der einen oder der mehreren dritten dotierten Komponenten Verwenden der dritten Lithographiemaske zum Bilden einer oder mehrerer dritter Öffnungen in einer dritten Photoresist-Schicht und Implantieren von Ionen durch die eine oder die mehreren dritten Öffnungen in die Siliziumschicht.
  • Es versteht sich, dass vor, während oder nach den Schritten 1510-1595 des Verfahrens 1500 zusätzliche Verfahren durchgeführt werden können. Aus Gründen der Vereinfachung werden andere zusätzliche Schritte hierin nicht detailliert beschrieben.
  • 23 ist ein Ablaufplan, welcher ein Verfahren 1700 zur Herstellung einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM) veranschaulicht.
  • Das Verfahren 1700 umfasst einen Schritt 1710 des Empfangens eines ersten Masken-Layout-Plans. Der erste Masken-Layout-Plan umfasst mehrere Maskenstrukturen, die auf zwei verschiedenen Lithographiemasken angeordnet sind. Die mehreren Maskenstrukturen definieren jeweils eine Kontaktleitungs-Sperrstruktur zum Strukturieren mehrerer Kontaktleitungen einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM).
  • Das Verfahren 1700 umfasst einen Schritt 1720 des Erzeugens eines zweiten Masken-Layout-Plans auf der Grundlage des ersten Masken-Layout-Plans. Der zweite Masken-Layout-Plan umfasst die mehreren Maskenstrukturen, angeordnet auf mindestens drei verschiedenen Lithographiemasken.
  • Das Verfahren 1700 umfasst einen Schritt 1730 des Herstellens der SRAM-Vorrichtung. Die Kontaktleitungen der SRAM-Vorrichtung werden zumindest teilweise unter Verwendung der Maskenstruktur des zweiten Masken-Layout-Plans definiert. In einigen Ausführungsformen umfasst das Herstellen der SRAM-Vorrichtung: Ätzen mehrerer Gräben in eine Dielektrikumsschicht. Wenigstens einige der Gräben werden durch Abschnitte der Dielektrikumsschicht unterbrochen, welche durch die Maskenstrukturen des zweiten Masken-Layout-Plans definiert werden. In einigen Ausführungsformen umfasst das Herstellen der SRAM-Vorrichtung: Füllen der Gräben zum Bilden der Kontaktleitungen der SRAM-Vorrichtung.
  • In einigen Ausführungsformen erstrecken sich die Kontaktleitungen jeweils in einer ersten Richtung und das Erzeugen umfasst Vergrößern mindestens einer der Maskenstrukturen in einer zweiten Richtung senkrecht zu der ersten Richtung.
  • Es versteht sich, dass vor, während oder nach den Schritten 1710-1730 des Verfahrens 1700 zusätzliche Verfahren durchgeführt werden können. Aus Gründen der Vereinfachung werden andere zusätzliche Schritte hierin nicht detailliert beschrieben.
  • Auf der Grundlage der obigen Beschreibungen kann man sehen, dass die vorliegende Offenbarung Vorteile gegenüber der herkömmlichen Herstellung von FinFET-SRAM-Vorrichtungen bietet. Es versteht sich jedoch, dass andere Ausführungsformen weitere Vorteile bieten können und nicht alle Vorteile notwendigerweise hierin offenbart sind und dass kein spezieller Vorteil für alle Ausführungsformen notwendig ist. Ein Vorteil ist, dass durch die vorliegende Offenbarung die Kontaktüberbrückungsrisiken verringert werden. Durch Aufteilen der Kontaktleitungs-Sperrmaskenstrukturen auf drei oder mehr Lithographiemasken besteht nun ein größerer Freiheitsgrad bei der Gestaltung der Maskenstrukturen auf jeder Lithographiemaske. Beispielsweise können einige Strukturen in einer vorab definierten Richtung gedehnt oder vergrößert werden, um eine möglichst große Wahrscheinlichkeit einer Zerstückelung der SRAM-Kontakte in einem anschließenden Herstellungsprozess zu erhalten. Ein anderer Vorteil ist, dass die drei oder mehr Lithographiemasken jeweils eine verbesserte Struktureinheitlichkeit aufweisen können, da die Maskenstrukturen jeweils als ein Rechteck geformt sein können und/oder einander ähnliche Abmessungen aufweisen können. Die verbesserte Struktureinheitlichkeit führt wiederum zu einer verbesserten Lithographiefähigkeit. Andere Vorteile umfassen eine Kompatibilität mit der vorhandenen FinFET-SRAM-Konstruktion und -Herstellung, so dass die Realisierung der vorliegenden Offenbarung einfach und preiswert ist.
  • Eine erfindungsgemäße Erscheinungsform der vorliegenden Offenbarung betrifft ein Verfahren zur Herstellung einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM). Das Verfahren umfasst: Bilden mehrerer Gate-Stapel über einem Substrat, wobei die Gate-Stapel von einer Dielektrikumsstruktur umgeben sind; Bilden mehrerer Kontaktleitungs-Sperrstrukturen über der Dielektrikumsstruktur, wobei die Kontaktleitungs-Sperrstrukturen unter Verwendung von drei oder mehr Lithographiemasken gebildet werden; Bilden mehrerer Gräben in der Dielektrikumsstruktur, wobei die Kontaktleitungs-Sperrstrukturen als Schutzmasken für die Dielektrikumsstruktur dienen, die dazu eingerichtet sind zu verhindern, dass Gräben in Abschnitten der Dielektrikumsstruktur unterhalb der Kontaktleitungs-Sperrstrukturen gebildet werden; und Füllen der Gräben mit einem leitfähigen Material, um mehrere Kontaktleitungen der SRAM-Vorrichtung zu bilden. In einigen Ausführungsformen umfasst das Bilden der Kontaktleitungs-Sperrstrukturen: Bilden einer ersten Kontaktleitungs-Sperrstruktur unter Verwendung einer ersten Lithographiemaske, welche eine erste Maskenstruktur umfasst; Bilden einer zweiten Kontaktleitungs-Sperrstruktur unter Verwendung einer zweiten Lithographiemaske, welche eine zweite Maskenstruktur umfasst; und Bilden einer dritten Kontaktleitungs-Sperrstruktur unter Verwendung einer dritten Lithographiemaske, welche eine dritte Maskenstruktur umfasst. In einigen Ausführungsformen umfasst das Bilden der mehreren Gräben Ätzen eines ersten Grabens für einen ersten Vcc-Kontakt und eines zweiten Grabens für einen ersten Vss-Kontakt, wobei ein Abschnitt der Dielektrikumsstruktur, der unterhalb der ersten Kontaktleitungs-Sperrstruktur und zwischen dem ersten Graben und dem zweiten Graben angeordnet ist, nicht geätzt wird. In einigen Ausführungsformen umfasst das Bilden der mehreren Gräben Ätzen eines dritten Grabens für einen zweiten Vcc-Kontakt und eines vierten Grabens für einen ersten Bitleitungskontakt, wobei ein Abschnitt der Dielektrikumsstruktur, der unterhalb der zweiten Kontaktleitungs-Sperrstruktur und zwischen dem dritten Graben und dem vierten Graben angeordnet ist, nicht geätzt wird. In einigen Ausführungsformen umfasst das Bilden der mehreren Gräben Ätzen eines fünften Grabens für einen ersten Knotenkontakt und eines sechsten Grabens für einen zweiten Knotenkontakt, wobei ein Abschnitt der Dielektrikumsstruktur, der unterhalb der dritten Kontaktleitungs-Sperrstruktur und zwischen dem fünften Graben und dem sechsten Graben angeordnet ist, nicht geätzt wird. In einigen Ausführungsformen umfasst das Verfahren ferner: Bilden mehrerer Finnenstrukturen über dem Substrat, wobei die Gate-Stapel so gebildet werden, dass sie jeweils eine der Finnenstrukturen umschlingen. In einigen Ausführungsformen umfasst das Bilden der mehreren Kontaktleitungs-Sperrstrukturen: Implantieren von Dotierstoffen in mehrere Abschnitte einer Siliziumschicht, die über der Dielektrikumsstruktur ausgebildet ist, wodurch mehrere dotierte Abschnitte der Siliziumschicht gebildet werden, wobei jeder der dotierten Abschnitte unter Verwendung einer entsprechenden der drei oder mehr Lithographiemasken definiert wird. In einigen Ausführungsformen wird jede der Kontaktleitungs-Sperrstrukturen durch eine entsprechende rechteckige Maskenstruktur definiert.
  • Eine erfindungsgemäße Erscheinungsform der vorliegenden Offenbarung betrifft ein Verfahren zur Herstellung einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM). Das Verfahren umfasst: Bilden mehrerer Gate-Strukturen, wobei jede der Gate-Strukturen in ein Zwischenschicht-Dielektrikum (ILD) eingebettet ist und eine oder mehrere Halbleiter-Finnenstrukturen umschlingt; Bilden einer Hartmaskenschicht über dem ILD; Bilden einer Siliziumschicht über der Hartmaskenschicht; Bilden einer oder mehrerer erster dotierter Komponenten in der Siliziumschicht, wobei die eine oder die mehreren ersten dotierten Komponenten durch eine erste Lithographiemaske definiert werden; Bilden einer oder mehrerer zweiter dotierter Komponenten in der Siliziumschicht, wobei die eine oder die mehreren zweiten dotierten Komponenten durch eine zweite Lithographiemaske definiert werden, die sich von der ersten Lithographiemaske unterscheidet; Bilden einer oder mehrerer dritter dotierter Komponenten in der Siliziumschicht, wobei die eine oder die mehreren dritten dotierten Komponenten durch eine dritte Lithographiemaske definiert werden, die sich von der ersten Lithographiemaske und der zweiten Lithographiemaske unterscheidet; Entfernen undotierter Abschnitte der Siliziumschicht; Strukturieren der Hartmaskenschicht zum Definieren mehrerer Gräben in der Hartmaskenschicht, wobei die undotierten Abschnitte der Siliziumschicht verhindern, dass darunter Grabenleitungen gebildet werden; Ätzen der Gräben in das ILD und Füllen der Gräben in dem ILD mit einem Metallmaterial, um mehrere Kontakte der SRAM-Vorrichtung zu bilden. In dem System umfasst das Strukturieren Definieren mindestens eines ersten unterbrochenen Grabens, eines zweiten unterbrochenen Grabens und eines dritten unterbrochenen Grabens für jede SRAM-Zelle der SRAM-Vorrichtung. In einigen Ausführungsformen umfasst der erste unterbrochene Graben Segmente, welche, nachdem sie in das ILD geätzt und mit dem Metallmaterial gefüllt worden sind, einen Bitleitungskontakt, einen Vcc-Kontakt und einen Vss-Kontakt bilden. In einigen Ausführungsformen umfasst der zweite unterbrochene Graben Segmente, welche, nachdem sie in das ILD geätzt und mit dem Metallmaterial gefüllt worden sind, einen ersten Knotenkontakt und einen zweiten Knotenkontakt bilden; und der dritte unterbrochene Graben umfasst Segmente, welche, nachdem sie in das ILD geätzt und mit dem Metallmaterial gefüllt worden sind, einen Vss-Kontakt, einen Vcc-Kontakt und einen Bitleitungskontakt bilden.
  • Eine erfindungsgemäße Erscheinungsform der vorliegenden Offenbarung betrifft ein System. Das System umfasst mindestens drei Lithographiemasken, die sich voneinander unterscheiden, wobei jede der drei Lithographiemasken eine oder mehrere entsprechende Maskenstrukturen umfasst und wobei jede der Maskenstrukturen so konfiguriert ist, dass sie eine entsprechende Kontaktleitungs-Sperrstruktur definiert, und wobei die Kontaktleitungs-Sperrstruktur so konfiguriert ist, dass sie mehrere Kontaktleitungen einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM) strukturiert. In einigen Ausführungsformen umfassen die mindestens drei Lithographiemasken: eine erste Lithographiemaske, welche eine erste Struktur und eine zweite Struktur umfasst; eine zweite Lithographiemaske, welche eine dritte Struktur, eine vierte Struktur und eine fünfte Struktur umfasst; und eine dritte Lithographiemaske, welche eine sechste Struktur und eine siebte Struktur umfasst. In einigen Ausführungsformen ist die erste Struktur so konfiguriert, dass sie eine erste Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen ersten Vcc-Kontakt und einen ersten Vss-Kontakt definiert; und die zweite Struktur ist so konfiguriert, dass sie eine zweite Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen zweiten Vcc-Kontakt und einen ersten Vss-Kontakt definiert. In einigen Ausführungsformen ist die dritte Struktur so konfiguriert, dass sie eine dritte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen ersten Knotenkontakt und einen zweiten Knotenkontakt definiert; die vierte Struktur ist so konfiguriert, dass sie eine vierte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen ersten Bitleitungskontakt und den ersten Knotenkontakt definiert; und die fünfte Struktur ist so konfiguriert, dass sie eine fünfte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen zweiten Bitleitungskontakt und den zweiten Knotenkontakt definiert. In einigen Ausführungsformen ist die sechste Struktur so konfiguriert, dass sie eine sechste Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen ersten Vcc-Kontakt und einen ersten Bitleitungskontakt definiert; und die siebte Struktur ist so konfiguriert, dass sie eine siebte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen zweiten Vcc-Kontakt und einen zweiten Bitleitungskontakt definiert. In einigen Ausführungsformen erstrecken sich die Kontaktleitungen jeweils in einer ersten Richtung; die erste Struktur weist eine erste Abmessung auf, gemessen in einer zweiten Richtung senkrecht zu der zweiten Richtung; die sechste Struktur weist eine zweite Abmessung auf, gemessen in der zweiten Richtung; und die erste Abmessung ist größer als die zweite Abmessung. In einigen Ausführungsformen erstrecken sich die Kontaktleitungen jeweils in einer ersten Richtung; die SRAM-Vorrichtung weist einen Mittenabstand auf, gemessen in einer zweiten Richtung senkrecht zu der ersten Richtung; und eine Abmessung der vierten Struktur, gemessen in der zweiten Richtung, ist größer als die Hälfte des Mittenabstands der SRAM-Vorrichtung. In einigen Ausführungsformen sind sowohl die erste Struktur, die zweite Struktur, die dritte Struktur, die vierte Struktur, die fünfte Struktur, die sechste Struktur als auch die siebte Struktur als ein Rechteck geformt.
  • Eine Erscheinungsform der vorliegenden Offenbarung betrifft ein System. Das System umfasst: eine erste Lithographiemaske, welche eine oder mehrere erste Maskenstrukturen umfasst, wobei die eine oder die mehreren ersten Maskenstrukturen so konfiguriert sind, dass sie mindestens eine erste Kontaktleitung einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM) zerstückeln; eine zweite Lithographiemaske, welche eine oder mehrere zweite Maskenstrukturen umfasst, wobei die eine oder die mehreren zweiten Maskenstrukturen so konfiguriert sind, dass sie mindestens eine zweite Kontaktleitung der SRAM-Vorrichtung zerstückeln; und eine dritte Lithographiemaske, welche eine oder mehrere dritte Maskenstrukturen umfasst, wobei die eine oder die mehreren dritten Maskenstrukturen so konfiguriert sind, dass sie mindestens eine dritte Kontaktleitung der SRAM-Vorrichtung zerstückeln.
  • Eine Erscheinungsform der vorliegenden Offenbarung betrifft ein System. Das System umfasst: eine erste Lithographiemaske, welche eine oder mehrere erste Maskenstrukturen umfasst, wobei die eine oder die mehreren ersten Maskenstrukturen so konfiguriert sind, dass sie Ränder einer ersten Teilgruppe von Kontaktleitungen einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM) definieren; eine zweite Lithographiemaske, welche eine oder mehrere zweite Maskenstrukturen umfasst, wobei die eine oder die mehreren zweiten Maskenstrukturen so konfiguriert sind, dass sie Ränder einer zweiten Teilgruppe von Kontaktleitungen der SRAM-Vorrichtung definieren; und eine dritte Lithographiemaske, welche eine oder mehrere dritte Maskenstrukturen umfasst, wobei die eine oder die mehreren dritten Maskenstrukturen so konfiguriert sind, dass sie Ränder einer dritten Teilgruppe von Kontaktleitungen der SRAM-Vorrichtung definieren.
  • Eine Erscheinungsform der vorliegenden Offenbarung betrifft ein Verfahren. Das Verfahren umfasst: Empfangen eines ersten Masken-Layout-Plans, wobei der erste Masken-Layout-Plan mehrere Maskenstrukturen umfasst, angeordnet auf zwei verschiedenen Lithographiemasken, wobei die mehreren Maskenstrukturen jeweils eine Kontaktleitungs-Sperrstruktur zum Strukturieren mehrerer Kontaktleitungen einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM) definieren; und Erzeugen eines zweiten Masken-Layout-Plans auf der Grundlage des ersten Masken-Layout-Plans, wobei der zweite Masken-Layout-Plan die mehreren Maskenstrukturen umfasst, angeordnet auf mindestens drei verschiedenen Lithographiemasken. In einigen Ausführungsformen erstrecken sich die Kontaktleitungen jeweils in einer ersten Richtung und das Erzeugen umfasst Vergrößern mindestens einer der Maskenstrukturen in einer zweiten Richtung senkrecht zu der ersten Richtung. In einigen Ausführungsformen umfasst das Verfahren ferner: Herstellen der SRAM-Vorrichtung, wobei die Kontaktleitungen der SRAM-Vorrichtung zumindest teilweise unter Verwendung der Maskenstrukturen des zweiten Masken-Layout-Plans definiert werden. In einigen Ausführungsformen umfasst das Herstellen der SRAM-Vorrichtung: Ätzen mehrerer Gräben in eine Dielektrikumsschicht, wobei mindestens einige der Gräben durch Abschnitte der Dielektrikumsschicht unterbrochen werden, welche durch die Maskenstrukturen des zweiten Masken-Layout-Plans definiert werden; und Füllen der Gräben zum Bilden der Kontaktleitungen der SRAM-Vorrichtung.

Claims (19)

  1. Verfahren zur Herstellung einer Vorrichtung eines statischen Direktzugriffsspeichers, SRAM (100), umfassend: Bilden mehrerer Gate-Stapel (520) über einem Substrat (510), wobei die Gate-Stapel von einer Dielektrikumsstruktur (550, 570, 590) umgeben sind; Bilden mehrerer Kontaktleitungs-Sperrstrukturen (630, 680, 740) über der Dielektrikumsstruktur, wobei die Kontaktleitungs-Sperrstrukturen unter Verwendung von drei oder mehr Lithographiemasken (1010, 1020, 1030) gebildet werden; Bilden mehrerer Gräben (771, 810, 811) in der Dielektrikumsstruktur, wobei die Kontaktleitungs-Sperrstrukturen (630, 680, 740) als Schutzmasken für die Dielektrikumsstruktur (550, 570, 590) dienen, die dazu eingerichtet sind zu verhindern, dass Gräben (771, 810, 811) in Abschnitten der Dielektrikumsstruktur unterhalb der Kontaktleitungs-Sperrstrukturen (630, 680, 740) gebildet werden; und Füllen der Gräben (770, 771, 772, 810, 811) mit einem leitfähigen Material, um mehrere Kontaktleitungen (130 - 141) der SRAM-Vorrichtung (100) zu bilden.
  2. Verfahren nach Anspruch 1, wobei das Bilden der Kontaktleitungs-Sperrstrukturen (630, 680, 740) umfasst: Bilden einer ersten Kontaktleitungs-Sperrstruktur (630) unter Verwendung einer ersten Lithographiemaske (1010), welche eine erste Maskenstruktur (210) umfasst; Bilden einer zweiten Kontaktleitungs-Sperrstruktur (680) unter Verwendung einer zweiten Lithographiemaske (1030), welche eine zweite Maskenstruktur (231) umfasst; und Bilden einer dritten Kontaktleitungs-Sperrstruktur (740) unter Verwendung einer dritten Lithographiemaske (1020), welche eine dritte Maskenstruktur (220) umfasst.
  3. Verfahren nach Anspruch 2, wobei das Bilden der mehreren Gräben (770, 771, 772, 810, 811) Ätzen eines ersten Grabens (811A) für einen ersten Vcc-Kontakt (132) und eines zweiten Grabens (811B) für einen ersten Vss-Kontakt (133) umfasst und wobei ein Abschnitt der Dielektrikumsstruktur (570, 580), der unterhalb der ersten Kontaktleitungs-Sperrstruktur (630) und zwischen dem ersten Graben (811A) und dem zweiten Graben (810B) angeordnet ist, nicht geätzt wird.
  4. Verfahren nach Anspruch 2 oder 3, wobei das Bilden der mehreren Gräben Ätzen eines dritten Grabens (810A) für einen zweiten Vcc-Kontakt (139) und eines vierten Grabens (810B) für einen ersten Bitleitungskontakt (140) umfasst und wobei ein Abschnitt der Dielektrikumsstruktur, der unterhalb der zweiten Kontaktleitungs-Sperrstruktur (680) und zwischen dem dritten Graben (810A) und dem vierten Graben (810A) angeordnet ist, nicht geätzt wird.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei das Bilden der mehreren Gräben Ätzen eines fünften Grabens (771A) für einen ersten Knotenkontakt (135) und eines sechsten Grabens (771B) für einen zweiten Knotenkontakt (136) umfasst und wobei ein Abschnitt der Dielektrikumsstruktur, der unterhalb der dritten Kontaktleitungs-Sperrstruktur (740) und zwischen dem fünften Graben (771A) und dem sechsten Graben (771B) angeordnet ist, nicht geätzt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Bilden mehrerer Finnenstrukturen (110 - 115) über dem Substrat, und wobei die Gate-Stapel (520) so gebildet werden, dass sie jeweils eine der Finnenstrukturen umschlingen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden der mehreren Kontaktleitungs-Sperrstrukturen (630, 680, 740) umfasst: Implantieren von Dotierstoffen (620, 670, 730) in mehrere Abschnitte einer Siliziumschicht (590), die über der Dielektrikumsstruktur ausgebildet ist, wodurch mehrere dotierte Abschnitte (630, 680, 740) der Siliziumschicht gebildet werden, wobei jeder der dotierten Abschnitte unter Verwendung einer entsprechenden der drei oder mehr Lithographiemasken (1010, 1020, 1030) definiert wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei jede der Kontaktleitungs-Sperrstrukturen durch eine entsprechende rechteckige Maskenstruktur (210, 220, 231) definiert wird.
  9. Verfahren zur Herstellung einer Vorrichtung (100) eines statischen Direktzugriffsspeichers (SRAM), umfassend: Bilden mehrerer Gate-Strukturen (120, 520), wobei jede der Gate-Strukturen in ein Zwischenschicht-Dielektrikum, ILD (550), eingebettet ist und eine oder mehrere Halbleiter-Finnenstrukturen (110 - 115) umschlingt; Bilden einer Hartmaskenschicht (570, 580) über dem ILD (550) ; Bilden einer Siliziumschicht (590) über der Hartmaskenschicht (570, 580); Bilden einer oder mehrerer erster dotierter Komponenten (630, 680, 740) in der Siliziumschicht (590), wobei die eine oder die mehreren ersten dotierten Komponenten durch eine erste Lithographiemaske (1010, 1020, 1030) definiert werden; Bilden einer oder mehrerer zweiter dotierter Komponenten (630, 680, 740) in der Siliziumschicht (590), wobei die eine oder die mehreren zweiten dotierten Komponenten durch eine zweite Lithographiemaske (1010, 1020, 1030) definiert werden, die sich von der ersten Lithographiemaske unterscheidet; Bilden einer oder mehrerer dritter dotierter Komponenten (630, 680, 740) in der Siliziumschicht, wobei die eine oder die mehreren dritten dotierten Komponenten durch eine dritte Lithographiemaske (1010, 1020, 1030) definiert werden, die sich von der ersten Lithographiemaske und der zweiten Lithographiemaske unterscheidet; Entfernen undotierter Abschnitte der Siliziumschicht; Strukturieren der Hartmaskenschicht (570, 580) zum Definieren mehrerer Gräben (770, 771, 772, 810, 811) in der Hartmaskenschicht, wobei die dotierten Abschnitte (630, 680, 740) der Siliziumschicht verhindern, dass darunter Grabenleitungen gebildet werden; Ätzen (850) der Gräben in das ILD (550) und Füllen der Gräben (910A, 910B, 911A, 911B, 970, 971A, 971B, 972) in dem ILD (550) mit einem Metallmaterial, um mehrere Kontakte der SRAM-Vorrichtung (100) zu bilden.
  10. Verfahren nach Anspruch 9, wobei das Strukturieren Definieren mindestens eines ersten unterbrochenen Grabens (810A, 810B), eines zweiten unterbrochenen Grabens (771A, 771B) und eines dritten unterbrochenen Grabens (811A, 811B) für jede SRAM-Zelle der SRAM-Vorrichtung umfasst.
  11. Verfahren nach Anspruch 10, wobei der erste unterbrochene Graben (810A, 810B) Segmente umfasst, welche, nachdem sie in das ILD (550) geätzt und mit dem Metallmaterial gefüllt worden sind, einen Bitleitungskontakt (140), einen Vcc-Kontakt (139) und einen Vss-Kontakt (138) bilden.
  12. Verfahren nach Anspruch 11, wobei: der zweite unterbrochene Graben (771A, 771B) Segmente umfasst, welche, nachdem sie in das ILD (550) geätzt und mit dem Metallmaterial gefüllt worden sind, einen ersten Knotenkontakt (135) und einen zweiten Knotenkontakt (136) bilden; und der dritte unterbrochene Graben (811A, 811B) Segmente umfasst, welche, nachdem sie in das ILD (550) geätzt und mit dem Metallmaterial gefüllt worden sind, einen Vss-Kontakt (133), einen Vcc-Kontakt (132) und einen Bitleitungskontakt (131) bilden.
  13. System, umfassend: mindestens drei Lithographiemasken (1010, 1020, 1030), die sich voneinander unterscheiden, wobei jede der drei Lithographiemasken eine oder mehrere entsprechende Maskenstrukturen (210 - 231) umfasst und wobei jede der Maskenstrukturen so konfiguriert ist, dass sie eine entsprechende Kontaktleitungs-Sperrstruktur (630, 680, 740) definiert, und wobei die Kontaktleitungs-Sperrstruktur so konfiguriert ist, dass sie mehrere Kontaktleitungen (131 - 140) einer Vorrichtung eines statischen Direktzugriffsspeichers (SRAM) strukturiert; wobei die mindestens drei Lithographiemasken (1010, 1020, 1030) eine erste Lithographiemaske (1010) umfassen, welche eine erste Struktur (210) und eine zweite Struktur (211) umfasst; wobei die erste Struktur (210) so konfiguriert ist, dass sie eine erste Kontaktleitungs-Sperrstruktur (630) definiert, welche teilweise Grenzen für einen ersten Vcc-Kontakt (132) und einen ersten Vss-Kontakt (133) definiert; und die zweite Struktur (211) so konfiguriert ist, dass sie eine zweite Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen zweiten Vcc-Kontakt (139) und einen zweiten Vss-Kontakt (138) definiert.
  14. System nach Anspruch 13, wobei die mindestens drei Lithographiemasken (1010, 1020, 1030) weiter umfassen: eine zweite Lithographiemaske (1020), welche eine dritte Struktur (221), eine vierte Struktur (220) und eine fünfte Struktur (222) umfasst; und eine dritte Lithographiemaske (1030), welche eine sechste Struktur (230) und eine siebte Struktur (231) umfasst.
  15. System nach Anspruch 14, wobei: die dritte Struktur (2200) so konfiguriert ist, dass sie eine dritte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen ersten Knotenkontakt (135) und einen zweiten Knotenkontakt (136) definiert; die vierte Struktur (221) so konfiguriert ist, dass sie eine vierte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen ersten Bitleitungskontakt (131) und den ersten Knotenkontakt (135) definiert; und die fünfte Struktur (222) so konfiguriert ist, dass sie eine fünfte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen zweiten Bitleitungskontakt (140) und den zweiten Knotenkontakt (136) definiert.
  16. System nach einem der vorhergehenden Ansprüche 14 bis 15, wobei: die sechste Struktur (230) so konfiguriert ist, dass sie eine sechste Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen ersten Vcc-Kontakt (132) und einen ersten Bitleitungskontakt (131) definiert; und die siebte Struktur (231) so konfiguriert ist, dass sie eine siebte Kontaktleitungs-Sperrstruktur definiert, welche teilweise Grenzen für einen zweiten Vcc-Kontakt (139) und einen zweiten Bitleitungskontakt (140) definiert.
  17. System nach einem der vorhergehenden Ansprüche 14 bis 16, wobei: sich die Kontaktleitungen (131 - 140) jeweils in einer ersten Richtung (Y-Richtung) erstrecken; die erste Struktur eine erste Abmessung aufweist, gemessen in einer zweiten Richtung senkrecht zu der ersten Richtung; die sechste Struktur eine zweite Abmessung aufweist, gemessen in der zweiten Richtung; und die erste Abmessung größer als die zweite Abmessung ist.
  18. System nach einem der vorhergehenden Ansprüche 14 bis 17, wobei: sich die Kontaktleitungen (131 - 140) jeweils in einer ersten Richtung (Y-Richtung) erstrecken; die SRAM-Vorrichtung einen Mittenabstand (450) aufweist, gemessen in einer zweiten Richtung (X-Richtung) senkrecht zu der ersten Richtung; und eine Abmessung der vierten Struktur (221), gemessen in der zweiten Richtung (X-Richtung), größer als die Hälfte des Mittenabstands der SRAM-Vorrichtung ist.
  19. System nach einem der vorhergehenden Ansprüche 14 bis 18, wobei sowohl die erste Struktur (210), die zweite Struktur (211), die dritte Struktur (221), die vierte Struktur (220), die fünfte Struktur (222), die sechste Struktur (230) als auch die siebte Struktur (231) als ein Rechteck geformt sind.
DE102017120848.8A 2017-08-31 2017-09-10 Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung Active DE102017120848B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/691,868 US10411020B2 (en) 2017-08-31 2017-08-31 Using three or more masks to define contact-line-blocking components in FinFET SRAM fabrication
US15/691,868 2017-08-31

Publications (2)

Publication Number Publication Date
DE102017120848A1 DE102017120848A1 (de) 2019-02-28
DE102017120848B4 true DE102017120848B4 (de) 2023-07-06

Family

ID=65320848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017120848.8A Active DE102017120848B4 (de) 2017-08-31 2017-09-10 Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung

Country Status (5)

Country Link
US (4) US10411020B2 (de)
KR (1) KR102050464B1 (de)
CN (1) CN109427688B (de)
DE (1) DE102017120848B4 (de)
TW (1) TWI675455B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460940B2 (en) * 2018-03-14 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Mask formation by selectively removing portions of a layer that have not been implanted

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378710B2 (en) 2002-12-19 2008-05-27 International Business Machines Corporation FinFET SRAM cell using inverted FinFET thin film transistors
DE102015104604A1 (de) 2014-04-25 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur und Verfahren für Sram-FinFET-Bauelement
US20160314972A1 (en) 2014-01-14 2016-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
DE112012001220B4 (de) 2011-05-06 2016-12-22 International Business Machines Corporation Halbleiterstruktur mit lokaler zu einer Gate-Struktur selbstjustierten Zwischenverbindungsstruktur und statische Speicherzelle diese beinhaltend und Verfahren diese zu bilden

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
EP2488410B1 (de) * 2009-10-13 2017-03-15 Greenpoint Technologies, Inc. Flugzeugaufzugssystem und -verfahren
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
JP2013528318A (ja) * 2010-06-11 2013-07-08 日本電気株式会社 機能素子の再配線方法
US20120094418A1 (en) * 2010-10-18 2012-04-19 Triquint Semiconductor, Inc. Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices
US8687437B2 (en) 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry
US20120193778A1 (en) * 2011-01-27 2012-08-02 Texas Instruments Incorporated Integrated circuit having protruding bonding features with reinforcing dielectric supports
US8630132B2 (en) 2011-05-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM read and write assist apparatus
US8963340B2 (en) * 2011-09-13 2015-02-24 International Business Machines Corporation No flow underfill or wafer level underfill and solder columns
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8605523B2 (en) 2012-02-17 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking capacitive loads
US9036404B2 (en) 2012-03-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM cell structure
KR101937851B1 (ko) * 2012-06-27 2019-04-10 삼성전자 주식회사 반도체 집적 회로, 그 설계 방법 및 제조방법
US8964492B2 (en) 2012-07-27 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking mechanism for writing to a memory cell
US9041117B2 (en) 2012-07-31 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell connection structure
US8760948B2 (en) 2012-09-26 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple bitcells tracking scheme semiconductor memory array
US9012287B2 (en) 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US9236300B2 (en) * 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8982643B2 (en) 2012-12-20 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared tracking circuit
US9324413B2 (en) 2013-02-15 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuit, memory device and method
US8929160B2 (en) 2013-02-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit
US9117510B2 (en) 2013-03-14 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for memory write data operation
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
KR102163187B1 (ko) 2013-10-21 2020-10-08 삼성전자 주식회사 반도체 장치의 제조 방법 및 이를 구현하기 위한 컴퓨팅 시스템
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US9412753B2 (en) * 2014-09-30 2016-08-09 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
US9941125B2 (en) 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9842843B2 (en) * 2015-12-03 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing static random access memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378710B2 (en) 2002-12-19 2008-05-27 International Business Machines Corporation FinFET SRAM cell using inverted FinFET thin film transistors
DE112012001220B4 (de) 2011-05-06 2016-12-22 International Business Machines Corporation Halbleiterstruktur mit lokaler zu einer Gate-Struktur selbstjustierten Zwischenverbindungsstruktur und statische Speicherzelle diese beinhaltend und Verfahren diese zu bilden
US20160314972A1 (en) 2014-01-14 2016-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
DE102015104604A1 (de) 2014-04-25 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur und Verfahren für Sram-FinFET-Bauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Maskenstrukturen 210-211, 220-222 und 230-231

Also Published As

Publication number Publication date
KR20190024516A (ko) 2019-03-08
US20200152641A1 (en) 2020-05-14
TWI675455B (zh) 2019-10-21
US10535668B1 (en) 2020-01-14
KR102050464B1 (ko) 2019-11-29
US10453852B2 (en) 2019-10-22
CN109427688A (zh) 2019-03-05
CN109427688B (zh) 2021-12-28
DE102017120848A1 (de) 2019-02-28
TW201913957A (zh) 2019-04-01
US10714488B2 (en) 2020-07-14
US20190067299A1 (en) 2019-02-28
US20190109142A1 (en) 2019-04-11
US10411020B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
DE102019126237B4 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102013104983B4 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE102015117142B4 (de) Kontakte für stark skalierte Transistoren und Verfahren zu ihrer Herstellung
DE102014222289B4 (de) Verfahren zum Bilden von Gatestrukturen mit mehreren Austrittsarbeitsfunktionen
DE102008045037B4 (de) Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
DE102014110957B4 (de) Statische Dual-Port-RAM-Zelle
DE102014222562B4 (de) Verfahren zum bilden von austauschgatestrukturen und von fins auf finfet-vorrichtungen und die resultierenden vorrichtungen
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE102018109911A1 (de) Finnen-basierte Streifen-Zellenstruktur zur Verbesserung der Speicherleistung
DE102016116001B4 (de) Lokale verbindung in einem halbleiter-bauelement und verfahren zur herstellung einer solchen
DE102016117043A1 (de) Layout einer static random access memory-zelle
DE102017117936A1 (de) SRAM-Zelle mit ausgeglichenem Schreibanschluss
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102016205180B4 (de) Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen
DE102017109004A1 (de) Finfet-sram mit diskontinuierlichen pmos-rippenleitungen
DE102019103481B4 (de) Durchkontaktierungsgrößen zur Reduzierung der Brückenbildungsgefahr und zur Verbesserung der Leistung
DE102019121117A1 (de) Luftspacer für eine gatestruktur eines transistors
DE102018102685A1 (de) Kontaktbildungsverfahren und zugehörige Struktur
DE102020110781B4 (de) Hybrid-sram-design mit nano-strukturen
DE102008045034A1 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102019117897B4 (de) Halbleitervorrichtung zur logik- und speicher-co-optimierung sowie schaltung
DE102019212827B4 (de) Halbleitervorrichtung mit FinFETs mit Gateschnitt und Verfahren zum Herstellen derselben
DE102017120848B4 (de) Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung
DE10331560B4 (de) Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824400

Ipc: H10B0010000000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final