TWI769108B - 靜電放電保護電路 - Google Patents

靜電放電保護電路 Download PDF

Info

Publication number
TWI769108B
TWI769108B TW110141084A TW110141084A TWI769108B TW I769108 B TWI769108 B TW I769108B TW 110141084 A TW110141084 A TW 110141084A TW 110141084 A TW110141084 A TW 110141084A TW I769108 B TWI769108 B TW I769108B
Authority
TW
Taiwan
Prior art keywords
transistor
esd
power line
circuit
voltage
Prior art date
Application number
TW110141084A
Other languages
English (en)
Other versions
TW202320287A (zh
Inventor
吳涵歆
黃崇祐
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110141084A priority Critical patent/TWI769108B/zh
Priority to US17/654,820 priority patent/US11824349B2/en
Application granted granted Critical
Publication of TWI769108B publication Critical patent/TWI769108B/zh
Publication of TW202320287A publication Critical patent/TW202320287A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Burglar Alarm Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種靜電放電(ESD)保護電路，其包含多個ESD箝位電路與分流電路。多個ESD箝位電路分別包含多個電晶體。多個電晶體串聯耦接於第一電源線和第二電源線之間。分流電路耦接於多個電晶體中的第一電晶體的第一端和控制端，用於在ESD事件期間將第一電晶體的第一端導通至第一電晶體的控制端，以抬升第一電晶體的控制端的電壓。在ESD事件期間之外的期間，分流電路絕緣第一電晶體的第一端與控制端。

Description

靜電放電保護電路
本揭示文件有關一種保護電路，尤指一種靜電放電保護電路。
電子裝置在製造、生產、存放、使用等的過程中可能會累積靜電，累積的靜電電荷透過電子裝置中的路徑洩流稱為靜電放電(ESD)事件。ESD事件會對電子裝置中的元件造成永久性的破壞，所以現今的晶片中通常包含耦接於電源線與接地線之間的ESD保護電路。在ESD事件期間，ESD保護電路會形成電源線與接地線之間的洩流路徑以旁路ESD電流，進而避免ESD電流流入晶片內部而燒毀晶片。
本揭示文件提供一種靜電放電(ESD)保護電路，其包含多個ESD箝位電路與分流電路。多個ESD箝位電路分別包含多個電晶體。多個電晶體串聯耦接於第一電源線和第二電源線之間。分流電路耦接於多個電晶體中的第一電晶體的第一端和控制端，用於在ESD事件期間將第一電晶體的第一端導通至第一電晶體的控制端，以抬升第一電晶體的控制端的電壓。在ESD事件期間之外的期間，分流電路絕緣第一電晶體的第一端與控制端。
上述ESD保護電路的優點之一是適用於耐壓程度較低的先進製程。
上述ESD保護電路的另一優點是能確保對ESD電流的洩流能力。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
第1圖為依據本揭示文件一實施例的靜電放電(ESD)保護電路100的示意圖。ESD保護電路100耦接於電源線PW1和電源線PW2之間。ESD保護電路100用於在ESD事件發生時在電源線PW1和電源線PW2之間形成短路，以在電源線PW1和電源線PW2之間形成ESD電流之洩流路徑。在一些實施例中，電源線PW1、電源線PW2和ESD保護電路100是一晶片(未繪示)的周邊電路，電源線PW1和電源線PW2分別用於提供工作電壓(例如5V)和接地電壓至晶片的內部電路。因此，在ESD事件發生時，ESD保護電路100能保護晶片中耦接於電源線PW1和電源線PW2的電子元件(未繪示)。ESD保護電路100包含多個ESD箝位電路110A~110C、偏壓電路120、分流電路130與偏壓電路140，以下首先說明ESD箝位電路110A~110C與偏壓電路120的結構與運作。
在結構上，ESD箝位電路110A~110C分別包含電晶體P1、電晶體N1和電晶體N2，其中電晶體P1、電晶體N1和電晶體N2以此順序串聯耦接於電源線PW1和電源線PW2之間。詳細而言，電晶體P1的第一端和第二端分別耦接於電源線PW1和節點VN；電晶體N1的第一端和第二端分別耦接於節點VN和電晶體N2的第一端；電晶體N2的第二端則耦接於電源線PW2。
ESD箝位電路110A還包含驅動電路112A。驅動電路112A包含電阻R1與電容C1，其中電阻R1耦接於電源線PW1與電晶體P1的控制端之間，電容C1耦接於電晶體P1的控制端與電源線PW3之間。換言之，驅動電路112A用於依據電源線PW1的電壓和電源線PW3的電壓控制電晶體P1。
ESD箝位電路110B還包含驅動電路112B與電晶體P2，其中驅動電路112B包含電阻R2、電容C2以及組成反相器的電晶體P3和電晶體N3。電阻R2耦接於電源線PW3與節點RC1之間。電容C2耦接於節點RC1與電源線PW4之間。電晶體P3的第一端和第二端分別耦接於電源線PW3和節點O1。電晶體N3的第一端和第二端分別耦接於節點O1和電源線PW4，且電晶體P3和電晶體N3的控制端共同耦接於節點RC1。節點O1可視為電晶體P3和電晶體N3所組成的反相器的輸出節點。電晶體P2的第一端、第二端和控制端分別耦接於電晶體N1的控制端(以下稱為節點G1)、節點O1與電晶體N2的控制端(以下稱為節點G2)。換言之，驅動電路112B用於依據電源線PW3的電壓和電源線PW4的電壓控制電晶體N1。
ESD箝位電路110C還包含驅動電路112C。驅動電路112C包含電阻R3、電容C3以及組成反相器的電晶體P4和電晶體N4。電阻R3耦接於電源線PW4與節點RC2之間。電容C3耦接於節點RC2與電源線PW2之間。電晶體P4的第一端和第二端分別耦接於電源線PW4和節點O2。電晶體N4的第一端和第二端分別耦接於節點O2和電源線PW2，且電晶體P4和電晶體N4的控制端共同耦接於節點RC2。節點O2可視為電晶體P4和電晶體N4所組成的反相器的輸出節點。換言之，驅動電路112C用於依據電源線PW2的電壓和電源線PW4的電壓控制電晶體N2。
偏壓電路120用於分壓電源線PW1和電源線PW2的電壓，以提供至少一參考電壓(例如電源線PW3的電壓或電源線PW4的電壓)至ESD箝位電路110A~110C的每一者。如前所述，ESD箝位電路110A~110C會利用這些參考電壓分別控制電晶體P1、電晶體N1和電晶體N2。
詳細而言，偏壓電路120包含串聯於電源線PW1和電源線PW2之間的多個二極體連接的電晶體122。這些二極體連接的電晶體122的一部分串聯於電源線PW1和電源線PW3之間，另一部分串聯於電源線PW3和電源線PW4之間，其餘的部分則串聯於電源線PW4和電源線PW2之間。因此，電源線PW1的電壓高於電源線PW3的電壓，電源線PW3的電壓高於電源線PW4的電壓，而電源線PW4的電壓又高於電源線PW2的電壓。在一些實施例中，電源線PW1、PW3、PW4和PW2的電壓分別為5V、3.3V、1.8V和0V，但不以此為限。偏壓電路120在電源線PW1~PW4任意兩者之間的二極體連接的電晶體122數量僅為示例，且在一些實施例中可依實際設計需求而調整。在一些實施例中，偏壓電路120可以包含串聯於電源線PW1和電源線PW2之間的多個二極體、多個電阻、多個二極體連接的電晶體122或以上多者的組合。
在ESD事件的期間之外(亦即一般操作情況下)，ESD箝位電路110A~110C中多個反相器的輸出電壓會將電晶體P1、電晶體N1和電晶體N2關斷(電晶體P2為導通狀態)，進而使電源線PW1和電源線PW2維持互相絕緣。在此情況下，ESD箝位電路110A~110C中多個反相器於一些實施例中的輸出電壓分別約為3.3V、1.8V與0V。
另一方面，在ESD事件期間，ESD突波會抬升電源線PW1、電源線PW3與電源線PW4的電壓。因此，ESD箝位電路110A~110C會導通電晶體P1、電晶體N1和電晶體N2，以將ESD電流洩流至電源線PW2。在一些實施例中，負ESD電流可以自電源線PW2經由電晶體P1的P型基體和N型井(未繪示)傳遞至電源線PW1。
接著將說明分流電路130與偏壓電路140的結構與運作。在結構上，分流電路130包含組成反相器的電晶體P5和電晶體N5，且包含電晶體P6。電晶體P5和電晶體N5所組成的反相器的輸入端、輸出端、正電源端與負電源端分別耦接於節點RC1、電晶體P6的第一端、節點VN與電源線PW5。電晶體P6的第二端和控制端分別耦接於節點G1和節點RC2。
偏壓電路140包含串聯於電源線PW1和電源線PW2之間的多個二極體連接的電晶體142。詳細而言，這些二極體連接的電晶體142一部分耦接於電源線PW1和電源線PW5之間，另一部分耦接於電源線PW5和電源線PW2之間。在一些實施例中，電源線PW5的電壓(例如1.8V)接近於電源線PW4的電壓。偏壓電路140在電源線PW1和電源線PW2之間的二極體連接的電晶體142數量僅為示例，且在一些實施例中可依實際設計需求而調整。在一些實施例中，偏壓電路140可以包含串聯於電源線PW1和電源線PW2之間的多個二極體、多個電阻、多個二極體連接的電晶體142或以上多者的組合。
在ESD事件的期間之外(亦即一般操作情況下)，電晶體P5和電晶體P6會保持關斷，以將電晶體N1的第一端(亦即節點VN)與控制端(亦即節點G1)設置為互相絕緣。另一方面，在ESD事件期間，部分的ESD電流會經由節點VN、電晶體P5和電晶體P6而傳遞至節點G1，並可以進一步地由節點G1經由電晶體P2、電晶體N3、電源線PW4和電晶體P4傳遞至節點G2。
換言之，分流電路130在ESD事件期間會抬升節點G1和節點G2的電壓以增加電晶體N1和電晶體N2的導通程度，進而確保電晶體P1、電晶體N1和電晶體N2的串聯結構對於ESD電流的洩流能力。另外，電晶體P2會在節點G1和G2的電壓被抬升之後由導通狀態切換至關斷狀態，以避免節點G1的電壓被電晶體N3拉低。在一些電晶體N1因製程因素較容易導通的實施例中，電晶體P2可以省略，亦即節點O1可以直接耦接於節點G1。
由上述可知，ESD保護電路100除了具有可靠的ESD保護能力，透過電晶體P1、電晶體N1和電晶體N2的串聯結構以及電源線PW3和電源線PW4所提供的合適電壓，ESD保護電路100中各電晶體的源極-汲極電壓、閘極-汲極電壓與閘極-源極電壓皆處於較低準位(例如皆不超過1.8V)，使得ESD保護電路100適用於耐壓程度較低的先進製程。
第2圖為依據本揭示文件一實施例的ESD保護電路200的示意圖。第2圖的ESD保護電路200相似於第1圖的ESD保護電路100，故以下僅就差異之處詳細說明。ESD保護電路200以ESD箝位電路210C取代第1圖的ESD箝位電路110C，且包含用於驅動ESD箝位電路210C的ESD偵測電路220。
在結構上，ESD箝位電路210C包含電晶體N2以及驅動電路212C，其中驅動電路212C包含組成反相器的電晶體P4和電晶體N4。電晶體P4和電晶體N4的控制端透過節點RC2耦接於ESD偵測電路220。ESD偵測電路220包含組成反相器的電晶體P7和電晶體N6、多個二極體222以及電阻R4。多個二極體222串聯耦接於電晶體P7和電晶體N6的控制端與電源線PW1之間。電阻R4耦接於電晶體P7和電晶體N6的控制端與電源線PW2之間。電晶體P7的第一端和第二端分別耦接於電源線PW4與節點RC2。電晶體N6的第一端和第二端分別耦接於節點RC2與電源線PW2。換言之，多個二極體222與電阻R4形成一偏壓電路，且此偏壓電路用於設定電晶體P7和電晶體N6形成的反相器的輸入端的電壓。在一些實施例中，多個二極體222和電阻R4可以改由串聯的多個二極體連接的電晶體、多個電阻、多個二極體或以上多者的組合來實現。
在運作上，ESD偵測電路220用於比較電源線PW1的電壓和一電壓閾值(例如7V)。若電源線PW1的電壓大於電壓閾值，ESD偵測電路220會控制ESD箝位電路210C導通電晶體N2。反之，若電源線PW1的電壓小於或等於電壓閾值，則ESD偵測電路220會控制ESD箝位電路210C關斷電晶體N2。
詳細而言，電壓閾值可以由串聯的二極體222的數量與電阻R4的電阻值決定。當電源線PW1於ESD事件期間出現高於電壓閾值的突波電壓時，電晶體P7和電晶體N6形成的反相器會輸出等效於邏輯0的電壓至節點RC2，使得節點G2具有等效於邏輯1的電壓而導通電晶體N2。另一方面，在ESD事件的期間以外，只要電源線PW1的電壓小於或等於電壓閾值，電晶體P7和電晶體N6形成的反相器會輸出等效於邏輯1的電壓至節點RC2，使得節點G2具有等效於邏輯0的電壓而關斷電晶體N2。
藉由上述運作，第2圖的ESD保護電路200能避免其欲保護的晶片內部電路(未繪示)於熱插拔事件發生時燒毀或誤作動。詳細而言，雖然電源線PW1在ESD事件與熱插拔事件中皆會產生突波電壓，藉由設計合適的電壓閾值，ESD保護電路200便能區分ESD事件與熱插拔事件。因此，ESD保護電路200不會因為熱插拔事件而誤將晶片內部電路短路至電源線PW2(例如接地線)，以避免燒毀晶片內部電路。另外，ESD保護電路200不會因為熱插拔事件而誤將電源線PW1短路至電源線PW2，使電源線PW1因熱插拔事件產生的電壓變化能傳遞至晶片內部電路，確保晶片內部電路能正確偵測到熱插拔事件。
在一些實施例中，第2圖的偏壓電路120可以省略並且由晶片的其他周邊電路提供電壓至電源線PW3和電源線PW4。在另一些實施例中，第2圖的偏壓電路140可以省略，並且由晶片的其他周邊電路提供電壓至電源線PW5。
在上述的多個實施例中，第1圖和第2圖中的電晶體P1~P6可以用P型電晶體來實現，而電晶體N1~N5可以用N型電晶體來實現，但本揭示文件不以此為限。在一些實施例中，電晶體P1、電晶體N1和電晶體N2每一者的摻雜類型可以依據實際設計需求而決定，並對應調整驅動電路112A~112C的電路結構。例如，在N型電晶體N1改為由P型電晶體實現的實施例中，可以省略驅動電路112B中的反相器；在N型電晶體N2改為由P型電晶體實現的實施例中，可以省略驅動電路112C或驅動電路212C中的反相器；在P型電晶體P1改為由N型電晶體實現的實施例中，可以在驅動電路112A中新增反相器。以下將配合第3圖詳細說明P型電晶體P1改為由N型電晶體實現的實施例。
第3圖為依據本揭示文件一實施例的ESD保護電路300的示意圖。第3圖的ESD保護電路300相似於第2圖的ESD保護電路200，故以下僅就差異之處詳細說明。ESD保護電路300以ESD箝位電路310A取代第2圖的ESD箝位電路110A，其中ESD箝位電路310A包含N型電晶體N7與驅動電路312A。電晶體N7耦接於電源線PW1和節點VN之間。驅動電路312A包含電阻R1、電容C1以及構成反相器的電晶體P8和電晶體N8。電阻R1耦接於電源線PW1與節點RC3之間。電容C1耦接於節點RC3與電源線PW3之間。電晶體P8和電晶體N8組成的反相器的輸入端、輸出端、正電源端和負電源端分別耦接於節點RC3、電晶體N7的控制端、電源線PW1和電源線PW3。第3圖的ESD箝位電路310A的元件與連接方式也適用於第1圖的實施例，亦即第1圖的ESD箝位電路110A也可由第3圖的ESD箝位電路310A取代，為簡潔起見，在此不重複贅述。
綜上所述，ESD保護電路100~300透過電晶體串聯的結構(例如電晶體P1、電晶體N1和電晶體N2串聯的結構)以及電壓依序降低的電源線PW1~PW4有效減少電晶體各端點之間的電壓差，使得ESD保護電路100~300適用於耐壓程度較低的先進製程。另外，透過分流電路130的運作，ESD保護電路100~300解決了電晶體串聯的結構對於ESD電流的洩流能力可能較差的問題。此外，透過ESD偵測電路220的運作，ESD保護電路100~300還能夠避免晶片內部電路在熱插拔事件發生時燒毀。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本揭示文件的較佳實施例，凡依本揭示文件請求項所做的均等變化與修飾，皆應屬本揭示文件的涵蓋範圍。
100,200,300:靜電放電保護電路 110A,110B,110C,210C,310A:靜電放電箝位電路 112A,112B,112C,212C,312A:驅動電路 120:偏壓電路 122:二極體連接的電晶體 130:分流電路 140:偏壓電路 142:二極體連接的電晶體 220:靜電放電偵測電路 222:二極體 N1~N8:電晶體 P1~P8:電晶體 VN,G1,G2,RC1,RC2,RC3,O1,O2:節點 R1~R4:電阻 C1~C3:電容 PW1~PW5:電源線
第1圖為依據本揭示文件一實施例的靜電放電(ESD)保護電路的示意圖。 第2圖為依據本揭示文件另一實施例的ESD保護電路的示意圖。 第3圖為依據本揭示文件又一實施例的ESD保護電路的示意圖。
100:靜電放電保護電路
110A,110B,110C:靜電放電箝位電路
112A,112B,112C:驅動電路
120:偏壓電路
122:二極體連接的電晶體
130:分流電路
140:偏壓電路
142:二極體連接的電晶體
N1~N5:電晶體
P1~P6:電晶體
VN,G1,G2,RC1,RC2,O1,O2:節點
R1~R3:電阻
C1~C3:電容
PW1~PW5:電源線

Claims (10)

  1. 一種靜電放電(ESD)保護電路，包含： 多個ESD箝位電路，分別包含多個電晶體，其中該多個電晶體串聯耦接於一第一電源線和一第二電源線之間；以及 一分流電路，耦接於該多個電晶體中的一第一電晶體的一第一端和一控制端，用於在一ESD事件期間將該第一電晶體的該第一端導通至該第一電晶體的該控制端，以抬升該第一電晶體的該控制端的電壓， 其中，在該ESD事件期間之外的期間，該分流電路絕緣該第一電晶體的該第一端與該控制端。
  2. 如請求項1所述之ESD保護電路，還包含： 一第一偏壓電路，耦接於該第一電源線和該第二電源線之間，用於分壓該第一電源線的電壓和該第二電源線的電壓以提供至少一參考電壓至每個ESD箝位電路，其中每個ESD箝位電路用於依據該至少一參考電壓控制該多個電晶體中的對應一者。
  3. 如請求項1所述之ESD保護電路，其中，該分流電路包含： 一反相器，包含一正電源端，其中該正電源端耦接於該第一電晶體的該第一端；以及 一分流電晶體，耦接於該反相器的一輸出端與該第一電晶體的該控制端之間，其中該分流電晶體在該ESD事件期間導通，且在該ESD事件期間之外的期間關斷。
  4. 如請求項3所述之ESD保護電路，還包含： 一第二偏壓電路，耦接於該第一電源線和該第二電源線之間，用於分壓該第一電源線的電壓和該第二電源線的電壓以設定該反相器的一負電源端的電壓。
  5. 如請求項3所述之ESD保護電路，還包含： 一ESD偵測電路，耦接於該多個ESD箝位電路和該分流電路，且耦接於該第一電源線和該第二電源線之間，用於比較該第一電源線的電壓與一電壓閾值， 其中若該第一電源線的電壓大於該電壓閾值，該ESD偵測電路控制該分流電路導通該分流電晶體，且控制該多個ESD箝位電路導通該多個電晶體中耦接於該第二電源線的對應一者， 若該第一電源線的電壓小於或等於該電壓閾值，該ESD偵測電路控制該分流電路關斷該分流電晶體，且控制該多個ESD箝位電路關斷該多個電晶體中耦接於該第二電源線的該對應一者。
  6. 如請求項1所述之ESD保護電路，其中，該多個ESD箝位電路包含： 一第一ESD箝位電路，包含該第一電晶體與一第一驅動電路，其中該第一驅動電路耦接於該第一電晶體的該控制端，用於依據該第一電源線的電壓和一第三電源線的電壓控制該第一電晶體； 一第二ESD箝位電路，包含該多個電晶體中耦接於該第一電源線的一第二電晶體與一第二驅動電路，其中該第二驅動電路耦接於該第二驅動電晶體的一控制端，用於依據該第三電源線的電壓和一第四電源線的電壓控制該第二電晶體；以及 一第三ESD箝位電路，包含該多個電晶體中耦接於該第二電源線的一第三電晶體與一第三驅動電路，其中該第三驅動電路耦接於該第三電晶體的一控制端，用於依據該第二電源線的電壓和該第四電源線的電壓控制該第三電晶體。
  7. 如請求項6所述之ESD保護電路，其中，該第一ESD箝位電路還包含： 一第四電晶體，耦接於該第一電晶體的該控制端與該第一驅動電路之間，其中該第四電晶體的一控制端耦接於該第三電晶體的該控制端， 其中，該第四電晶體在該ESD事件期間導通，且在該ESD事件期間之外的期間關斷。
  8. 如請求項1所述之ESD保護電路，還包含： 一ESD偵測電路，耦接於該多個ESD箝位電路，且耦接於該第一電源線和該第二電源線之間，用於比較該第一電源線的電壓和一電壓閾值， 其中若該第一電源線的電壓大於該電壓閾值，該ESD偵測電路控制該分流電路將該第一電晶體的該第一端導通至該第一電晶體的該控制端，且控制該多個ESD箝位電路導通該多個電晶體中耦接於該第二電源線的對應一者， 若該第一電源線的電壓小於或等於該電壓閾值，該ESD偵測電路控制該分流電路絕緣該第一電晶體的該第一端和該第一電晶體的該控制端，且控制該多個ESD箝位電路關斷該多個電晶體中耦接於該第二電源線的該對應一者。
  9. 如請求項8所述之ESD保護電路，其中，該ESD偵測電路包含： 一反相器，其中該ESD偵測電路的該反相器的一輸出端耦接於該分流電路，且耦接於該多個ESD箝位電路的對應一者，其中該多個ESD箝位電路的該對應一者包含該多個電晶體中耦接於該第二電源線的該對應一者；以及 一第三偏壓電路，耦接於該第一電源線和該第二電源線之間，用於分壓該第一電源線的電壓和該第二電源線的電壓以設定該ESD偵測電路的該反相器的一輸入端的電壓。
  10. 如請求項9所述之ESD保護電路，其中，該多個ESD箝位電路的該對應一者還包含一反相器，該多個ESD箝位電路的該對應一者的該反相器的一輸入端耦接於該ESD偵測電路的該反相器的該輸出端， 該多個ESD箝位電路的該對應一者的該反相器的一輸出端耦接於該多個電晶體中耦接於該第二電源線的該對應一者的一控制端。
TW110141084A 2021-11-04 2021-11-04 靜電放電保護電路 TWI769108B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110141084A TWI769108B (zh) 2021-11-04 2021-11-04 靜電放電保護電路
US17/654,820 US11824349B2 (en) 2021-11-04 2022-03-15 Electrostatic discharge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110141084A TWI769108B (zh) 2021-11-04 2021-11-04 靜電放電保護電路

Publications (2)

Publication Number Publication Date
TWI769108B true TWI769108B (zh) 2022-06-21
TW202320287A TW202320287A (zh) 2023-05-16

Family

ID=83104148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141084A TWI769108B (zh) 2021-11-04 2021-11-04 靜電放電保護電路

Country Status (2)

Country Link
US (1) US11824349B2 (zh)
TW (1) TWI769108B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916376B2 (en) * 2021-04-29 2024-02-27 Mediatek Inc. Overdrive electrostatic discharge clamp
US20230170689A1 (en) * 2021-11-26 2023-06-01 Changxin Memory Technologies, Inc. Electrostatic protection circuit and chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123984A1 (en) * 2008-11-14 2010-05-20 Mediatek Inc. Esd protection circuit and circuitry of ic applying the esd protection circuit
TW201340522A (zh) * 2012-01-18 2013-10-01 Samsung Electronics Co Ltd 靜電放電保護電路
TW201401477A (zh) * 2012-04-26 2014-01-01 Globalfoundries Sg Pte Ltd 具有閘極介電質保護之裝置
US20200176980A1 (en) * 2018-12-04 2020-06-04 Samsung Electronics Co., Ltd. Electrostatic discharge protection circuit having variable schmitt trigger characteristics
TW202139415A (zh) * 2020-03-31 2021-10-16 台灣積體電路製造股份有限公司 箝位電路、靜電放電保護電路及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724485B2 (en) * 2006-08-24 2010-05-25 Qualcomm Incorporated N-channel ESD clamp with improved performance
US8743515B2 (en) * 2012-01-13 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. ESD clamp with novel RC triggered circuit
US8908341B2 (en) * 2012-04-04 2014-12-09 Globalfoundries Singapore Pte. Ltd. Power clamp for high voltage integrated circuits
CN103795049B (zh) * 2012-10-29 2017-03-01 台湾积体电路制造股份有限公司 使用i/o焊盘的esd保护电路
US10930639B2 (en) * 2019-02-19 2021-02-23 Nxp Usa, Inc. ESD protection circuit providing multiple detection signals
TW202131477A (zh) * 2020-02-14 2021-08-16 美商賽納波狄克公司 用於cmos電路的靜電放電(esd)保護
US11916376B2 (en) * 2021-04-29 2024-02-27 Mediatek Inc. Overdrive electrostatic discharge clamp
US12009657B2 (en) * 2021-07-09 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. ESD clamp circuit for low leakage applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123984A1 (en) * 2008-11-14 2010-05-20 Mediatek Inc. Esd protection circuit and circuitry of ic applying the esd protection circuit
TW201340522A (zh) * 2012-01-18 2013-10-01 Samsung Electronics Co Ltd 靜電放電保護電路
TW201401477A (zh) * 2012-04-26 2014-01-01 Globalfoundries Sg Pte Ltd 具有閘極介電質保護之裝置
US20200176980A1 (en) * 2018-12-04 2020-06-04 Samsung Electronics Co., Ltd. Electrostatic discharge protection circuit having variable schmitt trigger characteristics
TW202139415A (zh) * 2020-03-31 2021-10-16 台灣積體電路製造股份有限公司 箝位電路、靜電放電保護電路及其操作方法

Also Published As

Publication number Publication date
US20230138437A1 (en) 2023-05-04
TW202320287A (zh) 2023-05-16
US11824349B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
TWI769108B (zh) 靜電放電保護電路
TWI573248B (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US6671147B2 (en) Double-triggered electrostatic discharge protection circuit
US20070247772A1 (en) Esd clamp control by detection of power state
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
CN103022996A (zh) 静电放电保护电路和静电放电保护方法
JP5376641B2 (ja) 電池装置
CN106451385A (zh) 静电放电保护电路与集成电路
TWI702766B (zh) 過電壓/能量保護裝置
US7978454B1 (en) ESD structure that protects against power-on and power-off ESD event
CN113472032A (zh) 一种充电控制电路、充电控制***与充电器
JP2018101775A (ja) 電子回路、集積回路及びモータアセンブリ
JP2018093188A (ja) 電子回路、集積回路及びモータアセンブリ
JP6177939B2 (ja) 半導体集積回路装置
CN110828454A (zh) 一种i/o esd电路
WO2023065486A1 (zh) 带有自动选择电池功能的切换电路及其供电装置
CN107977035B (zh) 栅极驱动器电路及其操作方法和用于电路保护的***
CN116111566A (zh) 静电放电保护电路
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
US20210320100A1 (en) Electrostatic discharge circuit and method for preventing malfunctioning of integrated circuit from reverse connection of power source
TWI835496B (zh) 靜電放電保護電路
CN112217185A (zh) 静电保护电路及芯片
CN112217186A (zh) 静电保护电路及芯片
KR101006095B1 (ko) 저전압 동작형 정전기 보호회로
TW202105876A (zh) 冗餘電源供應裝置及其異常保護控制方法