CN114678851B - 一种电源管理芯片保护电路 - Google Patents

Abstract

本发明公开了电源管理芯片保护电路，包括电源端、接地端、侦测电路、与侦测电路连接的反相单元的输入端、与反相单元连接的钳位单元和电源管理芯片，钳位单元包括与反相单元连接的两个开关管、以及位于两个开关管之间的半导体器件，半导体器件包括第一掺杂区、位于第一掺杂区上的第一阱区、形成在第一阱区上的第二阱区、自第二阱区延伸至第一阱区的两个第二掺杂区、以及形成在第二阱区的第三掺杂区，侦测电路用于检测电源端的浪涌电压，并经过反相单元输出至两个开关管的栅极以开启钳位单元，钳位单元将浪涌电压从接地端释放。将开关管的漏电流限制在较小的范围内，提高电路工作的安全性，降低功耗。

Description

一种电源管理芯片保护电路

技术领域

本发明涉及电源管理芯片技术领域，尤其涉及一种电源管理芯片保护电路。

背景技术

电源管理芯片是在电子设备***中担负起对电能的变换、分配、检测及其它电能管理职责的芯片，主要负责识别核心电路供电幅值，产生相应的短矩波，推动后级电路进行功率输出。电源管理芯片对电子***而言是不可或缺的，其性能的优劣对整机的性能有着直接的影响。因此对于电源管理芯片的安全性有着非常严苛的要求。

随着芯片产业的快速发展，电源核心管理芯片所用的CMOS加工技术已逐渐微小化至纳米级别，伴随而来的是晶体管的栅极氧化层也因此逐渐变的更薄，电压波动对其带来的影响也愈发严重。

电压波动的主要来源有静电放电、开关以及插头插拔带来的浪涌冲击，这些危害性电流对于电源管理芯片具有很大的威胁，现有技术通常在核心电路旁并联保护电路来解决此问题。保护电路至少包含一个电压钳位单元，随着技术的进步，也有使用RC反相器电路与钳位单元并联组成的保护电路，但此种保护电路仍然存在缺点，一方面其钳位单元的触发电压仍较高，另一方面整个***的漏电流偏大，导致功耗上升，尤其不利于在电源端的使用。

发明内容

有鉴于此，本发明提供了一种针对电源管理芯片的保护电路，其利用新型钳位单元使得整个***具有更低的触发电压和钳位电压，同时减小了整个***的漏电流，来解决上述存在的技术问题，具体采用以下技术方案来实现。

本发明提供了一种电源管理芯片保护电路，包括电源端、接地端、侦测电路、与所述侦测电路连接的反相单元的输入端、与所述反相单元连接的钳位单元和电源管理芯片，所述侦测电路、所述钳位单元和所述电源管理芯片连接至所述电源端和所述接地端之间；

所述钳位单元包括与所述反相单元连接的两个开关管、以及位于两个所述开关管之间的半导体器件，所述半导体器件包括第一导电类型的第一掺杂区、位于所述第一掺杂区上的第二导电类型的第一阱区、形成在所述第一阱区上的第一导电类型的第二阱区、自所述第二阱区延伸至所述第一阱区的两个第一导电类型的第二掺杂区、以及形成在所述第二阱区的第三掺杂区，所述第二掺杂区与所述开关管的漏极连接，所述第一掺杂区与所述开关管的源极连接，两个所述开关管的栅极与所述反相单元的输出端连接；

其中，所述侦测电路用于检测所述电源端的浪涌电压，并经过所述反相单元输出至两个所述开关管的栅极以开启所述钳位单元，所述钳位单元将所述浪涌电压从所述接地端释放。

作为上述技术方案的进一步改进，所述侦测电路包括至少一个电阻和至少一个电容、并联在所述电源端和所述接地端的PMOS管、NMOS管，所述PMOS管的源极与所述电源端连接，所述PMOS管的栅极与所述NMOS管的栅极连接并位于所述电阻和所述电容的连接处，所述PMOS管的漏极与所述NMOS管的漏极连接，所述NMOS管的源极与所述接地端连接。

作为上述技术方案的进一步改进，所述反相单元为二极管，所述二极管的阳极与所述侦测电路的输出端连接，所述二极管的阴极与所述钳位单元连接。

作为上述技术方案的进一步改进，所述第一导电类型为N型，所述第二导电类型为P型，所述开关管为NMOS管。

作为上述技术方案的进一步改进，所述反相单元为反相器，所述反相器的输入端与所述侦测电路的输出端连接，所述反相器的输出端与所述钳位单元连接，所述开关管为PMOS管。

作为上述技术方案的进一步改进，所述电源管理芯片包括电压转换模块和脉冲调节模块，所述电压转换模块用于将直流电压转换为交流电压，或将交流电压转换为直流电压，所述脉冲调节模块用于驱动外部开关。

作为上述技术方案的进一步改进，所述第一阱区与所述第二阱区的掺杂浓度相同，所述第一掺杂区和所述第三掺杂区的掺杂浓度相同。

与现有技术相比，本发明提供的一种电源管理芯片保护电路具有以下的有益效果：

通过在电源端与接地端接入侦测电路，可以对电路产生的浪涌电压实时检测，在遭遇浪涌电压事件时输出正电压使反相单元快速响应反相输出负电压。钳位单元中设置半导体器件，具体为在PNPN晶闸管两侧同时增加P+或N+结构和栅极结构，构成集成NMOS或PMOS的PNPN晶闸管结构，使得钳位单元具有极低的触发电压和极低的钳位电压，将后续大浪涌电压释放到接地端，从而有效保护后级的电源管理芯片。在侦测电路和钳位单元之间接入反相单元，可以将开关管的漏电流限制在较小的范围内，提高电路工作的安全性。当反相单元为二极管或反相器时，产生较小的触发电压，使电路具有较小的漏电流，从而对电源管理芯片进行有效的保护。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的电源管理芯片保护电路的电路原理图；

图2为本发明另一实施例提供的电源管理芯片保护电路的电路原理图；

图3为本发明结构与传统晶闸管结构传输线脉冲测试曲线对比图。

主要元件符号如下：

10-电源端；20-接地端；21-侦测电路；22-反相单元；23-钳位单元；24-电源管理芯片；25-开关管；26-半导体器件；27-第一掺杂区；28-第一阱区；29-第二阱区；30-第二掺杂区；31-第三掺杂区；32-电阻；33-电容；34-PMOS管；35-NMOS管。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

参阅图1，本发明提供了一种电源管理芯片保护电路，包括电源端10、接地端20、侦测电路21、与所述侦测电路21连接的反相单元22的输入端、与所述反相单元22连接的钳位单元23和电源管理芯片24，所述侦测电路21、所述钳位单元23和所述电源管理芯片24连接至所述电源端10和所述接地端20之间；

所述钳位单元23包括与所述反相单元22连接的两个开关管25、以及位于两个所述开关管25之间的半导体器件26，所述半导体器件26包括第一导电类型的第一掺杂区27、位于所述第一掺杂区27上的第二导电类型的第一阱区28、形成在所述第一阱区28上的第一导电类型的第二阱区29、自所述第二阱区29延伸至所述第一阱区28的两个第一导电类型的第二掺杂区30、以及形成在所述第二阱区29的第三掺杂区31，所述第二掺杂区30与所述开关管25的漏极连接，所述第一掺杂区27与所述开关管25的源极连接，两个所述开关管25的栅极与所述反相单元22的输出端连接；

其中，所述侦测电路21用于检测所述电源端10的浪涌电压，并经过所述反相单元22输出至两个所述开关管25的栅极以开启所述钳位单元23，所述钳位单元23将所述浪涌电压从所述接地端20释放。

本实施例中，钳位是指将某点的电位限制在规定电位的措施，是一种过压保护技术，产生这个措施的那些电路叫做钳位电路(clamping circuit)。钳位电路的作用是将周期性变化的波形的顶部或底部保持在某一确定的直流电平上，从而提高整个电路的工作稳定性。电源管理芯片(Power Management Integrated Circuits)，是在电子设备***中担负起对电能的变换、分配、检测及其他电能管理的职责的芯片，主要负责识别CPU供电幅值，产生相应的短矩波，推动后级电路进行功率输出。反相是可以将输入信号的相位反转180度，应用于模拟电路如音频放大、时钟振荡器等。侦测电路广泛地应用于判断移动装置所连接的任何外接装置的种类，一般侦测电路包括晶体管，其作为控制侦测流程的切换器。半导体一般可分为本征半导体，N型半导体和P型半导体，分别为无杂质掺杂、掺杂N型杂质(P、As)和掺杂P型杂质(B、Ga)，在N型衬底上扩散P型区为P阱区，在P型衬底上扩散N型区为N阱区。

需要说明的是，两个开关管的导电类型相同，第一阱区与第二阱区的掺杂浓度相同，第一掺杂区和第三掺杂区的掺杂浓度相同，这样可以使半导体器件两端的电压趋于稳定，从而提高半导体器件的工作性能。侦测电路可以检测电源端与接地端之间的浪涌电压，即瞬时产生较大的电压，侦测电路会率先检测到此电压并输出一个正电压，此正电压经过反相单元后输出一个负电压，使两个开关管的栅极、源漏极会导通，两个开关管作为触发单元同时作用于钳位单元的左右两侧，使得钳位单元提前开启，具有更低的触发电压和钳位电压，将后续大浪涌电压释放至接地端，从而有效的保护后级的电源管理芯片。

应理解，由于侦测电路和钳位单元之间存在反相单元，经过两个开关管的栅极漏电流会被限制在较小的范围内，使得电源管理芯片保护电路具有较小的漏电流，可以提高整个***的工作效率，也降低了功耗。

可选地，所述侦测电路21包括至少一个电阻32和至少一个电容33、并联在所述电源端10和所述接地端20的PMOS管34、NMOS管35，所述PMOS管34的源极与所述电源端10连接，所述PMOS管34的栅极与所述NMOS管35的栅极连接并位于所述电阻32和所述电容33的连接处，所述PMOS管34的漏极与所述NMOS管35的漏极连接，所述NMOS管35的源极与所述接地端20连接。

本实施例中，PMOS管用PMOS1表示，NMOS管用NMOS1表示，PMOS管与NMOS管耦合并联在电源端和接地端，电容的作用为阻止直流信号通过，而允许交流信号通过，或者减小低频信号的通过能力，增加高频信号的通过能力。电阻与电容并联的作用为直流信号或低频信号通过较困难，而交流信号或者高频信号较易通过。另外，在电容降压电路中，为了给电容提供泄放通路，在电容两端并联一个泄放电阻，以便在停止工作后，泄放掉电容两端存储的电能。在耦合电路中，在耦合电阻两端并联电容组成相位提前电路，可以避免电容形成的积分效应，从而使相位得到提前，有效的提高了侦测电路的检测浪涌电压的工作效率。

需要说明的是，所述第一导电类型为N型，所述第二导电类型为P型，所述开关管为NMOS管，PMOS管与NMOS管的工作原理相似，PMOS管是N型硅衬底，其中的多数载流子为空穴，少数载流子为电子，源漏区的掺杂类型为P型，PMOS管的工作条件是在栅极上相对于源极施加负电压，即在PMOS管的栅极上施加的是负电荷电子，而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层，衬底中感应的正电荷数量等于PMOS管栅极上的负电荷的数量。PMOS管即PMOS1与NMOS管即NMOS1耦合并联于VCC电源端与接地端之间，PMOS1的源极连接VCC电源端，PMOS1的栅极与NMOS1的栅极相连，然后与二极管·D1的阳极相连，NMOS1的源极与接地端相连。

应理解，侦测电路的PMOS管和NMOS管可以作为电路中的开关，用于控制侦测电路的通断，当侦测电路检测到电源端与接地端输入的电压超过预设阈值时发出需要通过反相单元和钳位单元并联组成保护电路，一定程度上增强了侦测电路的工作可靠性。

可选地，所述反相单元22为二极管，所述二极管的阳极与所述侦测电路的输出端连接，所述二极管的阴极与所述钳位单元23连接。

本实施例中，钳位单元并联于VCC电源端与接地端之间，钳位单元主体为四层结构，从上往下依次为P+、NW、PW、N+，其中NW两侧分别设置有N+区，用于连接NMOS2的漏极，钳位单元的P+连接VCC电源端，钳位单元中最下层N+与接地端相连。当反相单元为二极管时，二极管D1的阴极连接两个NMOS管即NMOS2的栅极，NMOS2的漏极连接钳位单元中在NW中的N+，NMOS2的源极连接钳位单元中与接地端相连的N+。

需要说明的是，电源管理芯片并联于VCC电源端与接地端之间，当VCC电源端遭遇浪涌电压事件时，电阻、电容、PMOS1和NMOS1组成的侦测电路会率先探测到此电压，然后输出一个正电压通过二极管D1，到达两个NMOS2的栅极，NMOS2的源漏因此会导通，NMOS2作为触发单元同时作用于钳位电路的左右两侧，使的钳位电路提前开启，因此具有更低的触发电压和钳位电压，将后续大浪涌电释放到接地端，从而有效的保护后级的电源管理芯片。由于二极管D1的存在，其不允许由来自NMOS2的栅极漏电流反向通过，因此电路具有更小的漏电流，可以提高整个***的效率，降低功耗。

更为具体的说明，本发明结构在PNPN晶闸管的NW和PW的两侧同时增加N+区域，使其两个侧面同时构成两个NMOS器件，NMOS导通的条件仅是在栅极施加很小的电压(最小可到1～3V)就可导通，随着NMOS的导通，促使电流可以通过N+和PW结，为晶闸管的PW灌入电流，即P+/NW/PW组成的PNP晶体管导通，然后NW/PW/N+组成的NPN晶体管也导通，当两个晶体管同时导通，晶闸管P+/NW/PW/N+进入正反馈状态，具有大负阻特性，钳位电压急剧下降。因此本发明结构的触发电压由NMOS的栅极阈值电压决定，且其两侧具有对称的NMOS结构，电流从两侧同时进入PW，因此灌入PW的电流显著增大，使得晶闸管P+/NW/PW/N+更容易提前完全导通。故而本发明***具有极低的触发电压和极低的钳位电压，保护能力更为全面。

参阅图2，可选地，所述反相单元22为反相器，所述反相器的输入端与所述侦测电路21的输出端连接，所述反相器的输出端与所述钳位单元23连接，所述开关管25为PMOS管。

本实施例中，反相器输出端连接两个PMOS2的栅极，PMOS2的漏极连接钳位单元中最上层的P+，PMOS2的源极连接钳位单元的PW中的P+。钳位单元并联于VCC电源端与接地端之间，钳位单元主体为四层结构，从上往下依次为P+、NW、PW、N+，其中的PW两侧分别设置有P+区，用于连接PMOS2的源极，钳位单元的P+连接VCC电源端，钳位单元中最下层N+与接地端相连。

需要说明的是，电源管理芯片并联于VCC电源端与接地端之间，当VCC电源端遭遇浪涌电压事件时，电阻、电容、PMOS1和NMOS1组成的侦测电路会率先探测到此电压，然后输出一个正电压，此正电压经过反相器后输出为一个负电压，到达两个PMOS2的栅极，PMOS2源漏因此会导通，PMOS2作为触发单元同时作用于钳位电路的左右两侧，使的钳位电路提前开启，因此具有更低的触发电压和钳位电压，将后续大浪涌电释放到接地端，从而有效的保护后级的电源管理芯片。由于反相器的存在，来自PMOS2的栅极漏电会被限制在更小的范围内，因此电路具有更小的漏电流，可以提高整个***的效率，降低功耗。

更为具体的说明，本发明结构在PNPN晶闸管的NW和PW的两侧同时增加P+区域，使其两个侧面同时构成两个PMOS器件，PMOS导通的条件仅是在栅极施加很小的电压(最小可到-1～-3V)就可导通，随着PMOS的导通，促使电流可以通过NW和P+结，使得晶闸管的PW被灌入电流，即P+/NW/P+/PW组成的PNP晶体管导通，然后NW/PW/N+组成的NPN晶体管也导通，当两个晶体管同时导通，晶闸管P+/NW/PW/N+进入正反馈状态，具有大负阻特性，钳位电压急剧下降。因此本发明结构的触发电压由PMOS的栅极阈值电压决定，且其两侧具有对称的PMOS结构，电流从两侧同时进入PW，因此灌入PW的电流显著增大，使得晶闸管P+/NW/PW/N+更容易提前完全导通。故而本发明***具有极低的触发电压和极低的钳位电压，保护能力更为全面。

图3是本发明结构与传统晶闸管结构TLP(传输线脉冲测试)曲线对比图，采用本发明结构的TLP曲线显示其触发电压仅为1.5V，传统晶闸管结构的触发电压最低仍要7.8V；当TLP脉冲电流均为20A时，本发明结构的钳位电压为4V，而传统晶闸管结构的钳位电压为5.1V。本发明结构的触发电压和钳位电压均大大低于传统晶闸管结构。

可选地，所述电源管理芯片24包括电压转换模块和脉冲调节模块，所述电压转换模块用于将直流电压转换为交流电压，或将交流电压转换为直流电压，所述脉冲调节模块用于驱动外部开关。

本实施例中，电压转换模块可以将交流电压转换成直流电压，也可以将直流电压转换成交流电压，以适应不同的电路，同时也可以将模拟电压信号转换成数字信号，以实现对电源的有效管理，脉冲调节模块是可以周期性地输入或输出电压信号以驱动外部开关的通断，提高了电源管理芯片的工作可靠性。

本发明提供了一种电源管理芯片保护电路，通过在电源端与接地端接入侦测电路，可以对电路产生的浪涌电压实时检测，在遭遇浪涌电压事件时输出正电压使反相单元快速响应反相输出负电压，钳位单元中设置半导体器件，使得钳位单元提前开启产生较低的钳位电压，将后续大浪涌电压释放到接地端，从而有效保护后级的电源管理芯片。在侦测电路和钳位单元之间接入反相单元，可以将开关管的漏电流限制在较小的范围内，提高电路工作的安全性。当反相单元为二极管或反相器时，产生较小的触发电压，使电路具有较小的漏电流，从而对电源管理芯片进行有效的保护。

在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.一种电源管理芯片保护电路，其特征在于，包括电源端、接地端、侦测电路、与所述侦测电路连接的反相单元的输入端、与所述反相单元连接的钳位单元和电源管理芯片，所述侦测电路、所述钳位单元和所述电源管理芯片连接至所述电源端和所述接地端之间；

所述钳位单元包括与所述反相单元连接的两个开关管、以及位于两个所述开关管之间的半导体器件，所述半导体器件包括第一导电类型的第一掺杂区、位于所述第一掺杂区上的第二导电类型的第一阱区、形成在所述第一阱区上的第一导电类型的第二阱区、自所述第二阱区延伸至所述第一阱区的两个第一导电类型的第二掺杂区、以及形成在所述第二阱区的第三掺杂区，所述第二掺杂区与所述开关管的漏极连接，所述第一掺杂区与所述开关管的源极连接，两个所述开关管的栅极与所述反相单元的输出端连接；

其中，所述侦测电路用于检测所述电源端的浪涌电压，并经过所述反相单元输出至两个所述开关管的栅极以开启所述钳位单元，所述钳位单元将所述浪涌电压从所述接地端释放。

2.根据权利要求1所述的电源管理芯片保护电路，其特征在于，所述侦测电路包括至少一个电阻和至少一个电容、并联在所述电源端和所述接地端的PMOS管、NMOS管，所述PMOS管的源极与所述电源端连接，所述PMOS管的栅极与所述NMOS管的栅极连接并位于所述电阻和所述电容的连接处，所述PMOS管的漏极与所述NMOS管的漏极连接，所述NMOS管的源极与所述接地端连接。

3.根据权利要求1所述的电源管理芯片保护电路，其特征在于，所述反相单元为二极管，所述二极管的阳极与所述侦测电路的输出端连接，所述二极管的阴极与所述钳位单元连接。

4.根据权利要求3所述的电源管理芯片保护电路，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述开关管为NMOS管。

5.根据权利要求1所述的电源管理芯片保护电路，其特征在于，所述反相单元为反相器，所述反相器的输入端与所述侦测电路的输出端连接，所述反相器的输出端与所述钳位单元连接。

6.根据权利要求5所述的电源管理芯片保护电路，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述开关管为PMOS管。

7.根据权利要求1所述的电源管理芯片保护电路，其特征在于，所述电源管理芯片包括电压转换模块，所述电压转换模块用于将直流电压转换为交流电压，或将交流电压转换为直流电压。

8.根据权利要求7所述的电源管理芯片保护电路，其特征在于，所述电源管理芯片还包括脉冲调节模块，所述脉冲调节模块用于驱动外部开关。

9.根据权利要求1所述的电源管理芯片保护电路，其特征在于，所述第一阱区与所述第二阱区的掺杂浓度相同。

10.根据权利要求1所述的电源管理芯片保护电路，其特征在于，所述第一掺杂区和所述第三掺杂区的掺杂浓度相同。

Images