TWI795068B - 靜電放電保護電路 - Google Patents

Abstract

一種靜電放電保護電路，包括一偵測電路、一分壓元件以及一釋放元件。偵測電路耦接於一第一電源線以及一第二電源線之間。當一靜電放電事件發生時，偵測電路致能一導通信號。分壓元件耦接於第一電源線與一第三電源線之間，並接收導通信號。釋放元件耦接於第二及第三電源線之間。當導通信號被致能時，釋放元件釋放一靜電放電電流。

Description

靜電放電保護電路

本發明係有關於一種保護電路，特別是有關於一種靜電放電保護電路。

因靜電放電(Electrostatic discharge；ESD)所造成之元件損害對積體電路產品來說已經成為最主要的可靠度問題之一。尤其是隨著尺寸不斷地縮小至深次微米之程度，金氧半導體之閘極氧化層也越來越薄，積體電路更容易因靜電放電現象而遭受破壞。

本發明之一實施例提供一種靜電放電保護電路，包括一偵測電路(110)、一分壓元件(120)以及一釋放元件(130)。偵測電路耦接於一第一電源線(PL1)以及一第二電源線(PL2)之間。分壓元件耦接於第一電源線(PL1)與第三電源線(PL3)之間，並接收導通信號。釋放元件耦接於第二及第三電源線之間。當一靜電放電事件在第三電源線發生時，透由分壓元件啟動偵測電路，偵測電路致能一導通信號。當導通信號被致能時，釋放元件釋放一靜電放電電流。

在另一實施例中，靜電放電保護電路包括一偵測電路(110)、一分壓元件(120)、一第一電晶體(130)以及一第二電晶體(140)。偵測電路耦接於一第一電源線(PL1)以及一第二電源線(PL2)之間。當一靜電放電事件在第三電源線發生時，透由分壓元件啟動偵測電路，偵測電路致能一導通信號。當導通信號被致能時，第一電晶體(130)釋放一靜電放電電流。當一靜電放電事件在第一電源線發生時，偵測電路致能一導通信號。當導通信號被致能時，第二電晶體(140)釋放一靜電放電電流。第一電晶體包括一第一基極、一第一閘極、一第一汲極以及一第一源極。第一閘極接收導通信號。第一汲極耦接一第三電源線。第一源極及第一基極耦接第二電源線。第二電晶體包括一第二基極、一第二閘極、一第二汲極以及一第二源極。第二閘極接收導通信號。第二汲極耦接第一電源線。第二源極及第二基極耦接第二電源線。當導通信號被致能時，第一及第二電晶體導通，用以釋放一靜電放電電流。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之靜電放電保護電路的一可能實施例。如圖所示，靜電放電保護電路100包括一偵測電路110、一分壓元件120以及一釋放元件130。偵測電路110耦接於電源線PL1與PL2之間，並偵測一靜電放電事件是否發生。在發生靜電放電事件時，偵測電路110致能一導通信號SON。如果未發生靜電放電事件時，偵測電路110不致能導通信號SON。在一可能實施例中，未發生靜電放電事件時，電源線PL1接收一低操作電壓VDD，而電源線PL2接收一接地電壓VSS。在此例中，低操作電壓VDD大於接地電壓VSS。在一可能實施例中，低操作電壓VDD約為5V，而接地電壓VSS約為0V。

分壓元件120耦接於電源線PL1與PL3之間，並接收導通信號SON。在本實施例中，分壓元件120係為高操作電壓VCC及低操作電壓VDD之間的橋樑。舉例而言，在一正常模式下(即無靜電放電事件)，電源線PL1接收一低操作電壓VDD，而電源線PL3接收一高操作電壓VCC。在一可能實施例中，低操作電壓VDD小於高操作電壓VCC。舉例而言，低操作電壓VDD約為1.8V、3.3V或是5V，而高操作電壓VCC約為30V。由於分壓元件120係為一高壓元件，故可承受高操作電壓VCC。

在本實施例中，分壓元件120係為一高壓電晶體HVN2。高壓電晶體HVN2的閘極(gate)121接收導通信號SON。高壓電晶體HVN2的汲極(drain)122耦接電源線PL3。高壓電晶體HVN2的源極(source)123耦接電源線PL1。高壓電晶體HVN2的基極 (bulk)124耦接電源線PL2。

本發明並不限定高壓電晶體HVN2的種類。在本實施例中，高壓電晶體HVN2係為一N型電晶體，但並非用以限制本發明。在其它實施例中，高壓電晶體HVN2係為一P型電晶體。在一些實施例中，高壓電晶體HVN2的汲極122與基極124之間的接面(junction)電壓高於源極123與基極124之間的接面電壓。在一可能實施例中，高壓電晶體HVN2的汲極係形成在一擴散區(diffused region)之中。由於擴散區的雜質濃度較低，故可承受高電壓。在一可能實施例中，高壓電晶體HVN2是一橫向擴散金屬氧化物半導體場效電晶體(Lateral Diffused Metal-Oxide-Semiconductor Field-Effect Transistor；LDMOSFET)或是一雙擴散金屬氧化物半導體場效電晶體(Double Diffused Metal-Oxide-Semiconductor Field-Effect Transistor；DDMOSFET)。

釋放元件130耦接於電源線PL2與PL3之間。當導通信號SON被致能時，釋放元件130釋放一靜電放電電流。在本實施例中，釋放元件130係為一高壓電晶體HVN1。高壓電晶體HVN1的閘極131接收導通信號SON。高壓電晶體HVN1的汲極132耦接電源線PL3。高壓電晶體HVN1的源極133及基極134耦接電源線PL2。本發明並不限定高壓電晶體HVN1的種類。在本實施例中，高壓電晶體HVN1係為一N型電晶體，但並非用以限制本發明。在其它實施例中，高壓電晶體HVN1係為一P型電晶體。在一些實施例中，高壓電晶體HVN1的汲極132與基極134之間的接面電壓高於源極133與基極134之間的接面電壓。在一可能實施例中，高壓電晶體HVN1係為LDMOSFET或是DDMOSFET。

當一靜電放電事件發生於電源線PL3並且電源線PL1為一浮動位準(floating)時，由於高壓電晶體HVN2未完全關閉，故部分靜電放電電流由電源線PL3，經過高壓電晶體HVN2，進入偵測電路110。此時，偵測電路110致能導通信號SON。因此，高壓電晶體HVN1被導通。此時，大部分的靜電放電電流由電源線PL3，經過高壓電晶體HVN1，進入電源線PL2。

當靜電放電事件未發生時，電源線PL1及PL3分別接收一低操作電壓VDD以及一高操作電壓VCC，並且電源線PL2接收一接地電壓VSS。此時，偵測電路110不致能導通信號SON。因此，高壓電晶體HVN1及HVN2均不導通。由於高壓電晶體HVN2阻擋高操作電壓VCC進入偵測電路110，故可避免偵測電路110裡的元件(如電晶體)受到傷害。

第2圖為本發明之靜電放電保護電路的另一實施例。第2圖相似第1圖，不同之處在於，第2圖多了一釋放元件140。釋放元件140耦接於電源線PL1與PL2之間。當導通信號SON被致能時，釋放元件140釋放一靜電放電電流。在本實施例中，釋放元件140係為一低壓電晶體LVN1。低壓電晶體LVN1的閘極141接收導通信號SON。低壓電晶體LVN1的汲極142耦接電源線PL1。低壓電晶體LVN1的源極143及基極144耦接電源線PL2。

本發明並不限定低壓電晶體LVN1的種類。在本實施例中，低壓電晶體LVN1係為一N型電晶體，但並非用以限制本發明。在其它實施例中，低壓電晶體LVN1係為一P型電晶體。在一些實施例中，高壓電晶體HVN2的汲極122與基極124之間的接面電壓高於低壓電晶體LVN1的汲極142與基極144之間的接面電壓。在另一可能實施例中，高壓電晶體HVN1的汲極132與基極134之間的接面電壓也高於低壓電晶體LVN1的汲極142與基極144之間的接面電壓。在一可能實施例中，低壓電晶體LVN1的汲極142與源極143係形成於同一井區(如P井)之間。

第3圖為本發明之偵測電路的一可能示意圖。如圖所示，偵測電路110包括一電阻R、一電容C、低壓電晶體LVP以及LVN2。電阻R耦接於電源線PL1與節點A之間。電容C耦接於節點A與電源線PL2之間。在其它實施例中，電容C係由一電晶體所構成。在此例，該電晶體的閘極耦接節點A，並且該電晶體的汲極、源極與基極均耦接電源線PL2。

低壓電晶體LVP的閘極311耦接節點A，其源極312耦接電源線PL1，其汲極313耦接節點B。電晶體LVN2的閘極315耦接節點A，其源極317耦接電源線PL2，其汲極316耦接節點B。在本實施例中，低壓電晶體LVP與LVN2均為低壓電晶體。在一可能實施例中，低壓電晶體LVP係為一P型電晶體，而電晶體LVN2係為一N型電晶體。在此例中，低壓電晶體LVP與LVN2構成一反相器(inverter)，用以反相節點A的位準。舉例而言，當一靜電放電事件發生時，節點A為一低位準。因此，節點B為一高位準。當一靜電放電事件未發生時，節點A為一高位準。因此，節點B為一低位準。

在本實施例中，低壓電晶體LVP的源極312與基極314之間的接面電壓或是汲極313與基極314之間的接面電壓均小於高壓電晶體HVN2的汲極122與基極124之間的接面電壓。在此例中，低壓電晶體LVP的源極312與基極314之間的接面電壓或是汲極313與基極314之間的接面電壓均小於高壓電晶體HVN1的汲極132與基極134之間的接面電壓。

在另一可能實施例中，低壓電晶體LVN2的汲極316與基極318之間的接面電壓或是源極317與基極318之間的接面電壓均小於高壓電晶體HVN2的汲極122與基極124之間的接面電壓。在此例中，低壓電晶體LVN2的汲極316與基極318之間的接面電壓或是源極317與基極318之間的接面電壓均小於高壓電晶體HVN1的汲極132與基極134之間的接面電壓。

第4圖為本發明之低壓電晶體的示意圖。如圖所示，低壓電晶體400包括一井區410、摻雜區421~423以及一閘極結構424。摻雜區421~423設置於井區410之中。在本實施例中，井區410及摻雜區421具有第一導電型態，其中摻雜區421的摻雜濃度高於井區410的摻雜濃度。摻雜區422及423具有第二導電型態。在本實施例中，摻雜區423與井區410之間的接面電壓相似於摻雜區422與井區410之間的接面電壓。在一可能實施例中，第一導電型態為P型，並且第二導電型態為N型。閘極結構424形成於井區410之上。

在一些實施例中，摻雜區421電性連接一基極接觸墊431。摻雜區422電性連接一源極接觸墊432。閘極結構424電性連接一閘極接觸墊433。摻雜區423電性連接一汲極接觸墊434。在此例中，基極接觸墊431作為電晶體400的基極，源極接觸墊432作為電晶體400的源極，閘極接觸墊433作為電晶體400的閘極，汲極接觸墊434作為電晶體400的汲極。

第5圖為本發明之高壓電晶體的示意圖。如圖所示，高壓電晶體500包括一井區510、一擴散區520、摻雜區531~533以及一閘極結構534。摻雜區531及532設置於井區510之中。在本實施例中，井區510及摻雜區531具有第一導電型態，其中摻雜區531的摻雜濃度高於井區510的摻雜濃度。摻雜區532具有第二導電型態。第二導電型態相對於第一導電型態。舉例而言，當第一導電型態為P型時，第二導電型態為N型。

擴散區520設置於井區510之中。摻雜區533設置於擴散區520之中。擴散區520及摻雜區533具有第二導電型態，其中擴散區520的摻雜濃度低於摻雜區533的摻雜濃度。在一可能實施例，擴散區520係為一高壓N型擴散區(HVNDD)。在本實施例中，擴散區520與井區510之間的接面電壓高於摻雜區532與井區510之間的接面電壓。在一可能實施例中，摻雜區532與井區510之間的接面電壓相似於第4圖的摻雜區423與井區410之間的接面電壓以及摻雜區422與井區410之間的接面電壓。在本實施例中，閘極結構534形成於井區510之上，並重疊部分擴散區520。

在一些實施例中，摻雜區531電性連接一基極接觸墊541。摻雜區532電性連接一源極接觸墊542。閘極結構534電性連接一閘極接觸墊543。摻雜區533電性連接一汲極接觸墊544。在此例中，基極接觸墊541作為電晶體500的基極，源極接觸墊542作為電晶體500的源極，閘極接觸墊543作為電晶體500的閘極，汲極接觸墊544作為電晶體500的汲極。

由於擴散區520具有較低的摻雜濃度，故可提高摻雜區533與基極510之間的接面電壓，使得摻雜區533可承受高操作電壓(如VCC)。在第1圖中，當高壓電晶體500作為分壓元件120時，不但可承受高操作電壓VCC，也可避免高操作電壓VCC傷害偵測電路110內部的元件。

必須瞭解的是，當一個元件或層被提及與另一元件或層「耦接」時，係可直接耦接或連接至其它元件或層，或具有其它元件或層介於其中。反之，若一元件或層「連接」至其它元件或層時，將不具有其它元件或層介於其中。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:靜電放電保護電路 110:偵測電路 120:分壓元件 130、140:釋放元件 PL1~PL3:電源線 SON:導通信號 VDD:低操作電壓 VCC:高操作電壓 VSS:接地電壓 HVN1、HVN2、500:高壓電晶體 LVP、LVN1、LVN2、400:低壓電晶體 121、131、141、311、315:閘極 122、132、142、313、316:汲極 123、133、143、312、317:源極 124、134、144、314、318:基極 R:電阻 C:電容 A、B:節點 410、510、520:井區 421~423、531~533:摻雜區 424、534:閘極結構 431~434、541~544:接觸墊

第1圖為本發明之靜電放電保護電路的一可能實施例。 第2圖為本發明之靜電放電保護電路的另一實施例。 第3圖為本發明之偵測電路的一可能示意圖。 第4圖為本發明之低壓電晶體的示意圖。 第5圖為本發明之高壓電晶體的示意圖。

100:靜電放電保護電路

110:偵測電路

120:分壓元件

130:釋放元件

PL1~PL3:電源線

SON:導通信號

VDD:低操作電壓

VCC:高操作電壓

VSS:接地電壓

HVN1、HVN2:高壓電晶體

121、131:閘極

122、132:汲極

123、133:源極

124、134:基極

Claims (16)

1. 一種靜電放電保護電路，包括：一偵測電路，耦接於一第一電源線以及一第二電源線之間，當一靜電放電事件發生時，致能一導通信號；一分壓元件，耦接於該第一電源線與一第三電源線之間，並接收該導通信號；以及一第一釋放元件，耦接於該第二及第三電源線之間，當該導通信號被致能時，釋放一靜電放電電流；其中當該靜電放電事件未發生時，該第一電源線接收一第一電壓，該第二電源線接收一第二電壓，該第三電源線接收一第三電壓，該第一電壓大於該第二電壓，該第三電壓大於該第一電壓。
2. 如請求項1之靜電放電保護電路，其中該第一釋放元件包括一第一電晶體，該第一電晶體的閘極接收該導通信號，該第一電晶體的汲極耦接該第三電源線，該第一電晶體的源極及基極耦接該第二電源線。
3. 如請求項2之靜電放電保護電路，其中該分壓元件包括一第二電晶體，該第二電晶體的閘極接收該導通信號，該第二電晶體的汲極耦接該第三電源線，該第二電晶體的源極耦接該第一電源線，該第二電晶體的基極耦接該第二電源線。
4. 如請求項3之靜電放電保護電路，其中該第一及第二電晶體均為橫向擴散電晶體。
5. 如請求項2之靜電放電保護電路，其中該偵測電路包括： 一電阻，耦接於該第一電源線與一第一節點之間；一電容，耦接於該第一節點與該第二電源線之間；一第三電晶體，其閘極耦接該第一節點，其源極耦接該第一電源線，其汲極耦接一第二節點；以及一第四電晶體，其閘極耦接該第一節點，其源極耦接該第二電源線，其汲極耦接該第二節點；其中該第三電晶體的汲極與基極之間的接面電壓小於該第一電晶體的汲極與基極之間的接面電壓。
6. 如請求項1之靜電放電保護電路，更包括：一第二釋放元件，耦接於該第一及第二電源線之間，當該導通信號被致能時，釋放該靜電放電電流。
7. 如請求項6之靜電放電保護電路，其中：該第一釋放元件包括一第一電晶體，該第一電晶體的閘極接收該導通信號，該第一電晶體的汲極耦接該第三電源線，該第一電晶體的源極及基極耦接該第二電源線；以及該第二釋放元件包括一第二電晶體，該第二電晶體的閘極接收該導通信號，該第二電晶體的汲極耦接該第一電源線，該第二電晶體的源極及基極耦接該第二電源線。
8. 如請求項7之靜電放電保護電路，其中該第二電晶體的汲極與基極之間的接面電壓小於該第一電晶體的汲極與基極之間的接面電壓。
9. 如請求項1之靜電放電保護電路，其中當該靜電放電事件發生於該第三電源線，部分靜電放電電流經過該分壓元件進入該偵測電路，使得該偵測電路致能該導通信號。
10. 一種靜電放電保護電路，包括：一偵測電路，耦接於一第一電源線以及一第二電源線之間，當一靜電放電事件發生時，致能一導通信號；一第一電晶體，包括一第一基極、一第一閘極、一第一汲極以及一第一源極，該第一閘極接收該導通信號，該第一汲極耦接一第三電源線，該第一源極耦該第二電源線；以及一第二電晶體，包括一第二基極、一第二閘極、一第二汲極以及一第二源極，該第二閘極接收該導通信號，該第二汲極耦接該第三電源線，該第二源極耦接該第一電源線；其中：當該導通信號被致能時，該第一及第二電晶體導通，用以釋放一靜電放電電流；該第一汲極與該第一基極之間的接面電壓高於該第一源極與該第一基極之間的接面電壓；該第二汲極與該第二基極之間的接面電壓高於該第二源極與該第二基極之間的接面電壓。
11. 如請求項10之靜電放電保護電路，更包括：一第三電晶體，包括一第三基極、一第三閘極、一第三汲極以及一第三源極，該第三閘極接收該導通信號，該第三汲極耦接該第一電源線，該第三源極及該第三基極耦該第二電源線；其中：當該導通信號被致能時，該第三電晶體導通，用以釋放該靜電放電電流。
12. 如請求項11之靜電放電保護電路，其中該第一汲極 與該第一基極之間的接面電壓高於該第三汲極與該第三基極之間的接面電壓，該第二汲極與該第二基極之間的接面電壓高於該第三汲極與該第三基極之間的接面電壓。
13. 如請求項10之靜電放電保護電路，其中該偵測電路包括：一電阻，耦接於該第一電源線與一第一節點之間；一電容，耦接於該第一節點與該第二電源線之間；一第四電晶體，包括一第四基極、一第四閘極、一第四汲極以及一第四源極，該第四閘極耦接該第一節點，該第四源極耦接該第一電源線，該第四汲極耦接一第二節點；以及一第五電晶體，包括一第五基極、一第五閘極、一第五汲極以及一第五源極，該第五閘極耦接該第一節點，該第五源極耦接該第二電源線，該第五汲極耦接該第二節點；其中：該第一汲極與該第一基極之間的接面電壓高於該第四汲極與該第四基極之間的接面電壓；該第一汲極與該第一基極之間的接面電壓高於該第五汲極與該第五基極之間的接面電壓。
14. 如請求項13之靜電放電保護電路，其中該第一、第二、第三及第五電晶體為N型電晶體，該第四電晶體為P型電晶體。
15. 如請求項10之靜電放電保護電路，其中該第二基極耦接該第二電源線。
16. 如請求項10之靜電放電保護電路，其中當該靜電放電事件未發生時，該第一電源線接收一第一電壓，該第二電源線接收 一第二電壓，該第三電源線接收一第三電壓，該第一電壓大於該第二電壓，該第三電壓大於該第一電壓。

Images