DE102012100189B4 - Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen - Google Patents

Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen Download PDF

Info

Publication number
DE102012100189B4
DE102012100189B4 DE102012100189.8A DE102012100189A DE102012100189B4 DE 102012100189 B4 DE102012100189 B4 DE 102012100189B4 DE 102012100189 A DE102012100189 A DE 102012100189A DE 102012100189 B4 DE102012100189 B4 DE 102012100189B4
Authority
DE
Germany
Prior art keywords
region
transistor
source
coupled
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012100189.8A
Other languages
English (en)
Other versions
DE102012100189A1 (de
Inventor
Andreas Martin
Alfred Schuetz
Gunnar Zimmermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012100189A1 publication Critical patent/DE102012100189A1/de
Application granted granted Critical
Publication of DE102012100189B4 publication Critical patent/DE102012100189B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterstruktur, aufweisend:· einen ersten Wannenbereich (30) mit mehreren Transistoren, die in einem Substrat (100) angeordnet sind; und· ein erstes Entladungsbauelement (50) mit einem ersten Transistor (51) mit einem ersten Source-/Drain-Bereich (110), einem zweiten Source-/Drain-Bereich (115) und einem ersten Gate-Bereich (205), wobei der erste Source-/Drain-Bereich (110) an den ersten Wannenbereich (30) gekoppelt ist, wobei der zweite Source-/Drain-Bereich (115) an einen Niederspannungsknoten gekoppelt ist, wobei der erste Gate-Bereich (205) an eine erste Antenne (80) gekoppelt ist; und• ein zweites Entladungsbauelement (60) mit einem zweiten Transistor (52) mit einem dritten Source-/Drain-Bereich (120), einem vierten Source-/Drain-Bereich (125) und einem zweiten Gate-Bereich (206),• wobei der dritte Source-/Drain-Bereich (120) an den zweiten Wannenbereich (20) gekoppelt ist, wobei der vierte Source-/Drain-Bereich (125) an den Niederspannungsknoten gekoppelt ist,• wobei der zweite Gate-Bereich (206) an eine zweite Antenne (90) gekoppelt ist, und• wobei der erste Transistor (51) ein p-Kanal-Metall-Isolator-Halbleitertransistor ist, und wobei der zweite Transistor (52) ein n-Kanal-Metall-Isolator-Halbleitertransistor ist.

Description

  • Die vorliegende Erfindung betrifft im Allgemeinen Halbleiterbauelemente und insbesondere Ausführungsformen für Halbleiterentladungsbauelemente und Herstellungsverfahren dafür.
  • Es werden während der Abscheidung oder des Ätzens verschiedener Materialschichten bei der Halbleiterverarbeitung Plasmaprozesse benutzt. Plasmaverarbeitung bietet zahlreiche Vorteile gegenüber anderen alternativen Verarbeitungsverfahren. Zum Beispiel kann Tieftemperatur zum Abscheiden dünner Filmschichten anstelle von analogen thermischen Prozessen benutzt sein. Gleicherweise ermöglicht plasmaunterstütztes reaktives Ionenätzen nahezu vertikales (anisotropisches) Ätzen von Materialschichten, das mit rein chemischen Ätztechniken, die isotropisch sind, nicht möglich ist.
  • Plasmaprozesse weisen jedoch wegen der Beschaffenheit des Plasmas, das geladene Ionen aufweist, einige Nachteile auf. Während der Plasmaverarbeitung können geladene Ionen mit dem Werkstück interagieren und die Ladung auf das Werkstück übertragen. Die Ladung kann innerhalb eines Bereichs des Werkstücks eingefangen werden und aufgrund des Ladungsschadens schädliche Folgen für den anschließenden Betrieb des Bauelements haben. Die Anfälligkeit oder der Grad des Bauelementschadens hängt von der Phase der Bauelementfertigung und der spezifischen Bauelementgestaltung ab.
  • In der US 2001/0026970 A1 ist ein Halbleiterchip offenbart, welcher mindestens eine empfindliche Vorrichtung aufweist, welche gegenüber einem Aufladungseffekt während der Herstellung geschützt werden soll, sowie eine Metallleitung, welche mit einem empfindlichen Anschluss der empfindlichen Vorrichtung verbunden ist, einen Schutztransistor, dessen Drain-Anschluss mit der Metallleitung verbunden ist, und dessen Source-Anschluss mittels einer ersten metallischen Verbindungsleitung mit einem Erdungsanschluss verbunden ist, eine Antenne, welche aus derselben Metallschicht gebildet ist wie die Metallleitung, wobei die Antenne mit einem Gate des Schutztransistors verbunden ist. Zumindest die erste Verbindungsleitung ist dabei aus derselben Metallschicht gebildet wie die Metallleitung.
  • In der US 6 117 714 A ist ein Verfahren zum Verhindern eines Schadens an einer geschützten Struktur durch Aufladung während einer Bearbeitung einer Halbleitervorrichtung offenbart. Das Verfahren weist die folgenden Schritte auf: Verbinden eines ersten Source/Drain-Bereichs eines Schutztransistors mit der geschützten Struktur; Verbinden eines zweiten Source/Drain-Bereichs des Schutztransistors mit einer Erdung; und Anschalten des Schutztransistors, um die geschützte Struktur während der Bearbeitung zu erden.
    Es werden daher Schaltungen, Bauelemente und Fertigungsverfahren zum Verringern des durch Plasma eingeleiteten Schadens an einem Werkstück benötigt.
  • Es wird eine Halbleiterstruktur, ein Verfahren zum Herstellen einer Halbleiterstruktur und ein Verfahren zum Herstellen eines Halbleiterbauelements mit den Merkmalen der unabhängigen Ansprüche bereitgestellt. Weitere Ausführungsformen sind in den Unteransprüchen beschrieben.
  • In verschiedenen Ausführungsformen wird eine Halbleiterstruktur, aufweisend: einen Wannenbereich mit mehreren Transistoren, die in einem Substrat angeordnet sind; und ein erstes Entladungsbauelement mit einem ersten Transistor mit einem ersten Source-/Drain-Bereich, einem zweiten Source-/Drain-Bereich und einem ersten Gate-Bereich, wobei der erste Source-/Drain-Bereich an den Wannenbereich gekoppelt ist, wobei der zweite Source-/Drain-Bereich an einen Niederspannungsknoten gekoppelt ist, wobei der erste Gate-Bereich an eine erste Antenne gekoppelt ist.
  • In einer Ausgestaltung kann der erste Transistor ein n-Kanalmetallisolator-Halbleitertransistor sein, wobei die erste Antenne Durchkontaktierungen und Metallleitungen aufweisen kann, die innerhalb von Metallisierungsschichten über dem ersten Gate-Bereich angeordnet sind, und wobei in jeder Metallisierungsschicht ein Oberflächenbereich der Durchkontaktierungen bezüglich eines Oberflächenbereichs der Metallleitungen maximiert sein kann.
  • In noch einer Ausgestaltung kann der erste Transistor innerhalb eines dritten Wannenbereichs angeordnet sein, der innerhalb eines zweiten Wannenbereichs angeordnet ist, welcher innerhalb eines ersten Wannenbereichs angeordnet ist.
  • In noch einer Ausgestaltung kann die erste Antenne über eine letzte Metallebene der Metallisierungsschicht an einen Massepotentialknoten gekoppelt sein und zum Ausschalten des ersten Transistors konfiguriert sein.
  • In noch einer Ausgestaltung kann der erste Transistor ein p-Kanalmetallisolator-Halbleitertransistor sein, wobei die erste Antenne Durchkontaktierungen und Metallleitungen aufweist, die in Metallisierungsschichten über dem ersten Gate-Bereich angeordnet sind, und wobei in jeder Metallisierungsschicht ein Oberflächenbereich der Metallleitungen größer als ein Oberflächenbereich der Durchkontaktierungen ist, wobei der Bereich der Durchkontaktierungen zur Minimierung für eine vorgegebene Entwurfsregel konfiguriert ist.
  • In noch einer Ausgestaltung kann der erste Source-/Drain-Bereich an einen Wannenkontakt mit derselben Dotierung wie der Wannenbereich gekoppelt sein.
  • In noch einer Ausgestaltung kann der Niederspannungsknoten ein Massepotentialknoten sein.
  • In noch einer Ausgestaltung kann die Halbleiterstruktur, ferner aufweisen einen zweiten Transistor mit einem dritten Source-/Drain-Bereich, einem vierten Source-/Drain-Bereich und einem zweiten Gate-Bereich, wobei der dritte Source-/Drain-Bereich an den Wannenbereich gekoppelt ist, wobei der vierte Source-/Drain-Bereich an den Niederspannungsknoten gekoppelt ist, wobei der zweite Gate-Bereich an die zweite Antenne gekoppelt ist.
  • In noch einer Ausgestaltung kann der erste Transistor ein p-Kanalmetallisolator-Halbleitertransistor sein, und der zweite Transistor kann ein n-Kanalmetallisolator-Halbleitertransistor sein.
  • In noch einer Ausgestaltung kann das erste Entladungsbauelement von dem Wannenbereich durch einen schwach dotierten oder intrinsischen Bereich des Substrats isoliert sein.
  • In noch einer Ausgestaltung kann das erste Entladungsbauelement von dem Wannenbereich durch einen tiefen Graben isoliert sein.
  • In noch einer Ausgestaltung kann das Substrat ein Bulk-Silizium-Substrat sein.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen einer Halbleiterstruktur bereitgestellt, das Verfahren aufweisend: Ausbilden eines ersten Wannenbereichs mit mehreren Transistoren in einem ersten Bereich eines Substrats; Ausbilden eines zweiten Wannenbereichs in einem zweiten Bereich des Substrats; Ausbilden eines ersten Entladungsbauelements in dem Substrat, wobei das erste Entladungsbauelement zwischen dem ersten Wannenbereich und dem zweiten Wannenbereich verkoppelt ist; und Übertragen von Ladung aus dem ersten Wannenbereich in den zweiten Wannenbereich über das erste Entladungsbauelement während nachfolgender Schritte zum Fertigen der Halbleiterstruktur.
  • In einer Ausgestaltung kann das erste Entladungsbauelement einen Transistor mit einem ersten Source-/Drain-Bereich, einem zweiten Source-/Drain-Bereich und einem ersten Gate-Bereich aufweisen, wobei der erste Source-/Drain-Bereich an den ersten Wannenbereich gekoppelt ist, wobei der zweite Source-/Drain-Bereich an den zweiten Wannenbereich gekoppelt ist, wobei der erste Gate-Bereich an eine erste Antenne gekoppelt ist.
  • In noch einer Ausgestaltung kann der zweite Wannenbereich einen zweiten Transistor mit einer Gate-Elektrode aufweisen, die an die mehreren Transistoren im ersten Wannenbereich gekoppelt ist.
  • In noch einer Ausgestaltung kann das erste Entladungsbauelement ein n-Kanal-Transistor sein.
  • In noch einer Ausgestaltung kann die erste Antenne Durchkontaktierungen und Metallleitungen aufweisen, die innerhalb von Metallisierungsschichten über dem ersten Gate-Bereich angeordnet sind, und wobei in jeder Metallisierungsschicht ein Oberflächenbereich der Durchkontaktierungen bezüglich eines Oberflächenbereichs der Metallleitungen maximiert ist.
  • In noch einer Ausgestaltung kann das erste Entladungsbauelement ein p-Kanal-Transistor sein.
  • In noch einer Ausgestaltung kann die erste Antenne Durchkontaktierungen und Metallleitungen aufweisen, die in Metallisierungsschichten über dem ersten Gate-Bereich angeordnet sind, und wobei in jeder Metallisierungsschicht ein Oberflächenbereich der Metallleitungen größer als ein Oberflächenbereich der Durchkontaktierungen ist, wobei die Durchkontaktierungen zur Minimierung eines Oberflächenbereichs der Durchkontaktierungen für eine vorgegebene Entwurfsregel konfiguriert sind.
  • In noch einer Ausgestaltung können der erste Wannenbereich und der zweite Wannenbereich durch einen Bereich mit tiefem Graben getrennt sein.
  • In noch einer Ausgestaltung können der erste Wannenbereich und der zweite Wannenbereich durch einen Isolationsbereich getrennt sein.
  • In noch einer Ausgestaltung können der erste Wannenbereich und der zweite Wannenbereich durch einen schwach dotierten oder intrinsischen Bereich des Substrats getrennt sein.
  • In noch einer Ausgestaltung kann das Substrat ein Bulk-Silizium-Substrat oder ein Silizium-auf-Isolator-Substrat sein.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt, das Verfahren aufweisend: Ausbilden eines ersten Wannenbereichs mit einer ersten Dotierungsart innerhalb eines Substrats; Ausbilden eines zweiten Wannenbereichs mit einer zweiten Dotierungsart innerhalb des ersten Wannenbereichs, wobei die zweite Dotierungsart der ersten Dotierungsart entgegengesetzt ist; Ausbilden eines dritten Wannenbereichs mit der ersten Dotierungsart innerhalb des zweiten Wannenbereichs, wobei der dritte Wannenbereich mehrere Transistoren aufweist; Ausbilden eines ersten Transistors innerhalb des und/oder über dem Substrat/s, wobei der erste Transistor zwischen dem dritten Wannenbereich und einem Niederspannungsknoten gekoppelt ist; und während der nachfolgenden Fertigung des Halbleiterbauelements, Entladen der Ladung, die in dem dritten Wannenbereich akkumuliert ist, unter Benutzung des ersten Transistors.
  • In einer Ausgestaltung kann der erste Transistor einen ersten Source-/Drain-Bereich, einen zweiten Source-/Drain-Bereich und einen ersten Gate-Bereich aufweisen, wobei der erste Source-/Drain-Bereich an den dritten Wannenbereich gekoppelt ist, wobei der zweite Source-/Drain-Bereich an den Niederspannungsknoten gekoppelt ist, und wobei der erste Gate-Bereich an eine erste Antenne gekoppelt ist,
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden eines zweiten Transistors, der innerhalb des und/oder über dem Substrat/s angeordnet ist, wobei der zweite Transistor einen dritten Source-/Drain-Bereich, einen vierten Source-/Drain-Bereich und einen zweiten Gate-Bereich aufweist, wobei der dritte Source-/Drain-Bereich an den zweiten Wannenbereich gekoppelt ist, wobei der vierte Source-/Drain-Bereich an den Niederspannungsknoten gekoppelt ist, wobei der zweite Gate-Bereich an eine zweite Antenne gekoppelt ist; und während nachfolgender Fertigung des Halbleiterbauelements, Entladen von Ladung, die im dritten Wannenbereich akkumuliert ist, unter Benutzung des zweiten Transistors.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden eines dritten Transistors, der innerhalb des und/oder über dem Substrat/s angeordnet ist, wobei der dritte Transistor einen fünften Source-/Drain-Bereich, einen sechsten Source-/Drain-Bereich und einen dritten Gate-Bereich aufweist, wobei der fünfte Source-/Drain-Bereich an den zweiten Wannenbereich gekoppelt ist, wobei der sechste Source-/Drain-Bereich an den Niederspannungsknoten gekoppelt ist, wobei der dritte Gate-Bereich an eine dritte Antenne gekoppelt ist; und während nachfolgender Fertigung des Halbleiterbauelements, Entladen von Ladung, die im dritten Wannenbereich akkumuliert ist, unter Benutzung des dritten Transistors.
  • In noch einer Ausgestaltung kann die erste Antenne an die dritte Antenne gekoppelt sein oder werden.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden eines vierten Transistors, der innerhalb des und/oder über dem Substrat/s angeordnet ist, wobei der vierte Transistor einen siebten Source-/Drain-Bereich, einen achten Source-/Drain-Bereich und einen vierten Gate-Bereich aufweist, wobei der siebte Source-/Drain-Bereich an den dritten Wannenbereich gekoppelt ist, wobei der achte Source-/Drain-Bereich an den Niederspannungsknoten gekoppelt ist, wobei der vierte Gate-Bereich an eine vierte Antenne gekoppelt ist; und während nachfolgender Fertigung des Halbleiterbauelements, Entladen von Ladung, die im dritten Wannenbereich akkumuliert ist, unter Benutzung des vierten Transistors.
  • In noch einer Ausgestaltung kann die zweite Antenne an die vierte Antenne gekoppelt werden.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt, das Verfahren aufweisend: Ausbilden eines Wannenbereichs innerhalb eines Substrats; Ausbilden von mehreren Transistoren innerhalb des und/oder über dem Wannenbereich/s; Ausbilden eines ersten Entladungsbauelements innerhalb des Substrats, wobei das erste Entladungsbauelement einen ersten Transistor mit einem ersten Source-/Drain-Bereich, einem zweiten Source-/Drain-Bereich und einem ersten Gate-Bereich aufweist, wobei der erste Source-Drain-Bereich an den Wannenbereich gekoppelt ist, wobei der zweite Source-/Drain-Bereich an einen Niederspannungsknoten gekoppelt ist; Ausbilden eines ersten Abschnitts einer ersten Antenne über oder neben dem ersten Gate-Bereich, wobei der erste Gate-Bereich an den ersten Abschnitt der ersten Antenne gekoppelt wird; und Ausbilden einer ersten Metallisierungsschicht über dem Wannenbereich unter Nutzung eines ersten Plasmaprozesses, wobei das erste Entladungsbauelement zum Leiten während des ersten Plasmaprozesses konfiguriert ist.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden eines zweiten Abschnitts der ersten Antenne über dem ersten Abschnitt; und Ausbilden einer zweiten Metallisierungsschicht über der ersten Metallisierungsschicht unter Nutzung eines zweiten Plasmaprozesses.
  • In noch einer Ausgestaltung kann der erste Transistor ein n-Kanalmetallisolator-Halbleitertransistor sein, wobei die erste Antenne Durchkontaktierungen und Metallleitungen aufweist, die über dem ersten Gate-Bereich angeordnet sind, und wobei ein Oberflächenbereich der Durchkontaktierungen zur Maximierung bezüglich eines Oberflächenbereichs der Metallleitungen gestaltet ist.
  • In noch einer Ausgestaltung kann der erste Transistor ein p-Kanalmetallisolator-Halbleitertransistor sein, wobei die erste Antenne Durchkontaktierungen und Metallleitungen aufweist, die über dem ersten Gate-Bereich angeordnet sind, und wobei ein Oberflächenbereich der Metallleitungen größer als ein Oberflächenbereich der Durchkontaktierungen ist.
  • In noch einer Ausgestaltung kann der erste Transistor mit einer ersten Antenne verbunden sein, die über letztes Metall mit einem Hochspannungsknoten mit einer positiven Vorspannung verbunden ist, der zum Ausschalten des ersten Transistors konfiguriert ist.
  • In noch einer Ausgestaltung kann der Niederspannungsknoten ein Massepotentialknoten sein, wobei der zweite Source-/Drain-Bereich über eine Spannvorrichtung, die das Substrat hält, an den Niederspannungsknoten gekoppelt sein kann.
  • Durch veranschaulichende Ausführungsformen der vorliegenden Erfindung werden diese und andere Probleme im Allgemeinen gelöst oder umgangen und technische Vorteile im Allgemeinen erzielt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist eine Halbleiterstruktur einen Wannenbereich mit mehreren Transistoren auf. Ein erstes Entladungsbauelement weist einen ersten Transistor mit einem ersten Source-/Drain-Bereich, einem zweiten Source-/Drain-Bereich und einem ersten Gate-Bereich auf. Der Wannenbereich und das erste Entladungsbauelement sind in einem Substrat angeordnet. Der erste Source-/Drain-Bereich ist an den Wannenbereich gekoppelt, und der zweite Source-/Drain-Bereich ist an einen Niederspannungsknoten gekoppelt. Der erste Gate-Bereich ist an eine erste Antenne gekoppelt.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung enthält ein Verfahren zum Ausbilden einer Halbleiterstruktur das Ausbilden eines ersten Wannenbereichs, der mehrere Transistoren aufweist, in einem ersten Bereich eines Substrats. Ein zweiter Wannenbereich wird in einem zweiten Bereich des Substrats ausgebildet. Ein erstes Entladungsbauelement wird in dem Substrat ausgebildet, wobei das erste Entladungsbauelement zwischen dem ersten Wannenbereich und dem zweiten Wannenbereich gekoppelt wird.
  • Während aufeinanderfolgender Schritte zum Fertigen der Halbleiterstruktur wird Ladung vom ersten Wannenbereich über das erste Entladungsbauelement auf den zweiten Wannenbereich übertragen.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden eines ersten Wannenbereichs mit einer ersten Dotierungsart innerhalb eines Substrats auf. Ein zweiter Wannenbereich mit einer zweiten Dotierungsart wird innerhalb des ersten Wannenbereichs ausgebildet, wobei die zweite Dotierungsart der ersten Dotierungsart entgegengesetzt ist. Ein dritter Wannenbereich mit der ersten Dotierungsart wird innerhalb des zweiten Wannenbereichs ausgebildet, wobei der dritte Wannenbereich mehrere Transistoren aufweist. Ein erster Transistor wird innerhalb des und/oder über dem Substrat/s ausgebildet, wobei der erste Transistor zwischen dem dritten Wannenbereich und einem Niederspannungsknoten gekoppelt wird. Während der nachfolgenden Fertigung des Halbleiterbauelements wird im dritten Wannenbereich akkumulierte Ladung unter Benutzung des ersten Transistors entladen.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden eines Wannenbereichs innerhalb eines Substrats auf. Das Verfahren weist ferner das Ausbilden von mehreren Transistoren innerhalb des und/oder über dem Wannenbereich/s auf. Ein erstes Entladungsbauelement wird innerhalb des Substrats ausgebildet. Das erste Entladungsbauelement weist einen ersten Transistor mit einem ersten Source-/Drain-Bereich, einem zweiten Source-/Drain-Bereich und einem ersten Gate-Bereich auf. Der erste Source-/Drain-Bereich wird an den Wannenbereich gekoppelt, und der zweite Source-/Drain-Bereich wird an einen Niederspannungsknoten gekoppelt. Ein erster Abschnitt einer ersten Antenne wird derart über dem ersten Gate-Bereich ausgebildet, dass der erste Gate-Bereich an den ersten Abschnitt der ersten Antenne gekoppelt ist. Eine erste Metallisierungsschicht wird unter Nutzung eines ersten Plasmaprozesses über dem Wannenbereich ausgebildet. Das erste Entladungsbauelement wird zum Leiten während des ersten Plasmaprozesses konfiguriert.
  • Vorstehendes ist ein eher allgemeiner Überblick über die Merkmale einer Ausführungsform der vorliegenden Erfindung, damit die folgende detaillierte Beschreibung der Erfindung besser verständlich ist. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung werden im Folgenden beschrieben und bilden den Gegenstand der Ansprüche der Erfindung. Der Fachmann wird verstehen, dass die Konzeption und offenbarte spezifische Ausführungsformen leicht als Grundlage zum Modifizieren oder Gestalten anderer Strukturen oder Prozesse zum Ausführen derselben Zwecke der vorliegenden Erfindung nutzbar sind. Der Fachmann wird außerdem verstehen, dass derartige äquivalente Strukturen nicht von Umfang und Wesen der Erfindung, wie in den beiliegenden Ansprüchen dargelegt, abweichen.
  • Zum vollständigeren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun Bezug auf die folgenden Beschreibungen in Zusammenhang mit den beiliegenden Zeichnungen genommen.
  • Es zeigen
    • 1 ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung;
    • 2, die 2a bis 2e beinhaltet, ein Halbleiterelement, das ein Entladungsbauelement mit einem p-Kanal-Transistor gemäß einer Ausführungsform der Erfindung darstellt, wobei 2a, 2c und 2e eine Draufsicht darstellen und 2b und 2d Querschnittansichten darstellen;
    • 3, die 3a bis 3e beinhaltet, eine alternative Ausführungsform des Entladungsbauelements, wobei das Entladungsbauelement einen n-Kanal-Transistor enthält;
    • 4, die 4a und 4b beinhaltet, Entladungsbauelemente mit NMOS- sowie PMOS-Transistoren gemäß einer Ausführungsform der Erfindung;
    • 5, die 5a bis 5b beinhaltet, ein Entladungsbauelement gemäß einer alternativen Ausführungsform der Erfindung, wobei 5a eine Draufsicht und 5b eine Querschnittansicht darstellt, und die ein pMOS-Entladungsbauelement und Bereiche einsetzt, die durch Epi-Schicht und Gräben, die mit Isoliermaterial gefüllt sind, von dem Substrat isoliert sind;
    • 6 eine Querschnittansicht eines Entladungsbauelements mit einem Silicon-On-Insulator-Substrat gemäß einer alternativen Ausführungsform der Erfindung;
    • 7 ein Halbleiterbauelement, bei dem NMOS- wie auch PMOS-Entladungstransistor an die Wannenbereiche gekoppelt sind, gemäß Ausführungsformen; und
    • 8 ein Substrat während der Halbleiterverarbeitung gemäß Ausführungsformen der Erfindung.
  • Entsprechende Bezugszeichen und -symbole in den verschiedenen Figuren beziehen sich, falls nicht anders angegeben, im Allgemeinen auf entsprechende Bauteile. Die Figuren dienen zur deutlichen Veranschaulichung der relevanten Aspekte der Ausführungsformen und sind nicht notwendigerweise maßstabsgetreu.
  • Die Herstellung und Nutzung verschiedener Ausführungsformen wird untenstehend detailliert besprochen. Es versteht sich jedoch, dass die vorliegende Erfindung zahlreiche anwendbare erfinderische Konzepte vorsieht, die in vielerlei spezifischen Zusammenhängen verkörpert sein können. Die besprochenen spezifischen Ausführungsformen sind lediglich veranschaulichend für spezifische Arten und Weisen besprochen, in denen die Erfindung herstell- und nutzbar ist, und schränken den Schutzumfang der Erfindung nicht ein.
  • Die vorliegende Erfindung wird mit Bezug auf verschiedene Ausführungsformen in einem spezifischen Zusammenhang besprochen. In verschiedenen Ausführungsformen ist ein Entladungsbauelement zum Beseitigen von Ladung benutzt, die sich aus Wannenbereichen oder SOI-Inseln oder tiefen Grabenbereichen eines Halbleiterwafers während der Plasmaverarbeitung aufgebaut hat.
  • Eine schematische Ausführungsform des Entladungsbauelements wird zunächst unter Nutzung von 1 beschrieben. Verschiedene bauliche Ausführungsformen des Entladungsbauelements werden unter Nutzung von 2 bis 7 beschrieben. Der Entladungsprozess wird unter Nutzung von 8 beschrieben.
  • 1 stellt ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung dar.
  • Unter Bezugnahme auf 1 ist eine Bauelementanordnung 5 eines Chips auf einem Grundsubstrat 100 angeordnet, wie in einer Draufsicht des Halbleiterbauelements dargestellt. Das Substrat 100 kann ein Siliziumsubstrat sein und kann Epitaxieschichten und/oder Gräben enthalten, die mit Isoliermaterial gefüllt sind. Das Substrat 100 kann ein Bulk-Substrat in verschiedenen Ausführungsformen sein. In einigen Ausführungsformen kann das Substrat 100 ein Silizium-auf-Isolator-Substrat (Silicon-On-Insulator-Substrat) sein. In alternativen Ausführungsformen kann das Substrat 100 andere Halbleitermaterialien sein, wie etwa SiGe, SiC und Verbundhalbleiter. Das Bauelement 5 ist auf mehreren Wannen in verschiedenen Ausführungsformen ausgebildet. In einer Ausführungsform ist die Transistoranordnung 5 auf einer dreifachen Wanne ausgebildet. Ein dritter Wannenbereich 10 ist über dem und/oder innerhalb des Substrat/s 100 angeordnet. Ein zweiter Wannenbereich 20 ist innerhalb des ersten Wannenbereichs 10 angeordnet, und ein erster Wannenbereich 30 ist innerhalb des zweiten Wannenbereichs 20 angeordnet. Der erste, zweite und dritte Wannenbereich 30, 20 und 10 kann unter Nutzung herkömmlicher Verarbeitung ausgebildet sein, beispielsweise unter Nutzung von Ionenimplantation, Diffusion und/oder epitaktischem Nachwachsen.
  • In verschiedenen Ausführungsformen kann die Bauelementanordnung 5 Teil von Logik-, Speicher-, analogen, Mischsignal- oder anderen Schaltungen des Halbleiterbauelements sein. In verschiedenen Ausführungsformen kann die Bauelementanordnung 5 aktive Bauelementbereiche aufweisen und Anordnungen von Transistoren, Widerständen, Induktoren oder anderen Komponenten enthalten, die zum Ausbilden integrierter Schaltungen benutzt werden.
  • In einer Ausführungsform ist eine erste Bauelementart im zweiten Wannenbereich 20 ausgebildet und eine zweite Bauelementart ist im ersten Wannenbereich 30 ausgebildet. Beispielsweise kann, wenn der zweite Wannenbereich 20 eine n-Dotierung aufweist, eine erste Bauelementart, die p-Kanal-Transistoren (PMOS) aufweist, innerhalb des zweiten Wannenbereichs 20 ausgebildet sein. Gleicherweise kann, wenn der erste Wannenbereich 30 p-Dotierung aufweist, eine zweite Bauelementart, die n-Kanal-Transistoren (NMOS) aufweist, innerhalb des ersten Wannenbereichs 30 ausgebildet sein. In einer Ausführungsform kann dadurch eine Anordnung von CMOS-Bauelementen, z.B. ein Inverter, gefertigt sein, die z.B. N Inverterstufen aufweist, wie in 1 durch gestrichelte Rechtecke dargestellt ist.
  • In verschiedenen Ausführungsformen können aktive Zonen, die Transistoren (z.B. CMOS-Transistoren) beinhalten, durch Isolationsbereiche (z.B. flache Grabenisolation oder tiefer Graben in Verbindung mit einer EPI-Schicht) voneinander getrennt sein, die nicht dargestellt sind.
  • Unter Bezugnahme auf 1 ist ein dritter Wannenkontakt 170 am zweiten Wannenbereich 20 angeordnet und ermöglicht einen elektrischen Kontakt mit dem zweiten Wannenbereich 20. Gleicherweise ist ein zweiter Wannenkontakt 140 am ersten Wannenbereich 30 angeordnet und ermöglicht einen elektrischen Kontakt mit dem ersten Wannenbereich 30.
  • Metallisierungsschichten (nicht gezeigt) mit mehreren Metallleitungen sind über dem Grundsubstrat 100 ausgebildet. Die Metallisierungsschichten sind über den aktiven Bauelementbereichen angeordnet, beispielsweise Bauelementanordnung 5. Die Metallisierungsschichten kontaktieren und verbinden die aktiven Bauelemente elektrisch. Die Metallisierungsschichten und die aktiven Bauelementbereiche bilden zusammen eine vollständige funktionelle integrierte Schaltung aus. Anders gesagt können die elektrischen Funktionen des Chips durch die miteinander verbundenen, aktiven Schaltungen ausgeführt werden. Logikbauelemente können zahlreiche Metallisierungsschichten, z.B. neun oder mehr, aus Kupfer oder alternativ aus anderen Metallen enthalten. Speicherbauelemente, wie etwa DRAMs, können eine geringere Anzahl von Metallebenen aufweisen und aus Aluminium sein. Die Metallisierungsschichten können mit zusätzlicher Passivierungsschicht und anderen geeigneten Kontaktstrukturen bedeckt sein.
  • Wie dargestellt ist ein erstes Entladungsbauelement 50 an den ersten Wannenbereich 30 gekoppelt und ein zweites Entladungsbauelement 60 ist an den zweiten Wannenbereich 20 gekoppelt. In einigen Ausführungsformen kann nur das erste Entladungsbauelement 50 oder das zweite Entladungsbauelement 60 vorhanden sein.
  • Das erste und das zweite Entladungsbauelement 50 und 60 sind über einen Substratkontakt 40 an einen Niederspannungsknoten oder einen Massespannungsknoten gekoppelt. Das erste und das zweite Entladungsbauelement 50 und 60 sind zum Entladen jeder Überschussladung im zweiten Wannenbereich 20 und ersten Wannenbereich 30 eingerichtet. In einer Ausführungsform sind das erste und das zweite Entladungsbauelement 50 und 60 zum Entladen von entweder der positiven Ladung oder der negativen Ladung, die sich aufgebaut hat, eingerichtet, obgleich sie in einigen Ausführungsformen ladungsspezifisch sein können. In verschiedenen Ausführungsformen sind das erste und das zweite Entladungsbauelement 50 und 60 ansonsten derart von der Bauelementanordnung 5 elektrisch isoliert, dass das erste und das zweite Entladungsbauelement 50 und 60 während des Produktbetriebs oder der Produktlebensdauer nicht mit Bauelementen der Bauelementanordnung 5 oder anderen funktionellen Schaltungen innerhalb des Substrats 100 interagieren.
  • In verschiedenen Ausführungsformen sind das erste und das zweite Entladungsbauelement 50 und 60 Überreste der Entladungsschaltungen, die zum Entladen von Ladung, die sich während der Plasmaverarbeitung aufgebaut hat, beim Fertigen des Halbleiterbauelements benutzt wurden.
  • Während der Plasmaverarbeitung, insbesondere beim Ausbilden von Durchkontaktierungen und Metallleitungen über der Bauelementanordnung 5, wird Ladung von den geladenen Ionen in dem Plasma durch das Werkstück eingefangen und kann in den Wannenbereichen akkumulieren. Vorteilhafterweise sind in verschiedenen Ausführungsformen die Schalter in den Entladungsbauelementen zum Einschalten (Leiten) nur dann eingerichtet, wenn die Wannen während der Plasmaverarbeitung aufgeladen werden. Daher wird jede aufgebaute Überschussladung durch die Entladungsbauelemente von den Wannen beseitigt.
  • Ladung in den Wannen kann den schädigenden Effekt des Veränderns der Bauelementkennzeichen der Bauelementanordnung im zweiten Wannenbereich 20 und ersten Wannenbereich 30 aufweisen. Beispielsweise können Schwellenspannungen von Transistoren, die innerhalb geladener Wannen ausgebildet sind, von Transistoren abweichen, die in ungeladenen Wannen ausgebildet sind. Selbst MOS-Gate-Oxidschichten können nachlassen und beginnen, hohe Ströme auf niedrigen Spannungen zu leiten (Nutzbedingungen). Durch Beseitigen der überschüssigen Schwebeladung gewährleisten die Entladungsbauelemente verbesserte Bauelementeinheitlichkeit.
  • Während normaler Produktnutzung ist ein Schalter innerhalb der Entladungsbauelemente ausgeschaltet (nicht leitend). Infolgedessen ist das Entladungsbauelement kein Teil irgendeiner der Schaltungen des Halbleiterbauelements während des Normalbetriebs.
  • 2, die 2a bis 2e beinhaltet, stellt ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung dar, wobei 2a, 2c und 2e eine Draufsicht darstellen und 2b und 2d Querschnittansichten darstellen.
  • Unter Bezugnahme auf 2a ist ein dritter Wannenbereich 10 einer ersten Dotierungsart über einem Substrat 100 angeordnet. Ein zweiter Wannenbereich 20 einer zweiten Dotierungsart ist innerhalb des dritten Wannenbereichs 10 angeordnet. Ein erster Wannenbereich 30 mit der ersten Dotierungsart kann in einigen Ausführungsformen innerhalb des zweiten Wannenbereichs 20 angeordnet sein. Ein erstes Entladungsbauelement 50 ist an einen zweiten Wannenbereich 20 gekoppelt.
  • In verschiedenen Ausführungsformen kann das erste Entladungsbauelement 50 in verschiedenen Konfigurationen dem zweiten Wannenbereich 20 benachbart ausgebildet sein. Gleicherweise kann die Länge, Breite und Fläche des ersten Entladungsbauelements 50 hinsichtlich verschiedener Faktoren ausgewählt sein, darunter verfügbare Technologiespezifikationen und die Ladungsakkumulationskennzeichen der spezifischen Plasmaverarbeitung, die bei der Fertigung benutzt ist.
  • In einer Ausführungsform weisen der dritte Wannenbereich 10 und der erste Wannenbereich 30 dieselbe erste Dotierungsart auf (Dotierungsart auf Grundlage von Nettodotierung). In verschiedenen Ausführungsformen kann der erste Wannenbereich 30 stärker als der dritte Wannenbereich 10 dotiert sein. Der zweite Wannenbereich 20 weist eine zweite Dotierungsart auf, die der ersten Dotierungsart entgegengesetzt ist. In einer Ausführungsform ist die erste Dotierungsart eine p-Dotierung, während die zweite Dotierungsart eine n-Dotierung ist.
  • Das erste Entladungsbauelement 50 weist einen ersten Transistor 51 mit einem ersten Source-/Drain-Bereich 110, einem zweiten Source-/Drain-Bereich 115 und einem ersten Gate-Bereich 205 auf, der einen Kanalbereich überlagert. In einer Ausführungsform ist der erste Transistor 51 ein p-Kanalmetallisolator-Halbleitertransistor. Der erste Source-/Drain-Bereich 110 ist über einen zweiten Wannenkontakt 140 an den ersten Wannenbereich 30 gekoppelt.
  • 2b stellt eine Querschnittansicht des Halbleiterbauelements entlang der Linie 2b-2b in 2a dar. Wie in 2b dargestellt ist der erste Transistor 51 des ersten Entladungsbauelements 50 über einem zweiten Entladungsbauelementwannenbereich 21 ausgebildet. Der zweite Entladungsbauelementwannenbereich 21 ist innerhalb eines ersten Entladungsbauelementwannenbereichs 11 ausgebildet. Der erste Entladungsbauelementwannenbereich 11 und der dritte Wannenbereich 10 sind in verschiedenen Ausführungsformen gemeinsam ausgebildet und weisen ähnliche Dotierungsgrade und Dotierungsarten auf. Der zweite Entladungsbauelementwannenbereich 21 und der zweite Wannenbereich 20 sind in verschiedenen Ausführungsformen gemeinsam ausgebildet und weisen ähnliche Dotierungsgrade und Dotierungsarten auf. Beispielsweise weist der Kanalbereich des ersten Transistors 51 dieselbe Dotierungsart wie der zweite Wannenbereich 20 auf.
  • Wie in 2b dargestellt sind mehrere Metallisierungsschichten über dem zweiten Entladungsbauelementwannenbereich 21 ausgebildet. Die mehreren Metallisierungsschichten des ersten Transistors 51 des ersten Entladungsbauelements 50 bilden eine erste Antenne 80 aus. Die erste Antenne 80 kann an einen positiven Spannungsknoten V gekoppelt sein. Der Spannungsknoten V kann beispielsweise zum unabhängigen Steuern des ersten Transistors 51 z.B. während der Produktnutzung benutzt sein. Die Anzahl von Metallisierungsschichten über dem ersten Entladungsbauelement 50 kann dieselbe wie die Anzahl von Metallisierungsschichten über den anderen Bereichen des Halbleiterbauelements sein, z.B. in einer Ausführungsform der Bauelementanordnung 5.
  • Die erste Antenne 80 enthält eine erste Metallleitung 210 in einer ersten Metallebene M1, eine zweite Metallleitung 220 in einer zweiten Metallebene M2, eine dritte Metallleitung 230 in einer dritten Metallebene M3, eine vierte Metallleitung 240 in einer vierten Metallebene M4, eine fünfte Metallleitung 250 in einer fünften Metallebene M5 eine sechste Metallleitung 260 in einer sechsten Metallebene M6. Die erste Metallleitung 210 ist über einen ersten Kontaktplug (ersten Kontaktstöpsel) 208 an den ersten Gate-Bereich 205 gekoppelt. Die Metallleitungen sind durch Durchkontaktierungen verbunden, z.B. verkoppeln erste Durchkontaktierungen 215 die erste Metallleitung 210 mit der zweiten Metallleitung 220. In verschiedenen Ausführungsformen können höhere oder niedrigere Anzahlen von Metallebenen vorhanden sein. Beispielsweise können Logikbauelemente, wie etwa ein Mikroprozessor, eine größere Anzahl von Metallebenen enthalten, während Speicherbauelemente, wie etwa DRAM-Speicher, eine geringere Anzahl von Metallebenen aufweisen können.
  • 2c stellt eine Draufsicht einer ersten Metallisierungsschicht dar, die die erste Antenne entlang der Linie 2c-2c in 2b ausbildet.
  • Die Ausführungsform von 2c ist als Antennenstruktur für die erste Antenne 80 in Ausführungsformen benutzt, die Verkupferung nutzen.
  • In einer oder mehr Ausführungsformen kann jede der Metallleitungen der ersten Antenne 80 eine geeignete Form aufweisen und sich über oder neben dem Entladungsbauelement befinden. Beispielsweise können in einer oder mehr Ausführungsformen die erste Metallleitung 210, die dritte Metallleitung 230, die zweite Metallleitung 220, die vierte Metallleitung 240, die fünfte Metallleitung 250 und die sechste Metallleitung 260 als quadratischer oder rechteckiger Block ausgebildet sein.
  • Die Fläche der ersten Metallleitung 210 ist viel größer als die Fläche der ersten Durchkontaktierung 215 oder des ersten Kontaktplugs 208. Eine derartige Struktur ist vorteilhaft zum Steigern der Sammlung einer bestimmten Ladungsart, in diesem Falle möglicherweise negativer Ladung, benutzt.
  • Insbesondere liegt jede niedrigere Metallisierungsschicht der ersten Antenne 80 während der Ausbildung darauf folgender Metallisierungsschichten frei. Folglich fängt die erste Antenne 80 beispielsweise einen Anteil der Ladung aus dem auftreffenden Plasma auf. Die Ladung, die über die erste Antenne 80 aufgefangen wird, kann zu einem Anstieg oder Abfall am Potential des ersten Gate-Bereichs 205 führen. Wesentlich fungieren bei der Ausbildung jeder Metall- oder Durchkontaktierungsebene die unteren Abschnitte der ersten Antenne 80, die bereits ausgebildet sind, als die Antenne für den ersten Transistor 51. Anders gesagt, die vollständige Struktur der ersten Antenne 80 kann für das Funktionieren des Entladungsbauelements in einigen Ausführungsformen nicht benötigt sein.
  • Während der Plasmaverarbeitung ist die Akkumulation von positiver Ladung während der Ausbildung von Durchkontaktierungen für Kupfer (Cu) oder Aluminium (A1) und Leitungen mit schmaler Beabstandung für Al mehr begünstigt, während die Ausbildung von weit beabstandeten Metallleitungen für Al und möglicherweise Metallflächen für Cu oder Al zur Akkumulation von negativer Ladung führen. Daher enthalten die ersten Antennen 80 zum Verbessern der Empfindlichkeit des Gate (dadurch des ersten Transistors 51) für Plasmaladung eine größere Flächendichte von Metallleitungen als Durchkontaktierungen (wie außerdem in 2c dargestellt). Beispielsweise ist in einer oder mehr Ausführungsformen in jeder Metallisierungsschicht ein Oberflächenbereich der Metallleitungen viel größer als ein Oberflächenbereich der Durchkontaktierungen und die Fläche von Durchkontaktierungen minimiert. In einer oder mehr Ausführungsformen ist in jeder Metallisierungsschicht ein Oberflächenbereich der Metallleitungen mindestens 50 mal größer als ein Oberflächenbereich der Durchkontaktierungen.
  • Die Minimierung von Durchkontaktierungen maximiert die Akkumulation von negativer Ladung ohne Annihilation (Neutralisierung), wodurch das Potential am Gate-Bereich verbessert ist.
  • 2e stellt eine alternative Ausführungsform dar, in der die Metallleitungen unter Benutzung von Aluminium ausgebildet sind, wenn Metallleitungen weiter beabstandet sind.
  • 2d stellt eine Querschnittansicht des Halbleiterbauelements entlang der Linie 2d-2d in 2a mit MOS-Transistoren einer Inverterkette (1 - N) dar. Der Übersichtlichkeit halber ist die Struktur der ersten Antenne 80 in dieser Figur nicht dargestellt. Stattdessen ist ein Schema der ersten Antenne 80 in 2d dargestellt.
  • 2d stellt einen Abschnitt der Bauelementanordnung 5 mit mehreren Transistoren dar. Das erste Entladungsbauelement 50 ist an den Abschnitt der Bauelementanordnung 5 gekoppelt, der den ersten Wannenbereich 30 überlagert. Jeder Transistor in der Bauelementanordnung 5 enthält einen ersten Anordnungs-Source-/Drain-Bereich 150, der innerhalb des ersten Wannenbereichs 30 angeordnet ist. Der erste Anordnungs-Source-/Drain-Bereich 150 weist eine Nettodotierung auf, die der des ersten Wannenbereichs 30 entgegengesetzt ist und daher von der zweiten Dotierart ist. Somit ist, wenn die erste Dotierung p ist, der erste Anordnungs-Source-/Drain-Bereich 150 n-dotiert, wodurch eine Anordnung mit n-Kanal-Transistoren ausgebildet ist.
  • Wie in 2d dargestellt ist jeder Transistor an Metallisierungsschichten gekoppelt, die wie Antennen sind, wodurch Anordnungsantennen 70 ausgebildet sind, die Metallschichten und Durchkontaktierungen aufweisen. Das erste Entladungsbauelement 50 ist über einen zweiten Wannenkontakt 140 mit derselben Dotierungsart wie der erste Wannenbereich 30 an den ersten Wannenbereich 30 gekoppelt. Ferner ist das erste Endladungsbauelement 50 über das Substrat 100 von der Bauelementanordnung 5 isoliert. Das erste Entladungsbauelement 50 ist über eine Zusammenschaltung, die durch die erste Metallebene M1 oder eine höhere Metallebene ausgebildet sein kann, an den zweiten Wannenkontakt 140 gekoppelt. Alternativ ist das erste Entladungsbauelement 50 über eine Leitung (z.B. eine Poly-/Metallleitung) auf der Gate-Ebene an den zweiten Wannenkontakt 140 gekoppelt.
  • Das erste Entladungsbauelement 50 enthält einen ersten Transistor 51 mit einem ersten Source-/Drain-Bereich 110, einem zweiten Source-/Drain-Bereich 115 und einem ersten Gate-Bereich 205, der einen Kanalbereich überlagert. Der erste Transistor 51 ist innerhalb eines anderen zweiten Wannenbereichs 20 (zweiter Entladungsbauelementwannenbereich 21) mit einer zweiten Nettodotierungsart ausgebildet. Eine dielektrische Schicht 155 des ersten Gates ist zwischen dem ersten Gate-Bereich 205 und dem Kanalbereich angeordnet. In einer Ausführungsform ist ein erster Wannenkontakt 130 des ersten Transistors 51 an den zweiten Wannenkontakt 140 gebunden. Der zweite Source-/Drain-Bereich 115 ist an einen Substratkontakt 40 gekoppelt, wodurch er an das Substratpotential gekoppelt ist.
  • In verschiedenen Ausführungsformen ist der erste Transistor 51 als Niederspannungstransistor mit einer niedrigen Schwellenspannung, beispielsweise unter ungefähr 0,35 V, ausgelegt. Beispielsweise kann in einigen Ausführungsformen die Schwellenspannung des ersten Transistors 51 zwischen ungefähr 0,05 V und ungefähr 0,5 V liegen. Der erste Transistor 51 ist in seinem eigenen Wannenkonstrukt gestaltet, das von der Bauelementanordnung 5 isoliert ist.
  • Für einen p-Kanal-Transistor kann Akkumulation von negativer Spannung den Kanalbereich, der unter dem ersten Gate-Bereich 205 liegt, invertieren, was zu Leitung zwischen dem ersten und dem zweiten Source-/Drain-Bereich 110 und 115 führt. Dadurch können Löcher von dem geerdeten Substratkontakt 40, wenn die erste Wanne 30 einen Überschuss an negativer Ladung aufweist, durch den p-Kanal-Transistor fließen und sich mit den Überschusselektronen im ersten Wannenbereich 30 wiederverbinden, wodurch die Überschussladung entladen wird.
  • 3, die 3a bis 3e beinhaltet, stellt eine alternative Ausführungsform des ersten Entladungsbauelements dar, wobei ein zweites Entladungsbauelement einen n-Kanal-Transistor enthält.
  • Unter Bezugnahme auf 3a ist ein dritter Wannenbereich 10 über einem Substrat 100 angeordnet. Ein zweiter Wannenbereich 20 ist innerhalb des dritten Wannenbereichs 10 angeordnet. Ein erster Wannenbereich 30 kann in einigen Ausführungsformen innerhalb des zweiten Wannenbereichs 20 ausgebildet sein. Ein zweites Entladungsbauelement 60 ist an den zweiten Wannenbereich 20 gekoppelt. Das zweite Entladungsbauelement 60 ist über einem und innerhalb eines dritten Entladungsbauelementwannenbereich/s 31 ausgebildet, der sich über einem zweiten Entladungsbauelementwannenbereich 21 und einem ersten Entladungsbauelementwannenbereich 11 befindet. In verschiedenen Ausführungsformen sind der erste Entladungsbauelementwannenbereich 11, der zweite Entladungsbauelementwannenbereich 21 und der dritte Entladungsbauelementwannenbereich 31 ein anderer dritter Wannenbereich 10, ein anderer zweiter Wannenbereich 20 bzw. ein anderer erster Wannenbereich 30.
  • In einer Ausführungsform ist die erste Dotierungsart p-Dotierung, während die zweite Dotierungsart n-Dotierung ist.
  • Das zweite Entladungsbauelement 60 weist einen zweiten Transistor 52 mit einem dritten Source-/Drain-Bereich 120, einem vierten Source-/Drain-Bereich 125, einem zweiten Gate-Bereich 206, der einen Kanalbereich überlagert, auf. In einer Ausführungsform ist der zweite Transistor 52 ein n-Kanalmetallisolator-Halbleitertransistor. Der dritte Source-/Drain-Bereich 120 ist über einen dritten Wannenkontakt 170 an den zweiten Wannenbereich 20 gekoppelt. Ein intrinsisch dotierter oder gering dotierter Bereich des Substrats 100 trennt das zweite Entladungsbauelement 60 vom zweiten Wannenbereich 20.
  • In verschiedenen Ausführungsformen ist der zweite Transistor 52 als Niederspannungstransistor mit einer niedrigen Schwellenspannung, beispielsweise unter ungefähr 0,35 V, ausgelegt. Beispielsweise kann in einigen Ausführungsformen die Schwellenspannung des zweiten Transistors 52 zwischen ungefähr 0,05 V und ungefähr 0,5 V liegen. Der zweite Transistor 52 ist in seinem eigenen Wannenkonstrukt gestaltet, das von der Bauelementanordnung 5 isoliert ist.
  • 3b stellt eine Querschnittansicht des Halbleiterbauelements entlang der Linie 3b-3b in 3a dar. Wie in 3b dargestellt ist der zweite Transistor 52 des zweiten Entladungsbauelements 60 über einem dritten Entladungsbauelementwannenbereich 31 ausgebildet, der ein anderer dritter Wannenbereich ist. Beispielsweise weist der Kanalbereich des zweiten Transistors 52 dieselbe Dotierungsart wie der erste Wannenbereich 30 auf.
  • Wie in 3b dargestellt sind mehrere Metallisierungsschichten über dem dritten Entladungsbauelementwannenbereich 31 ausgebildet. Die mehreren Metallisierungsschichten des zweiten Transistors 52 des zweiten Entladungsbauelements 60 bilden eine zweite Antenne 90 aus. Die Anzahl von Metallisierungsschichten kann in einer Ausführungsform dieselbe wie die Anzahl von Metallisierungsschichten über den anderen Bereichen des Halbleiterbauelements sein.
  • Unähnlich der vorherigen Ausführungsform ist die zweite Antenne 90 zum Einfangen von positiver Ladung zum Einschalten des n-Kanal-Transistors ausgelegt. Folglich ist die zweite Antenne 90 zum Aufweisen eines maximalen Oberflächenbereichs von Durchkontaktierungen im Verhältnis zu Metallleitungen gestaltet. Wie in 3b und 3c dargestellt ist der Oberflächenbereich der freigelegten Durchkontaktierungen so groß wie möglich. Eine minimale Durchkontaktierungsöffnung führt zur höchsten Ladung aufgrund des Abschattungseffekts. In einer oder mehr Ausführungsformen beträgt in jeder Metallisierung und jeder Durchkontaktierungsschicht ein kumulativer Oberflächenbereich der Durchkontaktierungen ungefähr ¼ des kumulativen Oberflächenbereichs der Metallisierung. Daher fängt die zweite Antenne 90 wirksam positive Ladungen (Löcher) während der Plasmaverarbeitung ein.
  • Die zweite Antenne 90 enthält erste Durchkontaktierungen 215 in einer ersten Durchkontaktierungsebene V1, zweite Durchkontaktierungen 225 in einer zweiten Durchkontaktierungsebene V2, dritte Durchkontaktierungen 235 in einer dritten Durchkontaktierungsebene V3, vierte Durchkontaktierungen 245 in einer vierten Durchkontaktierungsebene V4, fünfte Durchkontaktierungen 255 in einer fünften Durchkontaktierungsebene V5. Die Durchkontaktierungen sind über eine erste Metallleitung 210, eine zweite Metallleitung 220, eine dritte Metallleitung 230, eine vierte Metallleitung 240 und eine fünfte Metallleitung 250 verbunden. Die zweite Antenne 90 kann an das Substrat 100, beispielsweise an einem Massepotentialknoten 41 oder einem festgelegten Niederspannungsknoten, über eine höhere Metallebene, wie etwa die fünfte Metallleitung 250, gekoppelt sein. Wie in vorherigen Ausführungsformen kann eine höhere oder niedrigere Anzahl von Metallebenen vorhanden sein.
  • Die Ausführungsform von 3c kann als Antennenstruktur für die zweite Antenne 90 in Ausführungsformen benutzt sein, die Verkupferung nutzen, welche gestapelte Durchkontaktierungen ausbilden. 3e stellt eine alternative Ausführungsform dar, in der die Metallleitungen als kammförmige Struktur unter Benutzung von Aluminium mit minimaler Metallleitungsbeabstandung und minimal bemessenen Durchkontaktierungen, die auf den Metallleitungen angeordnet sind, ausgebildet sind.
  • 3d stellt eine Querschnittansicht des Halbleiterbauelements entlang der Linie 3d-3d in 3a dar. Der Übersichtlichkeit halber ist die Struktur der zweiten Antenne 90 schematisch in 3d dargestellt.
  • Unter Bezugnahme auf 3d enthält ein Abschnitt der Bauelementanordnung 5 mehrere Transistoren. Ähnlich der Darstellung von 2d stellt 3d die Transistoren der Bauelementanordnung 5 dar, die innerhalb des zweiten Wannenbereichs 20 ausgebildet sind. Jeder Transistor, z.B. ein PMOS-Transistor, in der Bauelementanordnung 5 enthält einen zweiten Anordnungs-Source-/Drain-Bereich 160, der innerhalb des zweiten Wannenbereichs 20 angeordnet ist, und Anordnungsantennen 70, die bezüglich 2d beschrieben sind.
  • Das zweite Entladungsbauelement 60 ist, beispielsweise über die erste Metallebene M1 (oder über eine nachfolgende höhere Metallebene), an den zweiten Wannenbereich 20 über einen zweiten Wannenkontakt 170 gekoppelt. Das zweite Entladungsbauelement 60 enthält einen zweiten Transistor 52 mit einem dritten Source-/Drain-Bereich 120, einem vierten Source-/Drain-Bereich 125, einem zweiten Gate-Bereich 206, der einen Kanalbereich überlagert. Der zweite Transistor 52 ist innerhalb eines anderen dritten Wannenbereichs (dritter Entladungsbauelementwannenbereich 31) mit einer ersten Nettodotierungsart ausgebildet. Eine dielektrische Schicht 156 des zweiten Gates ist zwischen dem zweiten Gate-Bereich 206 und dem Kanalbereich angeordnet. Der vierte Source-/Drain-Bereich 125 und optional ein zweiter Wannenkontakt 135 des zweiten Transistors 52 sind an einen Substratkontakt 40 gebunden. Der dritte Source-/Drain-Bereich 120 ist an den zweiten Wannenkontakt 170 gekoppelt.
  • Im Falle eines n-Kanal-Transistors kann Akkumulation von positiver Ladung im zweiten Gate-Bereich 206 zur Ausbildung eines Inversionsbereichs im darunter liegenden Kanalbereich führen, was zur Leitung zwischen dem dritten und dem vierten Source-/Drain-Bereich 120 und 125 führt. Daher kann während der Plasmaverarbeitung jegliche positive Ladung, die in der zweiten Wanne 20 akkumuliert ist, entladen werden, wenn sich dieser n-Kanal-Transistor einschaltet. Beispielsweise führt das Einschalten des n-Kanal-Transistors zu einem Fluss von Elektronen vom geerdeten Substratkontakt 40 durch die vierten Source-/Drain-Bereiche 125 in den dritten Source/Drain 120 und weiter in den zweiten Wannenkontakt 170. Die Elektronen können sich durch Elektronenlochwiederverbindungsprozesse mit den Überschusslöchern im zweiten Wannenbereich 20 wiederverbinden.
  • Ausführungsformen der Erfindung enthalten eine Kombination von Ausführungsformen, die bezüglich 2 und 3 beschrieben sind. Unter Nutzung der kombinierten Ausführungsformen kann positive sowie negative Ladungsakkumulation im zweiten Wannenbereich 20 und ersten Wannenbereich 30 entladen werden.
  • 4, die 4a und 4b beinhaltet, stellt Entladungsbauelemente, darunter sowohl NMOS- als auch PMOS-Transistoren, gemäß einer Ausführungsform der Erfindung dar.
  • 4a ist eine Draufsicht, die ein Entladungsbauelement mit einem ersten Transistor 51 und einem zweiten Transistor 52 darstellt. Der erste Transistor 51 ähnelt dem bezüglich 2 beschriebenen, während der zweite Transistor 52 dem bezüglich 3 beschriebenen ähnelt.
  • 4a stellt eine Ausführungsform dar, in der die erste Dotierungsart p-Dotierung und die zweite Dotierungsart n-Dotierung ist. Daher ist der erste Wannenbereich 30 eine p-Wanne und der zweite Wannenbereich 20 eine n-Wanne. Der erste Transistor 51 ist ein p-Kanal-Transistor (PMOS) und der zweite Transistor 52 ist ein n-Kanal-Transistor (NMOS). Daher ist der erste Transistor 51 innerhalb des zweiten Entladungsbauelement-Wannenbereichs 21 ausgebildet und der zweite Transistor 52 innerhalb des dritten Entladungsbauelement-Wannenbereichs 31 ausgebildet.
  • Folglich wird in dieser Ausführungsform ein Überschuss von negativer Ladung durch Injizieren von Löchern in den ersten Wannenbereich 30 wegen des Einschaltens des ersten Transistors 51 (PMOS-Transistor) beseitigt. Im Gegensatz dazu wird eine überschüssige positive Ladung durch Injizieren von Elektronen in den zweiten Wannenbereich 20 wegen des Einschaltens des zweiten Transistors 52 beseitigt. Daher beseitigt das Entladungsbauelement in dieser Ausführungsform einen Überschuss von positiver oder negativer Ladung aus den Wannenbereichen.
  • In einer alternativen Ausführungsform kann der erste Transistor 51 (PMOS-Transistor) an den ersten Wannenbereich 30 zum Entladen von negativer Ladung gekoppelt sein. Ähnlich kann der zweite Transistor 52 (NMOS-Transistor) in alternativen Ausführungsformen an den zweiten Wannenbereich 20 zum Entladen von positiver Ladung gekoppelt sein. In verschiedenen Ausführungsformen sind PMOS-Transistoren zum Entladen von negativer Ladung und NMOS-Transistoren zum Entladen von positiver Ladung aus den Wannenbereichen benutzt.
  • 4b stellt eine alternative Ausführungsform dar, in der die erste Dotierungsart n-Dotierung und die zweite Dotierungsart p-Dotierung ist. Daher ist der erste Wannenbereich 30 eine n-Wanne und der zweite Wannenbereich 20 eine p-Wanne. Wiederum ist der erste Transistor 51 ein p-Kanal-Transistor (PMOS) und der zweite Transistor 52 ein n-Kanal-Transistor (NMOS). Jedoch ist der erste Transistor 51 innerhalb des dritten Entladungsbauelement-Wannenbereichs 31 ausgebildet und der zweite Transistor 52 innerhalb des zweiten Entladungsbauelement-Wannenbereichs 21 ausgebildet.
  • 5, die 5a bis 5b beinhaltet, stellt ein Entladungsbauelement gemäß einer alternativen Ausführungsform der Erfindung dar, wobei 5a eine Draufsicht darstellt und 5b eine Querschnittansicht darstellt.
  • Diese Ausführungsform weicht von den bezüglich 2 bis 4 beschriebenen Ausführungsformen in der Benutzung der tiefen Gräben zur verbesserten Isolierung ab. Die Ausführungsform von 5 kann in PMOS- und/oder NMOS-Entladungstransistoren zum Entladen von entweder n-Wannen und/oder p-Wannen oder beiden eingesetzt sein. Nur als Veranschaulichung nutzt 5 einen PMOS-Transistor als Entladungsbauelement zum Entladen von überschüssiger negativer Ladung.
  • Unter Bezugnahme auf 5a sind wie in vorherigen Ausführungsformen ein dritter Wannenbereich 10, ein zweiter Wannenbereich 20 und ein ersten Wannenbereich 30 innerhalb eines Substrats 100 ausgebildet. Der dritte Wannenbereich 10 und der erste Wannenbereich 30 weisen eine erste Dotierungsart auf, während der zweite Wannenbereich 20 eine entgegengesetzte zweite Dotierungsart aufweist. In einer Ausführungsform ist die erste Dotierungsart p-Dotierung, während die zweite Dotierungsart n-Dotierung ist.
  • Ein erstes Entladungsbauelement 50 ist wie in den vorherigen Ausführungsformen (z.B. 2) an den ersten Wannenbereich 30 gekoppelt. Das erste Entladungsbauelement 50 weist einen ersten Transistor 51 mit einem ersten Source-/Drain-Bereich 110, einem zweiten Source-/Drain-Bereich 115, einem ersten Gate-Bereich 205, der einen Kanalbereich überlagert, auf. In einer Ausführungsform ist der erste Transistor 51 ein p-Kanalmetallisolator-Halbleitertransistor.
  • Wie in vorherigen Ausführungsformen ist der erste Source-/Drain-Bereich 110 über einen dritten Wannenkontakt 140 an den ersten Wannenbereich 30 gekoppelt. Unähnlich vorherigen Ausführungsformen trennen tiefe Gräben 25 das erste Entladungsbauelement 50 von dem zweiten Wannenbereich 20 und dem ersten Wannenbereich 30.
  • In einer alternativen Ausführungsform ist der erste Source-/Drain-Bereich 110 über einen dritten Wannenkontakt 170 an den zweiten Wannenbereich 20 gekoppelt. In beiden Ausführungsformen entlädt der erste Transistor 51, der ein PMOS-Transistor ist, negative Ladung aus den Wannen.
  • Bei einer Alternative weist das Entladungsbauelement einen NMOS-Transistor zum Entladen von positiver Ladung aus den Wannen auf.
  • In verschiedenen Ausführungsformen sind die Antennen für die PMOS- und NMOS-Transistoren (Entladungstransistoren) für die Ausführungsform mit tiefen Gräben von 5 wie bezüglich 2 und 3 beschrieben ausgebildet. Beispielsweise stellen 2c und 2e die Antennenstruktur für einen PMOS-Entladungstransistor dar und 3c und 3e die Antennenstruktur für einen NMOS-Entladungstransistor.
  • 5b stellt eine Querschnittansicht des Halbleiterbauelements entlang der Linie 5b-5b in 5a dar. Wie in 5b dargestellt ist der erste Transistor 51 des ersten Entladungsbauelements 50 über dem zweiten Entladungsbauelement-Wannenbereich 21 ausgebildet. Beispielsweise weist der Kanalbereich des ersten Transistors 51 dieselbe Dotierungsart wie der zweite Entladungsbauelement-Wannenbereich 21 auf.
  • Wie in 5b dargestellt ist, wie in vorherigen Ausführungsformen (siehe z.B. 3), eine erste Antenne 80 durch mehrere Metallisierungsschichten über dem ersten Wannenbereich 30 ausgebildet.
  • Wie in der vorherigen Ausführungsform ist die erste Antenne 80 zum Einfangen von negativer Ladung zum Einschalten des p-Kanal-Transistors während der Plasmaverarbeitung ausgelegt.
  • Wie in 5b dargestellt können die tiefen Gräben 25 leitend sein und einen Kernbereich enthalten, der leitendes Material und einen äußeren Isolierbereich aufweist, welcher den Kernbereich umgibt. Dies hilft zum Kontaktieren des Substrats, wenn die Wannen eng beabstandet sind. Dadurch ist der zweite Source/Drain 115 über die tiefen Gräben 25 an das Substrat gekoppelt. 5b stellt außerdem eine optionale Epitaxieschicht 200 dar, die über dem Substrat 100 ausgebildet ist.
  • In einer anderen Ausführungsform sind andere Wannenkonstellationen im Bauelementanordnungsbereich 5 möglich, wie etwa beispielsweise, dass nur der dritte Wannenbereich 10 ohne den zweiten Wannenbereich 20 und/oder den ersten Wannenbereich 30 das Halbleiterbauelement ausbildet, die mit dem ersten oder dem zweiten Entladungsbauelement 50 oder 60 zum Entladen kombinierbar sind. In verschiedenen Ausführungsformen können die Entladungsbauelemente außerdem direkt nur innerhalb des dritten Wannenbereichs 10 anstatt innerhalb des ersten Wannenbereichs 30, der sich innerhalb des zweiten Wannenbereichs 20 befindet, angeordnet sein.
  • 6 stellt eine Querschnittansicht eines Entladungsbauelements mit einem Silicon-On-Insulator-Substrat gemäß einer alternativen Ausführungsform der Erfindung dar.
  • Unter Bezugnahme auf 6 sind wie in vorherigen Ausführungsformen ein erster Wannenbereich 10, ein zweiter Wannenbereich 20 und ein erster Wannenbereich 30 innerhalb eines Substrats 100 ausgebildet. Das Substrat 100 enthält eine Isolatorschicht 610. Die Wannenbereiche sind durch Isolierungsbereiche 645 getrennt.
  • Eine Bauelementanordnung 5 mit Transistoren mit ersten Source-/Drain-Bereichen 150 ist wie in vorherigen Ausführungsformen innerhalb der Wannen ausgebildet. Ein dritter Wannenkontakt 170 ist zum Verkoppeln des ersten Wannenbereichs 30 ausgebildet.
  • 6 stellt außerdem einen dritten Transistor 601 dar, der von der Bauelementanordnung 5 getrennt ist. Das Gate des dritten Transistors 601 ist an den ersten Source/Drain-Bereich 150 innerhalb des ersten Wannenbereichs 30 gekoppelt.
  • Wegen der Unterschiede in den Antennen, die in den Wannenbereich der Bauelementanordnung 5 und den Wannenbereich des dritten Transistors 601 speisen, können die Wannenbereiche des dritten Transistors 601 jedoch auf einem anderen Potential als die Wannenbereiche der Bauelementanordnung 5 sein. Wegen des Verkoppelns der Gate-Elektrode des vierten Transistors 604 mit dem Wannenbereich der Bauelementanordnung 5 kann die Gate-Elektrode des vierten Transistors 604 aufgrund des Potentialaufbaus in der Gate-Elektrode versagen.
  • Ausführungsformen der Erfindung vermeiden dies durch Übertragen von Ladung aus dem Wannenbereich der Bauelementanordnung 5 in die Wannenbereiche des vierten Transistors 604, wodurch wiederum die Potentialdifferenz zwischen der Gate-Elektrode und dem Kanalbereich des vierten Transistors 604 reduziert ist.
  • In verschiedenen Ausführungsformen kann die Nutzung eines Entladungstransistors zum Ausgleichen des Potentials von zwei isolierten Wannenbereichen in jeglicher der vorher beschriebenen Ausführungsformen, beispielsweise in 2 bis 6, verwendet werden.
  • Das Entladungsbauelement 600 weist einen zweiten Transistor 52, beispielsweise wie in 3 beschrieben, auf. Der zweite Transistor 52 weist einen dritten Source-/Drain-Bereich 120 und einen vierten Source-/Drain-Bereich 125 und einen dritten Substratkontakt 635 auf.
  • Gleicherweise weist der dritte Transistor 601 einen ersten Source-/Drain-Bereich 620 und einen zweiten Source-/Drain-Bereich 625 und einen dritten Wannenkontakt 635 auf.
  • Der dritte Substratkontakt 635 des dritten Transistors 601 ist an den zweiten Substratkontakt 135 des zweiten Transistors 52 und den vierten Source-/Drain-Bereich 125 des zweiten Transistors 52 gekoppelt. Der dritte Source-/Drain-Bereich 120 des zweiten Transistors 52 ist über den dritten Wannenkontakt 170 an den ersten Wannenbereich 30 gekoppelt.
  • Das Gate des zweiten Transistors 52 weist eine Antennenstruktur auf. Im Falle eines NMOS-Transistors weist die Antennenstruktur eine zweite Antenne 90 wie in 3c und 3e beschrieben auf.
  • Der zweite Transistor 52 schaltet sich ein, wenn sich überschüssige positive Ladung im Gate des Transistors aufbaut. Anschließend kann überschüssige negative Ladung aus dem ersten Wannenbereich 30 vom dritten Wannenkontakt 170 in den dritten Source/Drain 120 zu den vierten Source-/Drain-Bereichen 125 und durch den zweiten Substratkontakt 635 des zweiten Transistors 52 und weiter zu dem dritten Wannenkontakt 635 des dritten Transistors 601 fließen. Infolgedessen sind jegliche Potentialdifferenzen zwischen Wannen des Bauelementanordnungsbereichs 5 und Wannen des Transistors 601 abgeschwächt.
  • 7 stellt ein Halbleiterbauelement, das sowohl NMOS- als auch PMOS-Entladungstransistor an die Wannenbereiche gekoppelt aufweist, gemäß Ausführungsformen dar.
  • Wie in 7 dargestellt können in verschiedenen Ausführungsformen die bezüglich 2 und 3 beschriebenen Ausführungsformen zum Ausbilden des Halbleiterbauelements, das in 1 dargestellt ist, kombiniert sein. Unähnlich der Ausführungsform von 4 kontaktiert die dargestellte Ausführungsform sowohl die n-Wanne als auch die p-Wanne durch sowohl den NMOS- als auch den PMOS-Transistor.
  • 8 stellt ein Substrat während der Halbleiterverarbeitung gemäß Ausführungsformen der Erfindung dar.
  • Wie in 8 dargestellt kann das Substrat 100 (beispielsweise Wafer) während der Ausbildung der Metallisierungsschichten innerhalb einer Plasmakammer 159 über einer Spannvorrichtung 158 angeordnet sein. Das Substrat 100 kann über seine Rückseite (beispielsweise über die Spannvorrichtung 158) an einen Niederspannungsknoten oder Massepotentialknoten gekoppelt sein. Das Substrat 100 kann einem Plasma 157 ausgesetzt sein, und das Substrat 100 kann negative oder positive Ladung auffangen. Wie oben in verschiedenen Ausführungsformen beschrieben kann wegen des Entladungsbauelements überschüssige negative Ladung oder überschüssige positive Ladung in den Wannenbereichen entladen werden.

Claims (31)

  1. Halbleiterstruktur, aufweisend: · einen ersten Wannenbereich (30) mit mehreren Transistoren, die in einem Substrat (100) angeordnet sind; und · ein erstes Entladungsbauelement (50) mit einem ersten Transistor (51) mit einem ersten Source-/Drain-Bereich (110), einem zweiten Source-/Drain-Bereich (115) und einem ersten Gate-Bereich (205), wobei der erste Source-/Drain-Bereich (110) an den ersten Wannenbereich (30) gekoppelt ist, wobei der zweite Source-/Drain-Bereich (115) an einen Niederspannungsknoten gekoppelt ist, wobei der erste Gate-Bereich (205) an eine erste Antenne (80) gekoppelt ist; und • ein zweites Entladungsbauelement (60) mit einem zweiten Transistor (52) mit einem dritten Source-/Drain-Bereich (120), einem vierten Source-/Drain-Bereich (125) und einem zweiten Gate-Bereich (206), • wobei der dritte Source-/Drain-Bereich (120) an den zweiten Wannenbereich (20) gekoppelt ist, wobei der vierte Source-/Drain-Bereich (125) an den Niederspannungsknoten gekoppelt ist, • wobei der zweite Gate-Bereich (206) an eine zweite Antenne (90) gekoppelt ist, und • wobei der erste Transistor (51) ein p-Kanal-Metall-Isolator-Halbleitertransistor ist, und wobei der zweite Transistor (52) ein n-Kanal-Metall-Isolator-Halbleitertransistor ist.
  2. Halbleiterstruktur gemäß Anspruch 1, • wobei die zweite Antenne (90) Metallleitungen (210-250), die in Metallisierungsschichten über dem zweiten Gate-Bereich (206) angeordnet sind, und Durchkontaktierungen (215-255) aufweist, und • wobei ein Oberflächenbereich der Durchkontaktierungen ungefähr ¼ des kumulativen Oberflächenbereichs der Metallleitungen (210-250) einer Metallisierungsschicht beträgt.
  3. Halbleiterstruktur gemäß Anspruch 1 oder 2, wobei der erste Transistor (51) innerhalb eines dritten Wannenbereichs (31) angeordnet ist, der innerhalb eines zweiten Wannenbereichs (21) angeordnet ist, welcher innerhalb eines ersten Wannenbereichs (11) angeordnet ist.
  4. Halbleiterstruktur gemäß Anspruch 3, wobei die erste Antenne (80) zum Ausschalten des ersten Transistors (51) über eine letzte Metallebene der Metallisierungsschicht an einen Massepotentialknoten gekoppelt ist.
  5. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 4, • wobei die erste Antenne (80) Metallleitungen (210-260), die in einer Metallisierungsschicht über dem ersten Gate-Bereich (205) angeordnet sind, und Durchkontaktierungen (208, 215) aufweist, und • wobei ein Oberflächenbereich der Metallleitungen (210-260) in den Metallisierungsschichten mindestens 50 mal größer als ein Oberflächenbereich der Durchkontaktierungen (208, 215) ist.
  6. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 5, wobei der erste Source-/Drain-Bereich (110) an einen Wannenkontakt (140) mit derselben Dotierung wie der erste Wannenbereich (30) gekoppelt ist.
  7. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 6, wobei der Niederspannungsknoten ein Massepotentialknoten ist.
  8. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 7, wobei das erste Entladungsbauelement (50) von dem ersten Wannenbereich (30) durch einen schwach dotierten oder intrinsischen Bereich des Substrats (100) isoliert ist.
  9. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 8, wobei das erste Entladungsbauelement (50) von dem ersten Wannenbereich (30) durch einen Graben isoliert ist.
  10. Halbleiterstruktur gemäß einem der Ansprüche 1 bis 9, wobei das Substrat (100) ein Bulk-Silizium-Substrat (100) ist.
  11. Verfahren zum Herstellen einer Halbleiterstruktur, das Verfahren aufweisend: • Ausbilden eines ersten Wannenbereichs (30) mit mehreren Transistoren in einem ersten Bereich eines Substrats (100) ; • Ausbilden eines zweiten Wannenbereichs (20) in einem zweiten Bereich des Substrats (100); • Ausbilden eines ersten Entladungsbauelements (50) in dem Substrat (100), wobei das erste Entladungsbauelement (50) zwischen dem ersten Wannenbereich (30) und dem zweiten Wannenbereich (20) verkoppelt ist, wobei das erste Entladungsbauelement (50) einen Transistor (51) mit einem ersten Source-/Drain-Bereich (110), einem zweiten Source-/Drain-Bereich (115) und einem ersten Gate-Bereich (205) aufweist, wobei der erste Source-/Drain-Bereich (110) an den ersten Wannenbereich (30) gekoppelt ist, wobei der zweite Source-/Drain-Bereich (115) an den zweiten Wannenbereich (20) gekoppelt ist, wobei der erste Gate-Bereich (205) an eine erste Antenne (80) gekoppelt ist; und • Übertragen von Ladung aus dem ersten Wannenbereich (30) in den zweiten Wannenbereich (20) über das erste Entladungsbauelement (50) während nachfolgender Schritte zum Fertigen der Halbleiterstruktur.
  12. Verfahren gemäß Anspruch 11, wobei der zweite Wannenbereich (20) einen zweiten Transistor (52) mit einer Gate-Elektrode (206) aufweist, die an die mehreren Transistoren im ersten Wannenbereich (30) gekoppelt ist.
  13. Verfahren gemäß Anspruch 11 oder 12, wobei das erste Entladungsbauelement (50) ein n-Kanal-Transistor (51) ist.
  14. Verfahren gemäß Anspruch 13, wobei die erste Antenne (80) Metallleitungen (210-260), die in Metallisierungsschichten über dem ersten Gate-Bereich angeordnet sind, und Durchkontaktierungen aufweist, und wobei ein Oberflächenbereich der Durchkontaktierungen ungefähr ¼ des kumulativen Oberflächenbereichs der Metallleitungen einer Metallisierungsschicht beträgt.
  15. Verfahren gemäß Anspruch 11 oder 12, wobei das erste Entladungsbauelement (50) ein p-Kanal-Transistor (51) ist.
  16. Verfahren gemäß Anspruch 15, wobei die erste Antenne (80) Metallleitungen, die in einer Metallisierungsschicht über dem ersten Gate-Bereich (205) angeordnet sind, und Durchkontaktierungen aufweist, und wobei ein Oberflächenbereich der Metallleitungen der Metallisierungsschicht mindestens 50 mal größer als ein Oberflächenbereich der Durchkontaktierungen ist.
  17. Verfahren gemäß einem der Ansprüche 12 bis 16, wobei der erste Wannenbereich (30) und der zweite Wannenbereich (20) durch einen Bereich mit Graben getrennt sind.
  18. Verfahren gemäß einem der Ansprüche 12 bis 17, wobei der erste Wannenbereich (30) und der zweite Wannenbereich (20) durch einen Isolationsbereich getrennt sind.
  19. Verfahren gemäß einem der Ansprüche 12 bis 18, wobei der erste Wannenbereich (30) und der zweite Wannenbereich (20) durch einen schwach dotierten oder intrinsischen Bereich des Substrats (100) getrennt sind.
  20. Verfahren gemäß einem der Ansprüche 12 bis 19, wobei das Substrat (100) ein Bulk-Silizium-Substrat (100) ist oder ein Silizium-auf-Isolator-Substrat (100) ist.
  21. Verfahren zum Herstellen eines Halbleiterbauelements, das Verfahren aufweisend: • Ausbilden eines dritten Wannenbereichs (10) mit einer ersten Dotierungsart innerhalb eines Substrats (100); • Ausbilden eines zweiten Wannenbereichs (20) mit einer zweiten Dotierungsart innerhalb des dritten Wannenbereichs (10), wobei die zweite Dotierungsart der ersten Dotierungsart entgegengesetzt ist; • Ausbilden eines ersten Wannenbereichs (30) mit der ersten Dotierungsart innerhalb des zweiten Wannenbereichs (20), wobei der erste Wannenbereich (30) mehrere Transistoren aufweist; • Ausbilden eines ersten Transistors (51) innerhalb des Substrats (100) und/oder über dem Substrat (100), wobei der erste Transistor (51) einen ersten Source-/Drain-Bereich, einen zweiten Source-/Drain-Bereich und einen ersten Gate-Bereich (205) aufweist, wobei der erste Transistor (51) zwischen dem ersten Wannenbereich (30) und einem Niederspannungsknoten gekoppelt ist, wobei der erste Source-/Drain-Bereich (110) an den ersten Wannenbereich (30) gekoppelt ist, wobei der zweite Source-/Drain-Bereich (115) an den Niederspannungsknoten gekoppelt ist, wobei der erste Gate-Bereich (205) an eine erste Antenne (80) gekoppelt ist; • Ausbilden eines zweiten Transistors (52), der innerhalb des Substrats (100) und/oder über dem Substrat (100) angeordnet ist, wobei der zweite Transistor (52) einen dritten Source-/Drain-Bereich (120), einen vierten Source-/Drain-Bereich (125) und einen zweiten Gate-Bereich (206) aufweist, wobei der dritte Source-/Drain-Bereich an den zweiten Wannenbereich (20) gekoppelt ist, wobei der vierte Source-/Drain-Bereich (125) an den Niederspannungsknoten gekoppelt ist, wobei der zweite Gate-Bereich (206) an eine zweite Antenne (90) gekoppelt ist; • während der nachfolgenden Fertigung des Halbleiterbauelements, Entladen einer Ladung, die in dem ersten Wannenbereich (30) akkumuliert ist, unter Benutzung des ersten Transistors (51), und • Entladen von Ladung, die im zweiten Wannenbereich (20) ersten Wannenbereich (30) akkumuliert ist, unter Benutzung des zweiten Transistors (52) .
  22. Verfahren gemäß Anspruch 21, ferner aufweisend: • Ausbilden eines dritten Transistors, der innerhalb des Substrats (100) und/oder über dem Substrat (100) angeordnet ist, wobei der dritte Transistor einen fünften Source-/Drain-Bereich, einen sechsten Source-/Drain-Bereich und einen dritten Gate-Bereich aufweist, wobei der fünfte Source-/Drain-Bereich an den zweiten Wannenbereich (20) gekoppelt ist, wobei der sechste Source-/Drain-Bereich an den Niederspannungsknoten gekoppelt ist, wobei der dritte Gate-Bereich an eine dritte Antenne gekoppelt ist; und • während nachfolgender Fertigung des Halbleiterbauelements, Entladen von Ladung, die im akkumuliert ist, unter Benutzung des dritten Transistors.
  23. Verfahren gemäß Anspruch 22, wobei die erste Antenne (80) an die dritte Antenne gekoppelt ist.
  24. Verfahren gemäß Anspruch 23, ferner aufweisend • Ausbilden eines vierten Transistors, der innerhalb des Substrats (100) und/oder über dem Substrat (100) angeordnet ist, wobei der vierte Transistor einen siebten Source-/Drain-Bereich, einen achten Source-/Drain-Bereich und einen vierten Gate-Bereich aufweist, wobei der siebte Source-/Drain-Bereich an den dritten Wannenbereich gekoppelt ist, wobei der achte Source-/Drain-Bereich an den Niederspannungsknoten gekoppelt ist, wobei der vierte Gate-Bereich an eine vierte Antenne gekoppelt ist; und • während nachfolgender Fertigung des Halbleiterbauelements, Entladen von Ladung, die im ersten Wannenbereich (30) akkumuliert ist, unter Benutzung des vierten Transistors.
  25. Verfahren gemäß Anspruch 24, wobei die zweite Antenne (90) an die vierte Antenne gekoppelt wird.
  26. Verfahren zum Herstellen eines Halbleiterbauelements, das Verfahren aufweisend: • Ausbilden eines ersten Wannenbereichs (30) innerhalb eines Substrats (100); • Ausbilden von mehreren Transistoren innerhalb des ersten Wannenbereichs (30) und/oder über dem ersten Wannenbereich (30); • Ausbilden eines ersten Entladungsbauelements (50) innerhalb des Substrats (100), wobei das erste Entladungsbauelement (50) einen ersten Transistor (51) mit einem ersten Source-/Drain-Bereich (110), einem zweiten Source-/Drain-Bereich (115) und einem ersten Gate-Bereich (205) aufweist, wobei der erste Source-Drain-Bereich (110) an den ersten Wannenbereich (30) gekoppelt ist, wobei der zweite Source-/Drain-Bereich (115) an einen Niederspannungsknoten gekoppelt ist; • Ausbilden eines ersten Abschnitts einer ersten Antenne (80) über oder neben dem ersten Gate-Bereich (205), wobei der erste Gate-Bereich (205) an den ersten Abschnitt der ersten Antenne (80) gekoppelt wird; • Ausbilden eines zweiten Entladungsbauelements (60) innerhalb des Substrats (100), wobei das zweite Entladungsbauelement (60) einen zweiten Transistor (52) mit einem dritten Source-/Drain-Bereich (120), einem vierten Source-/Drain-Bereich (125) und einem zweiten Gate-Bereich (206) aufweist, wobei der dritte Source-Drain-Bereich (120) an den ersten Wannenbereich (30) gekoppelt ist, wobei der vierte Source-/Drain-Bereich (125) an den Niederspannungsknoten gekoppelt ist; • Ausbilden eines ersten Abschnitts einer zweiten Antenne (90) über oder neben dem zweiten Gate-Bereich (206), wobei der zweite Gate-Bereich (206) an den ersten Abschnitt der zweiten Antenne (80) gekoppelt wird; und • Ausbilden einer ersten Metallisierungsschicht über dem ersten Wannenbereich (30) unter Nutzung eines ersten Plasmaprozesses, wobei das erste Entladungsbauelement (50) und das zweite Entladungsbauelement (60) zum Leiten während des ersten Plasmaprozesses konfiguriert ist, • wobei der erste Transistor (51) ein p-Kanal-Metall-Isolator-Halbleitertransistor ist, und wobei der zweite Transistor (52) ein n-Kanal-Metall-Isolator-Halbleitertransistor ist.
  27. Verfahren gemäß Anspruch 26, ferner aufweisend: • Ausbilden eines zweiten Abschnitts der ersten Antenne (80) über dem ersten Abschnitt; und • Ausbilden einer zweiten Metallisierungsschicht über der ersten Metallisierungsschicht unter Nutzung eines zweiten Plasmaprozesses.
  28. Verfahren gemäß Anspruch 26 oder 27, wobei die zweite Antenne (90) Durchkontaktierungen und Metallleitungen aufweist, die über dem zweiten Gate-Bereich angeordnet sind, und wobei ein Oberflächenbereich der Durchkontaktierungen ungefähr ¼ des kumulativen Oberflächenbereichs der Metallleitungen der zweiten Antenne beträgt.
  29. Verfahren gemäß einem der Ansprüche 26 oder 27, wobei der erste Transistor (51) ein p-Kanalmetallisolator-Halbleitertransistor ist, wobei die erste Antenne (80) Durchkontaktierungen und Metallleitungen aufweist, die über dem ersten Gate-Bereich angeordnet sind, und wobei ein Oberflächenbereich der Metallleitungen größer als ein Oberflächenbereich der Durchkontaktierungen ist.
  30. Verfahren gemäß Anspruch 29, wobei der erste Transistor mit einer ersten Antenne (80) verbunden ist, die über eine letzte Metallisierungsschicht mit einem Hochspannungsknoten mit einer positiven Vorspannung verbunden ist, der zum Ausschalten des ersten Transistors konfiguriert ist.
  31. Verfahren gemäß einem der Ansprüche 26 bis 30, wobei der Niederspannungsknoten ein Massepotentialknoten ist, und wobei der zweite Source-/Drain-Bereich (115) über eine Spannvorrichtung, die das Substrat (100) hält, an den Niederspannungsknoten gekoppelt ist.
DE102012100189.8A 2011-01-11 2012-01-11 Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen Active DE102012100189B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/004,334 2011-01-11
US13/004,334 US8541845B2 (en) 2011-01-11 2011-01-11 Semiconductor discharge devices and methods of formation thereof

Publications (2)

Publication Number Publication Date
DE102012100189A1 DE102012100189A1 (de) 2012-07-12
DE102012100189B4 true DE102012100189B4 (de) 2020-12-31

Family

ID=46454616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012100189.8A Active DE102012100189B4 (de) 2011-01-11 2012-01-11 Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen

Country Status (3)

Country Link
US (1) US8541845B2 (de)
CN (1) CN102593124B (de)
DE (1) DE102012100189B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890225B2 (en) 2011-10-14 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device having a capacitor well doping design with improved coupling efficiency
US8946825B2 (en) 2012-03-28 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure to resolve deep-well plasma charging problem and method of forming the same
US9553011B2 (en) * 2012-12-28 2017-01-24 Texas Instruments Incorporated Deep trench isolation with tank contact grounding
US9449976B2 (en) * 2013-12-12 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for manufacturing the same
US9929135B2 (en) * 2016-03-07 2018-03-27 Micron Technology, Inc. Apparatuses and methods for semiconductor circuit layout
US9754966B1 (en) 2016-04-26 2017-09-05 Nxp Usa, Inc. Semiconductor on insulator (SOI) block with a guard ring
US10157925B1 (en) * 2017-10-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. IC structure
EP3496145B1 (de) 2017-12-11 2020-09-23 IMEC vzw Unter verwendung eines plasmaverarbeitungsschritts hergestellte, integrierte halbleiterschaltung
KR102482194B1 (ko) * 2018-08-24 2022-12-27 삼성전기주식회사 삽입손실이 개선된 cmos 트랜지스터의 배치 구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117714A (en) * 1997-12-23 2000-09-12 Intel Corporation Method for protecting a transistor gate from charge damage
US20010026970A1 (en) * 1999-06-18 2001-10-04 Boaz Eitan Method and circuit for minimizing the charging effect during manufacture of semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181284A (ja) * 1994-09-13 1996-07-12 Hewlett Packard Co <Hp> 保護素子およびその製造方法
US8194371B2 (en) * 2009-04-07 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit protection device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117714A (en) * 1997-12-23 2000-09-12 Intel Corporation Method for protecting a transistor gate from charge damage
US20010026970A1 (en) * 1999-06-18 2001-10-04 Boaz Eitan Method and circuit for minimizing the charging effect during manufacture of semiconductor devices

Also Published As

Publication number Publication date
US8541845B2 (en) 2013-09-24
CN102593124B (zh) 2015-05-20
DE102012100189A1 (de) 2012-07-12
US20120175708A1 (en) 2012-07-12
CN102593124A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
DE102012100189B4 (de) Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen
DE112007001725B4 (de) SOI-Bauelement und Verfahren zu dessen Herstellung
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102018202253B4 (de) Verfahren zum Ätzen einer Tiefgrabenisolationsstruktur mit einem in einem Zwischenebenen-Dielektrikumsmaterial endenden Luftspalt und zugehörige Strukturen
DE102020132568A1 (de) Esd-schutzschaltung zum und zugehöriges betriebsverfahren
EP2040298B1 (de) Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE102004060170A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014103264A1 (de) Integrierte Schaltungsstruktur und Verfahren zum Schutz gegen Beschädigungen des Gatedielektrikums
DE102005056908B4 (de) Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen
DE19824242A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102013225362A1 (de) Erhöhen der durchbruchsspannung einer metalloxidhalbleitereinrichtung
DE10331560B4 (de) Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben
WO2005117133A2 (de) Esd-schutzstrukturen für halbleiterbauelemente
DE102020208073A1 (de) Hochspannungstransistor mit source/drain-gebieten von finnen und grabengatestrukturen
DE102018108908B4 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtung mit Kondensatoren
DE102017201249B4 (de) Halbleiterbauteil und ein Verfahren zum Verringern des Antenneneffekts in einem Halbleiterbauteil
DE102021107976A1 (de) Elektrostatische entladungsschaltung und verfahren zum bilden dergleichen
DE102012201025B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit lokalen Kontakten
DE102011052489B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur und Halbleiterstruktur
DE102013206664A1 (de) Verbessertes Transistorleistungsvermögen durch Ausbildung eines zusätzlichen Reinigungsprozesses in einer Verspannungsschicht-Vorgehensweise
DE102005006121A1 (de) Vertikalthyristor zum ESD-Schutz und Verfahren zur Herstellung eines Vertikalthyristor zum ESD-Schutz
DE102016215276B4 (de) Kontaktierung von soi-substraten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative