DE102021101241A1

DE102021101241A1 - Schutzschaltung für elektrostatische entladung (esd) und verfahren zum betreiben derselben

Info

Publication number: DE102021101241A1
Application number: DE102021101241.4A
Authority: DE
Inventors: Yu-Hung YEH; Wun-Jie Lin; Jam-Wem Lee
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2020-03-31
Filing date: 2021-01-21
Publication date: 2021-09-30
Also published as: US20230238793A1; US11862960B2; US20240106223A1; TWI768796B; TW202139417A

Abstract

Eine Schutzschaltung für elektrostatische Entladung (ESD) weist eine erste Diode, eine zweite Diode und eine ESD-Klemmschaltung auf. Die erste Diode ist in einem Halbleiter-Wafer angeordnet und ist mit einem Eingangs-/Ausgangs-Pad (IO-Pad) gekoppelt. Die zweite Diode ist im Halbleiter-Wafer angeordnet und ist mit der ersten Diode und dem IO-Pad gekoppelt. Die ESD-Klemmschaltung ist im Halbleiter-Wafer angeordnet und ist mit der ersten Diode und der zweiten Diode gekoppelt. Die ESD-Klemmschaltung weist einen ersten Signalabgriffsbereich im Halbleiter-Wafer auf. Der erste Signalabgriffsbereich ist mit einer ersten Spannungsversorgung gekoppelt. Die erste Diode ist mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet, den ersten Signalabgriffsbereich gemeinsam mit dieser zu benutzen.

Description

PRIORITÄTSANSPRUCH UND QUERVERWEIS
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/002,562 , eingereicht am 31. März 2020, die durch Bezugnahme vollumfänglich in die vorliegende Anmeldung aufgenommen wird.
ALLGEMEINER STAND DER TECHNIK
Der jüngste Trend zur Miniaturisierung integrierter Schaltungen (IC) hat kleinere Vorrichtungen zur Folge, welche weniger Strom verbrauchen und trotzdem mehr Funktionalität bei höheren Geschwindigkeiten bereitstellen als zuvor. Aufgrund verschiedener Faktoren, wie zum Beispiel Dielektrika geringerer Dicke und den damit zusammenhängenden gesenkten dielektrischen Durchbruchspannungen, hat der Miniaturisierungsprozess auch die Empfindlichkeit der Vorrichtungen gegen Ereignisse elektrostatischer Entladung (ESD) erhöht. ESD ist eine der Ursachen für Beschädigungen elektronischer Schaltungen, sowie eine der Überlegungen hinsichtlich fortschriftlicher Halbleitertechnologie.
Figurenliste
Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.

1 ist ein schematisches Blockdiagramm einer integrierten Schaltung im Einklang mit einigen Ausführungsformen.
2 ist ein schematisches Blockdiagramm einer integrierten Schaltung im Einklang mit einigen Ausführungsformen.
3A ist eine Querschnittsansicht einer integrierten Schaltung im Einklang mit einigen Ausführungsformen.
3B ist eine Querschnittsansicht einer integrierten Schaltung im Einklang mit einigen Ausführungsformen.
4 ist eine Querschnittsansicht einer integrierten Schaltung im Einklang mit einigen Ausführungsformen.
5 ist ein Ablaufdiagramm eines Verfahrens zum Betreiben einer ESD-Schaltung im Einklang mit einigen Ausführungsformen.
6 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer ESD-Schaltung im Einklang mit einigen Ausführungsformen.
Die 7A - 7E sind Querschnittsansichten einer integrierten Schaltung im Einklang mit einer oder mehreren Ausführungsformen.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Beschreibung stellt verschiedene Ausführungsformen oder Beispiele zum Umsetzen von Merkmalen bzw. Elementen des geschaffenen Gegenstands bereit. Konkrete Beispiele von Komponenten, Materialien, Werten, Schritten, Anordnungen oder Ähnlichem sind nachfolgend dargestellt, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und in keiner Weise als Einschränkung auszulegen. Andere Komponenten, Materialien, Werte, Schritte, Anordnungen oder Ähnliches sind vorgesehen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, kann jedoch auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale derart zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, dass das erste und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „darunter“, „unterhalb“, „niedrig“, „oberhalb“, „obere/r/s“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) angeordnet sein, und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
In einigen Ausführungsformen weist eine ESD-Schutzschaltung eine erste Diode, eine zweite Diode und eine ESD-Klemmschaltung auf. Die erste Diode ist in einem Halbleiter-Wafer angeordnet und ist mit einem Eingangs-/Ausgangs-Pad (IO-Pad) gekoppelt. Die zweite Diode ist im Halbleiter-Wafer angeordnet und ist mit der ersten Diode und dem IO-Pad gekoppelt. Die ESD-Klemmschaltung ist im Halbleiter-Wafer angeordnet und ist mit der ersten Diode und der zweiten Diode gekoppelt. Die ESD-Klemmschaltung weist einen ersten Signalabgriffsbereich und einen zweiten Signalabgriffsbereich im Halbleiter-Wafer auf. Der erste Signalabgriffsbereich ist mit einer ersten Spannungsversorgung gekoppelt. Der zweite Signalabgriffsbereich ist mit einer zweiten Spannungsversorgung gekoppelt, welche sich von der ersten Spannungsversorgung unterscheidet.
Die erste Diode ist mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet, den ersten Signalabgriffsbereich gemeinsam mit dieser zu benutzen. Die zweite Diode ist mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet, den zweiten Signalabgriffsbereich gemeinsam mit dieser zu benutzen. In einigen Ausführungsformen beansprucht die ESD-Schutzschaltung der vorliegenden Offenbarung dadurch, dass die erste Diode den ersten Signalabgriffsbereich gemeinsam mit der ESD-Klemmschaltung benutzt und die zweite Diode den zweiten Signalabgriffsbereich gemeinsam mit der ESD-Klemmschaltung benutzt, weniger Fläche als andere Ansätze.
In einigen Ausführungsformen weist die ESD-Schutzschaltung der vorliegenden Offenbarung dadurch, dass die erste Diode den ersten Signalabgriffsbereich gemeinsam mit der ESD-Klemmschaltung benutzt und die zweite Diode den zweiten Signalabgriffsbereich gemeinsam mit der ESD-Klemmschaltung benutzt, weniger Signalabgriffe auf als andere Ansätze, wodurch die ESD-Schutzschaltung der vorliegenden Offenbarung weniger Widerstand aufweist als andere Ansätze. In einigen Ausführungsformen weist die ESD-Schutzschaltung der vorliegenden Offenbarung dadurch, dass sie weniger Widerstand aufweist als andere Ansätze, eine niedrigere Klemmspannung auf und ist im Betrieb schneller als andere Ansätze.
1 ist ein schematisches Blockdiagramm einer integrierten Schaltung 100 im Einklang mit einigen Ausführungsformen.
Die integrierte Schaltung 100 weist eine interne Schaltung 102, einen Spannungsversorgungsknoten 104, einen Bezugsspannungsversorgungsknoten 106, ein Eingangs-/Ausgangs-Pad (IO-Pad) 108, eine Diode D1, eine Diode D2, eine IO-Schaltung 110 und eine ESD-Klemmschaltung 120 auf. In einigen Ausführungsformen weist eine einzelne integrierte Schaltung (IC) oder ein einziges Halbleitersubstrat mindestens eine der integrierten Schaltungen 100, 200 (2) oder 300A - 300B (3A - 3B) auf. In einigen Ausführungsformen weist mindestens eine der integrierten Schaltungen 100, 200 (2) oder 300A - 300 B (3A - 3B) eine oder mehrere IC aufgenommen auf einem oder mehreren einzelnen Halbleitersubstraten auf.
Die interne Schaltung 102 ist mit der IO-Schaltung 110 gekoppelt. In einigen Ausführungsformen ist die interne Schaltung 102 ferner mit dem IO-Pad 108, der Diode D1 und der Diode D2 gekoppelt. Die interne Schaltung 102 ist dafür eingerichtet, durch die IO-Schaltung 110 ein IO-Signal vom IO-Pad 108 zu empfangen. In einigen Ausführungsformen ist die interne Schaltung 102 mit dem Spannungsversorgungsknoten 104 (zum Beispiel VDD) und dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) gekoppelt. In einigen Ausführungsformen ist die interne Schaltung 102 dafür eingerichtet, eine Versorgungsspannung VDD vom Spannungsversorgungsknoten 104 (zum Beispiel VDD), und eine Bezugsspannung VSS vom Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) zu empfangen.
Die interne Schaltung 102 weist Schaltkreise auf, welche dafür eingerichtet sind, das IO-Signal zu erzeugen oder zu verarbeiten, welches am IO-Pad 108 empfangen oder an dieses ausgegeben wird. In einigen Ausführungsformen weist die interne Schaltung 102 einen Kernschaltkreis auf, welcher dafür eingerichtet ist, bei einer Spannung zu arbeiten, welche niedriger ist als die Versorgungsspannung VDD des Spannungsversorgungsknotens 104. In einigen Ausführungsformen weist die interne Schaltung 102 mindestens eine n- oder p-Transistorvorrichtung auf. In einigen Ausführungsformen weist die interne Schaltung 102 mindestens eine Logik-Gate-Zelle auf. In einigen Ausführungsformen weist eine Logik-Gate-Zelle eine AND-, OR-, NAND-, NOR-, XOR-, INV-, AND-OR-Invert- (AOI), OR-AND-Invert-(OAI), MUX-, Flip-Flop-, BUFF-, Latch-, Verzögerungs- oder Uhr-Zelle auf. In einigen Ausführungsformen weist die interne Schaltung 102 mindestens eine Speicherzelle auf. In einigen Ausführungsformen weist die Speicherzelle einen statischen Direktzugriffsspeicher (SRAM), einen dynamischen RAM (DRAM), einen resistiven RAM (RRAM), einen magnetoresistiven RAM (MRAM) oder einen Festwertspeicher (ROM) auf. In einigen Ausführungsformen weist die interne Schaltung 102 ein oder mehrere aktive oder passive Elemente auf. Beispiele für aktive Elemente sind unter anderem, jedoch nicht beschränkt auf, Transistoren und Dioden. Beispiele für Transistoren sind zum Bespiel, jedoch nicht beschränkt auf, Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxid-Halbleitertransistoren (CMOS-Transistoren), Bipolartransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanal-Feldeffekttransistoren ((PFET/NFET), etc.), FinFET und planare MOS-Transistoren mit erhöhter Source/erhöhtem Drain. Beispiele für passive Elemente sind unter anderem, jedoch nicht beschränkt auf, Kondensatoren, Induktoren, Sicherungen und Widerstände.
Der Spannungsversorgungsknoten 104 ist am Knoten Nd1 mit der Diode D1 und der ESD-Klemmschaltung 120 gekoppelt. Der Bezugsspannungsversorgungsknoten 106 ist am Knoten Nd2 mit der Diode D2 und der ESD-Klemmschaltung 120 gekoppelt. Der Spannungsversorgungsknoten 104 ist dafür eingerichtet, die Versorgungsspannung VDD für den normalen Betrieb der internen Schaltung 102 zu empfangen. Desgleichen ist der Bezugsspannungsversorgungsknoten 106 dafür eingerichtet, die Bezugsversorgungsspannung VSS für den normalen Betrieb der internen Schaltung 102 zu empfangen. In einigen Ausführungsformen ist zumindest der Spannungsversorgungsknoten 104 ein Spannungsversorgungs-Pad. In einigen Ausführungsformen ist zumindest der Bezugsspannungsversorgungsknoten 106 ein Bezugsspannungsversorgungs-Pad. In einigen Ausführungsformen ist ein Pad mindestens eines der Elemente aus der Gruppe umfassend eine leitfähige Fläche, einen Stift, einen Knoten und einen Bus. Der Spannungsversorgungsknoten 104 oder der Bezugsspannungsversorgungsknoten 106 wird auch als ein Stromversorgungsspannungsbus- oder eine Stromversorgungsspannungsschiene bezeichnet. In der Beispielgestaltung in den 1, 2 oder 3A - 3B ist die Versorgungsspannung VDD eine positive Versorgungsspannung, der Spannungsversorgungsknoten 104 ist ein positiver Stromversorgungsspannungsanschluss, die Bezugsversorgungsspannung VSS ist eine Masseversorgungsspannung und der Bezugsspannungsversorgungsknoten 106 ist ein Massespannungsanschluss. Andere Stromversorgungsanordnungen sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Das IO-Pad 108 ist durch einen Knoten Nd3 mit der IO-Schaltung 110 gekoppelt. Das IO-Pad 108 ist durch die IO-Schaltung 110 mit der internen Schaltung 102 gekoppelt. In einigen Ausführungsformen bildet die IO-Schaltung 110 nicht Teil der integrierten Schaltung 100, und das IO-Pad ist direkt mit der internen Schaltung 102 gekoppelt. Das IO-Pad 108 ist dafür eingerichtet, ein IO-Signal von der IO-Schaltung 110 zu empfangen, oder ist dafür eingerichtet, das IO-Signal an die IO-Schaltung 110 auszugeben. Das IO-Pad 108 ist zumindest ein Stift, welcher mit der IO-Schaltung 110 oder der internen Schaltung 102 gekoppelt ist. In einigen Ausführungsformen ist das IO-Pad 108 ein Knoten, ein Bus oder eine leitfähige Fläche, welche mit der IO-Schaltung 110 oder der internen Schaltung 102 gekoppelt ist.
Die Diode D1 ist zwischen den Spannungsversorgungknoten 104 und das IO-Pad 108 geschaltet. Die Diode D1 ist zwischen den Knoten Nd1 und den Knoten Nd3 geschaltet. Eine Anode der Diode D1 ist mit dem Knoten Nd3, der IO-Schaltung 110, dem IO-Pad 108 und einer Kathode der Diode D2 gekoppelt. Eine Kathode der Diode D1 ist mit dem Spannungsversorgungsknoten 104, der ESD-Klemmschaltung 120 und dem Knoten Nd1 gekoppelt. In einigen Ausführungsformen ist die Kathode der Diode D1 durch den Knoten Nd1 mit der ESD-Klemmschaltung 120 gekoppelt. In einigen Ausführungsformen ist die Diode D1 eine Pull-up-Diode oder wird als eine p+-Diode bezeichnet. In diesen Ausführungsformen wird die p+-Diode zum Beispiel zwischen einem p-Wannenbereich (zum Beispiel der Wanne 322 der 3A - 3B) und einem n-Wannenbereich (nicht gezeigt) gekoppelt, und der n-Wannenbereich ist mit der VDD verbunden (siehe 3A - 3B). In einigen Ausführungsformen ist die Diode D1 eine vertikale Wannendiode. Andere Diodentypen für die Diode D1 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die Diode D2 ist zwischen den Bezugsspannungsversorgungsknoten 106 und das IO-Pad 108 geschaltet. Die Diode D2 ist zwischen den Knoten Nd3 und den Knoten Nd2 geschaltet. Eine Anode der Diode D2 ist mit dem Bezugsspannungsversorgungsknoten 106, der ESD-Klemmschaltung 120 und dem Knoten Nd2 gekoppelt. Eine Kathode der Diode D2 ist mit dem Knoten Nd3, der IO-Schaltung 110, dem IO-Pad 108 und der Anode der Diode D1 gekoppelt. In einigen Ausführungsformen ist die Diode D2 eine Pull-down-Diode oder wird als eine n+-Diode bezeichnet. In diesen Ausführungsformen ist die n+-Diode zum Beispiel zwischen einem n-Wannenbereich (zum Beispiel der Wanne 332 der 3A - 3B) und einer p-Wanne (nicht gezeigt) gebildet, und das P-Substrat ist mit der Masse oder der VSS verbunden. In einigen Ausführungsformen ist die Diode D2 eine vertikale Wannendiode. Andere Diodentypen für die Diode D2 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die Dioden D1 und D2 sind dafür eingerichtet, einen minimalen Einfluss auf das normale Verhalten (zum Beispiel bei Nichtvorliegen von ESD-Bedingungen oder -Ereignissen) der internen Schaltung 102 oder der internen Schaltung 100 aufzuweisen. In einigen Ausführungsformen tritt ein ESD-Ereignis ein, wenn eine ESD-Spannung oder ein ESD-Strom höher als ein Spannungspegel beziehungsweise Strompegel, welcher während des normalen Betriebs der internen Schaltung 102 zu erwarten ist, mindestens an einem der Punkte aus der Gruppe umfassend den Spannungsversorgungsknoten 104, den Bezugsspannungsversorgungsknoten 106 und das IO-Pad 108 anliegt.
Wenn keine ESD-Ereignisse vorliegen, beeinträchtigen die Dioden D1 und D2 den Betrieb der integrierten Schaltung 100 nicht. Während eines ESD-Ereignisses ist die Diode D1 dafür eingerichtet, abhängig davon, ob die Diode D1 in Vorwärts- oder in Rückwärtsrichtung vorgespannt ist, sowie von den Spannungspegeln des Spannungsversorgungsknotens 104 und des IO-Pads 108, Spannung oder Strom zwischen dem Spannungsversorgungsknoten 104 und dem IO-Pad 108 zu übertragen.
Während eines Positiv-zu-VDD-Modus (PD-Modus) einer ESD-Belastung oder eines ESD-Ereignisses ist die Diode D1 zum Beispiel in Vorwärtsrichtung vorgespannt und dafür eingerichtet, Spannung oder Strom vom IO-Pad 108 zum Spannungsversorgungsknoten 104 zu übertragen. Im PD-Modus wird eine positive ESD-Belastung oder ESD-Spannung (zumindest größer als die Versorgungsspannung VDD) an das IO-Pad 108 angelegt, während der Spannungsversorgungsknoten 104 (zum Beispiel VDD) geerdet ist und der Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) potentialfrei ist.
Während eines Negativ-zu-VDD-Modus (ND-Modus) einer ESD-Belastung oder eines ESD-Ereignisses ist die Diode D1 zum Beispiel in Rückwärtsrichtung vorgespannt und dafür eingerichtet, Spannung oder Strom vom Spannungsversorgungsknoten 104 zum IO-Pad 108 zu übertragen. Im ND-Modus wird am IO-Pad 108 eine negative ESD-Belastung empfangen, während der Spannungsversorgungsknoten 104 (zum Beispiel VDD) geerdet ist und der Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) potentialfrei ist.
Während eines ESD-Ereignisses ist die Diode D2 dafür eingerichtet, abhängig davon, ob die Diode D2 in Vorwärts- oder in Rückwärtsrichtung vorgespannt ist, sowie von den Spannungspegeln des Bezugsspannungsversorgungsknotens 106 und des IO-Pads 108, Spannung oder Strom zwischen dem Bezugsspannungsversorgungsknoten 106 und dem IO-Pad 108 zu übertragen.
Während eines Positiv-zu-VSS-Modus (PS-Modus) einer ESD-Belastung oder eines ESD-Ereignisses ist die Diode D2 zum Beispiel in Rückwärtsrichtung vorgespannt und dafür eingerichtet, Spannung oder Strom vom IO-Pad 108 zum Bezugsspannungsversorgungsknoten 106 zu übertragen. Im PS-Modus wird eine positive ESD-Belastung oder ESD-Spannung (zumindest größer als die Bezugsversorgungsspannung VSS) an das IO-Pad 108 angelegt, während der Spannungsversorgungsknoten 104 (zum Beispiel VDD) potentialfrei ist und der Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) geerdet ist.
Während eines Negativ-zu-VSS-Modus (NS-Modus) einer ESD-Belastung oder eines ESD-Ereignisses ist die Diode D2 zum Beispiel in Vorwärtsrichtung vorgespannt und dafür eingerichtet, Spannung oder Strom vom Bezugsspannungsversorgungsknoten 106 zum IO-Pad 108 zu übertragen. Im NS-Modus wird am IO-Pad 108 eine negative ESD-Belastung empfangen, während der Spannungsversorgungsknoten 104 (zum Beispiel VDD) potentialfrei ist und der Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) geerdet ist.
Andere Diodentypen, Gestaltungen und Anordnungen mindestens einer der Dioden D1 und D2 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die IO-Schaltung 110 ist mit dem IO-Pad 108, der internen Schaltung 102, den Dioden D1 und D2 und dem Knoten Nd3 gekoppelt. Die IO-Schaltung ist zwischen den Knoten Nd3 und die interne Schaltung 102 geschaltet. In einigen Ausführungsformen ist die IO-Schaltung ein IO-Puffer, welcher dafür eingerichtet ist, von der internen Schaltung 102 gesendet oder empfangene Signale zu puffern. In einigen Ausführungsformen weist die IO-Schaltung 110 mindestens die oben beschriebene Logik-Gate-Zelle auf. Andere Typen von Schaltungen, Gestaltungen und Anordnungen der IO-Schaltung 110 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die ESD-Klemmschaltung 120 ist zwischen den Spannungsversorgungsknoten 104 (zum Beispiel die Versorgungsspannung VDD) und den Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) geschaltet. Die ESD-Klemmschaltung 120 ist zwischen den Knoten Nd1 und den Knoten Nd2 geschaltet. Die ESD-Klemmschaltung 120 ist durch den Knoten Nd1 an die Diode D1 gekoppelt. Die ESD-Klemmschaltung 120 ist durch den Knoten Nd2 an die Diode D2 gekoppelt.
Wenn kein ESD-Ereignis vorliegt, ist die ESD-Klemmschaltung 120 ausgeschaltet. Zum Beispiel ist die ESD-Klemmschaltung 120 ausgeschaltet, wenn kein ESD-Ereignis vorliegt, und stellt daher während des normalen Betriebs der internen Schaltung 102 eine nicht leitfähige Vorrichtung oder Schaltung dar. Mit anderen Worten ist die ESD-Klemmschaltung 120 bei Nichtvorliegen eines ESD-Ereignisses ausgeschaltet oder nicht leitfähig.
Tritt ein ESD-Ereignis ein, ist die ESD-Klemmschaltung 120 dafür eingerichtet, das ESD-Ereignis zu erfassen, und ist ferner dafür eingerichtet, sich einzuschalten und zwischen dem Spannungsversorgungsknoten 104 (zum Beispiel der Versorgungsspannung VDD) oder dem Knoten Nd1 und dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) oder dem Knoten Nd2 einen Nebenschlusspfad zu schaffen und somit das ESD-Ereignis zu entladen. Wenn ein ESD-Ereignis eintritt, ist die Spannungsdifferenz an der ESD-Klemmschaltung 120 zum Beispiel gleich oder größer als eine Schwellenspannung der ESD-Klemmschaltung 120, und die ESD-Klemmschaltung 120 wird eingeschaltet, wodurch sie Strom zwischen dem Spannungsversorgungsknoten 104 (zum Beispiel VDD) und dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) leitet.
Während eines ESD-Ereignisses ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich einzuschalten und einen ESD-Strom in einer ESD-Vorwärtsrichtung (zum Beispiel den Strom Iia) vom Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) zum Spannungsversorgungsknoten 104 (zum Beispiel VDD) zu entladen. Der Strom Iia ist in 1 der Einfachheit halber zwischen dem Knoten Nd2 und dem Knoten Nd1 gezeigt, wobei sich jedoch versteht, dass der Strom Iia vom Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) zum Spannungsversorgungsknoten 104 (zum Beispiel VDD) fließt.
Während eines ESD-Ereignisses ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich einzuschalten und einen ESD-Strom in einer ESD-Rückwärtsrichtung (zum Beispiel den Strom 12a) vom Spannungsversorgungsknoten 104 (zum Beispiel VDD) zum Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) zu entladen. Der Strom 12a ist in 1 der Einfachheit halber zwischen dem Knoten Nd1 und dem Knoten Nd2 gezeigt, wobei sich jedoch versteht, dass der Strom 12a vom Spannungsversorgungsknoten 104 (zum Beispiel VDD) zum Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) fließt.
Während eines positiven ESD-Stromstoßes am Bezugsspannungsversorgungsknoten 106 ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich einzuschalten und den ESD-Strom Iia in einer ESD-Vorwärtsrichtung vom Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) zum Spannungsversorgungsknoten 104 (zum Beispiel VDD) zu entladen. In einigen Ausführungsformen ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich nach einem PS-Modus (oben beschrieben) einer ESD einzuschalten und den ESD-Strom 11 in der ESD-Vorwärtsrichtung vom Knoten Nd3 zum Knoten Nd2 und durch den Knoten Nd1 vom Knoten Nd2 zum Spannungsversorgungsknoten 104 (zum VDD) zu entladen.
Während eines positiven ESD-Stromstoßes am Spannungsversorgungsknoten 104 ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich einzuschalten und den ESD-Strom 12a in einer ESD-Rückwärtsrichtung vom Spannungsversorgungsknoten 104 (zum Beispiel VDD) zum Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) zu entladen. In einigen Ausführungsformen ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich nach einem PD-Modus (oben beschrieben) der ESD einzuschalten und den ESD-Strom I2 in der ESD-Rückwärtsrichtung vom Knoten Nd3 zum Knoten Nd1 und durch den Knoten Nd2 vom Knoten Nd1 zum Bezugsspannungsversorgungsknoten 106 (zum VSS) zu entladen.
In einigen Ausführungsformen ist die ESD-Klemmschaltung 120 eine Übergangsklemme. In einigen Ausführungsformen ist die ESD-Klemmschaltung 120 zum Beispiel dafür eingerichtet, Einschwing- oder ESD-Ereignisse, zum Beispiel rasche Veränderungen von Spannung und/oder Strom durch ein ESD-Ereignis, zu verarbeiten. Während des Einschwingens oder der ESD ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich einzuschalten, um einen Nebenschlusspfad zwischen dem Spannungsversorgungsknoten 104 (zum Beispiel der Versorgungsspannung VDD) und dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS) zu schaffen, bevor das ESD-Ereignis Schäden an einem oder mehreren Elementen innerhalb der integrierten Schaltung 100 verursachen kann. In einigen Ausführungsformen ist die ESD-Klemmschaltung 120 dafür eingerichtet, sich langsamer auszuschalten, als sie sich einschaltet.
In einigen Ausführungsformen ist die ESD-Klemmschaltung 120 eine statische Klemme. In einigen Ausführungsformen sind statische Klemmen dafür eingerichtet, eine statische oder stationäre Spannungs- oder Stromantwort breitzustellen. Zum Beispiel können statische Klemmen durch ein festen Spannungspegel eingeschaltet werden.
In einigen Ausführungsformen weist die ESD-Klemmschaltung 120 einen großen NMOS-Transistor auf, welcher dafür eingerichtet ist, den ESD-Strom zu leiten, ohne in den Lawinendurchbruchbereich der ESD-Klemmschaltung 120 zu gelangen. In einigen Ausführungsformen ist die ESD-Klemmschaltung 120 umgesetzt, ohne dass sie Lawinenübergänge innerhalb der ESD-Klemmschaltung 120 aufweist, und ist auch als ein „Nicht-Snapback-Schutzsystem“ bekannt.
Andere Typen von Klemmschaltungen, Gestaltungen und Anordnungen der ESD-Klemmschaltung 120 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Andere Gestaltungen oder Mengen von Schaltungen in der integrierten Schaltung 100 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
2 ist ein schematisches Blockdiagramm einer integrierten Schaltung 200 im Einklang mit einigen Ausführungsformen.
Die integrierte Schaltung 200 ist eine Ausführungsform der integrierten Schaltung 100, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Zum Beispiel weist die integrierte Schaltung 200 mindestens einen Abschnitt der integrierten Schaltung 100 als Bestandteil eines Substrats 202 auf. Während die integrierte Schaltung 200 von 2 einen Abschnitt der integrierten Schaltung 100 zeigt, versteht sich, dass die integrierte Schaltung 200 derart modifiziert sein kann, dass sie jedes der Merkmale der integrierten Schaltung 100 aufweist, weswegen der Kürze halber eine ähnlich ausführliche Beschreibung weggelassen wird.
Komponenten, welche gleich oder ähnlich jenen in eine oder mehreren der 1, 2, 3A - 3B und 4 (unten gezeigt) sind, tragen dieselben Kennziffern, weswegen eine ausführliche Beschreibung derselben weggelassen wird.
Die integrierte Schaltung 200 weist den Spannungsversorgungsknoten 104, den Bezugsspannungsversorgungsknoten 106, das IO-Pad 108, die Diode D1, die Diode D2 das Substrat 202 und eine Klemmschaltung 220 auf.
Die integrierte Schaltung 200 ist eine Variation der integrierten Schaltung 100 von 1, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Im Vergleich zur integrierten Schaltung 100 ersetzt die ESD-Klemmschaltung 220 die ESD-Klemmschaltung 120 von 1, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
Die ESD-Klemmschaltung 220 ist am Substrat 202 gebildet. Das Substrat 202 erstreckt sich in einer ersten Richtung X. In einer zweiten Richtung Y weist das Substrat 202 eine Vorderseite 203 und eine Rückseite 205 gegenüber der Vorderseite 203 auf. In einigen Ausführungsformen unterscheidet sich die zweite Richtung Y von der ersten Richtung X. In einigen Ausführungsformen ist während der Wafer-Verdünnung ein Großteil des Substrats 202 entfernt worden. In einigen Ausführungsformen bildet das Substrat 202 einen Teil einer Superstromschienentechnologie (SPR-Technologie) oder eines Superstromschienenprozesses (SPR-Prozesses). In einigen Ausführungsformen ist das Substrat 202 eine Silizium-auf-Isolator-Technologie (SOI-Technologie) oder ein ebensolcher Prozess. In einigen Ausführungsformen ist mindestens eine der Dioden D1 und D2 auf dem Substrat 202 gebildet. Andere Arten von Substrattechnologie oder -prozessen für das Substrat 202 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die ESD-Klemmschaltung 220 weist einen Signalabgriff 250 und einen Signalabgriff 252 auf.
In einigen Ausführungsformen entspricht zumindest der Signalabgriff 252 einem Wannenabgriff. In einigen Ausführungsformen ist ein Wannenabgriff eine elektrisch leitfähige Leitung, welche einen Wannenbereich (in 3A - 3B gezeigt) des Substrats 202 mit dem Spannungsversorgungsknoten 104 (zum Beispiel der Versorgungsspannung VDD) koppelt. Zum Beispiel weist der Wannenbereich in einigen Ausführungsformen einen stark dotierten n-Bereich in einer n-Wanne auf einem p-Substrat auf. In einigen Ausführungsformen ist der stark dotierte n-Bereich durch den Wannenabgriff mit dem Spannungsversorgungsknoten 104 (zum Beispiel der Versorgungsspannung VDD) gekoppelt, wodurch das Potential der n-Wanne derart festgelegt wird, dass Verluste von angrenzenden Source-/Drain-Bereichen in die Wanne vermieden werden.
In einigen Ausführungsformen entspricht zumindest der Signalabgriff 250 einem Substratabgriff. In einigen Ausführungsformen ist ein Substratabgriff eine elektrisch leitfähige Leitung, welche einen Bereich des Substrats 202 mit dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel der Versorgungsspannung VSS) koppelt. Zum Beispiel weist der Bereich des Substrats 202 in einigen Ausführungsformen einen stark dotierten p-Bereich auf, welcher in einem p-Substrat gebildet ist. In einigen Ausführungsformen ist der stark dotierte p-Bereich durch den Substratabgriff mit dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel der Bezugsversorgungsspannung VSS) gekoppelt, wodurch das Potential des Substrats 202 derart festgelegt wird, dass Verluste von angrenzenden Source-/Drain-Bereichen vermieden werden.
Durch die Verwendung der Signalabgriffe 250 und 252 werden der Widerstand des Substrats 202 und unerwünschte positive Rückkopplung in der integrierten Schaltung 200 verringert. In einigen Ausführungsformen ist mindestens einer der Signalabgriffe 250 und 252 dafür eingerichtet, einen Widerstand zwischen Strom- oder Masseverbindungen zu Wannen (gezeigt in den 3A - 3B) des Substrats 202 einzuschränken. In einigen Ausführungsformen führt die Verwendung mindestens eines der Signalabgriffe 250 und 252 zu geringerer Drift im Substrat 202, wodurch Einrasteffekte vermieden werden.
Der Signalabgriff 250 ist an der Rückseite 203 des Substrats 202 mit dem Spannungsversorgungsknoten 104 (zum Beispiel der Spannung VDD) gekoppelt. Der Signalabgriff 250 ist ferner mit der Kathode der Diode D1 gekoppelt.
Der Signalabgriff 252 ist an der Rückseite 203 des Substrats 202 mit dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel der Spannung VSS) gekoppelt. Der Signalabgriff 252 ist ferner mit der Anode der Diode D2 gekoppelt.
Das IO-Pad 108 ist an der Rückseite 203 des Substrats 202 angeordnet und ist mit der Anode der Diode D1 und der Kathode der Diode D2 gekoppelt. In einigen Ausführungsformen ist die integrierte Schaltung 200 mit einer oder mehreren anderen Package-Strukturen (nicht gezeigt) an der Rückseite 203 des Substrats 202 elektrisch verbunden.
In einigen Ausführungsformen ist die Diode D1 dafür eingerichtet, den Signalabgriff 250 gemeinsam mit der ESD-Klemmschaltung 220 zu benutzen, und die Diode D2 ist dafür eingerichtet, den Signalabgriff 252 gemeinsam mit der ESD-Klemmschaltung 220 zu benutzen. In einigen Ausführungsformen weist die Diode D1 durch das gemeinsame Benutzen des Signalabgriffs 250 mit der ESD-Klemmschaltung 220 keinen Signalabgriff auf, wodurch die integrierte Schaltung 200 weniger Fläche einnimmt als andere Ansätze. In einigen Ausführungsformen weist die Diode D2 durch das gemeinsame Benutzen des Signalabgriffs 252 mit der ESD-Klemmschaltung 220 keinen Signalabgriff, wodurch die integrierte Schaltung 200 weniger Fläche einnimmt als andere Ansätze.
Dadurch, dass mindestens eine der Dioden D1 oder D2 keine Signalabgriffe aufweist, weist die integrierte Schaltung 200 weniger Widerstand auf, da die integrierte Schaltung 200 weniger Signalabgriffe aufweist als andere Ansätze.
Andere Typen von Klemmschaltungen, Gestaltungen und Anordnungen der ESD-Klemmschaltung 120 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Andere Gestaltungen oder Mengen von Schaltungen in der integrierten Schaltung 200 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
3A ist eine Querschnittsansicht einer integrierten Schaltung 300A im Einklang mit einigen Ausführungsformen.
Die integrierte Schaltung 300A ist eine Ausführungsform mindestens einer der integrierten Schaltungen 100 von 1 oder 200 von 2, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
Obwohl die 3A - 3B in Bezug auf einen Abschnitt der integrierten Schaltung 100 von 1 oder der integrierten Schaltung 200 von 2 beschrieben sind, sind die Lehren der 3A - 3B auch auf andere Abschnitte der integrierten Schaltung 100 oder 200 anwendbar (welche in Bezug auf mindestens eine der 3A - 3B nicht beschrieben werden), weswegen eine ähnlich ausführliche Beschreibung der Kürze halber weggelassen wird.
Die integrierte Schaltung 300A weist eine Diode 302, eine Diode 304, eine ESD-Klemmschaltung 310 und ein Substrat 320 auf.
Die Diode 302 ist eine Ausführungsform der Diode D1 der 1-2, die Diode 304 ist eine Ausführungsform der Diode D2 der 1-2, die ESD-Klemmschaltung 310 ist eine Ausführungsform der ESD-Klemmschaltungen 120 von 1 oder 210 von 2, und das Substrat 320 ist eine Ausführungsform des Substrats 202 von 2, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
Mindestens eines der Elemente aus der Gruppe umfassend die Diode 302, die Diode D2 und die ESD-Klemmschaltung 310 ist auf dem Substrat 320 gebildet. In einigen Ausführungsformen ist mindestens eines der Elemente aus der Gruppe umfassend die Diode 302, die Diode D2 und die ESD-Klemmschaltung 310 an einer Vorderseite 205 des Substrats 320 gebildet.
In einer zweiten Richtung Y weist das Substrat 320 eine Vorderseite 305 und eine Rückseite 303 gegenüber der Vorderseite 205 auf. In der ersten Richtung X weist das Substrat 320 eine Seite 326 und eine Seite 336 gegenüber der Seite 326 auf. In einigen Ausführungsformen ist während der Wafer-Verdünnung ein Großteil des Substrats 320 entfernt worden. In einigen Ausführungsformen bildet das Substrat 320 einen Teil einer Superstromschienentechnologie oder eines Superstromschienenprozesses (SPR-Technologie oder -Prozess). In einigen Ausführungsformen ist das Substrat 320 eine Silizium-auf-Isolator-Technologie (SOI-Technologie) oder ein ebensolcher Prozess. In einigen Ausführungsformen wird das Substrat 320 auch als ein Wafer bezeichnet. In einigen Ausführungsformen weist das Substrat 320 eine Isolierschicht 321 auf. Die Isolierschicht 321 ist zwischen der Rückseite 303 und der Vorderseite 305 das Substrats 320 angeordnet. In einigen Ausführungsformen ist die Isolierschicht 321 ein nicht leitfähiges Oxidmaterial. In einigen Ausführungsformen wird die Isolierschicht 321 nach der Wafer-Verdünnung und dem Oxid-Nachwachsen an der Rückseite 303 des Substrats 320 gebildet. In einigen Ausführungsformen sind die Vorderseite 305 und die Rückseite 303 mindestens durch die Isolierschicht 321 elektrisch voneinander isoliert. In einigen Ausführungsformen weist die Isolierschicht 321 ein dielektrisches Material auf, welches Oxid oder ein anderes geeignetes Isoliermaterial enthält.
Das Substrat 320 ist ein p-Substrat. In einigen Ausführungsformen ist das Substrat 320 ein n-Substrat. In einigen Ausführungsformen weist das Substrat 320 einen elementaren Halbleiter, wie zum Beispiel Silizium oder Germanium als Kristall, polykristallin oder in einer amorphen Struktur; einen Verbundhalbleiter, wie zum Beispiel Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie zum Beispiel SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und GaInAsP; ein beliebiges anderes geeignetes Material; oder Kombinationen davon auf. In einigen Ausführungsformen weist das Legierungshalbleitersubstrat ein SiGe-Gradientenmerkmal auf, wobei sich die Si- und Ge-Zusammensetzung von einem Verhältnis an einer Position zu einem anderen Verhältnis an einer anderen Position des SiGe-Gradientenmerkmals verändert. In einigen Ausführungsformen ist die SiGe-Legierung über einem Siliziumsubstrat gebildet. In einigen Ausführungsformen ist das Substrat 320 ein verspanntes SiGe-Substrat. In einigen Ausführungsformen weist das Halbleitersubstrat eine Halbleiter-auf-Isolator-Struktur, wie zum Beispiel eine Silizium-auf-Isolator-Struktur (SOI-Struktur), auf. In einigen Ausführungsformen weist das Halbleitersubstrat eine dotierte Epi-Schicht oder eine vergrabene Schicht auf. In einigen Ausführungsformen weist das Verbundhalbleitersubstrat eine mehrschichtige Struktur auf, oder das Substrat weist eine mehrschichtige Verbundhalbleiterstruktur auf.
Die Diode 302 weist eine Anode 302a, eine Gate-Struktur 302b, eine Kathode 302c, eine Kathode 302d, einen Kanalbereich 302e und eine Wanne 322 auf. Die Diode 302 ist eine vertikale Wannendiode. In einigen Ausführungsformen ist die Diode 302 eine vertikale Nanoblatt-Wannendiode. In einigen Ausführungsformen ist die Diode 302 an einer Vorderseite 305 des Substrats 320 gebildet. Andere Diodentypen für die Diode 302 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die Diode 302 entspricht der Diode D1 der 1-2, und eine ähnlich ausführliche Beschreibung wird weggelassen. Die Anode 302a entspricht der Anode der Diode D1 der 1-2, die Kathoden 302c und 302d entsprechen der Kathode der Diode D1 der 1 - 2, und der Kanalbereich 302e entspricht einem Kanalbereich der Diode D1, und eine ähnlich ausführliche Beschreibung wird weggelassen.
Die Wanne 322 ist im Substrat 320 gebildet. Die Wanne 322 weist p-Dotierstoffverunreinigungen auf und wird als eine P-Wanne bezeichnet. In einigen Ausführungsformen weist die Wanne 322 n-Dotierstoffverunreinigungen auf und wird als eine N-Wanne bezeichnet.
Die Wanne 322 weist einen Bereich 324 auf. Der Bereich 324 ist in der Wanne 322 eingebettet. Der Bereich 324 ist ein stark dotierter p-Bereich. In einigen Ausführungsformen ist der Bereich 324 ein stark dotierter n-Bereich.
Die Anode 302a weist die Wanne 322 und den Bereich 324 auf. Die Anode 302a ist ein aktiver P-Bereich aufweisend P-Dotierstoffe in der Wanne 322.
Die Kathode 302c ist ein aktiver N-Bereich aufweisend N-Dotierstoffe und ist auf der Wanne 322 angeordnet. Die Kathode 302d ist ein aktiver N-Bereich aufweisend N-Dotierstoffe und ist an der Wanne 322 angeordnet. In einigen Ausführungsformen ist mindestens eine der Kathoden 302c und 302d ein aktiver P-Bereich aufweisend P-Dotierstoffe. Die Kathode 302c und die Kathode 302d sind in der ersten Richtung X voneinander getrennt. In einigen Ausführungsformen sind die Kathode 302c und die Kathode 302d entsprechende Kathoden von zwei Dioden, welche miteinander parallelgeschaltet sind. Die integrierten Schaltungen 300A - 300B sind mit zwei Kathoden (zum Beispiel den Kathoden 302c und 302d) und einer einzigen Anode (zum Beispiel Anode 302a) gezeigt. Eine andere Anzahl von Kathoden 302c oder 302d und/oder Anoden 302a ist im Umfang der vorliegenden Offenbarung eingeschlossen.
Die Anode 302a und die Kathode 302c zusammen bilden einen PN-Übergang, und die Anode 302a und die Kathode 302d zusammen bilden einen weiteren PN-Übergang. In einigen Ausführungsformen erstreckt/erstrecken sich entweder die Kathode 302c und/oder die Kathode 302d über das Substrat 320. In einigen Ausführungsformen ist/sind eine obere Fläche der Kathode 302c und/oder eine obere Fläche der Kathode 302d bündig mit der Vorderseite 305 des Substrats 320 angeordnet.
Die Gate-Struktur 302b ist zumindest teilweise über der Wanne 322 und zwischen der Kathode 302c und der Kathode 302d angeordnet. In einigen Ausführungsformen ist die Gate-Struktur 302b elektrisch potentialfrei. In einigen Ausführungsformen ist die Gate-Struktur 302b elektrisch mit den Kathoden 302c und 302d gekoppelt. Der Kanalbereich 302e verkoppelt die Kathode 302c und die Kathode 302d miteinander. In einigen Ausführungsformen ist der Kanalbereich 302e in der Wanne 322 angeordnet.
In einigen Ausführungsformen weist die Diode 302 keinen Signalabgriffsbereich auf. In einigen Ausführungsformen ist die Diode 302 dafür eingerichtet, einen Signalabgriffsbereich 350 gemeinsam mit der ESD-Klemmschaltung 310 zu benutzen. Zum Beispiel ist die Diode 302 in einigen Ausführungsformen durch mindestens eine leitfähige Struktur 390 mit dem Signalabgriffsbereich 350 der ESD-Klemmschaltung 310 elektrisch gekoppelt. In einigen Ausführungsformen benötigt die integrierte Schaltung 300A oder 300B durch das gemeinsame Benutzen des Signalabgriffsbereichs 350 mit der ESD-Klemmschaltung 310 weniger Fläche als andere Ansätze. In einigen Ausführungsformen weist die integrierte Schaltung 300A oder 300B durch das gemeinsame Benutzen des Signalabgriffsbereich 350 mit der ESD-Klemmschaltung 310 weniger Signalabgriffe auf als andere Ansätze, wodurch die integrierte Schaltung 300A oder 300B einen geringeren Widerstand und eine einfachere Leitungsführung aufweist als andere Ansätze.
Andere Typen von Schaltungen, Gestaltungen und Anordnungen der Diode 302 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die Diode 304 weist eine Anode 304a, eine Gate-Struktur 304b, eine Kathode 304c, eine Kathode 304d, einen Kanalbereich 304e und eine Wanne 332 auf. Die Diode 304 ist eine vertikale Wannendiode. In einigen Ausführungsformen ist die Diode 304 eine vertikale Nanoblatt-Wannendiode. In einigen Ausführungsformen ist die Diode 304 an einer Vorderseite 305 des Substrats 320 gebildet. Andere Diodentypen für die Diode 304 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die Diode 304 entspricht der Diode D2 der 1-2, und eine ähnlich ausführliche Beschreibung wird weggelassen. Die Anode 304a entspricht der Anode der Diode D2 der 1-2, die Kathoden 304c und 304d entsprechen der Kathode der Diode D2 der 1-2, und der Kanalbereich 304e entspricht einem Kanalbereich der Diode D2, und eine ähnlich ausführliche Beschreibung wird weggelassen.
Die Wanne 332 ist im Substrat 320 gebildet. Die Wanne 332 weist n-Dotierstoffverunreinigungen auf und wird als eine N-Wanne bezeichnet. In einigen Ausführungsformen weist die Wanne 332 p-Dotierstoffverunreinigungen auf und wird als eine P-Wanne bezeichnet.
Die Wanne 332 weist einen Bereich 334 auf. Der Bereich 334 ist in der Wanne 332 eingebettet. Der Bereich 334 ist ein stark dotierter n-Bereich. In einigen Ausführungsformen ist der Bereich 334 ein stark dotierter p-Bereich.
Die Anode 304a weist die Wanne 332 und den Bereich 334 auf. Die Anode 304a ist ein aktiver N-Bereich aufweisend N-Dotierstoffe in der Wanne 332.
Die Kathode 304c ist ein aktiver P-Bereich aufweisend P-Dotierstoffe, und ist an der Wanne 332 angeordnet. Die Kathode 304d ist ein aktiver P-Bereich aufweisend P-Dotierstoffe, und ist an der Wanne 332 angeordnet. In einigen Ausführungsformen ist mindestens eine der Kathoden 304c und 304d ein aktiver N-Bereich aufweisend N-Dotierstoffe. Die Kathode 304c und die Kathode 304d sind in der ersten Richtung X voneinander getrennt. In einigen Ausführungsformen sind die Kathode 304c und die Kathode 304d entsprechende Kathoden von zwei Dioden, welche miteinander parallelgeschaltet sind. Die integrierten Schaltungen 300A - 300B sind mit zwei Kathoden (zum Beispiel den Kathoden 304c und 304d) und einer einzigen Anode (zum Beispiel Anode 304a) gezeigt. Eine andere Anzahl von Kathoden 304c oder 304d und/oder Anoden 304a sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die Anode 304a und die Kathode 304c zusammen bilden einen PN-Übergang, und die Anode 304a und die Kathode 304d zusammen bilden einen weiteren PN-Übergang. In einigen Ausführungsformen erstreckt/erstrecken sich entweder die Kathode 304c und/oder die Kathode 304d über dem Substrat 320. In einigen Ausführungsformen ist/sind eine obere Fläche der Kathode 304c und/oder eine obere Fläche der Kathode 304d bündig mit der Vorderseite 305 des Substrats 320 angeordnet.
Die Gate-Struktur 304b ist zumindest teilweise über der Wanne 332 und zwischen der Kathode 304c und der Kathode 304d angeordnet. In einigen Ausführungsformen ist die Gate-Struktur 304b elektrisch potentialfrei. In einigen Ausführungsformen ist die Gate-Struktur 304b elektrisch mit den Kathoden 304c und 304d gekoppelt. Der Kanalbereich 304e verkoppelt die Kathode 304c und die Kathode 304d miteinander. In einigen Ausführungsformen ist der Kanalbereich 304e in der Wanne 332 angeordnet.
In einigen Ausführungsformen weist die Diode 304 keinen Signalabgriffsbereich auf. In einigen Ausführungsformen ist die Diode 304 dafür eingerichtet, dass sie einen Signalabgriffsbereich 352 mit der ESD-Klemmschaltung 310 gemeinsame benutzt. Zum Beispiel ist die Diode 304 in einigen Ausführungsformen durch mindestens eine leitfähige Struktur 392 mit dem Signalabgriffsbereich 352 der ESD-Klemmschaltung 310 elektrisch gekoppelt. In einigen Ausführungsformen benötigt die integrierte Schaltung 300A oder 300B durch das gemeinsame Benutzen des Signalabgriffsbereichs 352 mit der ESD-Klemmschaltung 310 weniger Fläche als andere Ansätze. In einigen Ausführungsformen weist die integrierte Schaltung 300A oder 300B durch das gemeinsame Benutzen des Signalabgriffsbereich 352 mit der ESD-Klemmschaltung 310 weniger Signalabgriffe auf als andere Ansätze, wodurch die integrierte Schaltung 300A oder 300B einen geringeren Widerstand und eine einfachere Leitungsführung aufweist als andere Ansätze.
Andere Typen von Schaltungen, Gestaltungen und Anordnungen der Diode 304 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die ESD-Klemmschaltung 310 weist einen N-Metalloxidhalbleitertransistor (NMOS-Transistor) N1, einen NMOS-Transistor N2, den Signalabgriffsbereich 250 und den Signalabgriffsbereich 252 auf. Der NMOS-Transistor N1 ist mit dem NMOS-Transistor N2 in Serie geschaltet. Für eine einfachere Darstellung sind der NMOS-Transistor N1 und der NMOS-Transistor N2 in den 3A - 3B gezeigt als wären sie mit keinen anderen Elementen gekoppelt. In einigen Ausführungsformen ist mindestens einer der NMOS-Transistoren N1 oder N2 ein P-Metalloxidhalbleitertransistor (PMOS-Transistor).
Der NMOS-Transistor N1 weist einen Drain-Bereich 310a, eine Gate-Struktur 310b, einen Source-Bereich 310c, einen Kanalbereich 310d und einen Wannenbereich 360 auf.
Der Wannenbereich 360 ist im Substrat 320 gebildet. Der Wannenbereich 360 weist p-Dotierstoffverunreinigungen auf und wird als eine P-Wanne bezeichnet. In einigen Ausführungsformen weist der Wannenbereich 360 n-Dotierstoffverunreinigungen auf und wird als eine N-Wanne bezeichnet.
Die Gate-Struktur 310b ist über dem Wannenbereich 360 angeordnet. Der Drain-Bereich 310a ist ein aktiver N-Bereich aufweisend in den Wannenbereich 360 implantierte N-Dotierstoffe. Der Source-Bereich 310c ist ein aktiver N-Bereich aufweisend in den Wannenbereich 310a implantierte N-Dotierstoffe. In einigen Ausführungsformen erstreckt/erstrecken sich entweder der Source-Bereich 310c und/oder der Drain-Bereich 310a über das Substrat 320. Der Kanalbereich 310d ist im Wannenbereich 360 angeordnet und verkoppelt den Drain-Bereich 310a und den Source-Bereich 310c miteinander.
Der NMOS-Transistor N2 weist einen Drain-Bereich 312a, eine Gate-Struktur 312b, einen Source-Bereich 312c, einen Kanalbereich 312d und einen Wannenbereich 362 auf.
Der Wannenbereich 362 ist im Substrat 320 gebildet. Der Wannenbereich 362 weist p-Dotierstoffverunreinigungen auf und wird als eine P-Wanne bezeichnet. In einigen Ausführungsformen weist der Wannenbereich 362 n-Dotierstoffverunreinigungen auf und wird als eine N-Wanne bezeichnet.
Die Gate-Struktur 312b ist über dem Wannenbereich 362 angeordnet. Der Drain-Bereich 312a ist ein aktiver N-Bereich aufweisend in den Wannenbereich 362 implantierte N-Dotierstoffe. Der Source-Bereich 312c ist ein aktiver N-Bereich aufweisend in den Wannenbereich 312a implantierte N-Dotierstoffe. In einigen Ausführungsformen erstreckt/erstrecken sich entweder der Source-Bereich 312c und/oder der Drain-Bereich 312a über das Substrat 320. Der Kanalbereich 312d ist im Wannenbereich 362 angeordnet und verkoppelt den Drain-Bereich 312a und den Source-Bereich 312c miteinander.
Der Signalabgriffsbereich 350 ist eine Ausführungsform des Signalabgriffsbereichs 250 von 2, und der Signalabgriffsbereich 352 ist eine Ausführungsform des Signalabgriffsbereichs 252 von 2, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
Der Signalabgriffsbereich 350 ist im Wannenbereich 360 angeordnet. Der Signalabgriffsbereich 350 ist mit einer leitfähigen Struktur 344 gekoppelt. Sowohl der Signalabgriffsbereich 350 als auch die leitfähige Struktur 344 sind mit dem Knoten Nd1 gekoppelt, welcher dem Spannungsversorgungsanschluss (zum Beispiel der Spannung VDD) entspricht. Der Signalabgriffsbereich 350 ist ferner durch eine Leiterbahn 390 mit der Kathode 302c der Diode D1 und der Kathode 302d der Diode D1 gekoppelt. In einigen Ausführungsformen wird der Signalabgriffsbereich 350 der ESD-Klemmschaltung 310 gemeinsam mit der Diode 302 benutzt.
In einigen Ausführungsformen ist der Signalabgriffsbereich 350 ein Wannenabgriff und koppelt den Wannenbereich 360 des Substrats 320 elektrisch mit dem Spannungsversorgungsknoten 104 (zum Beispiel der Versorgungsspannung VDD). In einigen Ausführungsformen weist der Signalabgriffsbereich 350 einen stark dotierten n-Bereich im Wannenbereich 360 am Substrat 320 auf (zum Beispiel Typ P). In einigen Ausführungsformen ist der stark dotierte n-Bereich durch den Wannenabgriff mit dem Spannungsversorgungsknoten 104 (zum Beispiel der Versorgungsspannung VDD) gekoppelt, wodurch das Potential des Wannenbereichs 360 derart festgelegt wird (zum Beispiel Typ N), dass Verluste von angrenzenden Source-/Drain-Bereichen in den Wannenbereich 360 vermieden werden. In einigen Ausführungsformen weist der Signalabgriffsbereich 350 einen stark dotierten p-Bereich im Wannenbereich 360 am Substrat 320 auf.
Der Signalabgriffsbereich 352 ist im Wannenbereich 362 angeordnet. In einigen Ausführungsformen sind die Wannenbereiche 362 und 360 Bestandteile derselben durchgehenden Wanne. In einigen Ausführungsformen sind die Wannenbereiche 362 und 360 separate, nicht durchgehende Wannen. Der Signalabgriffsbereich 352 ist mit einer leitfähigen Struktur 346 gekoppelt. Sowohl der Signalabgriffsbereich 352 als auch die leitfähige Struktur 346 sind mit dem Knoten Nd2 gekoppelt, welcher dem Bezugsspannungsversorgungsanschluss (zum Beispiel der Spannung VSS) entspricht. Der Signalabgriffsbereich 352 ist ferner durch eine Leiterbahn 392 mit der Kathode 304c der Diode D2 und der Kathode 304d der Diode D2 gekoppelt. In einigen Ausführungsformen wird der Signalabgriffsbereich 352 der ESD-Klemmschaltung 310 gemeinsam mit der Diode 304 benutzt.
In einigen Ausführungsformen ist der Signalabgriffsbereich 352 ein Substratabgriff und koppelt den Wannenbereich 362 des Substrats 320 elektrisch mit dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel der Versorgungsspannung VSS). In einigen Ausführungsformen weist der Signalabgriffsbereich 352 einen stark dotierten p-Bereich im Wannenbereich 362 am Substrat 320 (zum Beispiel Typ P) auf. In einigen Ausführungsformen ist der stark dotierte p-Bereich durch den Substratabgriff mit dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel der Versorgungsspannung VSS) gekoppelt, wodurch das Potential des Substrats 320 (zum Beispiel Typ P) derart festgelegt wird, dass Verluste von angrenzenden Source-/Drain-Bereichen vermieden werden. In einigen Ausführungsformen weist der Signalabgriffsbereich 352 einen stark dotierten n-Bereich im Wannenbereich 362 am Substrat 320 auf.
Die Kathode 302c der Diode D1, die Kathode 302d der Diode D1 als auch der Signalabgriffsbereich 350 sind durch die Leiterbahn 390, welche dem Knoten ND1 der 1 - 2 entspricht, miteinander verkoppelt.
Die Kathode 304c der Diode D2, die Kathode 304d der Diode D2 als auch der Signalabgriffsbereich 352 sind durch die Leiterbahn 392, welche dem Knoten ND2 der 1-2 entspricht, miteinander verkoppelt.
In einigen Ausführungsformen werden der Drain-Bereich 310a und der Source-Bereich 310c oder der Drain-Bereich 312a und der Source-Bereich 312c der ESD-Klemmschaltung 310 der 3A - 3B als ein Oxiddefinitionsbereich (OD-Bereich) bezeichnet, welcher die Source- oder Drain-Diffusionsbereiche des NMOS-Transistors N1 oder N2 der 3A - 3B definiert.
In einigen Ausführungsformen ist mindestens einer der Drain-Bereiche 310a oder 312a ein erweiterter Drain-Bereich und ist zumindest größer als einer der Source-Bereiche 310c oder 312c. In mindestens einer Ausführungsform bedeckt eine Silizidschicht (nicht gezeigt) einen Abschnitt, jedoch nicht die Gesamtheit, mindestens eines der Drain-Bereiche 310a oder 312a. Eine solche teilweise silizierte Gestaltung des Drain-Bereichs 310c verbessert den Selbstschutz des NMOS-Transistors N1 oder N2 der ESD-Klemmschaltung 310 vor ESD-Ereignissen. In mindestens einer Ausführungsform ist mindestens einer der Drain-Bereiche 310a oder 312a vollständig siliziert.
Die Gate-Struktur 310b ist zwischen dem Drain-Bereich 310a und dem Source-Bereich 310c angeordnet. Die Gate-Struktur 312b ist zwischen dem Drain-Bereich 312a und dem Source-Bereich 312c angeordnet. In einigen Ausführungsformen sind die Gate-Struktur 310b und die Gate-Struktur 312b elektrisch miteinander verkoppelt.
In einigen Ausführungsformen ist mindestens eine der Gate-Strukturen 302b, 304b, 310b oder 312b ein Metall-Gate und enthält einen leitfähigen Werkstoff, wie zum Beispiel ein Metall. In einigen Ausführungsformen enthält mindestens eine der Gate-Strukturen 302b, 304b, 310b oder 312b Polysilizium (hierin auch als „POLY“ bezeichnet).
In einigen Ausführungsformen weist mindestens einer der Kanalbereiche 302c, 304e, 310d oder 312d Finnen im Einklang mit Technologien in Bezug auf Komplementärmetalloxidhalbleiter-Finnenfeldeffekttransistoren (CMOS-FinFET) auf. In einigen Ausführungsformen weist mindestens einer der Kanalbereiche 302c, 304e, 310d oder 312d Nanoblätter von Nanoblatttransistoren auf. In einigen Ausführungsformen weist mindestens einer der Kanalbereiche 302c, 304e, 310d oder 312d Nanodraht von Nanodrahttransistoren auf. In einigen Ausführungsformen ist mindestens einer der Kanalbereiche 302c, 304e, 310d oder 312d im Einklang mit planaren CMOS-Technologien frei von Finnen. Andere Typen von Transistoren sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Andere Typen von Schaltungen, Gestaltungen und Anordnungen der ESD-Klemmschaltung 310 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die integrierte Schaltung 300A weist ferner einen oder mehrere flache Grabenisolationsbereiche (STI-Bereiche) 328a, 328b, 328c oder 328d auf.
Der STI-Bereich 328a ist angrenzend an die Anode 304a der Diode 304 angeordnet. Der STI-Bereich 328b ist zwischen der Diode 302 und der ESD-Klemmschaltung 310 angeordnet. Der STI-Bereich 328c ist zwischen der Diode 304 und der ESD-Klemmschaltung 310 angeordnet. Der STI-Bereich 328d ist angrenzend an die Kathode 302d der Diode 302 angeordnet.
Der STI-Bereich 328a ist dafür eingerichtet, Abschnitte der Diode 304 von anderen Abschnitten der integrierten Schaltung 300A oder 300B (nicht gezeigt) elektrisch zu isolieren. Der STI-Bereich 328b ist dafür eingerichtet, Abschnitte der Diode 304 und andere Abschnitte der ESD-Klemmschaltung 310 elektrisch voneinander zu isolieren. In einigen Ausführungsformen ist der STI-Bereich 328c dafür eingerichtet, zumindest Abschnitte der Diode 302 und Abschnitte der ESD-Klemmschaltung 310 elektrisch voneinander zu isolieren. Der STI-Bereich 328d ist dafür eingerichtet, Abschnitte der Diode 302 von anderen Abschnitten der integrierten Schaltung 300A oder 300B (nicht gezeigt) elektrisch zu isolieren.
In einigen Ausführungsformen weist die integrierte Schaltung 300A oder 300B mindestens einen der STI-Bereiche 328a, 328b, 328c oder 328d nicht auf. In einigen Ausführungsformen wird in mindestens einer der integrierten Schaltungen 300A oder 300B mindestens einer der STI-Bereiche 328a, 328b, 328c oder 328d durch eine entsprechende Dummy-Zelle ersetzt, in einigen Ausführungsformen ist die Dummy-Zelle eine Dummy-Vorrichtung. In einigen Ausführungsformen ist eine Dummy-Vorrichtung ein nicht funktionaler Transistor oder eine nicht funktionale Diodenvorrichtung.
In einigen Ausführungsformen sind der Wannenbereich 322 und der Wannenbereich 360 Bestandteile einer selben durchgehenden Wanne. In einigen Ausführungsformen sind die Wannenbereiche 322 und 360 separate, nicht durchgehende Wannen, und der STI-Bereich 328 ist zwischen diesen angeordnet.
In einigen Ausführungsformen sind der Wannenbereich 332 und der Wannenbereich 362 Bestandteile einer selben durchgehenden Wanne. In einigen Ausführungsformen sind die Wannenbereiche 322 und 362 separate, nicht durchgehende Wannen, und der STI-Bereich 338 ist zwischen diesen angeordnet.
In einigen Ausführungsformen ist der Wannenbereich 360 zwischen dem Wannenbereich 362 und dem Wannenbereich 322 angeordnet. In einigen Ausführungsformen ist der Wannenbereich 360 mindestens angrenzend an einen der Wannenbereiche 362 und 322 angeordnet. In einigen Ausführungsformen bedeutet ein erstes Element angrenzend an ein zweites Element, dass das erste Element direkt neben dem zweiten Element angeordnet ist. In einigen Ausführungsformen bedeutet das erste Element angrenzend an das zweite Element, dass das erste Element nicht direkt neben dem zweiten Element angeordnet ist. In einigen Ausführungsformen ist die Diode 302 angrenzend an die ESD Klemmschaltung 310 angeordnet. In einigen Ausführungsformen ist der Signalabgriffsbereich 350 angrenzend an die Kathode 302c angeordnet.
In einigen Ausführungsformen ist der Wannenbereich 362 zwischen dem Wannenbereich 360 und dem Wannenbereich 332 angeordnet. In einigen Ausführungsformen ist der Wannenbereich 362 mindestens angrenzend an einen der Wannenbereiche 360 oder 332 angeordnet. In einigen Ausführungsformen ist die Diode 304 angrenzend an die ESD Klemmschaltung 310 angeordnet. In einigen Ausführungsformen ist der Signalabgriffsbereich 352 angrenzend an die Kathode 304c angeordnet.
Andere Typen von Schaltungen, Gestaltungen und Anordnungen der ESD-Klemmschaltung 310 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Die integrierte Schaltung 300A weist ferner eine leitfähige Struktur 340, eine leitfähige Struktur 342, eine leitfähige Struktur 344 und eine leitfähige Struktur 346 auf. Die leitfähige Struktur 340, die leitfähige Struktur 342, die leitfähige Struktur 344 und die leitfähige Struktur 346 sind an der Rückseite 203 der integrierten Schaltungen 300A - 300B gebildet. In einigen Ausführungsformen ist mindestens eine der leitfähigen Strukturen 340, 342, 344 und 346 im Substrat 320 eingebettet. In einigen Ausführungsformen ist mindestens eine der leitfähigen Strukturen 340, 342, 344 und 346 dafür eingerichtet, eine elektrische Verbindung zwischen einem oder mehreren Schaltungselementen der integrierten Schaltung 300A - 300B und einem oder mehreren anderen Schaltungselementen der integrierten Schaltung 300A - 300B oder anderen Package-Strukturen (nicht gezeigt) bereitzustellen.
In einigen Ausführungsformen ist die leitfähige Struktur 340, die leitfähige Struktur 342, die leitfähige Struktur 344 und die leitfähige Struktur 346 jeweils eine entsprechende Durchkontaktierung. In einigen Ausführungsformen wird/werden eine oder mehrere der leitfähigen Strukturen 340, 342, 344, 346 oder der Signalabgriff 550 dazu verwendet, Signale elektrisch von der Vorderseite 305 zur Rückseite 303 des Substrats 320 zu koppeln, da die Vorderseite 305 und die Rückseite 303 mindestens durch die Isolierschicht 321 elektrisch voneinander isoliert sind. In einigen Ausführungsformen ist mindestens eine der leitfähigen Strukturen 340, 342, 344 und 346 direkt mit einem entsprechenden Source-/Drain-Bereich 310a, 310c oder 3120 gekoppelt.
In einigen Ausführungsformen ist die integrierte Schaltung 300A durch mindestens eine der leitfähigen Strukturen 340, 342, 344 und 346 elektrisch mit einer oder mehreren anderen Package-Strukturen (nicht gezeigt) an der Rückseite 203 des Substrats 320 elektrisch verbunden.
In einigen Ausführungsformen entspricht mindestens eine der leitfähigen Strukturen 340, 342, 344 und 346 einer Kupfersäulenstruktur, welche mindestens ein leitfähiges Material, wie zum Beispiel Kupfer oder dergleichen, enthält.
In einigen Ausführungsformen entspricht mindestens eine der leitfähigen Strukturen 340, 342, 344 und 346 einer Lothöckerstruktur, welche mindestens ein leitfähiges Material aufweisend einen niedrigen Widerstand, wie zum Beispiel Lot oder eine Lotlegierung, enthält. In einigen Ausführungsformen enthält eine Lotlegierung Sn, Pb, Ag, Cu, Ni, Bi oder Kombinationen davon. Andere Gestaltungen, Anordnungen und Materialien mindestens einer der leitfähigen Strukturen 340, 342, 344 oder 346 sind im vorgesehenen Umfang der vorliegenden Offenbarung eingeschlossen.
Die leitfähige Struktur 340 ist mit dem Anodenbereich 302a der Diode 302 gekoppelt. Die leitfähige Struktur 340 ist mit dem Wannenbereich 322 und dem Bereich 324 der Diode 302 gekoppelt. In einigen Ausführungsformen entspricht die leitfähige Struktur 340 dem Knoten ND3 der 1 - 2. In einigen Ausführungsformen ist die leitfähige Struktur 340 mit dem Knoten ND3 der 1 - 2 elektrisch gekoppelt. In einigen Ausführungsformen ist die leitfähige Struktur 340 mit dem IO-Pad 108 der 1 - 2 elektrisch gekoppelt.
Die leitfähige Struktur 342 ist mit dem Anodenbereich 304a der Diode 304 gekoppelt. Die leitfähige Struktur 342 ist mit dem Wannenbereich 332 und dem Bereich 334 der Diode 304 gekoppelt. In einigen Ausführungsformen entspricht die leitfähige Struktur 342 dem Knoten ND3 der 1 - 2. In einigen Ausführungsformen ist die leitfähige Struktur 342 mit dem Knoten ND3 der 1 - 2 elektrisch gekoppelt. In einigen Ausführungsformen ist die leitfähige Struktur 342 mit dem IO-Pad 108 der 1 - 2 elektrisch gekoppelt.
In einigen Ausführungsformen sind die leitfähige Struktur 340 und die leitfähige Struktur 342 miteinander verkoppelt. Für eine einfachere Darstellung sind die leitfähige Struktur 340 und die leitfähige Struktur 342 nicht gezeigt, als wären sie miteinander verkoppelt.
Die leitfähige Struktur 344 ist mit dem Signalabgriffsbereich 350 gekoppelt. Die leitfähige Struktur 344 ist dafür eingerichtet, dem Signalabgriffsbereich 350 die Spannung VDD bereitzustellen. In einigen Ausführungsformen ist die leitfähige Struktur 344 mit dem Spannungsversorgungsknoten 104 (zum Beispiel der Spannung VDD) der 1 - 2 elektrisch gekoppelt. In einigen Ausführungsformen entspricht die leitfähige Struktur 344 dem Knoten ND1 der 1 - 2. In einigen Ausführungsformen entspricht die leitfähige Struktur 344 einem Pad oder einem Stift. In einigen Ausführungsformen ist die leitfähige Struktur 344 mit dem Knoten ND1 der 1 - 2 elektrisch gekoppelt. In einigen Ausführungsformen entspricht die leitfähige Struktur 344 dem Knoten ND1 der 1-2.
Die leitfähige Struktur 346 ist mit dem Signalabgriffsbereich 352 gekoppelt. Die leitfähige Struktur 346 ist dafür eingerichtet, dem Signalabgriffsbereich 352 die Spannung VSS bereitzustellen. In einigen Ausführungsformen ist die leitfähige Struktur 346 mit dem Bezugsspannungsversorgungsknoten 106 (zum Beispiel der Spannung VSS) der 1 - 2 elektrisch gekoppelt. In einigen Ausführungsformen entspricht die leitfähige Struktur 346 dem Knoten ND2 der 1 - 2. In einigen Ausführungsformen entspricht die leitfähige Struktur 346 einem Pad oder einem Stift. In einigen Ausführungsformen ist die leitfähige Struktur 346 mit dem Knoten ND2 der 1 - 2 elektrisch gekoppelt. In einigen Ausführungsformen entspricht die leitfähige Struktur 346 dem Knoten ND2 der 1-2.
In einigen Ausführungsformen weist mindestens eine der leitfähigen Strukturen 340, 342, 344, 346, 390 und 392. eine oder mehrere Schichten eines leitfähigen Materials auf. In einigen Ausführungsformen enthält das leitfähige Material Wolfram, Kobalt, Ruthenium, Kupfer oder dergleichen oder Kombinationen davon.
Andere Gestaltungen, Anordnungen und Materialien von 340, 342, 344, 346, 390 oder 392. sind im vorgesehenen Umfang der vorliegenden Offenbarung eingeschlossen.
Andere Gestaltungen oder Mengen von Schaltungen in der integrierten Schaltung 300A sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Während eines PD-Modus einer ESD-Belastung oder eines ESD-Ereignisses ist die Diode 302 in Vorwärtsrichtung vorgespannt und der Strom 12 fließt durch die Diode 302 von der Anode 302a zur Kathode 302c und zur Kathode 302d. Die Diode 302 ist dafür eingerichtet, den Strom 12 oder die ESD-Spannung vom IO-Pad 108 (Knoten ND3) zum Knoten Nd1 zu übertragen. Der Strom 12 fließt direkt von der Kathode 302c und der Kathode 302d zum Signalabgriffsbereich 350 der ESD-Klemmschaltung 302. Die NMOS-Transistoren N1 und N2 in der ESD-Klemmschaltung 310 sind dafür eingerichtet, sich als Reaktion auf den Strom 12 und die ESD-Spannung am Knoten Nd1 einzuschalten, und entladen durch den Signalabgriffsbereich 352 und den Knoten Nd2 den ESD-Strom I2 vom Signalabgriffsbereich 350 oder vom Knoten Nd1 durch die Kanalbereiche 310d und 312d zum Bezugsspannungsversorgungsknoten 106 (zum Beispiel VSS).
In einigen Ausführungsformen weist die integrierte Schaltung 300A dadurch, dass sie den Signalabgriffsbereich 350 gemeinsam mit der ESD-Klemmschaltung 310 benutzt, weniger Signalabgriffe auf als andere Ansätze, wodurch der Strom 12 durch weniger Signalabgriffe fließt als bei anderen Ansätzen, und dieser von der Kathode 302c und der Kathode 302d direkt zum Signalabgriffsbereich 350 der ESD-Klemmschaltung 320 fließt, wodurch der Signalabgriffswiderstand der integrierten Schaltung 300A im Vergleich zu anderen Ansätzen verringert ist.
3B ist eine Querschnittsansicht einer integrierten Schaltung 300B im Einklang mit einigen Ausführungsformen.
Die integrierte Schaltung 300B ist eine Ausführungsform mindestens einer der ESD-Klemmschaltungen 120 und 130, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Die integrierte Schaltung 300B ist eine Ausführungsform der integrierten Schaltung 400B, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
Die integrierte Schaltung 300B ist eine Ausführungsform mindestens einer der integrierten Schaltungen 100 von 1 oder 200 von 2, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
Die integrierte Schaltung 300B ist eine Variation der integrierten Schaltung 300A von 3A, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Im Vergleich zur integrierten Schaltung 300A ersetzt der Strom I1 den Strom 12, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Mit anderen Worten ist die integrierte Schaltung 300B dafür eingerichtet den ESD-Stromfluss während eines PS-Modus einer ESD-Belastung zu zeigen.
Während eines PS-Modus einer ESD-Belastung oder eines ESD-Ereignisses ist die Diode 304 in Rückwärtsrichtung vorgespannt, und der Strom I1 fließt durch die Diode 304 von der Anode 304a zur Kathode 304c und zur Kathode 304d. Die Diode 304 ist dafür eingerichtet, den Strom I1 oder die ESD-Spannung vom IO-Pad 108 (Knoten ND3) zum Knoten Nd2 zu übertragen. Der Strom I1 fließt direkt von der Kathode 304c und der Kathode 304d zum Signalabgriffsbereich 352 der ESD-Klemmschaltung 302. Die NMOS-Transistoren N2 und N1 in der ESD-Klemmschaltung 310 sind dafür eingerichtet, sich als Reaktion auf den Strom I1 und die ESD-Spannung am Knoten Nd2 einzuschalten, und entladen durch den Signalabgriffsbereich 350 und den Knoten Nd1 den ESD-Strom I1 vom Signalabgriffsbereich 352 oder vom Knoten Nd2 durch die Kanalbereiche 312d und 310d zum Spannungsversorgungsknoten 104 (zum Beispiel VDD).
In einigen Ausführungsformen weist die integrierte Schaltung 300B dadurch, dass sie den Signalabgriffsbereich 352 gemeinsam mit der ESD-Klemmschaltung 310 benutzt, weniger Signalabgriffe auf als andere Ansätze, wodurch der Strom I1 durch weniger Signalabgriffe fließt als bei anderen Ansätzen, und dieser von der Kathode 304c und der Kathode 304d direkt zum Signalabgriffsbereich 352 der ESD-Klemmschaltung 320 fließt, wodurch der Signalabgriffswiderstand der integrierten Schaltung 300B im Vergleich zu anderen Ansätzen verringert ist.
Andere Gestaltungen oder Mengen von Schaltungen in der integrierten Schaltung 300B sind im Umfang der vorliegenden Offenbarung eingeschlossen.
4 ist ein Schaltplan einer integrierten Schaltung 400 im Einklang mit einigen Ausführungsformen.
Die integrierte Schaltung 400 ist eine Ausführungsform mindestens der ESD-Klemme 120 von 1, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. In einigen Ausführungsformen ist die integrierte Schaltung 400 eine äquivalente Schaltung für die ESD-Klemmschaltung 310 der 3A - 3B. In einigen Ausführungsformen entspricht der NMOS-Transistor N1 von 4 dem NMOS-Transistor N1 der 3A - 3B, und der NMOS-Transistor N2 von 4 entspricht dem NMOS-Transistor N2 der 3A - 3B.
Die integrierte Schaltung 400 weist einen Widerstand R1, einen Kondensator C1, einen Wechselrichter 11, einen NMOS-Transistor N1 und einen NMOS-Transistor N2 auf. In einigen Ausführungsformen werden der NMOS-Transistor N1 und der NMOS-Transistor N2 als eine ESD-Entladeschaltung bezeichnet, welche dafür ausgerichtet ist, die Knoten Nd1 und Nd2 während eines ESD-Ereignisses am Knoten Nd1 oder am Knoten Nd2 zu verkoppeln, wodurch sie einen ESD-Entladepfad zwischen dem Knoten Nd1 und dem Knoten Nd2 bereitstellt.
Ein erstes Ende des Widerstands R1, der Knoten Nd1, ein erster Versorgungsspannungsknoten (nicht gekennzeichnet) des Wechselrichters I1 sowie ein Drain des NMOS-Transistors N1 sind miteinander verkoppelt. Ein zweites Ende des Widerstands R1, ein erstes Ende des Kondensators C1, ein Eingangsanschluss des Wechselrichters I1 sowie ein Knoten Nd4 sind jeweils miteinander verkoppelt.
Ein zweites Ende des Kondensators C1, der Knoten Nd2, eine Source des NMOS-Transistors N2, ein Körper des NMOS-Transistors N1, ein Körper des NMOS-Transistors N2 sowie ein zweiter Versorgungsspannungsknoten (nicht gekennzeichnet) des Wechselrichters I1 sind jeweils miteinander verkoppelt.
Ein Ausgangsanschluss des Wechselrichters I1 ist an ein Gate des NMOS-Transistors N1 und ein Gate des NMOS-Transistors N2 gekoppelt.
In einigen Ausführungsformen ist der Kondensator C1 ein mit einem Transistor verkoppelter Kondensator. In einigen Ausführungsformen ist der Kondensator C1 zum Beispiel ein Transistor aufweisend einen Drain verkoppelt mit einer Source, und bildet somit einen mit einem Transistor verkoppelten Kondensator.
Der Widerstand R1 und der Kondensator C1 sind als ein RC-Netzwerk gestaltet. Abhängig von der Position eines Ausgangs des RC-Netzwerks ist das RC-Netzwerk entweder als ein Tiefpassfilter oder ein Hochpassfilter gestaltet.
In einigen Ausführungsformen weist der Wechselrichter I1 einen NMOS-Transistor (nicht gezeigt) und einen PMOS-Transistor (nicht gezeigt) auf, welche als eine Wechselrichterschaltung miteinander verkoppelt sind. Somit wird eine langsam ansteigende Spannung am Knoten Nd4 durch den Wechselrichter I1 umgekehrt, wodurch der Knoten Nd3 rasch ansteigt. Ferner wird eine rasch ansteigende Spannung am Knoten Nd4 durch den Wechselrichter I1 umgekehrt, wodurch der Knoten Nd3 langsam ansteigt. In einigen Ausführungsformen ist der Wechselrichter I1 dafür eingerichtet, als Reaktion auf ein Eingangssignal (nicht gezeigt) ein umgekehrtes Eingangssignal (nicht gezeigt) zu erzeugen.
Wenn ein ESD-Ereignis am Knoten Nd1 eintritt (zum Beispiel ein ESD-Strom 12a in der umgekehrten ESD-Richtung), steigt der ESD-Strom oder die Spannung am Knoten Nd1 rasch an, wodurch die Spannung am Knoten Nd4 (zum Beispiel am Kondensator C1) langsam ansteigt (zum Beispiel langsamer als rasch), da die Spannung am Knoten Nd4 einer Ausgangsspannung eines Tiefpassfilters (zum Beispiel einer Spannung am Kondensator C1 in Bezug auf den Knoten ND2) entspricht. Mit anderen Worten ist der Kondensator C1 als ein Tiefpassfilter gestaltet, und die rasch wechselnde Spannung oder der rasch wechselnde Strom vom ESD-Ereignis wird durch den Kondensator C1 gefiltert. Als Reaktion auf die langsam ansteigende Spannung am Knoten Nd4 wird sich ein PMOS-Transistor (nicht gezeigt) im Wechselrichter I1 einschalten, wodurch er den Knoten Nd3 mit dem Knoten Nd1 koppelt und bewirkt, dass der Knoten Nd3 durch das ESD-Ereignis am Knoten Nd1 rasch ansteigt. Somit werden der Knoten Nd3 und das Gate der NMOS-Transistoren N1 und N2 durch das ESD-Ereignis am Knoten Nd1 aufgeladen. Als Reaktion darauf, dass sie durch das ESD-Ereignis am Knoten Nd3 aufgeladen werden, schalten sich die NMOS-Transistoren N1 und N2 ein und koppeln den Knoten Nd1 an den Knoten Nd2. Dadurch, dass sie sich einschalten und den Knoten Nd1 an den Knoten Nd2 koppeln, entladen die Kanäle der NMO- Transistoren N1 und N2 den ESD-Strom 12a in der umgekehrten ESD-Richtung vom Knoten Nd1 zum Knoten Nd2.
Wenn ein ESD-Ereignis am Knoten Nd2 eintritt (zum Beispiel fließt ein ESD-Strom Iia in der .ESD-Vorwärtsrichtung), steigt der ESD-Strom oder die Spannung am Knoten Nd2 rasch an, wodurch die Spannung am Knoten Nd4 (zum Beispiel am Kondensator C1) ebenfalls ansteigt. Da eine ansteigende Spannung am Knoten Nd4 jedoch durch den Wechselrichter I1 umgekehrt wird, was bewirkt, dass der Knoten Nd3 aufgrund des ESD-Ereignisses am Knoten ND2 nicht ansteigt und sich die NMOS-Transistor N1 und N2 daher nicht einschalten, weisen die NMOS-Transistoren N1 und N2 einen minimalen Effekt auf ein ESD-Ereignis am Knoten Nd2 auf.
Andere Gestaltungen oder Mengen von Schaltungen in der integrierten Schaltung 400 sind im Umfang der vorliegenden Offenbarung eingeschlossen.
5 ist ein Ablaufdiagramm eines Verfahrens 500 zum Betreiben einer ESD-Schaltung im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen weist die Schaltung des Verfahrens 500 mindestens eine der integrierten Schaltungen 100, 200 oder 300A - 300B (1, 2 oder 3A - 3B) auf. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem Verfahren 500, das in 5 abgebildet ist, vorgenommen werden können, und dass einige andere Prozesse hierin nur kurz beschrieben sein können. Es versteht sich, dass das Verfahren 500 Merkmale einer oder mehrere der integrierten Schaltungen 100, 200 oder 300A - 300B benutzt.
Das Verfahren 500 ist auf mindestens eine der integrierten Schaltungen 300A oder 300B anwendbar. Das Verfahren 500 wird zunächst in Bezug auf die integrierte Schaltung 300A und den Strompfad 12 beschrieben. Jedoch ist das Verfahren 500 auf die integrierte Schaltung 300B und den Strompfad I1 ebenso anwendbar, was im Folgenden nach der Beschreibung der integrierten Schaltung 300A beschrieben wird. Eine andere Reihenfolge der Vorgänge des Verfahrens 500 für die integrierte Schaltung 300A oder 300B ist im Umfang der vorliegenden Offenbarung eingeschlossen.
Bei Vorgang 502 des Verfahrens 500 wird am ersten Knoten eine ESD-Spannung eines ESD-Ereignisses empfangen. In einigen Ausführungsformen ist die ESD-Spannung größer als eine Versorgungsspannung VDD einer Spannungsversorgung. In einigen Ausführungsformen weist der erste Knoten des Verfahrens 500 den Knoten Nd3 auf. In einigen Ausführungsformen weist der erste Knoten des Verfahrens 500 mindestens eines der Elemente aus der Gruppe umfassend das IO-Pad 108, die leitfähige Struktur 340 und die leitfähige Struktur 342 auf.
Bei Vorgang 504 wird eine Diode eingeschaltet, wodurch ein ESD-Strom von einer Anode der Diode zu einer Kathode der Diode geleitet wird. In einigen Ausführungsformen weist die Diode des Verfahrens 500 mindestens eine der Dioden D1 und 302 auf. In einigen Ausführungsformen weist die Anode des Verfahrens 500 mindestens entweder die Anode der Diode D1 und/oder die Anode 302a auf. In einigen Ausführungsformen weist die Kathode des Verfahrens 500 mindestens entweder die Kathode der Diode D1, die Kathode 302c und/oder die Kathode 302d auf. In einigen Ausführungsformen weist der ESD-Strom des Verfahrens 500 den Strom 12 auf.
Bei Vorgang 506 wird der ESD-Strom von der Kathode der Diode zu einem ersten Signalabgriff einer Klemmschaltung geleitet. In einigen Ausführungsformen weist der erste Signalabgriff des Verfahrens 500 mindestens einen der Signalabgriffe 250 und 350 auf. In einigen Ausführungsformen weist die Klemmschaltung des Verfahrens 500 mindestens eine der ESD-Klemmschaltungen 120, 220 und 310 auf.
Bei Vorgang 508 wird der ESD-Strom des ESD-Ereignisses durch die ESD-Klemmschaltung entladen. In einigen Ausführungsformen wird der ESD-Strom des ESD-Ereignisses durch einen Kanal eines ersten Transistors oder einen Kanal eines zweiten Transistors entladen. In einigen Ausführungsformen weist der erste Transistor des Verfahrens 500 den NMOS-Transistor N1 auf, und der Kanal weist den Kanalbereich 310d auf. In einigen Ausführungsformen weist der zweite Transistor des Verfahrens 500 den NMOS-Transistor N2 auf, und der Kanal weist den Kanalbereich 312d auf.
In einigen Ausführungsformen umfasst der Vorgang 508 mindestens einen der Vorgänge 510, 512, 514 und 516.
Bei Vorgang 510 wird die ESD-Klemmschaltung als Reaktion darauf, dass der ESD-Strom am ersten Signalabgriff der ESD-Klemmschaltung oder an einem zweiten Knoten empfangen wird, eingeschaltet. In einigen Ausführungsformen weist der zweite Knoten des Verfahrens 500 den Knoten Nd1 auf. In einigen Ausführungsformen entspricht der zweite Knoten des Verfahrens 500 der leitfähigen Struktur 390.
Bei Vorgang 512 wird der zweite Knoten als Reaktion auf das Einschalten der ESD-Klemmschaltung an einen dritten Knoten gekoppelt. In einigen Ausführungsformen weist der dritte Knoten des Verfahrens 500 den Knoten Nd2 auf. In einigen Ausführungsformen entspricht der dritte Knoten des Verfahrens 500 der leitfähigen Struktur 392. In einigen Ausführungsformen wird der zweite Knoten als Reaktion darauf, dass sich der NMOS-Transistor N1 und der NMOS-Transistor N2 der ESD-Klemmschaltung einschalten, an den dritten Knoten gekoppelt.
Bei Vorgang 514 wird der ESD-Strom vom ersten Signalabgriff vom zweiten Knoten zu einem zweiten Signalabgriff der ESD-Klemmschaltung geleitet. In einigen Ausführungsformen weist der zweite Signalabgriff des Verfahrens 500 mindestens einen der Signalabgriffe 252 und 352 auf.
Bei Vorgang 516 wird der ESD-Strom vom zweiten Signalabgriff der Klemmschaltung zu einem vierten Knoten geleitet. In einigen Ausführungsformen weist der vierte Knoten des Verfahrens 500 mindestens entweder den Bezugsspannungsversorgungsknoten 106 (zum Beispiel die Spannung VSS) und/oder die leitfähige Struktur 346 auf.
Obwohl das Verfahren 500 in Bezug auf die integrierte Schaltung 300A und den Strompfad 12 beschrieben worden ist, ist das Verfahren 500 auch auf die integrierte Schaltung 300B und den Strompfad I1 anwendbar und wird im Folgenden mit ähnlichen Vorgängen beschrieben.
Zum Beispiel wird bei Vorgang 502 die ESD-Spannung des ESD-Ereignisses am ersten Knoten empfangen. In einigen Ausführungsformen ist die ESD-Spannung größer als eine Bezugsversorgungsspannung VSS des Bezugsspannungsversorgungsknotens 106. In einigen Ausführungsformen weist der erste Knoten des Verfahrens 500 mindestens eines der Elemente aus der Gruppe umfassend das IO-Pad 108 und die leitfähige Struktur 342 auf.
Bei Vorgang 504 wird eine Diode eingeschaltet, wodurch der ESD-Strom von der Anode der Diode zur Kathode der Diode geleitet wird. In einigen Ausführungsformen weist die Diode des Verfahrens 500 mindestens eine der Dioden D2 und 304 auf. In einigen Ausführungsformen weist die Anode des Verfahrens 500 mindestens entweder die Anode der Diode D2 und/oder die Anode 304a auf. In einigen Ausführungsformen weist die Kathode des Verfahrens 500 mindestens entweder die Kathode der Diode D2, die Kathode 304c und/oder die Kathode 304d auf. In einigen Ausführungsformen weist der ESD-Strom des Verfahrens 500 den Strom I1 auf.
Bei Vorgang 506 wird der ESD-Strom von der Kathode der Diode zum ersten Signalabgriff der Klemmschaltung geleitet. In einigen Ausführungsformen weist der erste Signalabgriff des Verfahrens 500 mindestens einen der Signalabgriffe 252 und 352 auf.
Bei Vorgang 508 wird der ESD-Strom des ESD-Ereignisses durch die ESD-Klemmschaltung entladen. In einigen Ausführungsformen wird der ESD-Strom des ESD-Ereignisses durch den Kanalbereich 312d des NMOS N2 und den Kanalbereich 310d des NMOS-Transistors N1 entladen.
Bei Vorgang 510 wird die ESD-Klemmschaltung als Reaktion darauf, dass der ESD-Strom am ersten Signalabgriff der ESD-Klemmschaltung oder am zweiten Knoten empfangen wird, eingeschaltet. In einigen Ausführungsformen weist der zweite Knoten des Verfahrens 500 den Knoten Nd2 auf. In einigen Ausführungsformen entspricht der zweite Knoten des Verfahrens 500 der leitfähigen Struktur 392.
Bei Vorgang 512 wird der zweite Knoten als Reaktion auf das Einschalten der ESD-Klemmschaltung an einen dritten Knoten gekoppelt. In einigen Ausführungsformen weist der dritte Knoten des Verfahrens 500 den Knoten Nd1 auf. In einigen Ausführungsformen entspricht der dritte Knoten des Verfahrens 500 der leitfähigen Struktur 390. In einigen Ausführungsformen wird der zweite Knoten als Reaktion darauf, dass sich der NMOS-Transistor N1 und der NMOS-Transistor N2 der ESD-Klemmschaltung einschalten, an den dritten Knoten gekoppelt.
Bei Vorgang 514 wird der ESD-Strom vom ersten Signalabgriff oder dem zweiten Knoten zum zweiten Signalabgriff der ESD-Klemmschaltung geleitet. In einigen Ausführungsformen weist der zweite Signalabgriff des Verfahrens 500 mindestens einen der Signalabgriffe 250 oder 350 auf.
Bei Vorgang 516 wird der ESD-Strom vom zweiten Signalabgriff der Klemmschaltung zum vierten Knoten geleitet. In einigen Ausführungsformen weist der vierte Knoten des Verfahrens 500 mindestens entweder den Spannungsversorgungsknoten 104 (zum Beispiel die Spannung VDD) und/oder die leitfähige Struktur 344 auf.
In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 500 nicht ausgeführt. In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 500 wiederholt. In einigen Ausführungsformen wird das Verfahren 500 wiederholt.
6 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltung im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen ist das Verfahren 600 dazu verwendbar, mindestens eine der integrierten Schaltungen 100, 200 oder 300A - 300B (1, 2 oder 3A - 3B) herzustellen oder zu fertigen. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem Verfahren 600, welches in 6 abgebildet ist, vorgenommen werden können, und dass einige andere Prozesse hierin nur kurz beschrieben sein können. Es versteht sich, dass das Verfahren 600 Merkmale einer oder mehrerer der integrierten Schaltungen 100, 200 oder 300A - 300B benutzt.
Das Verfahren 600 ist auf mindestens eine der integrierten Schaltungen 300A oder 300B anwendbar. Das Verfahren 600 wird in Bezug auf die integrierte Schaltung 300A beschrieben. Jedoch ist das Verfahren 600 auch auf die integrierte Schaltung 300B anwendbar. Eine andere Reihenfolge der Vorgänge des Verfahrens 600 für die integrierte Schaltung 300A oder 300B ist im Umfang der vorliegenden Offenbarung eingeschlossen.
Bei Vorgang 602 des Verfahrens 600 wird eine erste Diode an einer Vorderseite eines Wafers gefertigt. In einigen Ausführungsformen weist der Wafer des Verfahrens 600 das Substrat 320 auf. In einigen Ausführungsformen weist die Vorderseite des Wafers des Verfahrens 600 zumindest die Vorderseite 305 des Substrats 320 auf. In einigen Ausführungsformen weist die erste Diode des Verfahrens 600 zumindest die Diode 302 auf.
In einigen Ausführungsformen umfasst Vorgang 602 mindestens einen der Vorgänge 602a oder 602b. In einigen Ausführungsformen umfasst Vorgang 602a das Aufbringen einer Oxidschicht 704 (7A - 7E) an der Vorderseite 305 des Substrats 320 und ist in 7A gezeigt.
In einigen Ausführungsformen umfasst Vorgang 602b das Bilden einer Öffnung in der Oxidschicht 704 und das anschließende Füllen der Öffnung in der Oxidschicht mit einem leitfähigen Material, wodurch eine Durchkontaktierung 706 (7B) gebildet wird, und das Aufwachsen einer epitaxialen Schicht 708 (7B), welche in einem nicht gefüllten Abschnitt der Öffnung aufgewachsen wird und in 7B gezeigt ist. In einigen Ausführungsformen entspricht die epitaxiale Schicht 708 (7B) dem Kathodenbereich 302c und 302d.
In einigen Ausführungsformen umfasst Vorgang 602 ferner das Herstellen einer Wanne 322 im Substrat 320, das Herstellen eines stark dotierten Bereichs 324 in der Wanne 322, wodurch der Anodenbereich 302a der ersten Diode gebildet wird, das Herstellen des Kathodenbereichs 302C und 302d in der Wanne 322 und das Herstellen der Gate-Struktur 302b.
In einigen Ausführungsformen enthält mindestens eine der Wannen 322, 360 oder 362 (zum Beispiel die ESD-Klemmschaltung 310) p-Dotierstoffe. In einigen Ausführungsformen enthalten die p-Dotierstoffe Bor, Aluminium oder andere geeignete p-Dotierstoffe. In einigen Ausführungsformen weist mindestens eine der Wannen 322, 360 oder 362 eine über dem Substrat 320 aufgewachsene Epi-Schicht auf. In einigen Ausführungsformen wird die Epi-Schicht während des Epitaxieprozesses durch Hinzufügen von Dotierstoffen dotiert. In einigen Ausführungsformen wird die Epi-Schicht durch Ionenimplantation dotiert, nachdem die Epi-Schicht gebildet worden ist. In einigen Ausführungsformen wird mindestens eine der Wannen 322, 360 oder 362 durch Dotieren des Substrats 320 gebildet. In einigen Ausführungsformen erfolgt das Dotieren durch Ionenimplantation. In einigen Ausführungsformen weist mindestens eine der Wannen 322, 360 oder 362 eine Dotierstoffkonzentration im Bereich von 1 × 10¹² Atomen/cm³ bis 1×10¹⁴ Atomen/cm³ auf. In einigen Ausführungsformen wird der Bereich 324 durch einen Prozess ähnlich der Bildung der Wanne 322 gebildet. In einigen Ausführungsformen ist der Bereich 324 ein stark dotierter p-Bereich.
In einigen Ausführungsformen umfasst mindestens einer der Schritte Herstellen der Kathodenbereiche 302C und 302d von Vorgang 602 oder Herstellen der Kathodenbereiche 304c und 304d von Vorgang 604 (nachfolgend beschrieben) das Bilden von Kathodenmerkmalen im Substrat. In einigen Ausführungsformen umfasst das Bilden der Kathodenmerkmale das Entfernen eines Abschnitts des Substrats zum Bilden von Vertiefungen an einer Kante der Wanne 322 oder 332, bevor ein Füllprozess ausgeführt wird, bei welchem die Vertiefungen im Substrat gefüllt werden. In einigen Ausführungsformen werden die Vertiefungen nach der Entfernung einer Pad-Oxidschicht oder einer Opferoxidschicht geätzt, zum Beispiel durch eine Nassätzung oder eine Trockenätzung. In einigen Ausführungsformen wird der Ätzprozess ausgeführt, um einen oberen Flächenabschnitt des aktiven Bereichs angrenzend an einen Isolationsbereich, wie zum Beispiel dem STI-Bereich 328a, 328b, 328c oder 328d, zu entfernen. In einigen Ausführungsformen wird der Füllprozess durch einen Epitaxieprozess beziehungsweise Epitaxialprozess (Epi-Prozess) ausgeführt. In einigen Ausführungsformen werden die Vertiefungen unter Verwendung eines Aufwachsprozesses gefüllt, welcher gleichzeitig mit einem Ätzprozess erfolgt, wobei eine Aufwachsrate des Aufwachsprozesses größer ist als eine Ätzrate des Ätzprozesses. In einigen Ausführungsformen werden die Vertiefungen unter Verwendung einer Kombination aus Aufwachsprozess und Ätzprozess gefüllt. Zum Beispiel wird eine Schicht aus Material in der Vertiefung aufgewachsen, bevor das aufgewachsene Material einem Ätzprozess unterzogen wird, um einen Abschnitt des Materials zu entfernen. Dann wird ein weiterer Aufwachsprozess am geätzten Material ausgeführt, bis eine gewünschte Dicke des Materials in der Vertiefung erlangt worden ist. In einigen Ausführungsformen wird der Aufwachsprozess fortgesetzt, bis eine obere Fläche des Materials über der oberen Fläche des Substrats angeordnet ist. In einigen Ausführungsformen wird der Aufwachsprozess fortgesetzt, bis die obere Fläche des Materials komplanar mit der oberen Fläche des Substrats ist. In einigen Ausführungsformen wird ein Abschnitt der Wanne 322 oder 332 durch einen isotropen oder einen anisotropen Ätzprozess entfernt. Der Ätzprozess ätzt selektiv die Wanne 322 oder 332, ohne die Gate-Struktur 302b oder 304b zu ätzen. In einigen Ausführungsformen wird der Ätzprozess unter Verwendung eines reaktiven Ionenätzens (RIE), einer Nassätzung oder anderen geeigneten Techniken ausgeführt. In einigen Ausführungsformen wird ein Halbleitermaterial in den Vertiefungen aufgebracht, um die Kathodenmerkmale ähnlich wie Source-/Drain-Merkmale zu bilden. In einigen Ausführungsformen wird ein Epi-Prozess ausgeführt, um das Halbleitermaterial in den Vertiefungen aufzubringen. In einigen Ausführungsformen umfasst der Epi-Prozess einen selektiven Epitaxieaufwachsprozess (SEG-Prozess), einen CVD-Prozess, Molekularstrahlepitaxie (MBE), andere geeignete Prozesse und/oder Kombinationen davon. Der Epi-Prozess verwendet gasförmige und/oder flüssige Vorläufer, welche mit der Zusammensetzung des Substrats 320 interagieren. In einigen Ausführungsformen enthalten Kathodenmerkmale epitaxial aufgewachsenes Silizium (Epi-Si), Siliziumkarbid oder Silizium-Germanium. Kathodenmerkmale der IC-Vorrichtung in Zusammenhang mit der Gate-Struktur 302b oder 304b werden in einigen Fällen während des Epi-Prozesses in situ dotiert oder nicht dotiert. Wenn die Kathodenmerkmale während des Epi-Prozesses nicht dotiert werden, so werden die Kathodenmerkmale in einigen Fällen während eines nachfolgenden Prozesses dotiert. Der nachfolgende Dotierungsprozess wird durch eine Ionenimplantation, Plasmaimmersions-Ionenimplantation, Gas- und/oder Feststoffquellendiffusion, andere geeignete Prozesse und/oder Kombinationen davon erzielt. In einigen Ausführungsformen werden Kathodenmerkmale nach dem Bilden der Kathodenmerkmale und/oder nach dem nachfolgenden Dotierungsprozess noch Temperprozessen unterzogen.
In einigen Ausführungsformen umfasst zumindest die Herstellung der Gate-Bereiche bei Vorgang 602, 604 oder 606 (nachfolgend beschrieben) das Ausführen eines oder mehreren Abscheidungsprozesse zum Bilden einer oder mehrerer dielektrischer Materialschichten. In einigen Ausführungsformen umfasst der Abscheidungsprozess eine chemische Dampfabscheidung (CVD), eine plasmaverstärkte CVD (PECVD), eine Atomlagenabscheidung (ALD) oder einen anderen Prozess geeignet für das Aufbringen einer oder mehreren Materialschichten. In einigen Ausführungsformen umfasst die Herstellung der Gate-Bereiche das Ausführen eines oder mehrerer Abscheidungsprozesse zum Bilden einer oder mehrerer leitfähiger Materialschichten. In einigen Ausführungsformen umfasst das Herstellen der Gate-Bereiche das Bilden von Gate-Elektroden oder Dummy-Gate-Elektroden. In einigen Ausführungsformen umfasst das Herstellen der Gate-Bereiche das Aufbringen oder Aufwachsen mindestens einer dielektrischen Schicht, zum Beispiel eines Gate-Dielektrikums. In einigen Ausführungsformen werden Gate-Bereiche unter Verwendung eines dotierten oder undotierten polykristallinen Siliziums (oder Polysiliziums) gebildet. In einigen Ausführungsformen enthalten die Gate-Bereiche ein Metall, wie zum Beispiel Al, Cu, W, Ti, Ta, TiN, TaN, NiSi, CoSi, andere geeignete leitfähige Materialien oder Kombinationen davon.
Bei Vorgang 604 des Verfahrens 600 wird eine zweite Diode an der Vorderseite des Wafers hergestellt. In einigen Ausführungsformen weist die Rückseite des Wafers des Verfahrens 600 zumindest die Rückseite 303 des Substrats 320 auf. In einigen Ausführungsformen weist die zweite Diode des Verfahrens 600 zumindest die Diode 304 auf.
In einigen Ausführungsformen umfasst Vorgang 604 mindestens einen der Vorgänge 604a oder 604b. In einigen Ausführungsformen umfasst Vorgang 604a das Aufbringen einer Oxidschicht 704 (7A - 7E) an der Vorderseite 305 des Substrats 320 und ist in 7A gezeigt.
In einigen Ausführungsformen umfasst Vorgang 604b das Bilden einer Öffnung in der Oxidschicht 704 und das anschließende Füllen der Öffnung in der Oxidschicht mit einem leitfähigen Material, wodurch eine Durchkontaktierung 706 (7B) gebildet wird, und das Aufwachsen einer epitaxialen Schicht 708 (7B), welche in einem nicht gefüllten Abschnitt der Öffnung aufgewachsen wird und in 7B gezeigt ist. In einigen Ausführungsformen entspricht die epitaxiale Schicht 708 (7B) dem Kathodenbereich 304c und 304d.
In einigen Ausführungsformen umfasst Vorgang 604 ferner das Herstellen einer Wanne 332 im Substrat 320, das Herstellen eines stark dotierten Bereichs 334 in der Wanne 332, wodurch der Anodenbereich 304a der zweiten Diode gebildet wird, das Herstellen des Kathodenbereichs 304c und 304d über der Wanne 332 und das Herstellen der Gate-Struktur 304b.
In einigen Ausführungsformen enthält die Wanne 332 n-Dotierstoffe. In einigen Ausführungsformen enthalten die n-Dotierstoffe Phosphor, Arsen oder andere geeignete n-Dotierstoffe. In einigen Ausführungsformen liegt die n-Dotierstoffkonzentration in einem Bereich von ungefähr 1 × 10¹² Atomen/cm³ bis ungefähr 1 × 10¹⁴ Atomen/cm³. In einigen Ausführungsformen wird die Wanne 332 durch Ionenimplantation gebildet. Die Energie der Ionenimplantation liegt im Bereich von ungefähr 1500k Elektronenvolt (eV) bis ungefähr 8000k eV. In einigen Ausführungsformen wird die Wanne 332 epitaxial aufgewachsen. In einigen Ausführungsformen weist die Wanne 332 eine über der Fläche aufgewachsene Epi-Schicht auf. In einigen Ausführungsformen wird die Epi-Schicht während des Epitaxieprozesses durch Hinzufügen von Dotierstoffen dotiert. In einigen Ausführungsformen wird die Epi-Schicht durch Ionenimplantation dotiert, nachdem die Epi-Schicht gebildet worden ist, und weist die oben beschriebene Dotierstoffkonzentration auf. In einigen Ausführungsformen wird der Bereich 334 durch einen Prozess ähnlich der Bildung der Wanne 332 gebildet. In einigen Ausführungsformen ist der Bereich 334 ein stark dotierter n-Bereich.
Bei Vorgang 606 des Verfahrens 600 wird eine ESD-Klemmschaltung an der Vorderseite des Wafers hergestellt. In einigen Ausführungsformen weist die ESD-Klemmschaltung des Verfahrens 600 zumindest die ESD-Klemmschaltung 310 auf.
In einigen Ausführungsformen umfasst Vorgang 606 mindestens einen der Vorgänge 606a oder 606b. In einigen Ausführungsformen umfasst Vorgang 606a das Aufbringen einer Oxidschicht 704 (7A - 7E) an der Vorderseite 305 des Substrats 320 und ist in 7A gezeigt.
In einigen Ausführungsformen umfasst Vorgang 606b das Bilden einer Öffnung in der Oxidschicht 704 und das anschließende Füllen der Öffnung in der Oxidschicht mit einem leitfähigen Material, wodurch eine Durchkontaktierung 706 (7B) gebildet wird, und das Aufwachsen einer epitaxialen Schicht 708 (7B) in einem nicht gefüllten Abschnitt der Öffnung und ist in 7B gezeigt. In einigen Ausführungsformen entspricht die epitaxiale Schicht 708 (7B) der Source 310a oder 3120 und dem Drain 3100 oder 312a.
In einigen Ausführungsformen umfasst Vorgang 606 ferner das Herstellen von Wannen 360 und 362 im Substrat 320, das Herstellen von Source-/Drain-Bereichen (zum Beispiel der Source 310a und des Drains 310c) in der Wanne 360 und das Herstellen von Source-/Drain-Bereichen (zum Beispiel der Source 3120 und des Drains 312a) in der Wanne 362, sowie das Herstellen der Gate-Strukturen 310b und 312b.
In einigen Ausführungsformen umfasst das Herstellen der Source-/Drain-Bereiche (zum Beispiel der Source 310a und des Drains 310c) in der Wanne 360 von Vorgang 606 den Vorgang 608. In einigen Ausführungsformen umfasst das Herstellen der Source-/Drain-Bereiche (zum Beispiel der Source 3120 und des Drains 312a) in der Wanne 362 von Vorgang 606 und das Herstellen der Gate-Strukturen 310b und 312b den Vorgang 610.
Bei Vorgang 608 des Verfahrens 600 wird ein erster Signalabgriffsbereich an der Vorderseite des Wafers hergestellt. In einigen Ausführungsformen weist der erste Signalabgriffsbereich des Verfahrens 600 mindestens den Signalabgriffsbereich 350 auf. In einigen Ausführungsformen entspricht der Signalabgriffsbereich 350 dem Drain 310a der ESD-Klemmschaltung 310. In einigen Ausführungsformen entspricht Vorgang 608 dem Vorgang 606b.
Bei Vorgang 610 des Verfahrens 600 wird ein zweiter Signalabgriff an der Vorderseite des Wafers hergestellt. In einigen Ausführungsformen weist der zweite Signalabgriffsbereich des Verfahrens 600 zumindest den Signalabgriffsbereich 352 auf. In einigen Ausführungsformen entspricht der Signalabgriffsbereich 352 der Source 3120 der ESD-Klemmschaltung 310. In einigen Ausführungsformen entspricht Vorgang 608 dem Vorgang 606b.
In einigen Ausführungsformen enthält mindestens einer der Signalabgriffsbereiche 350 und 352 p-Dotierstoffe. In einigen Ausführungsformen enthalten die p-Dotierstoffe Bor, Aluminium oder andere geeignete p-Dotierstoffe. In einigen Ausführungsformen wird mindestens einer der Signalabgriffsbereiche 350 und 352 durch einen Prozess ähnlich der Bildung der entsprechenden Wanne 360 oder 362 gebildet. In einigen Ausführungsformen ist mindestens einer der Signalabgriffsbereiche 350 und 352 ein stark dotierter p-Bereich.
In einigen Ausführungsformen enthält mindestens einer der Signalabgriffsbereiche 350 und 352 n-Dotierstoffe. In einigen Ausführungsformen enthalten die n-Dotierstoffe Phosphor, Arsen oder andere geeignete n-Dotierstoffe. In einigen Ausführungsformen liegt die n-Dotierstoffkonzentration in einem Bereich von ungefähr 1 × 10¹² Atomen/cm³ bis ungefähr 1 × 10¹⁴ Atomen/cm³. In einigen Ausführungsformen wird mindestens einer der Signalabgriffsbereiche 350 und 352 durch Ionenimplantation gebildet. Die Energie der Ionenimplantation liegt im Bereich von ungefähr 1500k Elektronenvolt (eV) bis ungefähr 8000k eV. In einigen Ausführungsformen ist mindestens einer der Signalabgriffsbereiche 350 und 352 ein stark dotierter n-Bereich.
In einigen Ausführungsformen wird mindestens einer der Signalabgriffsbereiche 350 und 352 epitaxial aufgewachsen. In einigen Ausführungsformen weist mindestens einer der Signalabgriffsbereiche 350 und 352 eine über dem Substrat 320 aufgewachsene Epi-Schicht auf. In einigen Ausführungsformen wird die Epi-Schicht während des Epitaxieprozesses durch Hinzufügen von Dotierstoffen dotiert. In einigen Ausführungsformen wird die Epi-Schicht durch Ionenimplantation dotiert, nachdem die Epi-Schicht gebildet worden ist. In einigen Ausführungsformen wird mindestens einer der Signalabgriffsbereiche 350 und 352 durch Dotieren des Substrats 320 gebildet. In einigen Ausführungsformen erfolgt das Dotieren durch Ionenimplantation. In einigen Ausführungsformen weist mindestens einer der Signalabgriffsbereich 350 und 352 eine Dotierstoffkonzentration im Bereich von 1 × 10¹² Atomen/cm³ bis 1×10¹⁴ Atomen/cm³ auf.
Bei Vorgang 612 des Verfahrens 600 wird ein erster Satz leitfähiger Strukturen 710 (7C) an der Vorderseite 305 des Wafers 320 hergestellt. 7C ist eine Querschnittsansicht des ersten Satzes leitfähiger Strukturen 710, welche an der Vorderseite 305 des Wafers 320 hergestellt werden, nachdem zumindest der Vorgang 612 ausgeführt worden ist, im Einklang mit einer oder mehreren Ausführungsformen.
In einigen Ausführungsformen umfasst Vorgang 612 das Aufbringen des ersten Satzes leitfähiger Strukturen 710 an der Vorderseite 305 des Wafers 320. In einigen Ausführungsformen weist der erste Satz leitfähiger Strukturen 710 des Verfahrens 600 mindestens eine der leitfähige Strukturen 390 und 392. auf.
In einigen Ausführungsformen umfasst Vorgang 612 das Aufbringen einer Isolierschicht 712 (7C) an der Vorderseite 305 des Wafers 320, das Entfernen von Abschnitten der Isolierschicht 712 von der Vorderseite 305 des Wafers 320 und das Aufbringen des ersten Satzes leitfähiger Strukturen 710 in den entfernten Abschnitten der Isolierschicht 712 an der Vorderseite 305 des Wafers 320. In einigen Ausführungsformen wird der erste Satz leitfähiger Strukturen des Verfahrens 600 unter Verwendung einer Kombination von Fotolithografie- und Materialentfernungsprozessen zum Bilden von Öffnungen in einer Isolierschicht (nicht gezeigt) über dem Substrat gebildet. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Strukturieren eines Fotolacks, wie zum Beispiel eines positiven Fotolacks oder eines negativen Fotolacks. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Bilden einer Hartmaske, einer Antireflexionsstruktur oder einer weiteren geeigneten Fotolithografiestruktur. In einigen Ausführungsformen umfasst der Materialentfernungsprozess einen Nassätzprozess, einen Trockenätzprozess, einen RIE-Prozess, Laserbohren oder einen weiteren geeigneten Ätzprozess. Die Öffnungen werden dann mit leitfähigem Material, zum Beispiel Kupfer, Aluminium, Titan, Nickel, Wolfram oder ein anderes geeignetes leitfähiges Material, gefüllt. In einigen Ausführungsformen werden die Öffnungen unter Verwendung von CVD, PVD, Zerstäubung, ALD oder eines anderen geeigneten Bildungsprozesses gefüllt.
Bei Vorgang 614 des Verfahrens 600 wird das Wafer-Verdünnen an der Rückseite 303 des Wafers ausgeführt. 7D ist eine Querschnittsansicht des Wafers 320 vor der Wafer-Verdünnung von Vorgang 614 im Einklang mit einer oder mehreren Ausführungsformen.
In einigen Ausführungsformen umfasst Vorgang 614 das Umdrehen des Wafers 320 und das Ausführen eines Verdünnungsprozesses an der Rückseite 303 des Halbleiter-Wafers- oder -substrats. In einigen Ausführungsformen umfasst der Verdünnungsprozess einen Schleifvorgang und einen Poliervorgang (wie zum Beispiel chemisch-mechanisches Polieren (CMP)) oder andere geeignete Prozesse. In einigen Ausführungsformen wird nach dem Verdünnungsprozess, ein Nassätzvorgang ausgeführt, um an der Rückseite 303 des Halbleiter-Wafers 320 oder -substrats gebildete Mängel zu entfernen.
Bei Vorgang 616 des Verfahrens 600 wird eine Isolierschicht 722 (7E) an der Rückseite des Wafers aufgebracht. In einigen Ausführungsformen weist die Isolierschicht 722 des Verfahrens 600 eine Isolierschicht 321 auf. In einigen Ausführungsformen weist die Isolierschicht 321 ein dielektrisches Material auf, welches Oxid oder ein anderes geeignetes Isoliermaterial enthält. In einigen Ausführungsformen wird die Isolierschicht 321 durch CVD, Aufschleudern eines Polymerdielektrikums, Atomlagenabscheidung (ALD) oder andere Prozesse gebildet.
Bei Vorgang 618 des Verfahrens 600 werden Abschnitte der Isolierschicht 722 von der Rückseite des Wafers entfernt. In einigen Ausführungsformen verwendet Vorgang 618 des Verfahrens 600 eine Kombination von Fotolithografie- und Materialentfernungsprozessen zum Bilden von Öffnungen in einer Isolierschicht 722 über dem Wafer 320. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Strukturieren eines Fotolacks, wie zum Beispiel eines positiven Fotolacks oder eines negativen Fotolacks. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Bilden einer Hartmaske, einer Antireflexionsstruktur oder einer weiteren geeigneten Fotolithografiestruktur. In einigen Ausführungsformen umfasst der Materialentfernungsprozess einen Nassätzprozess, einen Trockenätzprozess, einen RIE-Prozess, Laserbohren oder einen weiteren geeigneten Ätzprozess.
Bei Vorgang 620 des Verfahrens 600 wird ein zweiter Satz leitfähiger Strukturen 720 (7E) zumindest im entfernten Abschnitt der Isolierschicht aufgebracht. 7E ist eine Querschnittsansicht des Wafers 320, nachdem zumindest der Vorgang 620 ausgeführt worden ist, im Einklang mit einer oder mehreren Ausführungsformen.
In einigen Ausführungsformen umfasst Vorgang 620 das Aufbringen des zweiten Satzes leitfähiger Strukturen 720 an der Rückseite des Wafers. In einigen Ausführungsformen weist der zweite Satz leitfähiger Strukturen 720 des Verfahrens 600 mindestens eine der leitfähigen Strukturen 340, 342, 344 und 346 auf.
In einigen Ausführungsformen umfasst Vorgang 620 das Füllen der Öffnungen in der Isolierschicht 722 mit leitfähigem Material, wie zum Beispiel Kupfer, Aluminium, Titan, Nickel, Wolfram oder ein anderes geeignetes leitfähiges Material. In einigen Ausführungsformen werden die Öffnungen unter Verwendung von CVD, PVD, Zerstäubung, ALD oder eines anderen geeigneten Bildungsprozesses gefüllt.
In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 600 nicht ausgeführt. In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 600 wiederholt. In einigen Ausführungsformen wird das Verfahren 600 wiederholt.
Die 7A - 7E sind Querschnittsansichten einer integrierten Schaltung im Einklang mit einer oder mehreren Ausführungsformen.
7A ist eine Querschnittsansicht einer integrierten Schaltung 700A im Einklang mit einer oder mehreren Ausführungsformen. In einigen Ausführungsformen entspricht die integrierte Schaltung 700A einer integrierten Schaltung, wie zum Beispiel der integrierten Schaltung 300A oder 300B, nachdem mindestens einer der Vorgänge 602a, 604a und 606a ausgeführt worden ist. In einigen Ausführungsformen weist die integrierte Schaltung 700A eine Oxidschicht 704 am Substrat 320 auf.
7B ist eine Querschnittsansicht einer integrierten Schaltung 700B im Einklang mit einer oder mehreren Ausführungsformen. In einigen Ausführungsformen entspricht die integrierte Schaltung 700B einer integrierten Schaltung, wie zum Beispiel der integrierten Schaltung 300A oder 300B, nachdem mindestens einer der Vorgänge 602b, 604b und 606b ausgeführt worden ist. In einigen Ausführungsformen weist die integrierte Schaltung 700B eine Durchkontaktierung 706 gebildet in einer Öffnung entweder der Oxidschicht 704 und/oder des Substrats 320 auf. In einigen Ausführungsformen weist die integrierte Schaltung 700B ferner eine Epitaxialschicht 708 über der Durchkontaktierung 706, der Oxidschicht 704 und dem Substrat 320 auf. In einigen Ausführungsformen wird die Epitaxialschicht 708 in einem nicht gefüllten Abschnitt der Öffnung der Oxidschicht 704 aufgewachsen.
7C ist eine Querschnittsansicht einer integrierten Schaltung 700C im Einklang mit einer oder mehreren Ausführungsformen. In einigen Ausführungsformen entspricht die integrierte Schaltung 700C einer integrierten Schaltung, wie zum Beispiel der integrierten Schaltung 300A oder 300B, nachdem zumindest der Vorgang 612 ausgeführt worden ist. In einigen Ausführungsformen weist die integrierte Schaltung 700C den ersten Satz leitfähiger Strukturen 710, die Isolierschicht 712 und die integrierte Schaltung 700B auf. In einigen Ausführungsformen weist die integrierte Schaltung 700C den ersten Satz leitfähiger Strukturen 710 hergestellt in entfernten Abschnitten der Isolierschicht 712 an der Vorderseite 305 des Wafers 320 auf.
7D ist eine Querschnittsansicht einer integrierten Schaltung 700D im Einklang mit einer oder mehreren Ausführungsformen. In einigen Ausführungsformen entspricht die integrierte Schaltung 700D einer integrierten Schaltung, wie zum Beispiel der integrierten Schaltung 300 A oder 300B, vor der Wafer-Verdünnung von Vorgang 614. In einigen Ausführungsformen weist die integrierte Schaltung 700D die umgedrehte integrierte Schaltung 700C auf.
7E ist eine Querschnittsansicht einer integrierten Schaltung 700E im Einklang mit einer oder mehreren Ausführungsformen. In einigen Ausführungsformen entspricht die integrierte Schaltung 700E einer integrierten Schaltung, wie zum Beispiel der integrierten Schaltung 300A oder 300B, nachdem mindestens der Vorgang 620 ausgeführt worden ist. In einigen Ausführungsformen weist die integrierte Schaltung 700E den zweiten Satz leitfähiger Strukturen 720, die Isolierschicht 722 und die integrierte Schaltung 700D (ohne den entfernten Abschnitt des Wafers 320) auf. In einigen Ausführungsformen weist die integrierte Schaltung 700E den zweiten Satz leitfähiger Strukturen 720 hergestellt in entfernten Abschnitten der Isolierschicht 722 des Wafers 320 auf.
Andere Diodentypen oder andere Mengen von Dioden oder Transistortypen oder andere Mengen von Transistoren in mindestens einer der integrierten Schaltungen 100, 200 und 300A - 300B der entsprechenden 1, 2 und 3A - 3B sind im Umfang der vorliegenden Offenbarung eingeschlossen.
Ferner weisen verschiedene NMOS- oder PMOS-Transistoren, welche in den 3A - 3B gezeigt sind, einen bestimmten Dotierstofftyp (zum Beispiel Typ N oder Typ P) auf und dienen dem Zweck der Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten Transistortyp beschränkt, und einer oder mehrere der in den 3A - 3B gezeigten PMOS- oder NMOS-Transistoren können durch einen entsprechenden Transistor eines anderen Transistor-/Dotierstofftyps ersetzt werden. Desgleichen dient auch der niedrige oder hohe logische Wert verschiedener Signale, welche in der obigen Beschreibung verwendet worden sind, der Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten logischen Wert beim Aktivieren und/oder Deaktivieren eines Signals beschränkt. Das Auswählen verschiedener logischer Werte ist im Umfang verschiedener Ausführungsformen eingeschlossen. Das Auswählen unterschiedlicher Mengen von PMOS-Transistoren in 3A - 3B ist im Umfang verschiedener Ausführungsformen eingeschlossen.
Ein Aspekt dieser Beschreibung betrifft eine ESD-Schutzschaltung. Die ESD-Schutzschaltung weist eine erste Diode, eine zweite Diode und eine ESD-Klemmschaltung auf. Die erste Diode ist in einem Halbleiter-Wafer angeordnet und ist mit einem IO-Pad gekoppelt. Die zweite Diode ist im Halbleiter-Wafer angeordnet und ist mit der ersten Diode und dem 10-Pad gekoppelt. Die ESD-Klemmschaltung ist im Halbleiter-Wafer angeordnet und ist mit der ersten Diode und der zweiten Diode gekoppelt. Die ESD-Klemmschaltung weist einen ersten Signalabgriffsbereich im Halbleiter-Wafer auf. Der erste Signalabgriffsbereich ist mit einer ersten Spannungsversorgung gekoppelt. Die erste Diode ist gekoppelt mit der ESD-Klemmschaltung und dafür eingerichtet, den ersten Signalabgriffsbereich gemeinsam mit dieser zu benutzen.
Ein weiterer Aspekt dieser Beschreibung betrifft eine ESD-Schutzschaltung. Die ESD-Schutzschaltung weist eine erste Diode, eine zweite Diode, eine interne Schaltung und eine ESD-Klemmschaltung auf. Die erste Diode ist in einem Halbleiter-Wafer angeordnet und ist mit einem ersten Pad gekoppelt. Die zweite Diode ist im Halbleiter-Wafer angeordnet und ist mit der ersten Diode und dem ersten Pad gekoppelt. Die interne Schaltung ist mit der ersten Diode und der zweiten Diode gekoppelt. Die ESD-Klemmschaltung ist im Halbleiter-Wafer angeordnet, ist durch einen ersten Knoten mit der ersten Diode gekoppelt, und ist durch einen zweiten Knoten mit der zweiten Diode gekoppelt. Die ESD-Klemmschaltung weist einen ersten Signalabgriffsbereich gekoppelt mit einer Spannungsversorgung und einen zweiten Signalabgriffsbereich gekoppelt mit einer Bezugsspannungsversorgung auf. Die erste Diode ist mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet, den ersten Signalabgriffsbereich gemeinsam mit dieser zu benutzen. Die zweite Diode ist mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet, den zweiten Signalabgriffsbereich gemeinsam mit dieser zu benutzen.
Noch ein weiterer Aspekt dieser Beschreibung betrifft ein Verfahren zum Betreiben einer ESD-Schutzschaltung. Das Verfahren umfasst das Empfangen einer ersten ESD-Spannung an einem ersten Knoten, wobei die erste ESD-Spannung größer ist als eine Versorgungsspannung einer Spannungsversorgung, wobei die erste ESD-Spannung einem ersten ESD-Ereignis entspricht. Das Verfahren umfasst ferner das Einschalten einer ersten Diode, wodurch ein erster ESD-Strom von einer ersten Anode der ersten Diode zu einer ersten Kathode der ersten Diode geleitet wird. Das Verfahren umfasst ferner das Leiten des ersten ESD-Stroms von der ersten Kathode der ersten Diode zu einem ersten Signalabgriff einer ESD-Klemmschaltung. Das Verfahren umfasst ferner das Entladen des ersten ESD-Stroms des ersten ESD-Ereignisses durch die ESD-Klemmschaltung.
Eine Anzahl von Ausführungsformen sind beschrieben worden. Es versteht sich jedoch, dass verschiedene Modifikationen vorgenommen werden können, ohne den Geist und Umfang der Offenbarung zu verlassen. Zum Beispiel sind verschiedene Transistoren zum Zweck der Veranschaulichung gezeigt, als wiesen sie einen bestimmten Dotierstofftyp (zum Beispiel N- oder P-Metalloxidhalbleiter (NMOS oder PMOS)) auf. Ausführungsformen der Offenbarung sind jedoch nicht auf einen bestimmten Typ beschränkt. Das Auswählen unterschiedlicher Dotierstofftypen für einen bestimmten Transistor ist im Umfang der verschiedenen Ausführungsformen eingeschlossen. Der niedrige oder hohe logische Wert verschiedener Signale, welche in der obigen Beschreibung verwendet worden sind, dient ebenfalls der Veranschaulichung. Verschiedene Ausführungsformen sind nicht auf einen bestimmten logischen Wert beim Aktivieren und/oder Deaktivieren eines Signals beschränkt. Das Auswählen verschiedener logischer Werte ist im Umfang verschiedener Ausführungsformen eingeschlossen. In verschiedenen Ausführungsformen fungiert ein Transistor als ein Schalter. Ein Schaltkreis, welcher anstelle eines Transistors verwendet wird, ist im Umfang verschiedener Ausführungsformen eingeschlossen. In verschiedenen Ausführungsformen kann eine Source eines Transistors als ein Drain gestaltet sein, und ein Drain kann als eine Source gestaltet sein. Somit werden die Begriffe Source und Drain austauschbar verwendet. Verschiedene Signale werden durch entsprechende Schaltungen erzeugt, wobei die Schaltungen der Einfachheit halber nicht gezeigt sind.
Verschiedene Figuren zeigen kapazitive Schaltungen, welche zur Veranschaulichung eigenständige Kondensatoren verwenden. Es können jedoch äquivalente Schaltkreise verwendet werden. Zum Beispiel kann anstelle des eigenständigen Kondensators eine kapazitive Vorrichtung, Schaltungsanordnung oder ein Netzwerk (zum Beispiel eine Kombination von Kondensatoren, kapazitiven Elementen, Vorrichtungen, Schaltungsanordnungen oder dergleichen) verwendet werden. Die obigen Darstellungen umfassen beispielhafte Schritte, wobei diese Schritte jedoch nicht unbedingt in der gezeigten Reihenfolge ausgeführt werden. Im Einklang mit dem Geist und Umfang der offenbarten Ausführungsformen können Schritte gegebenenfalls hinzugefügt, ersetzt, ihre Reihenfolge verändert und/oder weggelassen werden.
Das Vorstehende legt Merkmale verschiedener Ausführungsformen dar, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Designen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erlangen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten ferner erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie zahlreiche Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 63002562 [0001]

Claims

Schutzschaltung für elektrostatische Entladung (ESD), aufweisend: eine erste Diode in einem Halbleiter-Wafer und gekoppelt mit einem Eingangs-/Ausgangs-Pad (IO-Pad); eine zweite Diode im Halbleiter-Wafer und gekoppelt mit der ersten Diode und dem IO-Pad; eine ESD-Klemmschaltung im Halbleiter-Wafer, gekoppelt mit der ersten Diode und der zweiten Diode, die ESD-Klemmschaltung aufweisend einen ersten Signalabgriffsbereich im Halbleiter-Wafer, wobei der erste Signalabgriffsbereich mit einer ersten Spannungsversorgung gekoppelt ist, die erste Diode mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet ist, den ersten Signalabgriffsbereichs gemeinsam mit dieser zu benutzen.
ESD-Schutzschaltung nach Anspruch 1, wobei die ESD-Klemmschaltung ferner einen zweiten Signalabgriffsbereich im Halbleiter-Wafer aufweist, wobei der zweite Signalabgriffsbereich mit einer zweiten Spannungsversorgung, welche sich von der ersten Spannungsversorgung unterscheidet, gekoppelt ist, die zweite Diode mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet ist, den zweiten Signalabgriffsbereich gemeinsam mit dieser zu benutzen.
ESD-Schutzschaltung nach Anspruch 2, ferner aufweisend: eine erste leitfähige Struktur, welche zwischen die erste Spannungsversorgung und den ersten Signalabgriffsbereich geschaltet ist; und eine zweite leitfähige Struktur, welche zwischen die zweite Spannungsversorgung und den zweiten Signalabgriffsbereich geschaltet ist, wobei die erste leitfähige Struktur und die zweite leitfähige Struktur an einer Rückseite des Halbleiter-Wafers angeordnet sind.
ESD-Schutzschaltung nach Anspruch 3, wobei die erste leitfähige Struktur dafür eingerichtet ist, dem ersten Signalabgriffsbereich eine erste Spannung der ersten Spannungsversorgung bereitzustellen; und die zweite leitfähige Struktur dafür eingerichtet ist, dem zweiten Signalabgriffsbereich eine zweite Spannung der zweiten Spannungsversorgung bereitzustellen.
ESD-Schutzschaltung nach einem der vorstehenden Ansprüche, ferner aufweisend: eine IO-Schaltung im Halbleiter-Wafer, welche mit der ersten Diode, der zweiten Diode und dem IO-Pad gekoppelt ist.
ESD-Schutzschaltung nach einem der vorstehenden Ansprüche, wobei das IO-Pad aufweist: eine erste leitfähige Struktur, welche mit einer ersten Anode der ersten Diode gekoppelt ist; und eine zweite leitfähige Struktur, welche mit einer zweiten Anode der zweiten Diode gekoppelt ist, wobei die erste leitfähige Struktur und die zweite leitfähige Struktur an einer Rückseite des Halbleiter-Wafers angeordnet sind.
ESD-Schutzschaltung nach einem der vorstehenden Ansprüche, wobei mindestens eine der Dioden aus der Gruppe umfassend die erste Diode und die zweite Diode keinen Signalabgriffsbereich aufweist.
ESD-Schutzschaltung nach einem der vorstehenden Ansprüche, wobei die erste Diode eine erste vertikale Nanoblattwannendiode ist; die zweite Diode eine zweite vertikale Nanoblattwannendiode ist; und die ESD-Klemmschaltung zumindest eine Nanoblatttransistorvorrichtung ist.
Schutzschaltung für elektrostatische Entladung (ESD), aufweisend: eine erste Diode in einem Halbleiter-Wafer, welche mit einem ersten Pad gekoppelt ist; eine zweite Diode im Halbleiter-Wafer, welche mit der ersten Diode und dem ersten Pad gekoppelt ist; eine interne Schaltung, welche mit der ersten Diode und der zweiten Diode gekoppelt ist; und eine ESD-Klemmschaltung im Halbleiter-Wafer, welche durch einen ersten Knoten mit der ersten Diode gekoppelt ist und durch einen zweiten Knoten mit der zweiten Diode gekoppelt ist, wobei die ESD-Klemmschaltung einen ersten Signalabgriffsbereich, welcher mit einer Spannungsversorgung gekoppelt ist, und einen zweiten Signalabgriffsbereich, welcher mit einer Bezugsspannungsversorgung gekoppelt ist, aufweist, wobei die erste Diode mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet ist, den ersten Signalabgriffsbereich gemeinsam mit dieser zu benutzen; und die zweite Diode mit der ESD-Klemmschaltung gekoppelt und dafür eingerichtet ist, den zweiten Signalabgriffsbereich gemeinsam mit dieser zu benutzen.
ESD-Schutzschaltung nach Anspruch 9, wobei die erste Diode aufweist: eine erste Anode im Halbleiter-Wafer; und eine erste Kathode im Halbleiter-Wafer, welche oberhalb der ersten Anode angeordnet und durch den ersten Knoten mit dem ersten Signalabgriffsbereich gekoppelt ist.
ESD-Schutzschaltung nach Anspruch 10, wobei die erste Diode ferner aufweist: eine zweite Kathode im Halbleiter-Wafer, welche oberhalb der ersten Anode angeordnet und durch den ersten Knoten mit dem ersten Signalabgriffsbereich und der ersten Kathode gekoppelt ist.
ESD-Schutzschaltung nach Anspruch 11, wobei die zweite Diode aufweist: eine zweite Anode im Halbleiter-Wafer; und eine dritte Kathode im Halbleiter-Wafer, welche oberhalb der zweiten Anode angeordnet und durch den zweiten Knoten mit dem zweiten Signalabgriffsbereich gekoppelt ist.
ESD-Schutzschaltung nach Anspruch 12, wobei die zweite Diode ferner aufweist: eine vierte Kathode im Halbleiter-Wafer, welche oberhalb der zweiten Anode angeordnet und durch den zweiten Knoten mit dem zweiten Signalabgriffsbereich und der dritten Kathode gekoppelt ist.
ESD-Schutzschaltung nach Anspruch 13, ferner aufweisend: eine erste leitfähige Struktur, welche zwischen die erste Spannungsversorgung und den ersten Signalabgriffsbereich geschaltet ist; und eine zweite leitfähige Struktur, welche zwischen die Bezugsspannungsversorgung und den zweiten Signalabgriffsbereich geschaltet ist, wobei die erste leitfähige Struktur und die zweite leitfähige Struktur an einer Rückseite des Halbleiter-Wafers angeordnet sind.
ESD-Schutzschaltung nach Anspruch 14, wobei das erste Pad aufweist: eine dritte leitfähige Struktur, welche mit der ersten Anode der ersten Diode gekoppelt ist; eine vierte leitfähige Struktur, welche mit der zweiten Anode der zweiten Diode gekoppelt ist, wobei die dritte leitfähige Struktur und die vierte leitfähige Struktur an der Rückseite des Halbleiter-Wafers angeordnet sind.
ESD-Schutzschaltung nach einem der vorstehenden Ansprüche 9 bis 15, wobei die ESD-Klemmschaltung zwischen der ersten Diode und der zweiten Diode angeordnet ist.
Verfahren zum Betreiben einer Schutzschaltung für elektrostatische Entladung (ESD), das Verfahren umfassend: Empfangen einer ersten ESD-Spannung an einem ersten Knoten, wobei die erste ESD-Spannung größer ist als eine Versorgungsspannung einer Spannungsversorgung, wobei die erste ESD-Spannung einem ersten ESD-Ereignis entspricht; Einschalten einer ersten Diode, wodurch ein erster ESD-Strom von einer ersten Anode der ersten Diode zu einer ersten Kathode der ersten Diode geleitet wird; Leiten des ersten ESD-Stroms von der ersten Kathode der ersten Diode zu einem ersten Signalabgriff einer ESD-Klemmschaltung; und Entladen des ersten ESD-Stroms des ersten ESD-Ereignisses durch die ESD-Klemmschaltung.
Verfahren nach Anspruch 17, wobei das Entladen des ersten ESD-Stroms des ersten ESD-Ereignisses durch die ESD-Klemmschaltung umfasst: Einschalten der ESD-Klemmschaltung als Reaktion darauf, dass der erste ESD-Strom am ersten Signalabgriff der ESD-Klemmschaltung oder einem zweiten Knoten empfangen wird; Koppeln des zweiten Knotens als Reaktion auf das Einschalten der ESD-Klemmschaltung an einen dritten Knoten; Leiten des ersten ESD-Stroms vom ersten Signalabgriff zu einem zweiten Signalabgriff der ESD-Klemmschaltung; und Leiten des ersten ESD-Stroms vom zweiten Signalabgriff der ESD-Klemmschaltung zu einem vierten Knoten.
Verfahren nach Anspruch 18, ferner umfassend: Empfangen einer zweiten ESD-Spannung am ersten Knoten, wobei die zweite ESD-Spannung größer ist als eine Bezugsversorgungsspannung einer Bezugsspannungsversorgung, wobei die zweite ESD-Spannung einem zweiten ESD-Ereignis entspricht; Einschalten einer zweiten Diode, wodurch ein zweiter ESD-Strom von einer zweiten Anode der zweiten Diode zu einer zweiten Kathode der zweiten Diode geleitet wird; Leiten des zweiten ESD-Stroms von der zweiten Kathode der zweiten Diode zum zweiten Signalabgriff der ESD-Klemmschaltung; und Entladen des zweiten ESD-Stroms des zweiten ESD-Ereignisses durch die ESD-Klemmschaltung.
Verfahren nach Anspruch 19, wobei das Entladen des zweiten ESD-Stroms des zweiten ESD-Ereignisses durch die ESD-Klemmschaltung umfasst: Einschalten der ESD-Klemmschaltung als Reaktion darauf, dass der zweite ESD-Strom am zweiten Signalabgriff der ESD-Klemmschaltung oder dem dritten Knoten empfangen wird; Koppeln des dritten Knotens als Reaktion auf das Einschalten der ESD-Klemmschaltung an den zweiten Knoten; Leiten des zweiten ESD-Stroms vom zweiten Signalabgriff zum ersten Signalabgriff der ESD-Klemmschaltung; und Leiten des zweiten ESD-Stroms vom ersten Signalabgriff der ESD-Klemmschaltung zu einem fünften Knoten.