TWI806588B - 新穎式電壓偵測電源箝制電路架構於過度電性應力事件 - Google Patents

新穎式電壓偵測電源箝制電路架構於過度電性應力事件 Download PDF

Info

Publication number
TWI806588B
TWI806588B TW111116888A TW111116888A TWI806588B TW I806588 B TWI806588 B TW I806588B TW 111116888 A TW111116888 A TW 111116888A TW 111116888 A TW111116888 A TW 111116888A TW I806588 B TWI806588 B TW I806588B
Authority
TW
Taiwan
Prior art keywords
coupled
effect transistor
node
channel
channel metal
Prior art date
Application number
TW111116888A
Other languages
English (en)
Other versions
TW202345335A (zh
Inventor
陳俊任
廖時新
林柏青
曹太和
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111116888A priority Critical patent/TWI806588B/zh
Priority to US18/143,101 priority patent/US20230361108A1/en
Application granted granted Critical
Publication of TWI806588B publication Critical patent/TWI806588B/zh
Publication of TW202345335A publication Critical patent/TW202345335A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Logic Circuits (AREA)

Abstract

本發明公開一種電源箝制電路。該電源箝制電路通過電源線和接地線耦接積體電路的內部電路，且包括開關、第一電阻、電容、反相器以及電壓偵測電路。開關耦接於電源線和接地線之間。第一電阻耦接於電源線和第一節點之間。電容耦接於第一節點和接地線之間。反相器的輸入端耦接第一節點，且反相器的輸出端耦接開關的控制端。電壓偵測電路用於偵測電源線上的電壓。響應於偵測到電源線上的電壓超過一門檻值，電壓偵測電路將第一節點電性連接到接地線，以使來自接地線的低電位信號從第一節點輸入反相器的輸入端，進而導通開關以形成放電路徑。

Description

新穎式電壓偵測電源箝制電路架構於過度電性應力事件
本發明涉及一種應用在積體電路（Integrated Circuit，IC）的電源箝制電路，特別涉及一種可針對過度電性應力（Electrical Over Stress，EOS）形成放電路徑的電源箝制電路。
IC可設有電源箝制電路來針對靜電放電（Electrostatic Discharge，ESD）形成放電路徑，以防止ESD浪湧的電流流入IC的內部電路而燒壞IC。然而，在IC的正常操作期間還可能發生EOS（或者稱系統ESD），且相較於ESD事件持續時間通常在奈秒等級，EOS事件持續時間則通常在微秒等級。因此，現有的電源箝制電路不易針對EOS形成放電路徑，以防止EOS浪湧的電流流入IC的內部電路而燒壞IC。
針對現有技術的不足，本發明之目的在於提供一種可針對EOS形成放電路徑的電源箝制電路，以防止EOS浪湧的電流流入IC的內部電路而燒壞IC。
為達上述目的，本發明提供一種電源箝制電路。該電源箝制電路通過電源線和接地線耦接IC的內部電路，且包括開關、第一電阻、電容、反相器以及電壓偵測電路。開關耦接於電源線和接地線之間。第一電阻耦接於電源線和第一節點之間。電容耦接於第一節點和接地線之間。反相器耦接於第一節點和開關的控制端之間。反相器的輸入端耦接第一節點，且反相器的輸出端耦接開關的控制端。電壓偵測電路耦接電源線、第一節點以及接地線，用於偵測電源線上的電壓。響應於偵測到電源線上的電壓超過一門檻值，電壓偵測電路將第一節點電性連接到接地線，以使來自接地線的低電位信號從第一節點輸入反相器的輸入端，進而導通開關以形成放電路徑。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明的實施方式，本領域技術人員可由本說明書所提供的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所提供的內容並非用以限制本發明的保護範圍。
請參閱圖1，圖1是本發明一實施例的電源箝制電路的示意圖。電源箝制電路1係通過電源線PL和接地線GL耦接IC的內部電路20。接地線GL耦接接地電壓GND，且電源箝制電路1包括開關10、電阻R1、電容C、反相器14以及電壓偵測電路16。開關10耦接於電源線PL和接地線GL之間。電阻R1耦接於電源線PL和第一節點N1之間。電容C耦接於第一節點N1和接地線GL之間。反相器14耦接於第一節點N1和開關10的控制端之間。反相器14的輸入端耦接第一節點N1，且反相器14的輸出端耦接開關10的控制端。電壓偵測電路16耦接電源線PL、第一節點N1以及接地線GL，用於偵測電源線PL上的電壓。響應於偵測到電源線PL上的電壓超過一門檻值，電壓偵測電路16將第一節點N1電性連接到接地線GL，以使來自接地線GL的低電位信號從第一節點N1輸入反相器14的輸入端，進而導通開關10以形成放電路徑。
具體地，開關10可為N通道金氧半場效電晶體Mn1，N通道金氧半場效電晶體Mn1的汲極耦接電源線PL，N通道金氧半場效電晶體Mn1的源極耦接接地線GL，且N通道金氧半場效電晶體Mn1的閘極作為控制端耦接反相器14的輸出端，但本發明不以此為限制。在其他實施例中，開關10還可為NPN型雙極性接面電晶體，NPN型雙極性接面電晶體的集極耦接電源線PL，NPN型雙極性接面電晶體的射極耦接接地線GL，且NPN型雙極性接面電晶體的基極作為控制端耦接反相器14的輸出端，但本發明也不以此為限制。本發明不限制開關10的具體實施方式，但為了方便以下說明，本發明所提供的開關10只用N通道金氧半場效電晶體Mn1為例。N通道金氧半場效電晶體Mn1係響應於閘極收到反相器14輸出的高電位信號而導通，並響應於閘極收到反相器14輸出的低電位信號而截止。
另外，反相器14係響應於高電位信號從第一節點N1輸入其輸入端而輸出低電位信號，並響應於低電位信號從第一節點N1輸入其輸入端而輸出高電位信號。電阻R1和電容C係串聯在電源線PL和接地線GL之間以構成一RC電路，且該RC電路還和N通道金氧半場效電晶體Mn1以並聯方式連接。在其他實施例中，電阻R1還可被置換為P通道金氧半場效電晶體或N通道金氧半場效電晶體，且電容C還可被置換為二極體，但本發明也不以此為限制。需說明的是，響應於電源電壓VDD被施加到電源線PL以供應給IC的內部電路20的正常操作期間，電源箝制電路1會使得來自電源線PL的高電位信號從第一節點N1輸入反相器14的輸入端，進而截止N通道金氧半場效電晶體Mn1。
然而，如果在電源箝制電路1尚未具有電壓偵測電路16的情況下，當EOS浪湧被施加到電源線PL（即發生EOS）時，該RC電路會根據電阻R1和電容C的RC時間常數來對電容C進行充電。因為EOS事件持續時間通常在微秒等級，且電阻R1和電容C的RC時間常數也通常會將電容C充電完成所需要的時間設在微秒等級，所以當EOS事件發生時，有機會導致電容C充電完成，使第一節點N1處在高電位狀態而產生高電位信號輸入反相器14的輸入端，進而也截止N通道金氧半場效電晶體Mn1以無法形成放電路徑。因此，這時候的EOS浪湧的電流會流入IC的內部電路20。
另一方面，當電源線PL上的電壓爬升到N通道金氧半場效電晶體Mn1的崩潰電壓時，電源箝制電路1只能夠通過N通道金氧半場效電晶體Mn1的汲極到基極來形成放電路徑，但在N通道金氧半場效電晶體Mn1中常有汲極到基極的導通不均勻情形，進而侷限其放電能力，因此不易防止EOS浪湧的電流流入IC的內部電路20。為了解決上述問題，本發明所提供的電源箝制電路1能夠通過電壓偵測電路16，在發生EOS時將第一節點N1電性連接到接地線GL，以使來自接地線GL的低電位信號從第一節點N1輸入反相器14的輸入端，進而導通N通道金氧半場效電晶體Mn1以形成放電路徑。因此，這時候的EOS浪湧的電流可通過N通道金氧半場效電晶體Mn1來流到接地線GL。
應當理解的是，電壓偵測電路16係響應於偵測到電源線PL上的電壓超過門檻值而判斷發生EOS。因此，該門檻值係根據IC針對EOS規範的可承受電壓所決定。接著，以下是通過圖2到圖6來說明電壓偵測電路16的各種具體實施方式。請參閱圖2，圖2是本發明第一實施例的電壓偵測電路的示意圖。在第一實施例中，電壓偵測電路16可包括多個二極體D_1～D_n、電阻R2以及N通道金氧半場效電晶體Mn2。該些二極體D_1～D_n係串聯在電源線PL和第二節點N2之間，且n為大於1的整數。
具體地，該些二極體D_1～D_n中的第一個二極體D_1的陽極耦接電源線PL，該些二極體D_1～D_n中的第n個二極體D_n的陰極耦接第二節點N2，且該些二極體D_1～D_n中的第i個二極體D_i的陰極耦接第i+1個二極體D_i+1的陽極。i為1到n-1的整數。另外，電阻R2耦接於第二節點N2和接地線GL之間。N通道金氧半場效電晶體Mn2的汲極耦接第一節點N1，N通道金氧半場效電晶體Mn2的閘極耦接第二節點N2，且N通道金氧半場效電晶體Mn2的源極耦接接地線GL。
由此可見，該些二極體D1～Dn被用來作為耦接於電源線PL和第二節點N2之間的開關，且該些二極體D1～Dn的數量（即n）係根據每一個二極體的門檻電壓以及供應給IC的電源電壓VDD所決定。例如，假設每一個二極體的門檻電壓為0.8伏特的話，這代表只有在電源線PL上的電壓超過(n*0.8)伏特時，該些二極體D_1～D_n才能夠全部導通，即這時候電流能夠通過該些二極體D_1～D_n流到第二節點N2。因此，如果供應給IC的電源電壓VDD為1.8伏特，本實施例可決定該些二極體D_1～D_n的數量為3，或者如果供應給IC的電源電壓VDD為3.3伏特，本實施例可決定該些二極體D_1～D_n的數量為5。也就是說，在正常操作期間，因為供應給IC的電源電壓VDD小於(n*0.8)伏特，所以電流不會通過該些二極體D_1～D_n流到第二節點N2，使得N通道金氧半場效電晶體Mn2被截止，進而電壓偵測電路16不會造成額外的漏電與誤動作。
相對地，當電源線PL上的電壓超過(n*0.8)伏特時，電流會通過該些二極體D_1～D_n流到第二節點N2，使得N通道金氧半場效電晶體Mn2被導通，進而電壓偵測電路16將第一節點N1電性連接到接地線GL。也因此，來自接地線GL的低電位信號從第一節點N1輸入反相器14的輸入端，進而導通N通道金氧半場效電晶體Mn1以形成放電路徑。由於二極體D_1～D_n、電阻R2以及N通道金氧半場效電晶體Mn1、Mn2的運作原理已為本領域技術人員所習知，因此有關第一實施例的電壓偵測電路16的細節就不再多加贅述。
請參閱圖3，圖3是本發明第二實施例的電壓偵測電路的示意圖。第二實施例的電壓偵測電路16類似於第一實施例的電壓偵測電路16，所以兩實施例的相同處不再多加贅述。需說明的是，不同於第一實施例使用多個二極體D_1～D_n作為耦接於電源線PL和第二節點N2之間的開關，第二實施例使用多個P通道金氧半場效電晶體Mp1_1～Mp1_n作為耦接於電源線PL和第二節點N2之間的開關。換句話說，第二實施例的電壓偵測電路16包括多個P通道金氧半場效電晶體Mp1_1～Mp1_n、電阻R2以及N通道金氧半場效電晶體Mn2。該些P通道金氧半場效電晶體Mp1_1～Mp1_n係串聯在電源線PL和第二節點N2之間。
具體地，該些P通道金氧半場效電晶體Mp1_1～Mp1_n中的第一個P通道金氧半場效電晶體Mp1_1的源極耦接電源線PL，且該些P通道金氧半場效電晶體Mp1_1～Mp1_n中的第n個P通道金氧半場效電晶體Mp1_n的汲極耦接第二節點N2。另外，該些P通道金氧半場效電晶體Mp1_1～Mp1_n中的每一個P通道金氧半場效電晶體的閘極和汲極耦接在一起，且該些P通道金氧半場效電晶體Mp1_1～Mp1_n中的第i個P通道金氧半場效電晶體Mp1_i的汲極耦接該些P通道金氧半場效電晶體Mp1_1～Mp1_n中的第i+1個P通道金氧半場效電晶體Mp1_i+1的源極。因此，當電源線PL上的電壓超過門檻值時，該些P通道金氧半場效電晶體Mp1_1～Mp1_n可被導通，使得電流通過該些P通道金氧半場效電晶體Mp1_1～Mp1_n流到第二節點N2，進而也導通N通道金氧半場效電晶體Mn2。
請參閱圖4，圖4是本發明第三實施例的電壓偵測電路的示意圖。第三實施例的電壓偵測電路16也類似於第二實施例的電壓偵測電路16，所以兩實施例的相同處不再多加贅述。需說明的是，不同於第二實施例使用多個P通道金氧半場效電晶體Mp1_1～Mp1_n作為耦接於電源線PL和第二節點N2之間的開關，第三實施例使用多個N通道金氧半場效電晶體Mn3_1～Mn3_n作為耦接於電源線PL和第二節點N2之間的開關。換句話說，第三實施例的電壓偵測電路16包括多個N通道金氧半場效電晶體Mn3_1～Mn3_n、電阻R2以及N通道金氧半場效電晶體Mn2。該些n個N通道金氧半場效電晶體Mn3_1～Mn3_n係串聯在電源線PL和第二節點N2之間。
具體地，該些N通道金氧半場效電晶體Mn3_1～Mn3_n中的第一個N通道金氧半場效電晶體Mn3_1的汲極耦接電源線PL，且該些N通道金氧半場效電晶體Mn3_1～Mn3_n中的第n個N通道金氧半場效電晶體Mn3_n的源極耦接第二節點N2。另外，該些N通道金氧半場效電晶體Mn3_1～Mn3_n中的每一個N通道金氧半場效電晶體的閘極和汲極耦接在一起，且該些N通道金氧半場效電晶體Mn3_1～Mn3_n中的第i個N通道金氧半場效電晶體Mn3_i的源極耦接該些N通道金氧半場效電晶體Mn3_1～Mn3_n中的第i+1個N通道金氧半場效電晶體Mn3_i+1的汲極。因此，當電源線PL上的電壓超過門檻值時，該些N通道金氧半場效電晶體Mn3_1～Mn3_n可被導通，使得電流通過該些N通道金氧半場效電晶體Mn3_1～Mn3_n流到第二節點N2，進而也導通N通道金氧半場效電晶體Mn2。
請參閱圖5，圖5是本發明第四實施例的電壓偵測電路的示意圖。不同於第一實施例，第四實施例使用P通道金氧半場效電晶體Mp2來取代電阻R2，耦接於第二節點N2和接地線GL之間。換句話說，第四實施例的電壓偵測電路16包括多個二極體D_1～D_n、P通道金氧半場效電晶體Mp2以及N通道金氧半場效電晶體Mn2。具體地，P通道金氧半場效電晶體Mp2的源極耦接第二節點N2，P通道金氧半場效電晶體Mp2的汲極耦接接地線GL，且P通道金氧半場效電晶體Mp2的閘極和汲極耦接在一起。由於P通道金氧半場效電晶體Mp2取代電阻R2的運作原理已為本領域技術人員所習知，因此有關第四實施例的細節就不再多加贅述。
類似地，請參閱圖6，圖6是本發明第五實施例的電壓偵測電路的示意圖。不同於第四實施例，第五實施例使用N通道金氧半場效電晶體Mn4來取代電阻R2，耦接於第二節點N2和接地線GL之間。換句話說，第五實施例的電壓偵測電路16包括多個二極體D_1～D_n以及N通道金氧半場效電晶體Mn2、Mn4。具體地，N通道金氧半場效電晶體Mn4的汲極耦接第二節點N2，N通道金氧半場效電晶體Mn4的源極耦接接地線GL，且N通道金氧半場效電晶體Mn4的閘極耦接電源線PL。由於N通道金氧半場效電晶體Mn4取代電阻R2的運作原理也已為本領域技術人員所習知，因此有關第五實施例的細節就不再多加贅述。
另一方面，反相器14可以為靜態互補式金氧半導體（CMOS）反相器，但本發明也不以此為限制。靜態CMOS反相器包括P通道金氧半場效電晶體Mp3以及N通道金氧半場效電晶體Mn5。P通道金氧半場效電晶體Mp3的源極耦接電源線PL，P通道金氧半場效電晶體Mp3的閘極耦接第一節點N1，且P通道金氧半場效電晶體Mp3的汲極通過第三節點N3耦接N通道金氧半場效電晶體Mn1的閘極。另外，N通道金氧半場效電晶體Mn5的源極耦接接地線GL，N通道金氧半場效電晶體Mn5的閘極耦接P通道金氧半場效電晶體Mp3的閘極，且N通道金氧半場效電晶體Mn5的汲極耦接第三節點N3。由於靜態CMOS反相器的運作原理已為本領域技術人員所習知，因此其細節就不再多加贅述。
另外，除了N通道金氧半場效電晶體或NPN型雙極性接面電晶體，開關10還可為P通道金氧半場效電晶體或PNP型雙極性接面電晶體。在這種情況下，由於開關10係響應於控制端收到低電位信號而導通，因此本發明所提供的電源箝制電路1可再包括奇數個反相器，耦接於反相器14的輸入端和開關10的控制端之間，使得作為開關10的P通道金氧半場效電晶體或PNP型雙極性接面電晶體也能夠同樣在發生EOS時被導通以形成放電路徑。該奇數個反相器可和反相器14為相同實施方式，但本發明不以此為限制。
綜上所述，本發明的其中一有益效果在於，本發明所提供的電源箝制電路能夠通過電壓偵測電路，在發生EOS時將第一節點電性連接到接地線，以使來自接地線的低電位信號從第一節點輸入反相器的輸入端，進而導通N通道金氧半場效電晶體以形成放電路徑。
以上所提供的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
1:電源箝制電路 10:開關 14:反相器 16:電壓偵測電路 Mn1, Mn2, Mn3_1~Mn3_n, Mn4, Mn5:N通道金氧半場效電晶體 Mp1_1~ Mp1_n, Mp2, Mp3:P通道金氧半場效電晶體 R1, R2:電阻 C:電容 PL:電源線 GL:接地線 N1, N2, N3:節點 GND:接地電壓 D_1~D_n:二極體 VDD:電源電壓 20:IC的內部電路
圖1是本發明一實施例的電源箝制電路的示意圖。
圖2是本發明第一實施例的電壓偵測電路的示意圖。
圖3是本發明第二實施例的電壓偵測電路的示意圖。
圖4是本發明第三實施例的電壓偵測電路的示意圖。
圖5是本發明第四實施例的電壓偵測電路的示意圖。
圖6是本發明第五實施例的電壓偵測電路的示意圖。
1:電源箝制電路
10:開關
14:反相器
16:電壓偵測電路
Mn1,Mn5:N通道金氧半場效電晶體
Mp3:P通道金氧半場效電晶體
R1:電阻
C:電容
PL:電源線
GL:接地線
N1,N3:節點
GND:接地電壓
VDD:電源電壓
20:IC的內部電路

Claims (8)

  1. 一種電源箝制電路，通過一電源線和一接地線耦接一積體電路的內部電路，且包括：一開關，耦接於該電源線和該接地線之間；一第一電阻，耦接於該電源線和一第一節點之間；一電容，耦接於該第一節點和該接地線之間；一反相器，耦接於該第一節點和該開關的一控制端之間，其中該反相器的輸入端耦接該第一節點，且該反相器的輸出端耦接該開關的該控制端；以及一電壓偵測電路，耦接該電源線、該第一節點以及該接地線，用於偵測該電源線上的電壓，其中，響應於偵測到該電源線上的該電壓超過一門檻值，該電壓偵測電路將該第一節點電性連接到該接地線，以使來自該接地線的一低電位信號從該第一節點輸入該反相器的該輸入端，進而導通該開關以形成一放電路徑；其中該開關為一第一N通道金氧半場效電晶體，該第一N通道金氧半場效電晶體的汲極耦接該電源線，該第一N通道金氧半場效電晶體的源極耦接該接地線，且該第一N通道金氧半場效電晶體的閘極作為該控制端耦接該反相器的該輸出端；其中該電壓偵測電路包括：一第二N通道金氧半場效電晶體，其中該第二N通道金氧半場效電晶體的汲極耦接該第一節點，該第二N通道金氧半場效電晶體的閘極耦接一第二節點，且該第二N通道金氧半場效電晶體的源極耦接該接地線。
  2. 如請求項1所述的電源箝制電路，其中該門檻值係根據該積 體電路針對過度電性應力規範的一可承受電壓所決定。
  3. 如請求項1所述的電源箝制電路，其中該電壓偵測電路還包括：一第二電阻，耦接於該第二節點和該接地線之間；以及多個二極體，串聯在該電源線和該第二節點之間。
  4. 如請求項3所述的電源箝制電路，其中該些二極體的一數量係根據該些二極體中的每一個二極體的一門檻電壓以及供應給該積體電路的一電源電壓所決定，該反相器為一靜態互補式金屬氧化物半導體反相器，且該反相器包括：一第一P通道金氧半場效電晶體，其中該第一P通道金氧半場效電晶體的源極耦接該電源線，該第一P通道金氧半場效電晶體的閘極耦接該第一節點，且該第一P通道金氧半場效電晶體的汲極通過一第三節點耦接該第一N通道金氧半場效電晶體的該閘極；以及一第三N通道金氧半場效電晶體，其中該第三N通道金氧半場效電晶體的源極耦接該接地線，該第三N通道金氧半場效電晶體的閘極耦接該第一P通道金氧半場效電晶體的該閘極，且該第三N通道金氧半場效電晶體的汲極耦接該第三節點。
  5. 如請求項1所述的電源箝制電路，其中該電壓偵測電路還包括：一第二電阻，耦接於該第二節點和該接地線之間；以及多個第一P通道金氧半場效電晶體，串聯在該電源線和該第二節點之間； 其中該反相器為一靜態互補式金屬氧化物半導體反相器，且包括：一第二P通道金氧半場效電晶體，其中該第二P通道金氧半場效電晶體的源極耦接該電源線，該第二P通道金氧半場效電晶體的閘極耦接該第一節點，且該第二P通道金氧半場效電晶體的汲極通過一第三節點耦接該第一N通道金氧半場效電晶體的該閘極；以及一第三N通道金氧半場效電晶體，其中該第三N通道金氧半場效電晶體的源極耦接該接地線，該第三N通道金氧半場效電晶體的閘極耦接該第二P通道金氧半場效電晶體的該閘極，且該第三N通道金氧半場效電晶體的汲極耦接該第三節點。
  6. 如請求項1所述的電源箝制電路，其中該電壓偵測電路還包括：一第二電阻，耦接於該第二節點和該接地線之間；以及多個第三N通道金氧半場效電晶體，串聯在該電源線和該第二節點之間；其中該反相器為一靜態互補式金屬氧化物半導體反相器，且包括：一第一P通道金氧半場效電晶體，其中該第一P通道金氧半場效電晶體的源極耦接該電源線，該第一P通道金氧半場效電晶體的閘極耦接該第一節點，且該第一P通道金氧半場效電晶體的汲極通過一第三節點耦接該第一N通道金氧半場效電晶體的該閘極；以及一第四N通道金氧半場效電晶體，其中該第四N通道金氧半場效電晶體的源極耦接該接地線，該第四N通道金氧半場 效電晶體的閘極耦接該第一P通道金氧半場效電晶體的該閘極，且該第四N通道金氧半場效電晶體的汲極耦接該第三節點。
  7. 如請求項1所述的電源箝制電路，其中該電壓偵測電路還包括：一第一P通道金氧半場效電晶體，其中該第一P通道金氧半場效電晶體的源極耦接該第二節點，該第一P通道金氧半場效電晶體的汲極耦接該接地線，且該第一P通道金氧半場效電晶體的閘極和該汲極耦接在一起；以及多個二極體，串聯在該電源線和該第二節點之間；其中該反相器為一靜態互補式金屬氧化物半導體反相器，且包括：一第二P通道金氧半場效電晶體，其中該第二P通道金氧半場效電晶體的源極耦接該電源線，該第二P通道金氧半場效電晶體的閘極耦接該第一節點，且該第二P通道金氧半場效電晶體的汲極通過一第三節點耦接該第一N通道金氧半場效電晶體的該閘極；以及一第三N通道金氧半場效電晶體，其中該第三N通道金氧半場效電晶體的源極耦接該接地線，該第三N通道金氧半場效電晶體的閘極耦接該第二P通道金氧半場效電晶體的該閘極，且該第三N通道金氧半場效電晶體的汲極耦接該第三節點。
  8. 如請求項1所述的電源箝制電路，其中該電壓偵測電路還包括：一第三N通道金氧半場效電晶體，其中該第三N通道金氧半 場效電晶體的汲極耦接該第二節點，該第三N通道金氧半場效電晶體的源極耦接該接地線，且該第三N通道金氧半場效電晶體的閘極耦接該電源線；以及多個二極體，串聯在該電源線和該第二節點之間；其中該反相器為一靜態互補式金屬氧化物半導體反相器，且包括：一第一P通道金氧半場效電晶體，其中該第一P通道金氧半場效電晶體的源極耦接該電源線，該第一P通道金氧半場效電晶體的閘極耦接該第一節點，且該第一P通道金氧半場效電晶體的汲極通過一第三節點耦接該第一N通道金氧半場效電晶體的該閘極；以及一第四N通道金氧半場效電晶體，其中該第四N通道金氧半場效電晶體的源極耦接該接地線，該第四N通道金氧半場效電晶體的閘極耦接該第一P通道金氧半場效電晶體的該閘極，且該第四N通道金氧半場效電晶體的汲極耦接該第三節點。
TW111116888A 2022-05-05 2022-05-05 新穎式電壓偵測電源箝制電路架構於過度電性應力事件 TWI806588B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111116888A TWI806588B (zh) 2022-05-05 2022-05-05 新穎式電壓偵測電源箝制電路架構於過度電性應力事件
US18/143,101 US20230361108A1 (en) 2022-05-05 2023-05-04 Integrated circuit for power clamping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111116888A TWI806588B (zh) 2022-05-05 2022-05-05 新穎式電壓偵測電源箝制電路架構於過度電性應力事件

Publications (2)

Publication Number Publication Date
TWI806588B true TWI806588B (zh) 2023-06-21
TW202345335A TW202345335A (zh) 2023-11-16

Family

ID=87803254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116888A TWI806588B (zh) 2022-05-05 2022-05-05 新穎式電壓偵測電源箝制電路架構於過度電性應力事件

Country Status (2)

Country Link
US (1) US20230361108A1 (zh)
TW (1) TWI806588B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201526441A (zh) * 2013-12-17 2015-07-01 Advanced Analog Technology Inc 靜電保護電路
TW201735484A (zh) * 2016-03-22 2017-10-01 世界先進積體電路股份有限公司 積體電路以及靜電放電保護電路
US20190229531A1 (en) * 2018-01-24 2019-07-25 United Microelectronics Corp. Electrostatic discharge protection circuit for bypassing an ESD current
TW201947730A (zh) * 2018-05-07 2019-12-16 世界先進積體電路股份有限公司 積體電路以及靜電放電保護電路
US20210013714A1 (en) * 2019-07-10 2021-01-14 Realtek Semiconductor Corporation Electrostatic discharge protection circuit and operation method
TW202135274A (zh) * 2020-03-10 2021-09-16 新唐科技股份有限公司 用於啟動電路的靜電放電保護電路
TW202139415A (zh) * 2020-03-31 2021-10-16 台灣積體電路製造股份有限公司 箝位電路、靜電放電保護電路及其操作方法
US20210343702A1 (en) * 2020-03-26 2021-11-04 Changxin Memory Technologies, Inc. Electrostatic discharge protection circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201526441A (zh) * 2013-12-17 2015-07-01 Advanced Analog Technology Inc 靜電保護電路
TW201735484A (zh) * 2016-03-22 2017-10-01 世界先進積體電路股份有限公司 積體電路以及靜電放電保護電路
US20190229531A1 (en) * 2018-01-24 2019-07-25 United Microelectronics Corp. Electrostatic discharge protection circuit for bypassing an ESD current
TW201947730A (zh) * 2018-05-07 2019-12-16 世界先進積體電路股份有限公司 積體電路以及靜電放電保護電路
US20210013714A1 (en) * 2019-07-10 2021-01-14 Realtek Semiconductor Corporation Electrostatic discharge protection circuit and operation method
TW202135274A (zh) * 2020-03-10 2021-09-16 新唐科技股份有限公司 用於啟動電路的靜電放電保護電路
US20210343702A1 (en) * 2020-03-26 2021-11-04 Changxin Memory Technologies, Inc. Electrostatic discharge protection circuit
TW202139415A (zh) * 2020-03-31 2021-10-16 台灣積體電路製造股份有限公司 箝位電路、靜電放電保護電路及其操作方法

Also Published As

Publication number Publication date
TW202345335A (zh) 2023-11-16
US20230361108A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
US10147717B2 (en) Electrostatic discharge protection circuit
US7589945B2 (en) Distributed electrostatic discharge protection circuit with varying clamp size
TWI463631B (zh) 靜電放電保護裝置及其方法
US10594135B2 (en) Compact, high performance, and robust RC triggered ESD clamp
CN104701311A (zh) 静电保护电路以及半导体集成电路装置
US10181721B2 (en) Area-efficient active-FET ESD protection circuit
US11411395B2 (en) Electrostatic discharge protection circuit and operation method
KR101016964B1 (ko) 정전기 방전 보호 회로
KR20090056040A (ko) 정전기 방전 회로
JP2013197128A (ja) 半導体装置
TW201203509A (en) Semiconductor integrated circuit device
TW201401477A (zh) 具有閘極介電質保護之裝置
US7746610B2 (en) Device for discharging static electricity
US10454269B2 (en) Dynamically triggered electrostatic discharge cell
US10381826B2 (en) Integrated circuit electrostatic discharge protection
TWI806588B (zh) 新穎式電壓偵測電源箝制電路架構於過度電性應力事件
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
TWI500230B (zh) ESD protection circuit
CN107786195B (zh) 一种利用低压器件实现耐高压的高速io电路
US7907374B2 (en) Electrostatic discharge prevention circuits
CN107452734A (zh) 半导体器件
JP2013062502A (ja) 低減したクランプ電圧を有するｅｓｄ保護デバイス
CN117092398A (zh) 用于过度电性应力事件的新的电压检测电源钳位电路
TWI796241B (zh) 具三態偵測功能之狀態偵測電路及其狀態偵測方法
KR20060122184A (ko) Ｅｓｄ 보호 소자