TWI823418B - 靜電放電保護電路 - Google Patents

Abstract

一種靜電放電（ESD）保護電路，其耦接接合墊與核心電路且包括ESD偵測電路、放電電路、開關、及控制電路。ESD偵測電路偵測在接合墊上是否發生ESD事件以在第一節點產生第一偵測信號。放電電路接收第一偵測信號且將第一偵測信號進行反相以產生第二偵測信號。當在接合墊上發生ESD事件，放電電路根據第二偵測信號提供介於接合墊與接地端之間的放電路徑。開關受控於控制信號。控制電路耦接於第一節點以接收第一偵測信號，且接收第二偵測信號，並根據第一與第二偵測信號產生控制信號。當在接合墊上發生ESD事件，控制電路產生控制信號以關斷開關。

Description

靜電放電保護電路

本發明是有關於一種保護電路，特別是有關於一種靜電放電保護電路。

隨著積體電路的半導體製程的發展，半導體元件尺寸已縮小至次微米階段，以增進積體電路的性能以及運算速度，但元件尺寸的縮減，卻出現了一些可靠度的問題，尤以積體電路對靜電放電(Electrostatic Discharge, ESD)的防護能力影響最大。當元件尺寸由於先進的製程技術而減小，靜電放電的防護能力也降低許多，結果造成元件的ESD耐受力大幅降低。因此，需要靜電放電保護電路來保護元件不受靜電放電所損壞。

有鑑於此，本發明提出一種靜電放電保護電路，其耦接接合墊與核心電路。此靜電放電保護電路包括靜電放電偵測電路、放電電路、開關、以及控制電路。靜電放電偵測電路偵測在接合墊上是否發生靜電放電事件以在第一節點上產生第一偵測信號。放電電路耦接第一節點以接收第一偵測信號，且將第一偵測信號進行反相以產生第二偵測信號。當在接合墊上發生靜電放電事件，放電電路根據第二偵測信號提供介於接合墊與接地端之間的放電路徑。開關耦接於核心電路與接地端之間，受控於控制信號。控制電路耦接於第一節點以接收第一偵測信號，且接收第二偵測信號，並根據第一偵測信號以及第二偵測信號產生控制信號。當在接合墊上發生靜電放電事件，控制電路產生控制信號以關斷開關。

本發明另提出一種靜電放電保護電路，其耦接接合墊與核心電路。此靜電放電保護電路包括靜電放電偵測電路、放電電路、第一開關、第二開關、以及控制電路。靜電放電偵測電路偵測在接合墊上是否發生靜電放電事件以在第一節點上產生第一偵測信號。放電電路耦接第一節點以接收第一偵測信號。當在接合墊上發生靜電放電事件，放電電路根據第一偵測信號提供介於接合墊與接地端之間的放電路徑。第一開關耦接於核心電路與接地端之間，且受控於第一偵測信號。第二開關耦接於第一節點與接地端之間，且受控於控制信號。控制電路耦接於接合墊與接地端之間，且根據第一偵測信號產生控制信號。當在接合墊上發生靜電放電事件，控制電路產生控制信號以導通第二開關，且第一開關根據第一偵測信號而關斷。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。

第1圖係表示根據本發明一實施例的積體電路。參閱第1圖，積體電路1包括靜電放電（electrostatic discharge，ESD）保護電路10、核心電路11、以及接合墊PAD。靜電放電保護電路10包括靜電放電偵測電路100、放電電路101、開關102、以及控制電路103。靜電放電保護電路11透過在節點N10處耦接接合墊PAD。核心電路11具有輸入/輸出端T10以及電源端T11。輸入/輸出端T10在節點N10處耦接接合墊PAD以及靜電放電保護電路10。核心電路11的電源端T11透過開關102耦接接地端GND。在一實施例中，核心電路11包括至少一單次編程（one-time programmable，OTP）元件，例如，至少一複晶矽熔絲、金屬熔絲、複晶矽反熔絲、金屬反熔絲、或是任何類型的非揮發記憶單元。

當核心電路11處於一正常操作模式時，一操作電壓VDD提供至接合墊PAD；而當核心電路11非處於正常操作模式時，接合墊PAD則不會接收到操作電壓VDD。靜電放電偵測電路100耦接接合墊PAD。在核心電路11非處於正常操作模式的期間，靜電放電偵測電路100偵測在接合墊PAD是否上發生靜電放電事件。當偵測到接合墊PAD上發生靜電放電事件時，靜電放電偵測電路100則控制放電電路101提供在接合墊PAD與接地端GND之間的一放電路徑，以讓接合墊PAD上的靜電電荷（靜電放電電流）透過此放電路徑傳導至接地端GND，藉此保護核心電路11內的元件不受靜電電荷的破壞。此外，當偵測到接合墊PAD上發生靜電放電事件時，靜電放電偵測電路100與控制電路103一起操作，以控制開關102阻斷介於電源端T11與接地端GND之間的電流路徑，使得沒有電流可流經核心電路11。如此一來，避免了靜電放電事件發生所導致的高電壓誤編程核心電路11的單次編程元件。以下將詳細說明靜電放電保護電路10的各種實施電路與操作。

參閱第1圖，靜電放電偵測電路100透過節點N10耦接接合墊PAD。靜電放電偵測電路100包括電阻器100A以及電容器100B。電阻器100A耦接於節點N10與共同節點N11之間（即耦接於接合墊PAD與共同節點N11之間），電容器100B耦接於共同節點N11與接地端GND之間。放電電路101包括電晶體101A~101C。在本發明的實施例中，電晶體101A係以P型金氧半（P-type Metal-Oxide-Semiconductor，PMOS）電晶體來實施（以下簡稱為”P型電晶體101A”），而電晶體101B與101C係以N型金氧半（N-type Metal-Oxide-Semiconductor，NMOS）電晶體來實施（以下簡稱為”N型電晶體101B”以及”N型電晶體101C”）。P型電晶體101A的第一端（源極）耦接節點N10，其第二端（汲極）耦接共同節點N12，且其控制端（閘極）耦接共同節點N11。N型電晶體101B的第一端（汲極）耦接共同節點N12，其第二端（源極）耦接接地端GND，且其控制端（閘極）耦接共同節點N11。根據電晶體101A與101B的連接架構，電晶體101A與101B形成一反相器104，其耦接於節點N10與接地端GND之間（即耦接於接合墊PAD與接地端之間GND之間）。N型電晶體101C的第一端耦接節點N10（即耦接接合墊PAD），其第二端耦接接地端GND，且其控制端耦接共同節點N12。

開關102包括電晶體102A。在本發明的實施例中，電晶體102A係以NMOS電晶體來實施例（以下簡稱為”N型電晶體102A”）。N型電晶體102A的第一端（汲極）耦接核心電路11的電源端T11，其第二端（源極）耦接接地端GND，且其控制端（閘極）耦接控制電路103於一節點，例如，共同節點N13。N型電晶體102A與控制電路103之間的詳細連接關係將由下文說明。

參閱第1圖，控制電路103耦接於節點N11與接地端GND之間。控制電路103包括電晶體103A與103B。在本發明的實施例中，電晶體103A係以PMOS電晶體來實施（以下簡稱為”P型電晶體103A”），而電晶體103B係以NMOS電晶體來實施（以下簡稱為”N型電晶體103B”）。P型電晶體103A的第一端（源極）耦接共同節點N11，其第二端（汲極）耦接共同節點N13，且其控制端（閘極）耦接共同節點N12。N型電晶體103B的第一端（汲極）耦接共同節點N13，其第二端（源極）耦接接地端GND，且其控制端（閘極）耦接共同節點N12。根據電晶體103A與103B的連接架構，電晶體103A與103B形成一反相器，其對共同節點N12上的信號進行反相操作以在共同節點N13產生一對應信號。N型電晶體102A的控制端則耦接控制電路103於共同節點N13。

當核心電路11處於正常操作模式下時，一操作電壓VDD提供給接合墊PAD，接地端GND具有接地電壓（例如0伏特（V））。此時，節點N10上的電壓等於操作電壓VDD。操作電壓VDD透過電阻器100A對電容器100B充電，使得共同節點N110上的偵測信號S10具有高電壓位準，即是共同節點N11具有高電壓。放電電路101中的反相器104將高電壓位準的偵測信號S10進行反相以在共同節點N12上產生低電壓位準的偵測信號S11。詳細來說，共同節點N11上的高電壓導通了N型電晶體101B並關斷P型電晶體101A。因此，基於接地端GND的電壓，共同節點N12上的偵測信號S11具有低電壓位準，即是共同節點N12具有低電壓（接地電壓（0V）），以關斷N型電晶體101C。此時，放電電路101未提供用於靜電放電保護的放電路徑。

此外，根據上述，當核心電路11處於正常操作模式下時，共同節點N11上的偵測信號S10具有高電壓位準，且共同節點N12上的偵測信號S11具有低電壓位準。P型電晶體103A與N型電晶體103B的控制端都耦接共同節點N12。共同節點N12上具有低電壓位準的偵測信號S11導通了P型電晶體103A並關斷N型電晶體103B。因此，基於共同節點N11上具有高電壓位準的偵測信號S10，控制電路103在共同節點N13上產生具有高電壓位準的控制信號S12，即是共同節點N13具有高電壓，以導通N型電晶體102A。透過導通的N型電晶體102A，在核心電路11的電源端T11與接地端GND之間形成了一電流路徑。由於介於電源端T11與接地端GND之間的電流路徑的形成，核心電路11可在正常操作下此被編程（寫入或抹除）。

當核心電路11非處於正常操作模式下時，操作電壓VDD不提供給接合墊PAD。當在接合墊PAD上發生靜電放電事件（例如，正靜電放電事件）時，節點N10上的電壓瞬間提高。此時，基於電容器100B的元件特性，共同節點N11上的偵測信號S10具有低電壓位準，即是共同節點N11具有低電壓。放電電路101中的反相器104將低電壓位準的偵測信號S10進行反相以在共同節點N12上產生高電壓位準的偵測信號S11。詳細來說，共同節點N11上的低電壓導通了P型電晶體101A並關斷N型電晶體101B。因此，隨著節點N10上的電壓瞬間提高，共同節點N12上的偵測信號S11具有高電壓位準，即是共同節點N12具有高電壓，以導通N型電晶體101C。由於N型電晶體101C的導通，因此在節點N10與接地端GND之間（即在接合墊PAD與接地端GND之間）形成了一放電路徑，以讓接合墊PAD上的靜電電荷透過此放電路徑傳導至接地端GND，藉此保護核心電路11內的元件不受靜電電荷的破壞。

此外，如上所述，當在接合墊PAD上發生靜電放電事件時，共同節點N11上的偵測信號S10具有低電壓位準，且共同節點N12上的偵測信號S11具有高電壓位準。共同節點N12上具有高電壓位準的偵測信號S11導通了N型電晶體103B並關斷P型電晶體103A。因此，基於接地端GND的電壓，控制電路103在共同節點N13上產生具有低電壓位準的控制信號S12。換句話說，共同節點N13上的低電壓完全關斷了N型電晶體102A，以穩定地阻斷介於電源端T11與接地端GND之間的電流路徑。由於核心電路11與接地端GND之間不再具有電流路徑，因此核心電路11內的元件不會誤操作，也就是核心電路11內的單次編程元件不會因為靜電放電事件發生所導致的高電壓而被誤編程。

第2圖係表示根據本發明另一實施例的積體電路。第2圖的積體電路2包括靜電放電保護電路20、核心電路11、以及接合墊PAD。相似於第1圖的靜電放電保護電路10，第2圖的靜電放電保護電路20也包括靜電放電偵測電路100、放電電路101、以及開關102。第2圖的靜電放電保護電路20相異於第1圖的靜電放電保護電路10之處在於，積體電路2的靜電放電保護電路20包括控制電路203以及另一開關205。第2圖中的核心電路11、接合墊PAD、靜電放電偵測電路100、放電電路101、以及開關102的電路架構與連接與第1圖相似，在此省略關於相同之處的敘述。以下僅說明控制電路203與開關205的電路架構以及前述兩者與其他元件之間的連接。

參閱第2圖，開關205包括電晶體205A。在本發明的實施例中，電晶體205A係以NMOS電晶體來實施例（以下簡稱為”N型電晶體205A”）。N型電晶體205A的第一端（汲極）耦接N型電晶體102A的控制端，其第二端（源極）耦接接地端GND，且其控制端（閘極）耦接控制電路203於一節點，例如，共同節點N21。N型電晶體205A的第一端以及N型電晶體102A的控制端皆耦接共同節點N11。

控制電路203包括電晶體203A~203D。在本發明的實施例中，電晶體203A與203B係以PMOS電晶體來實施（以下簡稱為”P型電晶體203A”與”P型電晶體203B”），而電晶體203C與203D係以NMOS電晶體來實施（以下簡稱為”N型電晶體203C”與”N型電晶體203D”）。P型電晶體203A的第一端（源極）耦接在節點N10處耦接接合墊PAD，其第二端（汲極）耦接共同節點N20，且其控制端（閘極）耦接共同節點N12。N型電晶體203C的第一端（汲極）耦接共同節點N20，其第二端（源極）耦接接地端GND，且其控制端（閘極）耦接共同節點N12。P型電晶體203B的第一端耦接在節點N10處耦接接合墊PAD，其第二端耦接共同節點N21，且其控制端耦接共同節點N20。N型電晶體203D的第一端耦接共同節點N21，其第二端耦接接地端GND，且其控制端耦接共同節點ND30。根據電晶體203A~203D的連接架構，電晶體203A~203D形成一緩衝器，其對共同節點N12上的信號進行緩衝操作以在共同節點N21產生一對應信號，即控制信號S22。N型電晶體205A的控制端則耦接控制電路203於共同節點N21。

當核心電路11處於正常操作模式下時，一操作電壓VDD提供給接合墊PAD，接地端GND具有接地電壓（例如0伏特（V））。此時，節點N10上的電壓等於操作電壓VDD。操作電壓VDD透過電阻器100A對電容器100B充電，使得共同節點N110上的偵測信號S10具有高電壓位準，即是共同節點N11具有高電壓。放電電路101中的反相器104將高電壓位準的偵測信號S10進行反相以在共同節點N12上產生低電壓位準的偵測信號S11。詳細來說，共同節點N11上的高電壓導通了N型電晶體101B並關斷P型電晶體101A。因此，基於接地端GND的電壓，共同節點N12上的偵測信號S11具有低電壓位準，即是共同節點N12具有低電壓（接地電壓（0V）），以關斷N型電晶體101C。此時，放電電路101未提供用於靜電放電保護的放電路徑。

此外，根據上述，當核心電路11處於正常操作模式下時，共同節點N11上的偵測信號S10具有高電壓位準，且共同節點N12上的偵測信號S11具有低電壓位準。P型電晶體203A與N型電晶體203C的控制端都耦接共同節點N12。共同節點N12上具有低電壓位準的偵測信號S11導通了P型電晶體203A並關斷N型電晶體203C。因此，基於節點N10上的操作電壓VDD，控制電路203在共同節點N20具有高電壓。共同節點N20上的高電壓導通了N型電晶體203D並關斷P型電晶體203B。基於接地端GND的電壓，控制電路203在共同節點N21上產生具有低電壓位準的控制信號S22，即是共同節點N21具有低電壓（接地電壓（0V）），以關斷N型電晶體205A。由於N型電晶體205A的關斷狀態阻斷了N型電晶體102A的控制端與接地端GND之間的路徑，因此，N型電晶體102A的控制端能隨著共同節點N11上的偵測信號S10而處於高位準，使得N型電晶體102A能穩定地受到偵測信號S10的控制而導通。透過導通的N型電晶體102A，在核心電路11的電源端T11與接地端GND之間形成了一電流路徑。透過介於電源端T11與接地端GND之間的電流路徑的形成，核心電路11可在正常操作下此被編程（寫入或抹除）。

當核心電路11非處於正常操作模式下時，操作電壓VDD不提供給接合墊PAD。當在接合墊PAD上發生靜電放電事件（例如，正靜電放電事件）時，節點N10上的電壓瞬間提高。此時，基於電容器100B的元件特性，共同節點N11上的偵測信號S10具有低電壓位準，即是共同節點N11具有低電壓。放電電路101中的反相器104將低電壓位準的偵測信號S10進行反相以在共同節點N12上產生高電壓位準的偵測信號S11。詳細來說，共同節點N11上的低電壓導通了P型電晶體101A並關斷N型電晶體101B。因此，隨著節點N10上的電壓瞬間提高，共同節點N12上的偵測信號S11具有高電壓位準，即是共同節點N12具有高電壓，以導通N型電晶體101C。由於N型電晶體101C的導通，因此在節點N10與接地端GND之間（即在接合墊PAD與接地端GND之間）形成了一放電路徑，以讓接合墊PAD上的靜電電荷透過此放電路徑傳導至接地端GND，藉此保護核心電路11內的元件不受靜電電荷的破壞。

此外，如上所述，當在接合墊PAD上發生靜電放電事件時，共同節點N11上的偵測信號S10具有低電壓位準，且共同節點N12上的偵測信號S11具有高電壓位準。P型電晶體203A與N型電晶體203C的控制端都耦接共同節點N12。共同節點N12上具有高電壓位準的偵測信號S11導通了N型電晶體203C並關斷P型電晶體203A。因此，基於接地端GND的電壓，控制電路203在共同節點N20具有低電壓。共同節點N20上的低電壓導通了P型電晶體203B並關斷N型電晶體203D。隨著節點N10上的電壓瞬間提高，控制電路203在共同節點N21上產生具有高電壓位準的控制信號S22，即是共同節點N21具有高電壓，以導通N型電晶體205A。基於N型電晶體205A的導通狀態，N型電晶體102A的控制端被拉至接地端GND而具有低位準的電壓，換句話說，共同節點N11被拉至接地端GND，且偵測信號S10變為接地端GND的低電壓位準。因此，N型電晶體102A受到低電壓位準的偵測信號S10的控制而完全關斷，以能穩定地阻斷介於電源端T11與接地端GND之間的電流路徑。由於核心電路11與接地端GND之間不再具有電流路徑，因此核心電路11內的元件不會誤操作，也就是核心電路11內的單次編程元件不會因為靜電放電事件發生所導致的高電壓而被誤編程。

第3圖係表示根據本發明又一實施例的積體電路。第3圖的積體電路3包括靜電放電保護電路30、核心電路11、以及接合墊PAD。相似於第1圖的靜電放電保護電路10，第2圖的靜電放電保護電路30也包括靜電放電偵測電路100、放電電路101、以及開關102。第3圖的靜電放電保護電路30相異於第1圖的靜電放電保護電路10之處在於，積體電路3的靜電放電保護電路30包括控制電路303以及另一開關305。第3圖中的核心電路11、接合墊PAD、靜電放電偵測電路100、放電電路101、以及開關102的電路架構與連接與第1圖相似，在此省略關於相同之處的敘述。以下僅說明控制電路303與開關305的電路架構以及前述兩者與其他元件之間的連接。

參閱第3圖，開關305包括電晶體305A。在本發明的實施例中，電晶體305A係以NMOS電晶體來實施例（以下簡稱為”N型電晶體305A”）。N型電晶體305A的第一端（汲極）耦接N型電晶體102A的控制端，其第二端（源極）耦接接地端GND，且其控制端（閘極）耦接控制電路303於一節點，例如，共同節點N30。N型電晶體305A的第一端以及N型電晶體102A的控制端皆耦接共同節點N11。

控制電路303包括電晶體303A與303B。在本發明的實施例中，電晶體303A係以PMOS電晶體來實施（以下簡稱為”P型電晶體303A”），而電晶體303B係以NMOS電晶體來實施（以下簡稱為”N型電晶體303B”）。P型電晶體303A的第一端（源極）耦接在節點N10處耦接接合墊PAD，其第二端（汲極）耦接共同節點N30，且其控制端（閘極）耦接共同節點N11。N型電晶體303B的第一端（汲極）耦接共同節點N30，其第二端（源極）耦接接地端GND，且其控制端（閘極）耦接共同節點N12。根據電晶體303A與303B的連接架構，電晶體303A與303B形成一反相器，其對共同節點N11上的偵測信號S10進行反相操作以在共同節點N30產生一對應信號，即控制信號S32。N型電晶體305A的控制端則耦接控制電路303於共同節點N30。

當核心電路11處於正常操作模式下時，一操作電壓VDD提供給接合墊PAD，接地端GND具有接地電壓（例如0伏特（V））。此時，節點N10上的電壓等於操作電壓VDD。操作電壓VDD透過電阻器100A對電容器100B充電，使得共同節點N110上的偵測信號S10具有高電壓位準，即是共同節點N11具有高電壓。放電電路101中的反相器104將高電壓位準的偵測信號S10進行反相以在共同節點N12上產生低電壓位準的偵測信號S11。詳細來說，共同節點N11上的高電壓導通了N型電晶體101B並關斷P型電晶體101A。因此，基於接地端GND的電壓，共同節點N12上的偵測信號S11具有低電壓位準，即是共同節點N12具有低電壓（接地電壓（0V）），以關斷N型電晶體101C。此時，放電電路101未提供用於靜電放電保護的放電路徑。

此外，根據上述，當核心電路11處於正常操作模式下時，共同節點N11上的偵測信號S10具有高電壓位準。P型電晶體303A與N型電晶體303B的控制端都耦接共同節點N11。共同節點N11上具有高電壓位準的偵測信號S10導通了N型電晶體303B並關斷P型電晶體303A。因此，基於接地端GND的電壓，控制電路303在共同節點N30上產生具有低電壓位準的控制信號S32，即是共同節點N30具有低電壓（接地電壓（0V）），以關斷N型電晶體305A。由於N型電晶體305A的關斷狀態阻斷了N型電晶體102A的控制端與接地端GND之間的路徑，因此，N型電晶體102A的控制端能隨著共同節點N11上的偵測信號S10而處於高位準，使得N型電晶體102A能穩定地受到偵測信號S10的控制而導通。透過導通的N型電晶體102A，在核心電路11的電源端T11與接地端GND之間形成了一電流路徑。透過介於電源端T11與接地端GND之間的電流路徑的形成，核心電路11可在正常操作下此被編程（寫入或抹除）。

當核心電路11非處於正常操作模式下時，操作電壓VDD不提供給接合墊PAD。當在接合墊PAD上發生靜電放電事件（例如，正靜電放電事件）時，節點N10上的電壓瞬間提高。此時，基於電容器100B的元件特性，共同節點N11上的偵測信號S10具有低電壓位準，即是共同節點N11具有低電壓。放電電路101中的反相器104將低電壓位準的偵測信號S10進行反相以在共同節點N12上產生高電壓位準的偵測信號S11。詳細來說，共同節點N11上的低電壓導通了P型電晶體101A並關斷N型電晶體101B。因此，隨著節點N10上的電壓瞬間提高，共同節點N12上的偵測信號S11具有高電壓位準，即是共同節點N12具有高電壓，以導通N型電晶體101C。由於N型電晶體101C的導通，因此在節點N10與接地端GND之間（即在接合墊PAD與接地端GND之間）形成了一放電路徑，以讓接合墊PAD上的靜電電荷透過此放電路徑傳導至接地端GND，藉此保護核心電路11內的元件不受靜電電荷的破壞。

此外，如上所述，當在接合墊PAD上發生靜電放電事件時，共同節點N11上的偵測信號S10具有低電壓位準。P型電晶體303A與N型電晶體302B的控制端都耦接共同節點N11。共同節點N11上具有低電壓位準的偵測信號S10導通了P型電晶體303A並關斷N型電晶體303BA。因此，隨著節點N10上的電壓瞬間提高，控制電路303在共同節點N30上產生具有高電壓位準的控制信號S32，即是共同節點N30具有高電壓，以導通N型電晶體205A。基於N型電晶體205A的導通狀態，N型電晶體102A的控制端被拉至接地端GND而具有低位準的電壓，換句話說，共同節點N11被拉至接地端GND，且偵測信號S10變為接地端GND的低電壓位準。因此，N型電晶體102A受到低電壓位準的偵測信號S10的控制而完全關斷，以能穩定地阻斷介於電源端T11與接地端GND之間的電流路徑。由於核心電路11與接地端GND之間不再具有電流路徑，因此核心電路11內的元件不會誤操作，也就是核心電路11內的單次編程元件不會因為靜電放電事件發生所導致的高電壓而被誤編程。

根據上述各實施例，本發明所提出的靜電放電保護電路在接合墊上發生靜電放電事件時，不僅能提供接合墊與接地端之間的放電電流，也能穩定地阻斷核心電路與接地端之間的電流路徑。如此一來，能保護核心電路內的元件不受靜電電荷的破壞，也能避免靜電放電事件發生所導致的高電壓讓核心電路誤操作。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1,2,3:積體電路

10,20,30:靜電放電保護電路

11:核心電路

100:靜電放電偵測電路

100A:電阻器

100B:電容器

101:放電電路

101A:P型電晶體

101B,101C:N型電晶體

102:開關

102A:N型電晶體

103:控制電路

103A:P型電晶體

103B:N型電晶體

203:控制電路

203A,203B:P型電晶體

203C,203D:N型電晶體

205:開關

205A:N型電晶體

303:控制電路

303A:P型電晶體

303B:N型電晶體 305:開關 205A:N型電晶體 GND:接地端 N10:節點 N11, N12, N13:共同節點 N20, N21, N30:共同節點 PAD:接合墊 S10, S11:偵測信號 S12, S22, S32:控制信號 T10:輸入/輸出端 T11:電源端 VDD:操作電壓

第1圖表示根據本發明一實施例之靜電放電保護電路。 第2圖表示根據本發明另一實施例之靜電放電保護電路。 第3圖表示根據本發明又一實施例之靜電放電保護電路。

1:積體電路

10:靜電放電保護電路

11:核心電路

100:靜電放電偵測電路

100A:電阻器

100B:電容器

101:放電電路

101A:P型電晶體

101B,101C:N型電晶體

102:開關

102A:N型電晶體

103:控制電路

103A:P型電晶體

103B:N型電晶體

GND:接地端

N10:節點

N11,N12,N13:共同節點

PAD:接合墊

S10,S11:偵測信號

S12:控制信號

T10:輸入/輸出端

T11:電源端

VDD:操作電壓

Claims (14)

1. 一種靜電放電保護電路，耦接一接合墊與一核心電路，包括： 一靜電放電偵測電路，偵測在該接合墊上是否發生一靜電放電事件以在一第一節點上產生一第一偵測信號； 一放電電路，耦接該第一節點以接收該第一偵測信號，且將該第一偵測信號進行反相以產生一第二偵測信號；其中，當在該接合墊上發生該靜電放電事件，該放電電路根據該第二偵測信號提供介於該接合墊與一接地端之間的一放電路徑； 一開關，耦接於該核心電路與該接地端之間，受控於一控制信號；以及 一控制電路，耦接於該第一節點以接收該第一偵測信號，且接收該第二偵測信號以及該第二偵測信號，並根據該第一偵測信號以及該第二偵測信號產生該控制信號； 其中，當在該接合墊上發生該靜電放電事件，該控制電路產生該控制信號以關斷該開關。
2. 如請求項1的靜電放電保護電路，其中，該開關包括： 一N型電晶體，具有耦接該核心電路的第一端、耦接該接地端的第二端、以及接收該控制信號的控制端。
3. 如請求項1的靜電放電保護電路，其中，該控制電路包括： 一P型電晶體，具有耦接該第一節點的第一端、耦接一第二節點的第二端、以及接收該第二偵測信號的控制端；以及 一N型電晶體，具有耦接該第二節點的第一端、耦接該接地端的第二端、以及接收該第二偵測信號的控制端； 其中，該控制信號產生於該第二節點。
4. 如請求項3的靜電放電保護電路，其中，該靜電放電偵測電路包括： 一電阻器，耦接於該接合墊與該第一節點之間；以及 一電容器，耦接於該第一節點與該接地端之間。
5. 如請求項1的靜電放電保護電路，其中，該放電電路包括： 一反相器，耦接於該接合墊與該接地端之間，以接收該第一偵測信號，且將該第一偵測信號進行反相以產生該第二偵測信號；以及 一N型電晶體，耦接於該接合墊與該接地端之間，且受控於該第二偵測信號； 其中，當在該接合墊上發生該靜電放電事件，該N型電晶體受控於該第二偵測信號而導通，以提供在該接合墊與該接地端之間的該放電路徑。
6. 如請求項1的靜電放電保護電路，其中，當該核心電路處於一操作模式時，該控制電路產生該控制信號以導通該開關。
7. 一種靜電放電保護電路，耦接一接合墊與一核心電路，包括： 一靜電放電偵測電路，偵測在該接合墊上是否發生一靜電放電事件以在一第一節點上產生一第一偵測信號； 一放電電路，耦接該第一節點以接收該第一偵測信號，其中，當在該接合墊上發生該靜電放電事件，該放電電路根據該第一偵測信號提供介於該接合墊與一接地端之間的一放電路徑； 一第一開關，耦接於該核心電路與該接地端之間，且受控於該第一偵測信號； 一第二開關，耦接於該第一節點與該接地端之間，且受控於一控制信號；以及 一控制電路，耦接於該接合墊與該接地端之間，且根據該第一偵測信號產生該控制信號； 其中，當在該接合墊上發生該靜電放電事件，該控制電路產生該控制信號以導通該第二開關，且該第一開關根據該第一偵測信號而關斷。
8. 如請求項7的靜電放電保護電路，其中： 該放電電路將該第一偵測信號進行反相以產生一第二偵測信號； 該第一開關包括： 一第一N型電晶體，具有耦接該核心電路的第一端、耦接該接地端的第二端、以及耦接該第一節點以接收該第一偵測信號的控制端；以及 該第二開關包括： 一第二N型電晶體，具有耦接該第一節點的第一端、耦接該接地端的第二端、以及耦接接收該控制信號的控制端。
9. 如請求項7的靜電放電保護電路，其中，該放電電路將該第一偵測信號進行反相以產生一第二偵測信號，以及該控制電路包括： 一第一P型電晶體，具有耦接該接合墊的第一端、耦接一第二節點的第二端、以及接收該第二偵測信號的控制端； 一第一N型電晶體，具有耦接該第二節點的第一端、耦接該接地端的第二端、以及接收該第二偵測信號的控制端； 一第二P型電晶體，具有耦接該接合墊的第一端、耦接一第三節點的第二端、以及耦接第二節點的控制端；以及 一第二N型電晶體，具有耦接該第三節點的第一端、耦接該接地端的第二端、以及耦接第二節點的控制端； 其中，該控制信號產生於該第三節點。
10. 如請求項9的靜電放電保護電路，其中，該靜電放電偵測電路包括： 一電阻器，耦接於該接合墊與該第一節點之間；以及 一電容器，耦接於該第一節點與該接地端之間。
11. 如請求項10的靜電放電保護電路，其中，該靜電放電偵測電路包括： 一反相器，耦接於該接合墊與該接地端之間，以接收該第一偵測信號，且將該第一偵測信號進行反相以產生該第二偵測信號；以及 一第三N型電晶體，耦接於該接合墊與該接地端之間，且受控於該第二偵測信號； 其中，當在該接合墊上發生該靜電放電事件，該第三N型電晶體受控於該第二偵測信號而導通，以提供在該接合墊與該接地端之間的該放電路徑。
12. 如請求項7的靜電放電保護電路，其中，該控制電路包括： 一第一P型電晶體，具有耦接該接合墊的第一端、耦接一第二節點的第二端、以及接收該第一偵測信號的控制端；以及 一第一N型電晶體，具有耦接該第二節點的第一端、耦接該接地端的第二端、以及接收該第一偵測信號的控制端； 其中，該控制信號產生於該第二節點。
13. 如請求項12的靜電放電保護電路，其中，該靜電放電偵測電路包括： 一電阻器，耦接於該接合墊與該第一節點之間；以及 一電容器，耦接於該第一節點與該接地端之間。
14. 如請求項13的靜電放電保護電路，其中，該靜電放電偵測電路包括： 一反相器，耦接於該接合墊與該接地端之間，以接收該第一偵測信號，且將該第一偵測信號進行反相以產生一第二偵測信號；以及 一第二N型電晶體，耦接於該接合墊與該接地端之間，且受控於該第二偵測信號； 其中，當在該接合墊上發生該靜電放電事件，該第二N型電晶體受控於該第二偵測信號而導通，以提供在該接合墊與該接地端之間的該放電路徑。

Images