KR20070061431A - 불휘발성 반도체 기억 장치 및 그 자기 테스트 방법 - Google Patents
불휘발성 반도체 기억 장치 및 그 자기 테스트 방법 Download PDFInfo
- Publication number
- KR20070061431A KR20070061431A KR1020060124383A KR20060124383A KR20070061431A KR 20070061431 A KR20070061431 A KR 20070061431A KR 1020060124383 A KR1020060124383 A KR 1020060124383A KR 20060124383 A KR20060124383 A KR 20060124383A KR 20070061431 A KR20070061431 A KR 20070061431A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- memory cell
- circuit
- memory
- information
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
- G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1208—Error catch memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
- G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
- G11C2229/72—Location of redundancy information
- G11C2229/723—Redundancy information stored in a part of the memory core to be repaired
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (5)
- 정보를 기억하는 메모리 셀과,상기 메모리 셀에 대하여 테스트를 명령하는 테스트 커맨드가 입력되는 테스트 인터페이스와,소거 및 기입 가능한 기억 수단으로 구성되고, 상기 테스트 커맨드에 의해 명령된 테스트를 실행하기 위해 필요한 테스트 정보를 기억하는 테스트 기억 회로와,상기 테스트 인터페이스에 입력된 상기 테스트 커맨드를 디코드하고, 상기 테스트 회로에 기억된 상기 테스트 정보를 선택하는 디코더와,상기 테스트 기억 회로로부터 상기 디코더에 의해 선택된 상기 테스트 정보를 판독하는 센스 앰프와,상기 센스 앰프에서 판독한 상기 테스트 정보를 유지하는 유지 회로와,상기 유지 회로에 유지된 상기 테스트 정보에 기초하여, 상기 메모리 셀이 정상적으로 동작하는지의 여부의 테스트 동작을 제어하는 제어 회로와,상기 메모리 셀이 정상적으로 동작하지 않을 때, 상기 메모리 셀이 불량인 것을 기억하는 불량 기억 회로를 구비하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제1항에 있어서,상기 불량 기억 회로에 상기 메모리 셀이 불량인 것이 기억되어 있을 때, 상기 불량의 메모리 셀과 치환되는 용장 메모리 셀과,상기 불량의 메모리 셀이 상기 용장 메모리 셀로 치환되어 있는 것을 기억하는 리던던시 회로를 더 구비하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제2항에 있어서,상기 불량의 메모리 셀을 상기 용장 메모리 셀로 치환 불가능한 경우, 테스트 불량 정보를 기억하는 상태 기억 회로를 더 구비하고,상기 상태 기억 회로에 기억된 상기 테스트 불량 정보는, 외부로부터 상기 테스트 인터페이스를 통하여 판독되는것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 테스트 기억 회로는 복수의 기억부를 갖고, 복수의 테스트를 실행하기 위해 필요한 복수의 테스트 정보가 상기 복수의 기억부에 기억되고,상기 디코더는, 상기 복수의 기억부로부터 상기 테스트 커맨드에 따라 상기 테스트 정보를 선택하는것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 테스트 커맨드에 의해 명령되는 테스트를 실행하기 위해 필요한 테스트 정보를, 소거 및 기입 가능한 기억 수단에 의해 구성된 테스트 기억 회로에 기입하는 스텝과,상기 테스트 커맨드를 입력하는 스텝과,상기 입력된 상기 테스트 커맨드에 따라, 상기 테스트 기억 회로로부터 상기 테스트 정보를 선택하는 스텝과,상기 선택된 상기 테스트 정보를 상기 테스트 기억 회로로부터 판독하여, 유지하는 스텝과,상기 유지된 상기 테스트 정보에 기초하여, 상기 메모리 셀이 정상적으로 동작하는지의 여부의 테스트 동작을 제어하는 스텝과,상기 메모리 셀이 정상적으로 동작하지 않을 때, 상기 메모리 셀이 불량인 것을 기억하는 스텝과,상기 메모리 셀이 불량인 것이 기억되어 있을 때, 상기 불량의 메모리 셀을 용장 메모리 셀로 치환하는 스텝과,상기 불량의 메모리 셀이 상기 용장 메모리 셀로 치환되어 있는 것을 기억하는 스텝을 구비하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 자기 테스트 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00356447 | 2005-12-09 | ||
JP2005356447A JP4686350B2 (ja) | 2005-12-09 | 2005-12-09 | 不揮発性半導体記憶装置及びその自己テスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070061431A true KR20070061431A (ko) | 2007-06-13 |
KR100832645B1 KR100832645B1 (ko) | 2008-05-27 |
Family
ID=38247593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060124383A KR100832645B1 (ko) | 2005-12-09 | 2006-12-08 | 불휘발성 반도체 기억 장치 및 그 자기 테스트 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7739560B2 (ko) |
JP (1) | JP4686350B2 (ko) |
KR (1) | KR100832645B1 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006268919A (ja) * | 2005-03-22 | 2006-10-05 | Matsushita Electric Ind Co Ltd | メモリの組み込み自己テスト回路および自己テスト方法 |
JP2008108326A (ja) * | 2006-10-24 | 2008-05-08 | Toshiba Corp | 記憶装置およびその自己テスト方法 |
JP5165404B2 (ja) * | 2007-06-06 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置と半導体装置の製造方法及びテスト方法 |
JP2009048674A (ja) * | 2007-08-14 | 2009-03-05 | Nec Electronics Corp | 半導体集積回路 |
KR100937995B1 (ko) * | 2007-12-26 | 2010-01-21 | 주식회사 하이닉스반도체 | 반도체 메모리장치 및 이의 테스트방법 |
JP4750813B2 (ja) * | 2008-03-07 | 2011-08-17 | 力晶科技股▲ふん▼有限公司 | 不揮発性半導体記憶装置とその自己テスト方法 |
US8151149B2 (en) * | 2009-06-29 | 2012-04-03 | Hynix Semiconductor Inc. | Semiconductor memory apparatus and method of testing the same |
US8638596B2 (en) * | 2011-07-25 | 2014-01-28 | Qualcomm Incorporated | Non-volatile memory saving cell information in a non-volatile memory array |
JP6341795B2 (ja) * | 2014-08-05 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びマイクロコンピュータシステム |
KR102522154B1 (ko) | 2016-03-15 | 2023-04-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 컨트롤러 및 이의 동작 방법 |
KR102649318B1 (ko) * | 2016-12-29 | 2024-03-20 | 삼성전자주식회사 | 상태 회로를 포함하는 메모리 장치와 그것의 동작 방법 |
CN111261218B (zh) * | 2020-04-27 | 2020-08-21 | 深圳市芯天下技术有限公司 | 多颗Norflash样品同时测试的方法 |
CN111667877B (zh) * | 2020-04-28 | 2023-01-17 | 中国科学院微电子研究所 | 存储器测试电路、测试***及测试方法 |
US11710534B1 (en) * | 2022-02-28 | 2023-07-25 | Micron Technology, Inc. | Internal data availability for system debugging |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61261900A (ja) * | 1985-05-15 | 1986-11-19 | Nippon Denso Co Ltd | 半導体集積回路装置 |
JPH04359225A (ja) * | 1991-06-06 | 1992-12-11 | Matsushita Electric Ind Co Ltd | 液晶配向膜 |
US5509134A (en) * | 1993-06-30 | 1996-04-16 | Intel Corporation | Method and apparatus for execution of operations in a flash memory array |
KR0172822B1 (ko) * | 1995-11-03 | 1999-03-30 | 문정환 | 반도체 메모리 테스트장치 |
JP3274332B2 (ja) * | 1995-11-29 | 2002-04-15 | 株式会社東芝 | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 |
JP3353602B2 (ja) * | 1996-04-22 | 2002-12-03 | 日本電気株式会社 | 半導体装置の試験方法 |
US5961653A (en) * | 1997-02-19 | 1999-10-05 | International Business Machines Corporation | Processor based BIST for an embedded memory |
CA2212089C (en) * | 1997-07-31 | 2006-10-24 | Mosaid Technologies Incorporated | Bist memory test system |
KR19990035741U (ko) * | 1998-02-07 | 1999-09-15 | 구본준 | 내부 메모리를 이용한 피측정디바이스 테스트 장치 |
JP2000030483A (ja) * | 1998-07-15 | 2000-01-28 | Mitsubishi Electric Corp | 大規模メモリ用bist回路 |
JP2000057795A (ja) * | 1998-08-07 | 2000-02-25 | Toshiba Corp | 不揮発性半導体メモリ |
KR100340909B1 (ko) * | 1999-11-11 | 2002-06-20 | 박종섭 | 불휘발성 메모리의 내부 시험 장치 |
JP2001148199A (ja) * | 1999-11-19 | 2001-05-29 | Mitsubishi Electric Corp | 自己テスト回路内蔵半導体記憶装置 |
US6587982B1 (en) * | 2000-09-05 | 2003-07-01 | Advanced Micro Devices, Inc. | Method of micro-architectural implementation of interface between bist state machine and tester interface to enable bist cycling |
JP3888631B2 (ja) * | 2000-11-02 | 2007-03-07 | 株式会社ルネサステクノロジ | 半導体メモリおよび半導体メモリの検査方法並びに製造方法 |
JP2002269993A (ja) * | 2001-03-13 | 2002-09-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6760865B2 (en) * | 2001-05-16 | 2004-07-06 | Freescale Semiconductor, Inc. | Multiple level built-in self-test controller and method therefor |
JP3603045B2 (ja) * | 2001-05-25 | 2004-12-15 | 松下電器産業株式会社 | 半導体記憶装置およびその検査治具並びに検査方法 |
JP2003068098A (ja) * | 2001-08-28 | 2003-03-07 | Mitsubishi Electric Corp | テスト回路装置および半導体集積回路装置 |
JP4009461B2 (ja) * | 2002-01-11 | 2007-11-14 | 株式会社日立製作所 | 半導体装置 |
JP2003324155A (ja) * | 2002-04-30 | 2003-11-14 | Mitsubishi Electric Corp | 半導体集積回路装置及びそのテスト方法 |
US20040049724A1 (en) * | 2002-07-22 | 2004-03-11 | Colin Bill | Built-in-self-test (BIST) of flash memory cells and implementation of BIST interface |
US6631086B1 (en) * | 2002-07-22 | 2003-10-07 | Advanced Micro Devices, Inc. | On-chip repair of defective address of core flash memory cells |
JP2004239760A (ja) * | 2003-02-06 | 2004-08-26 | Sharp Corp | 半導体メモリのセルフイレース・ライト装置および半導体メモリのセルフバーンインテスト方法 |
JP2004295943A (ja) * | 2003-03-25 | 2004-10-21 | Fujitsu Ltd | マルチチップモジュールのメモリ試験方法 |
ITRM20030198A1 (it) * | 2003-04-28 | 2004-10-29 | Micron Technology Inc | Monitor ad unita' di controllo basata su rom in un |
JP2005050393A (ja) * | 2003-07-29 | 2005-02-24 | Toshiba Lsi System Support Kk | 半導体装置およびその故障検出方法 |
DE10334801B3 (de) * | 2003-07-30 | 2005-01-27 | Infineon Technologies Ag | Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung |
JP2005332436A (ja) * | 2004-05-18 | 2005-12-02 | Toshiba Corp | 半導体装置及びそのテスト方法 |
KR100645043B1 (ko) * | 2004-09-08 | 2006-11-10 | 삼성전자주식회사 | 테스트용 버퍼를 구비한 불휘발성 메모리 장치 및 그것의테스트 방법 |
JP2006085769A (ja) * | 2004-09-14 | 2006-03-30 | Toshiba Corp | 半導体装置及びその自己テスト方法 |
JP4359225B2 (ja) * | 2004-11-10 | 2009-11-04 | パナソニック株式会社 | 半導体装置 |
-
2005
- 2005-12-09 JP JP2005356447A patent/JP4686350B2/ja active Active
-
2006
- 2006-12-07 US US11/567,995 patent/US7739560B2/en active Active
- 2006-12-08 KR KR1020060124383A patent/KR100832645B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100832645B1 (ko) | 2008-05-27 |
JP4686350B2 (ja) | 2011-05-25 |
US7739560B2 (en) | 2010-06-15 |
JP2007164839A (ja) | 2007-06-28 |
US20070165454A1 (en) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100832645B1 (ko) | 불휘발성 반도체 기억 장치 및 그 자기 테스트 방법 | |
US7076702B2 (en) | Memory with element redundancy | |
JP3594891B2 (ja) | 半導体記憶装置およびその検査方法 | |
KR100736288B1 (ko) | 불량 셀을 치환하기 위한 용장 셀을 구비한 불휘발성반도체 기억 장치 | |
JP4439683B2 (ja) | リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法 | |
US7336537B2 (en) | Handling defective memory blocks of NAND memory devices | |
KR100923832B1 (ko) | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 | |
KR100648905B1 (ko) | 반도체 기억장치 및 반도체 기억장치의 테스트방법 | |
JP3967537B2 (ja) | 不揮発性半導体記憶装置 | |
JP2007004955A (ja) | 不揮発性半導体記憶装置 | |
JPH0935493A (ja) | 半導体メモリ装置、マイクロコントローラ及び半導体メモリ装置の製造方法 | |
US20050028052A1 (en) | Memory with element redundancy | |
JP4439539B2 (ja) | 不揮発性半導体メモリ及びそのテスト方法 | |
JP4387547B2 (ja) | 不揮発性半導体メモリ | |
JPH08249900A (ja) | 電気的に書込み・消去可能な不揮発性半導体記憶装置 | |
US8599615B2 (en) | Memory device in particular extra array configured therein for configuration and redundancy information | |
US8634261B2 (en) | Semiconductor memory device and method of operating the same | |
US7515499B2 (en) | Semiconductor memory device equipped with storage section for storing setting information to set initial operation and function | |
KR100301931B1 (ko) | 리던던트 선택 회로를 갖는 반도체 메모리 장치 | |
KR100210528B1 (ko) | 반도체 메모리 장치, 마이크로콘트롤러 및 반도체 메모리 장치의 제조 방법 | |
JP2006004496A (ja) | 半導体記憶装置 | |
JP2003203500A (ja) | 半導体記憶装置と検査ボード及び検査方法 | |
JP2012128908A (ja) | 不揮発性半導体記憶装置及びそのベリファイ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150417 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170420 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180417 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 12 |