CN111667877B - 存储器测试电路、测试***及测试方法 - Google Patents

Abstract

本发明公开了一种存储器测试电路、测试***及测试方法，测试电路包括：主控芯片、被配置处理芯片，被配置处理芯片，用于被上电后从被测存储器加载所需的配置信息，并利用配置信息进行配置后输出预设信息，预设信息能够表征被配置处理芯片是否成功配置所述配置信息；主控芯片，用于根据上位机下发的测试指令，从所述被测存储器内部获取配置信息，并从被配置处理芯片获取预设信息，将配置信息及预设信息反馈给上位机，以使上位机根据所述配置信息及所述预设信息，对所述被测存储器的上电加载功能进行判断，输出判断结果。本发明解决了现有技术中利用目前的测试***的架构对PROM完成测试后，依然有可能存在加载功能错误的问题。

Description

存储器测试电路、测试***及测试方法

技术领域

本发明涉及存储器测试的技术领域，尤其涉及一种存储器测试电路、测试***及测试方法。

背景技术

PROM芯片是一种常用于军用、航天等领域的存储器集成电路产品。在电子设备和电子***中，PROM用来为FPGA提供上电加载的配置码流，经过加载的FPGA才具备用户定义的功能。为了保证PROM能够为FPGA完成上电加载，通常需要对PROM在严酷环境中的工作表现进行测试和验证，以保证加载的功能正确性。目前的测试***没有固定的实现架构。

但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

利用目前的测试***的架构对PROM测试，PROM虽然通过了测试，但是在为FPGA提供上电加载时，依然有可能存在加载功能错误的问题。

发明内容

本申请实施例通过提供一种存储器测试电路、测试***及测试方法，解决了现有技术中利用目前的测试***的架构对PROM完成测试后，依然存在加载功能错误的问题。

本申请通过本申请的一实施例提供如下技术方案：

一种存储器测试电路，包括：主控芯片、被配置处理芯片，其中，所述被配置处理芯片，用于上电后从被测存储器加载所需的配置信息，并在利用所述配置信息进行配置后输出预设信息，所述预设信息用于表征所述被配置处理芯片是否成功配置所述配置信息；所述主控芯片，用于根据上位机下发的测试指令，从所述被测存储器内部获取所述配置信息，并从所述被配置处理芯片获取所述预设信息，将所述配置信息及所述预设信息反馈给所述上位机，以使所述上位机根据所述配置信息及所述预设信息，对所述被测存储器的上电加载功能进行判断，输出判断结果。

在一个实施例中，所述主控芯片设置在测试底板上，所述测试底板上还设置有被配置芯片子板；所述被配置处理芯片通过可拆卸的方式设置在所述被配置芯片子板上。

在一个实施例中，所述主控芯片设置在测试底板上，所述测试底板上还设置有被配置芯片子板及存储器子板；所述被配置处理芯片通过可拆卸的方式设置在所述被配置芯片子板上；所述被测存储器通过可拆卸的方式设置在所述存储器子板上。

在一个实施例中，所述被测存储器为PROM；所述被配置处理芯片为FPGA，所述主控芯片为FPGA。

在一个实施例中，所述预设信息为所述被配置处理芯片内部的状态机跳转信息和/或变量数值信息。

在一个实施例中，还包括通道选择器；所述主控芯片与所述通道选择器的通道使能端连接，用于向所述通道选择器发送通道选择控制指令，以选通第一通道或第二通道进行传输；所述被配置处理芯片，用于在所述第一通道被选通的情况下，通过所述第一通道从被测存储器加载所述配置信息；所述主控芯片，用于在所述第二通道被选通的情况下，通过所述第二通道从所述被测存储器内部获取所述配置信息。

第二方面，本申请通过本申请的一实施例，提供如下技术方案：

一种存储器测试***，包括：上位机、直流电源及上述实施例中任一项所述的测试电路，其中，所述直流电源，用于在所述上位机的控制下，对所述被测存储器及所述测试电路进行上电或下电；所述上位机，用于向所述直流电源下发电源控制指令以控制所述直流电源的通断，还用于向所述主控芯片下发所述测试指令以使所述主控芯片反馈所述配置信息及所述预设信息，并根据所述配置信息及所述预设信息，对所述被测存储器的上电加载功能进行判断，输出所述判断结果。

在一个实施例中，所述上位机通过网口及串口分别与所述主控芯片连接。

在一个实施例中，还包括远程计算设备，所述远程机计算设备通过网线与所述上位机连接，用于向所述上位机下发所述电源控制指令、所述测试指令，并接收所述上位机输出的所述判断结果；其中，所述被测存储器处于辐射环境中。

第三方面，本申请通过本申请的一实施例，提供如下技术方案：

一种存储器测试方法，应用于上述实施例中任一项所述的测试***中，所述测试方法包括：将所述被测存储器置于辐射环境中；控制所述直流电源对所述被测存储器及所述测试电路上电，其中，当所述直流电源对所述被测存储器及所述测试电路上电后，所述被配置处理芯片从被测存储器加载所述配置信息，并利用所述配置信息进行配置后输出所述预设信息；获取所述预设信息及所述被测存储器内部的所述配置信息；根据所述配置信息及所述预设信息，判断所述被测存储器的上电加载功能是否正确，并输出所述判断结果。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

申请人发现，现有技术中的测试架构对PROM在严酷的环境中的配置加载功能进行测试和验证时，一般只关注其内部的配置数据是否会发生变化，若内部数据在严酷的环境中未发生改变，则说明其具备高可靠性。当经过此架构测试的PROM在为FPGA提供上电加载时，依然有可能存在加载功能错误的问题。本申请提供的测试电路，一方面，通过主控芯片获取被测存储器内部的配置信息，并反馈给上位机和标准配置信息进行比对，另一方面，通过主控芯片获取被配置处理芯片在完成配置后的预设信息，并反馈给上位机和标准预设信息进行比对，通过两方面的测试共同判断被测存储器的上电加载功能是否正确，能够使对PROM的测试更加可靠，避免现有技术中对PROM完成测试后，依然存在加载功能错误的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请较佳实施例提供的一种存储器的测试***的架构图；

图2为本申请较佳实施例提供的另一种存储器的测试***的架构图；

图3为本申请较佳实施例提供的另一种存储器的测试***的架构图；

图4为本申请较佳实施例提供的另一种存储器的测试***的架构图；

图5为本申请较佳实施例提供的一种存储器集成电路的测试方法的流程图。

具体实施方式

本申请实施例通过提供一种存储器测试电路、测试***及测试方法，解决了现有技术中利用目前的测试***的架构对PROM完成测试后，依然有可能存在加载功能错误的问题。

本申请实施例的技术方案为解决上述技术问题，总体思路如下：

一种存储器测试电路，包括：主控芯片、被配置处理芯片，其中，所述被配置处理芯片，用于在上电后从被测存储器加载所需的配置信息，在利用所述配置信息进行配置后输出预设信息，所述预设信息用于表征所述被配置处理芯片是否成功配置所述配置信息；所述主控芯片，用于根据上位机下发的测试指令，从所述被测存储器内部获取所述配置信息，并从所述被配置处理芯片获取所述预设信息，将所述配置信息及所述预设信息反馈给所述上位机，以使所述上位机根据所述配置信息及所述预设信息，对所述被测存储器的上电加载功能进行判断，输出判断结果。

本申请提供的测试电路，一方面，通过主控芯片获取被测存储器内部的配置信息，并反馈给上位机和标准配置信息进行比对，另一方面，通过主控芯片获取被配置处理芯片在完成配置后的预设信息，并反馈给上位机和标准预设信息进行比对，通过两方面的测试共同判断被测存储器的上电加载功能是否正确，能够使对PROM的测试更加可靠，避免现有技术中对PROM完成测试后，依然有可能存在加载功能错误的问题。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

实施例一

如图1所示，本实施例提供了一种存储器测试电路，包括：主控芯片21、被配置处理芯片22，其中，

所述被配置处理芯片22，用于直流电源4对其上电后，从被测存储器3加载所需的配置信息，并在利用所述配置信息进行配置后输出预设信息，所述预设信息用于表征所述被配置处理芯片22是否成功配置所述配置信息；

具体的，被配置处理芯片22为FPGA，被测存储器3可以为PROM、SPI Flash、并口NORFlash等存储芯片，虽然本申请背景技术中仅阐述了现有技术中PROM存在的问题，但是本实施例同样适用于SPI Flash或并口NOR Flash对FPGA的配置功能在严酷环境下的测试，此处不做限制。

所述主控芯片21，用于根据上位机1下发的测试指令，从所述被测存储器3内部获取所述配置信息，并从所述被配置处理芯片22获取所述预设信息，将所述配置信息及所述预设信息反馈给所述上位机1，以使所述上位机1根据所述配置信息及所述预设信息，对所述被测存储器3的上电加载功能进行判断，输出判断结果。

具体的，本实施例中根据所述配置信息及所述预设信息，对所述被测存储器3的上电加载功能进行判断的过程可以在主控芯片21处进行，主控芯片21可以为FPGA、CPLD、MCU、单片机、CPU、ARM处理器中等可编程处理器的任意一个，主控芯片21与被配置处理芯片22之间如何连接，对于本领域技术人员来说，是普通技术手段，此处不具体展开。

本实施例中，主控芯片21从所述被测存储器3内部获取所述配置信息，是被测存储器3提供给被配置处理芯片22的配置数据，主控芯片21通过获取此配置数据，并反馈给上位机1和标准配置信息进行比对，当标准配置信息和配置信息不一致时，说明被测存储器3内部数据发生了改变，被测存储器3的配置加载功能不可靠，此处的标准配置信息是指被测存储器3上电加载给被配置处理芯片22的正确的配置信息；

本实施例中，被配置处理芯片22在上电加载之前，不具备用户希望实现的功能，一旦被配置处理芯片22成功完成配置信息的配置，被配置处理芯片22便具备了用户所定义的功能，能够按照用户指定的逻辑进行工作，进而输出用户定义的特定信息，例如：状态机跳转信息、用户定义的校验信息(如：对配置信息进行配置，并按照用户定义的规则生成校验信息，若校验信息为m，表示配置成功；若校验信息为n，表示配置失败)、变量数值信息(如：配置成功后，变量a为1)中的一个或多个。

鉴于此，本实施例中，主控芯片21通过获取被配置处理芯片22在配置完成后输出的预设信息，即上述用户定义的特定信息，例如：状态机跳转信息、用户定义的校验信息、变量数值信息等信息，并反馈给上位机1和标准预设信息进行比对，若不一致，说明被测存储器3的配置加载功能不可靠，标准预设信息是指被配置处理芯片22在成功配置后输出的用户定义的特定信息等。

因此，本实施例中，只有当标准配置信息和配置信息一致，且预设信息和标准预设信息一致时，表明被测存储器3的配置加载功能未受严酷环境影响，配置加载功能可靠，本实施例中输出的判断结果用于表征被测存储器3的配置加载功能是否受严酷环境影响。

现有技术中的测试架构对PROM在严酷的环境中的配置加载功能进行测试和验证时，一般只关注其内部的配置数据是否会发生变化，若内部数据在严酷的环境中未发生改变，则说明其具备高可靠性。

然而，经过发明人长期的研究发现，现有技术中的架构在完成了PROM的测试后，即PROM内部数据无误时，在实际为FPGA提供上电加载时，依然可能存在加载功能错误的问题，导致该问题的原因在于，严苛环境不仅可能对PROM内部数据造成了破坏，还可能对PROM内部的数据通路造成损坏。本申请提供的测试电路，一方面，通过主控芯片21获取被测存储器3内部的配置信息，并反馈给上位机1和标准配置信息进行比对，另一方面，通过主控芯片21获取被配置处理芯片22在完成配置后的预设信息，并反馈给上位机1和标准预设信息进行比对，通过两方面的测试共同判断被测存储器3的上电加载功能是否正确，能够使对PROM的测试更加可靠，避免现有技术中对PROM完成测试后，依然有可能存在加载功能错误的问题。

作为一种可选的实施例，如图2所示，所述主控芯片21设置在测试底板上，所述测试底板上还设置有被配置芯片子板；

所述被配置处理芯片22通过可拆卸的方式设置在所述被配置芯片子板上。

本实施例中，在测试底板上设置被配置芯片子板，将被配置处理芯片22放置在被配置芯片子板上，而不是直接焊接在测试底板上，可以对被配置处理芯片22进行插拔式替换，提升了***的通用性和应用灵活性。

作为一种可选的实施例，如图3所示，所述主控芯片21设置在测试底板上，所述测试底板上还设置有被配置芯片子板及存储器子板；

所述被配置处理芯片22通过可拆卸的方式设置在所述被配置芯片子板上；

所述被测存储器3通过可拆卸的方式设置在所述存储器子板上。

本实施例中，在测试底板焊接被配置芯片子板和存储器子板，将被配置处理芯片22放置在处理芯片子板上，而不是直接焊接在测试底板上，可以对被配置处理芯片22进行插拔式替换，提升了***的通用性和应用灵活性；存储器子板与测试底板之间通过插拔式连接器连接，被测存储器3可拆卸式设置在存储器子板上，以便于对被测存储器3进行插拔式替换。

作为一种可选的实施例，所述被测存储器3为PROM；所述被配置处理芯片22为FPGA，所述主控芯片21为FPGA。

作为一种可选的实施例，所述主控芯片21，还用于在获取所述被配置处理芯片22输出的所述预设信息之前，获取DONE引脚输出的高电平，当获取到DONE引脚输出的高电平后，才从所述被配置处理芯片22获取所述预设信息。

需要说明的是，DONE引脚通常用于指示FPGA的配置进程，在FPGA配置过程中或配置失败时输出低电平，在配置完成后输出高电平，因此，通过获取DONE引脚输出电平，可以知晓FPGA的上电配置加载过程是否完成。

实际应用中，DONE引脚可以工作于漏极开路输出(Open-drain output，简称OD)状态，此时，在DONE引脚可以直接输出低电平，也可以释放为高阻，当DONE引脚可以工作于OD状态时，需要有片内或片外的上拉电阻，才能将DONE引脚上拉至高电平，以保证FPGA在配置完成后通过DONE引脚输出所需的高电平；DONE引脚还可以工作于强驱动状态，此时，在DONE引脚可以直接输出高电平，以保证FPGA在配置完成后通过DONE引脚输出所需的高电平。

具体实施过程中，DONE拉高后，FPGA一般需要再等待一段时间，才能进入正常工作模式，因此，实际应用中，当监测DONE引脚输出的高电平时，等待预设时长后，再从所述被配置处理芯片22获取所述预设信息，以保证预设信息的可靠性，此预设时长可以根据需要设置，通常，这段时长的典型取值为CCLK的5到10个时钟周期。

作为一种可选的实施例，如图2所示，还包括通道选择器23；

所述主控芯片21与所述通道选择器23的通道使能端EN连接，用于向所述通道选择器23发送通道选择控制指令，以选通第一通道或第二通道进行传输；

所述被配置处理芯片22，用于在所述第一通道被选通的情况下，通过所述第一通道从被测存储器3加载所述配置信息；

所述主控芯片21，用于在所述第二通道被选通的情况下，通过所述第二通道从所述被测存储器3内部获取所述配置信息。

本实施例中第一通道由图2中的a和c构成，第二通道由图2中的b和c构成。通过设置通道选择器23，并使主控芯片21与通道选择器23的通道使能端EN连接，以控制通道选择器23的第一通道或第二通道选通，能够控制配置信息的上电加载及被测存储器3内部的配置信息的次序，保证被测存储器3内部的配置信息的获取是在配置信息的上电加载完成之后。具体的，通道选择器23为多路选择器。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

现有技术中的测试架构对PROM在严酷的环境中的配置加载功能进行测试和验证时，一般只关注其内部的配置数据是否会发生变化，若内部数据在严酷的环境中未发生改变，则说明其具备高可靠性。然而，申请人发现，经过此架构测试的PROM在为FPGA提供上电加载时，依然存在加载功能错误的问题。本申请提供的测试电路，一方面，通过主控芯片21获取被测存储器3内部的配置信息，并反馈给上位机1和标准配置信息进行比对，另一方面，通过主控芯片21获取被配置处理芯片22在完成配置后的预设信息，并反馈给上位机1和标准预设信息进行比对，通过两方面的测试共同判断被测存储器3的上电加载功能是否正确，能够使对PROM的测试更加可靠，避免现有技术中对PROM完成测试后，依然有可能存在加载功能错误的问题。

实施例二

如图1所示，本实施例提供了一种存储器测试***，包括：

上位机1、被测存储器3、直流电源及如实施例一中任一项所述的测试电路2，其中，

所述直流电源，用于在所述上位机1的控制下，对所述被测存储器3及所述测试电路2进行上电或下电；

所述被测存储器3，内部存储有所述被配置处理芯片22上电加载所需的所述配置信息；

所述上位机1，用于向所述直流电源下发电源控制指令以控制所述直流电源的通断，还用于向所述主控芯片21下发所述测试指令以使所述主控芯片21反馈所述配置信息及所述预设信息，并根据所述配置信息及所述预设信息，对所述被测存储器3的上电加载功能进行判断，输出所述判断结果。所述上位机1，还用于显示直流电源的供电状态；

本实施例中，上位机1在接收到主控芯片21反馈的所述配置信息和预设信息后，将配置信息和标准配置信息进行比对，并将预设信息和标准预设信息进行比对，当标准配置信息和配置信息不一致时，说明被测存储器3内部数据发生了改变，被测存储器3的配置加载功能不可靠；当预设信息和标准预设信息不一致时，说明被测存储器3的配置加载功能不可靠，只有当配置信息和标准配置信息一致，且预设信息和标准预设信息一致时，被测存储器3的上电加载功能正常，输出代表被测存储器3的上电加载功能正常的判断结果，输出方式可以是任何形式，文字、语音、闪光等能使人获知的任何形式。

进一步地，上位机1还用于向所述直流电源下发电源数据指令，以获取直流电源的供电状态并输出。

作为一种可选的实施例，如图2所示，所述上位机1通过网口及串口分别与所述主控芯片21连接，图2示意了本实施例通过串口、网口并行进行连接，上位机1与测试电路之间的连接使用串口和网口，二者互为备份，提高了***的可靠性。

需要说明的是，根据主控芯片21的不同，可以适应性地选择串口、网口、IIC接口、SPI接口、USB口等接口中的1个或多个来实现上位机1与主控芯片21的连接，例如，图3中示意了通过串口进行连接。

作为一种可选的实施例，如图4所示，还包括远程计算设备5，所述远程机计算设备5通过网线与所述上位机1连接，用于向所述上位机1下发所述电源控制指令、所述测试指令，并接收所述上位机1输出的所述判断结果；

其中，所述被测存储器3处于辐射环境中。

本实施例中，为避免操作人员受到辐射环境的影响，通过网线将远程计算设备5与辐射环境隔开，操作人员在远离辐射环境的远程计算设备5上，通过向上位机1下发所述电源控制指令、所述测试指令，并接收所述上位机1输出的判断结果，即可完成被测存储器3的配置加载功能在严酷环境下的测试试验。

进一步地，远程计算设备5，还用于向上位机1下发数据请求指令，以使所述上位机3反馈配置信息、所述预设信息及直流电源的供电状态，需要说明的是，数据请求指令与测试指令可以为同一条指令，也可以为单独的指令。

此处，操作人员可以对请求回的配置信息及预设信息进行二次人工判断或是存档。当然，本领域技术人员应该明白的是，上位机1“根据所述配置信息及所述预设信息，对所述被测存储器3的上电加载功能进行判断，输出所述判断结果”的工作也完全可以上移至远程计算设备5。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

现有技术中的测试架构对PROM在严酷的环境中的配置加载功能进行测试和验证时，一般只关注其内部的配置数据是否会发生变化，若内部数据在严酷的环境中未发生改变，则说明其具备高可靠性。然而，申请人发现，经过此架构测试的PROM在为FPGA提供上电加载时，依然存在加载功能错误的问题。本申请提供的测试电路2，一方面，通过主控芯片21获取被测存储器3内部的配置信息，并反馈给上位机1和标准配置信息进行比对，另一方面，通过主控芯片21获取被配置处理芯片22在完成配置后的预设信息，并反馈给上位机1和标准预设信息进行比对，通过两方面的测试共同判断被测存储器3的上电加载功能是否正确，能够使对PROM的测试更加可靠，避免现有技术中对PROM完成测试后，依然有可能存在加载功能错误的问题。

实施例三

如图5所示，本实施例提供了一种存储器测试方法，其应用于实施例二中任一项所述的测试***中，所述测试方法包括：

步骤S101：将所述被测存储器置于辐射环境中；

步骤S102：控制所述直流电源对所述被测存储器及所述测试电路上电，其中，当所述直流电源对所述被测存储器及所述测试电路上电后，所述被配置处理芯片从被测存储器加载所述配置信息，并利用所述配置信息进行配置后输出所述预设信息；

步骤S103：获取所述预设信息及所述被测存储器内部的所述配置信息；

步骤S104：根据所述配置信息及所述预设信息，判断所述被测存储器的上电加载功能是否正确，并输出判断结果。

具体的，当标准配置信息和配置信息不一致时，说明PROM内部数据发生了改变，PROM的配置加载功能不可靠；当预设信息和标准预设信息不一致时，说明PROM的配置加载功能不可靠；只有当标准配置信息和配置信息一致，且获得预设信息时，表明PROM的配置加载功能不受严酷环境硬性，配置加载功能可靠。

实际实施过程中，步骤S101中的辐射环境可通过单粒子试验或总剂量试验提供，为避免辐射环境对操作人员的影响，需通过延长的网线将涉及人工控制的远程计算设备连接到远处的人员操作间，同时，为避免辐射环境对测试***中除被测存储器以外的其他器件过度辐射而影响测试结果，需要将测试***中除被测存储器以外的其他器件进行屏蔽或隔离，仅使被测存储器置于辐射环境中。

具体的，若采用总剂量试验提供辐射环境，那么，需要将测试***中除远程计算设备外的器件均放在进行总剂量试验的试验间，同时，通过铅砖对被测存储器外的其他器件，例如：上位机、直流电源、主控芯片、被配置处理芯片，进行覆盖，仅使被测存储器暴露于辐射环境中；

若采用单粒子试验提供辐射环境，那么，需要将测试***中除远程计算设备外的器件均放在测试间，同时，控制单粒子发生器产生的单束单粒子仅对准被测存储器进行辐射，以使被测存储器置于辐射环境中。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

本申请提供的测试方法中，一方面，通过获取被测存储器内部的配置信息和标准配置信息进行比对，另一方面，通过获取被配置处理芯片在完成配置后的预设信息与标准预设信息比对，通过两方面的测试共同判断被测存储器的上电加载功能是否正确，能够使对PROM的测试更加可靠，避免现有技术中对PROM完成测试后，依然有可能存在加载功能错误的问题。

本领域内的技术人员应明白，这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种存储器测试电路，其特征在于，包括：主控芯片、被配置处理芯片，其中，

所述被配置处理芯片，用于上电后从被测存储器加载所需的配置信息，并在利用所述配置信息进行配置后输出预设信息，所述预设信息用于表征所述被配置处理芯片是否成功配置所述配置信息；

所述主控芯片，用于根据上位机下发的测试指令，从所述被测存储器内部获取所述配置信息，并从所述被配置处理芯片获取所述预设信息，将所述配置信息及所述预设信息反馈给所述上位机，以使所述上位机根据所述配置信息及所述预设信息，对所述被测存储器的上电加载功能进行判断，输出判断结果；

还包括通道选择器；

所述主控芯片与所述通道选择器的通道使能端连接，用于向所述通道选择器发送通道选择控制指令，以选通第一通道或第二通道进行传输；

所述被配置处理芯片，用于在所述第一通道被选通的情况下，通过所述第一通道从被测存储器加载所述配置信息；

所述主控芯片，用于在所述第二通道被选通的情况下，通过所述第二通道从所述被测存储器内部获取所述配置信息；

所述预设信息为所述被配置处理芯片内部的状态机跳转信息和/或变量数值信息。

2.如权利要求1所述的测试电路，其特征在于，所述主控芯片设置在测试底板上，所述测试底板上还设置有被配置芯片子板；

所述被配置处理芯片通过可拆卸的方式设置在所述被配置芯片子板上。

3.如权利要求1所述的测试电路，其特征在于，所述主控芯片设置在测试底板上，所述测试底板上还设置有被配置芯片子板及存储器子板；

所述被配置处理芯片通过可拆卸的方式设置在所述被配置芯片子板上；

所述被测存储器通过可拆卸的方式设置在所述存储器子板上。

4.如权利要求1所述的测试电路 ，其特征在于，所述被测存储器为PROM；所述被配置处理芯片为FPGA，所述主控芯片为FPGA。

5.一种存储器测试***，其特征在于，包括：

上位机、直流电源及如权利要求1-4任一项所述的测试电路，其中，

所述直流电源，用于在所述上位机的控制下，对所述被测存储器及所述测试电路进行上电或下电；

所述上位机，用于向所述直流电源下发电源控制指令以控制所述直流电源的通断，还用于向所述主控芯片下发所述测试指令以使所述主控芯片反馈所述配置信息及所述预设信息，并根据所述配置信息及所述预设信息，对所述被测存储器的上电加载功能进行判断，输出所述判断结果。

6.如权利要求5所述的测试***，其特征在于，所述上位机通过网口及串口分别与所述主控芯片连接。

7.如权利要求5所述的测试***，其特征在于，还包括远程计算设备，所述远程计算设备通过网线与所述上位机连接，用于向所述上位机下发所述电源控制指令、所述测试指令，并接收所述上位机输出的所述判断结果；

其中，所述被测存储器处于辐射环境中。

8.一种存储器测试方法，其特征在于，应用于权利要求5-7任一项所述的测试***中，所述测试方法包括：

将所述被测存储器置于辐射环境中；

控制所述直流电源对所述被测存储器及所述测试电路上电，其中，当所述直流电源对所述被测存储器及所述测试电路上电后，所述被配置处理芯片从被测存储器加载所述配置信息，并利用所述配置信息进行配置后输出所述预设信息；

获取所述预设信息及所述被测存储器内部的所述配置信息；

根据所述配置信息及所述预设信息，判断所述被测存储器的上电加载功能是否正确，并输出所述判断结果。

Images