KR0172822B1 - 반도체 메모리 테스트장치 - Google Patents
반도체 메모리 테스트장치 Download PDFInfo
- Publication number
- KR0172822B1 KR0172822B1 KR1019950039585A KR19950039585A KR0172822B1 KR 0172822 B1 KR0172822 B1 KR 0172822B1 KR 1019950039585 A KR1019950039585 A KR 1019950039585A KR 19950039585 A KR19950039585 A KR 19950039585A KR 0172822 B1 KR0172822 B1 KR 0172822B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- semiconductor memory
- cell unit
- auxiliary
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리 테스트 장치에 관한 것으로, 이피롬(EPROM)의 불량을 테스트 하는데 적합하도록 한 반도체 메모리 테스트 장치에 관한 것이다.
이와 같은 본 발명의 반도체 메모리 테스트 장치는 어드레스 버스를 통해 입력되는 어드레스 신호를 디코딩 하는 디코더부와, 상기 디코더부에서 디코딩된 어드레스 신호를 받아 프로그램 데이터를 저장하는 이피롬셀부와, 상기 이피롬셀부에서 저장된 프로그램 데이터를 증폭하여 데이터 버스를 통해 출력하는 증폭부와, 상기 이피롬셀부의 불량을 테스트하기 위한 테스트 프로그램 데이터를 저장하는 보조 이피롬셀부와, 외부에서 입력되는 모드선택 제어신호에 의해 상기 디코더부에서 디코딩된 어드레스 신호를 상기 보조 이피롬셀부로 선택하여 출력하는 제1 선택부와, 상기 외부에서 입력되는 모드선택 제어신호에 의해 상기 보조 이피롬셀부의 데이터 신호를 선택하여 증폭부에 출력하는 제2 선택부로 이루어진다.
따라서, 사용자의 사용가능한 프로그램 영역이 늘어나고 사용이 편리하다.
Description
제1도는 종래의 반도체 메모리 테스트 장치의 블록구성도.
제2도는 본 발명의 반도체 메모리 테스트 장치의 블록구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 디코더부 12 : 이피롬셀부
13 : 증폭부 14 : 보조 이피롬셀부
15 : 제1 선택부 16 : 제2 선택부
본 발명은 반도체 메모리 테스트 장치에 관한 것으로써 특히, 이피롬(EPROM : Erase Programable Read Only Memory)의 불량을 테스트 하는데 적합하도록 한 반도체 메모리 테스트 장치에 관한 것이다.
일반적으로 이피롬(EPROM)은 프로그램 데이터를 써 넣거나 자외선(Ultra-violet)을 이용하여 메모리 내용을 소거할 수 있고 몇 회라도 써 넣기가 가능한 IC(Integ rated Circuit) 메모리이다.
그러나, 몰딩 패키지(Molding Package)를 하는 제품에 대해서는 프로그램 데이터를 한번 써 넣으면 지울수가 없다.
그러므로 사용자가 필요로 하는 프로그램 데이터를 한 번만 프로그램 가능하도록 되어 있다.
또한, 이피롬(EPROM)의 테스트시 웨이퍼(Wafer) 상태에서는 프로그램 데이터를 쓰고 지울수 있으므로 테스트가 용이하나 후공정이 끝나고 난 뒤 몰딩된 패키지는 후공정에서 생길수 있는 불량을 테스트 하기가 상당히 곤란 했었다.
그래서 이피롬의 프로그램 메모리 영역중 일부를 테스트용으로 사용하도록 하고 나머지 영역에 대해서만 사용자가 사용가능 하도록 하였다.
이하, 첨부된 도면을 참조하여 종래의 반도체 메모리 테스트 장치를 설명하면 다음과 같다.
제1도는 종래의 반도체 메모리 테스트 장치의 블록구성도이다.
제1도와 같이 어드레스 버스를 통해 입력되는 어드레스 신호를 디코딩 하는 디코더부(1)와, 상기 디코더부(1)에서 디코딩된 어드레스 신호를 저장하는 이피롬셀부(2)와, 상기 이피롬셀부(2)에서 저장된 어드레스 신호를 증폭하여 데이터 버스(Data Bas)를 통해 출력하는 증폭부(3)로 구성된다.
상기 이피롬셀부(2)는 이피롬셀부(2)의 불량을 테스트 하기 위해 데이터를 프로그램하는 테스트 영역(2a)과, 사용자가 원하는 데이터를 프로그램 하는 사용자 사용가능영역(2a)으로 구성된다.
상기와 같이 구성된 종래의 반도체 메모리 테스트 장치의 동작을 설명하면 다음과 같다.
이피롬셀부(EPROM Cell)(2)의 불량을 테스트 하기 위해 어드레스 정보를 어드레스 버스(Address Bus)를 통해 디코더부(1)에 입력하고, 상기 디코더부(1)에서 디코딩된 어드레스 신호를 이피롬셀부(2)의 테스트 영역(2a)을 선택하도록 하여 테스트 프로그램을 저장한다.
그리고, 상기 이피롬셀부(2)의 테스트 영역(2a)에 저장된 테스트 프로그램을 증폭부(3)에서 증폭하여 데이터 버스(Data Bus)를 통해 출력한다.
즉, 이피롬셀부(2)의 어드레스 영역중 일부를 테스트 영역(2a)으로 설정하여 후공정이 끝난 후에 이피롬셀부(2)의 테스트시 테스트 영역(2a)이 설정된 곳에 프로그램 데이터를 임의로 써 넣은 후 읽어보는 형태로 테스트 한다. 따라서, 테스트 영역(2a)으로 사용된 이피롬셀부(2)의 어드레스 영역은 테스트 프로그램이 쓰여져 있으므로 사용자는 테스트 영역(2a)은 사용할 수 없고 사용자 사용가능 영역(2b)만 사용할 수 있다.
그러나, 이와 같이 종래의 반도체 메모리 테스트 장치에 있어서는 다음과 같은 문제점이 있었다.
첫째, 이피롬셀의 테스트 영역에는 테스트 프로그램이 쓰여져 있으므로 사용자가 쓸 수 있는 프로그램 영역이 줄어든다.
둘째, 사용자는 테스트 영역과 사용자 사용가능 영역을 구분해서 사용해야 하므로 어드레스 선택시 불편하다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 보조 이피롬셀(Dummy EPROM Cell)을 두어 사용자가 쓸수 있는 프로그램 영역을 늘리는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 메모리 테스트 장치는 어드레스 버스를 통해 입력되는 어드레스 신호를 디코딩하는 디코더부와, 상기 디코더부에서 디코딩된 어드레스에 따라 프로그램 데이터가 저장될 수 있는 이피롬셀부와, 상기 이피롬셀부에서 저장된 프로그램 데이터를 증폭하여 데이터 버스를 통해 출력하는 증폭부와, 상기 이피롬셀부의 불량을 테스트하기 위한 테스트 프로그램 데이터를 저장하는 보조 이피롬셀부와, 외부에서 입력되는 모드선택 제어신호에 의해 상기 디코더부에서 디코딩된 어드레스 신호를 상기 보조 이피롬셀부를 선택 가능할 수 있게 하는 제1 선택부와, 상기 외부에서 입력되는 모드선택 제어신호에 의해 상기 보조 이피롬셀부의 데이터 신호를 선택하여 증폭부에 출력하는 제2 선택부를 포함하여 이루어짐에 그 특징이 있다.
상기와 같이 본 발명의 반도체 메모리 테스트 장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 반도체 메모리 테스트 장치의 블록구성도이다.
제2도와 같이 본 발명의 반도체 메모리 테스트 장치는 어드레스 버스(Address Bus)를 통해 입력되는 어드레스 신호를 디코딩 하는 디코더(Decoder)부(11)와, 상기 디코더부(11)에서 디코딩된 어드레스를 선택하는 프로그램 데이터를 저장하는 이피롬셀부(12)와, 상기 이피롬셀(12)부에서 저장된 프로그램 데이터를 증폭하여 데이터 버스를 통해 출력하는 증폭부(13)와, 상기 이피롬셀부(12)의 불량을 테스트 하기 위한 프로그램 데이터를 저장하는 보조 이피롬셀(Dummy EPROM Cell)부(14)와, 외부에서 입력되는 모드(Mode)선택 제어신호에 의해 상기 디코더부(11)에서 디코딩된 어드레스 신호를 상기 보조 이피롬셀부(14)로 선택하여 출력하는 제1 선택부(15)와, 상기 외부에서 입력되는 모드선택 제어신호에 의해 상기 보조 이피롬셀부(14)의 데이터 신호를 선택하여 증폭부(13)에 출력하는 제2 선택부(16)로 구성된다.
상기와 같이 구성된 본 발명의 반도체 메모리 테스트 장치의 동작을 설명하면 다음과 같다.
이피롬셀(EPROM Cell)부(12)의 불량을 테스트 하기 위해 테스트 프로그램을 프로그램하기 위해 어드레스 신호를 어드레스 버스(Address Bus)를 통해 디코더부(11)에 입력하고, 제1 선택부(15)는 외부에서 입력되는 모드(Mode)선택 제어신호를 인가받아 상기 디코더부(11)에서 디코딩된 어드레스 신호를 보조 이피롬셀(Dummy EPROM Cell)부(14)로 출력한다.
그리고, 상기 보조 이피롬셀부(14)는 상기 디코더부(11)에서 디코딩된 어드레스 신호를 인가받아 데이터를 지정된 어드레스에 저장하고 제2 선택부(16)는 상기 외부에서 입력되는 모드선택 제어신호를 인가받아 상기 보조 이피롬셀부(14)의 저장된 데이터 신호를 증폭부(13)에 출력한다.
그리고, 상기 증폭부(13)는 보조 이피롬셀부(14)의 데이터 신호를 증폭하여 데이터 버스를 통해 출력한다.
즉, 상기와 같이 사용자 사용가능한 이피롬셀부(12)와, 상기 이피롬셀부(12)의 불량을 테스트하기 위한 보조 이피롬셀부(14)로 구성하고 제1, 제2 선택부(15)(16)는 외부 모드선택 제어신호에 의해 보조 이피롬셀부(14)의 테스트 모드(Test Mode)로 쓸 것인지, 이피롬셀부(12)의 사용자 사용가능한 모드로 쓸 것인지 선택할 수 있도록 한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 메모리 테스트 장치에 있어서는 다음과 같은 효과가 있다.
첫째, 사용자 사용가능한 이피롬셀부와 테스트 하기 위한 보조 이피롬셀부로 분리하여 구성하였으므로 사용자가 쓸수 있는 프로그램 영역이 늘어난다.
둘째, 사용자는 테스트 하기 위한 프로그램 영역에 구애받지 않고 프로그램 전영역을 사용할 수 있으므로 편리하다.
Claims (1)
- 어드레스 버스를 통해 입력되는 어드레스 신호를 디코딩 하는 디코더부와, 상기 디코더부에서 디코딩된 어드레스 신호를 받아 프로그램 데이터를 저장하는 이피롬셀부와, 상기 이피롬셀부에서 저장된 프로그램 데이터를 증폭하여 데이터 버스를 통해 출력하는 증폭부와, 상기 이피롬셀부의 불량을 테스트하기 위한 테스트 프로그램 데이터를 저장하는 보조 이피롬셀부와, 외부에서 입력되는 모드선택 제어신호에 의해 상기 디코더부에서 디코딩된 어드레스 신호를 상기 보조 이피롬셀부로 선택하여 출력하는 제1 선택부와, 상기 외부에서 입력되는 모드선택 제어신호에 의해 상기 보조 이피롬셀부의 데이터 신호를 선택하여 증폭부에 출력하는 제2 선택부를 포함하여 구성됨을 특징으로 하는 반도체 메모리 테스트 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039585A KR0172822B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체 메모리 테스트장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039585A KR0172822B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체 메모리 테스트장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029876A KR970029876A (ko) | 1997-06-26 |
| KR0172822B1 true KR0172822B1 (ko) | 1999-03-30 |
Family
ID=19432874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950039585A KR0172822B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체 메모리 테스트장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172822B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832645B1 (ko) * | 2005-12-09 | 2008-05-27 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 및 그 자기 테스트 방법 |
-
1995
- 1995-11-03 KR KR1019950039585A patent/KR0172822B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832645B1 (ko) * | 2005-12-09 | 2008-05-27 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 및 그 자기 테스트 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029876A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305284A (en) | Semiconductor memory device | |
| US5388064A (en) | Programmable non-volatile analog voltage source devices and methods | |
| US5233566A (en) | Address detector of a redundancy memory cell | |
| KR100297630B1 (ko) | 품종전환가능한반도체장치및그동작테스트방법 | |
| US4965768A (en) | Semiconductor device having programmable read only memory cells for specific mode | |
| KR0172822B1 (ko) | 반도체 메모리 테스트장치 | |
| US5771191A (en) | Method and system for inspecting semiconductor memory device | |
| US6052767A (en) | Semiconductor device having redundant memory cell arrays and serially accessing addresses | |
| US6643809B2 (en) | Semiconductor device and semiconductor device testing method | |
| US6381192B1 (en) | Address buffer in a flash memory | |
| KR100632338B1 (ko) | 반도체 장치 및 그 시험 방법 | |
| KR950006876A (ko) | 롤콜 회로 | |
| JPH033200A (ja) | 半導体記憶装置 | |
| JPH07260884A (ja) | 半導体集積回路装置 | |
| JP3970391B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3169749B2 (ja) | 半導体記憶装置 | |
| JPH05166391A (ja) | メモリ装置 | |
| JPH0435223A (ja) | プログラマブルロジックデバイス | |
| KR100331284B1 (ko) | 병렬테스트회로를 갖는 메모리장치 | |
| KR100281548B1 (ko) | 선입선출장치 | |
| JPH06236681A (ja) | 半導体記憶装置 | |
| JPH01128300A (ja) | 不揮発性メモリ | |
| JPH05314800A (ja) | Ｍｏｓ型不揮発性半導体メモリ装置 | |
| JPH0210451A (ja) | 半導体記憶装置 | |
| JPS63152100A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |