JP2004295943A - マルチチップモジュールのメモリ試験方法 - Google Patents
マルチチップモジュールのメモリ試験方法 Download PDFInfo
- Publication number
- JP2004295943A JP2004295943A JP2003083472A JP2003083472A JP2004295943A JP 2004295943 A JP2004295943 A JP 2004295943A JP 2003083472 A JP2003083472 A JP 2003083472A JP 2003083472 A JP2003083472 A JP 2003083472A JP 2004295943 A JP2004295943 A JP 2004295943A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- test
- chip module
- general
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】マルチチップモジュールのメモリ試験方法は、マイクロコントローラと、汎用メモリと、不揮発性メモリとを含むマルチチップモジュールにおいて、マイクロコントローラに不揮発性メモリの所定のアドレスをアクセスさせ、所定のアドレスに格納される試験プログラムをマイクロコントローラに実行させ、試験プログラムを実行するマイクロコントローラにより汎用メモリの試験を行う各段階を含むことを特徴とする。
【選択図】図1
Description
【発明の属する技術分野】
本発明は、一般にメモリの試験方法に関し、詳しくは複数の半導体チップを一つのパッケージに内蔵したマルチチップモジュールにおいてメモリを試験するマルチチップモジュールのメモリ試験方法に関する。
【従来の技術】
各種電子機器において、更なる小型軽量化を図るために、複数の半導体チップを一つのパッケージに内蔵したハードウェア構成が採用され始めている。このハードウェア構成はマルチチップモジュールと呼ばれ、例えば、ユーザプログラムを格納するフラッシュメモリのチップ、ユーザプログラムに基づいて動作するマイクロコンピュータのチップ、及びマイクロコンピュ−タが使用する記憶空間を提供する汎用メモリのチップを、1つの基板上に搭載することでマルチチップモジュールを構成する。
【0002】
【特許文献1】
特開平5−13662号公報
【発明が解決しようとする課題】
マルチチップモジュールにおいては、各チップが基板に搭載されパッケージに内包された最終形態で、工場からの出荷前に、各チップが正常に動作するかを確認する試験を実行する必要がある。例えばマルチチップモジュールに内蔵される汎用メモリを外部から試験するためには、外部からメモリにアクセスして入出力を実行する必要があり、試験用のテスト端子を設ける必要がある。またバウンダリスキャンやBIST等の試験回路をあらかじめ内蔵したり、特許文献1に示されるようにチップ間の信号を切り換えて外部端子に供給するためにスイッチング用チップを埋め込む等、試験だけのために使用される特殊な回路を設ける必要があった。
【0003】
上記のような試験目的の回路を設けると、マルチチップモジュールのサイズがそれだけ大きくなり、小型化、軽量化、更には高速化の妨げとなる。
【0004】
以上を鑑みて、本発明は、試験用の特別な回路を設けることなくマルチチップモジュール内蔵の汎用メモリを試験する試験方法を提供することを目的とする。
【課題を解決するための手段】
本発明によるマルチチップモジュールのメモリ試験方法は、マイクロコントローラと、汎用メモリと、不揮発性メモリとを含むマルチチップモジュールにおいて、該マイクロコントローラに該不揮発性メモリの所定のアドレスをアクセスさせ、該所定のアドレスに格納される試験プログラムを該マイクロコントローラに実行させ、該試験プログラムを実行する該マイクロコントローラにより該汎用メモリの試験を行う各段階を含むことを特徴とする。
【0005】
本発明によれば、不揮発性メモリに汎用メモリを試験するための試験プログラムが書き込まれているので、試験だけのための特別の回路を設けたり、汎用メモリに対して外部から直接信号入出力するための信号線や外部端子を設けたりする必要がなく、パッケージ組立後のマルチチップモジュールについて汎用メモリの試験を実行することが可能になる。従って、マルチチップモジュールを更に小型軽量化することが可能となる。
【発明の実施の形態】
以下において、本発明の実施例について添付の図面を用いて詳細に説明する。
【0006】
図1は、本発明による試験方法を説明するための図である。
【0007】
メモリ試験をする対象となるマルチチップモジュール10は、フラッシュメモリ11、マイクロコントローラ12、汎用メモリ13、フラッシュメモリ11とマイクロコントローラ12との間の信号線14、マイクロコントローラ12と汎用メモリ13との間の信号線15、及びマイクロコントローラ12が外部と信号入出力する信号線16を含む。本発明においては、マルチチップモジュール10には、試験用のテスト端子は特に設けられておらず、バウンダリスキャンやBIST等の試験回路も内蔵されていない。また例えばマイクロコントローラ12と汎用メモリ13との間において、信号線15に伝送されるチップ間の信号を、切り換えて外部に供給するスイッチング用チップ等も設けられていない。
【0008】
本発明においては、マルチチップモジュール10の汎用メモリ13の試験をするために、フラッシュメモリ11に試験プログラム19を書き込んでおく。マイクロコントローラ12は、電源が投入されるとフラッシュメモリ11の所定の位置を読みにいくが、この読み出し位置に試験プログラム19が書き込まれている。従って、電源が投入されるとマイクロコントローラ12はフラッシュメモリ11に格納される試験プログラム19を実行し、これにより汎用メモリ13の試験を実行する。試験結果は、試験プログラム19が指定する試験手順に応じて、マイクロコントローラ12から信号線16を介して外部に供給される。
【0009】
図2は、本発明による試験方法の基本的な流れを示すフローチャートである。
【0010】
ステップST1で、マイクロコントローラ12は外部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール10の電源投入やリセットに応答して実行される。外部ベクタとは外部のアドレスのことであり、マイクロコントローラ12は、信号線14を介して外部ベクタが指定する所定の位置にプログラムの命令をフェッチしにいく。
【0011】
ステップST2で、マイクロコントローラ12は、外部ベクタが指定するフラッシュメモリ11の所定の位置以降に格納されている試験プログラム19について、先頭から順番に命令をフェッチし、デコードし、実行することで、試験プログラム19を実行する。
【0012】
上記のようにフラッシュメモリ11の試験プログラム19を実行することにより、ステップST3で、マイクロコントローラ12は汎用メモリ13にアクセスして所定のメモリ試験を実行する。このメモリ試験は、後述するように、例えば0を書き込んで0を読み出す0ライト0リード試験、1を書き込んで1を読み出す1ライト1リード試験、メモリマトリクス上で0と1がチェッカー状に配列されたパターンについて書き込み及び読み出しを実行するチェッカー試験、行方向に0又は1の一方のみが並んだパターンを用いる行ストライプ試験、列方向に0又は1の一方のみが並んだパターンを用いる列ストライプ試験等を含む。
【0013】
この試験プログラム19のフラッシュメモリ11への書き込み方法については、後程詳細に説明する。
【0014】
なおこの試験プログラム19は、工場出荷の際に製造業者が試験に使用してその後消去するものであり、ユーザに提供されるマルチチップモジュール10には通常は搭載されていない。マルチチップモジュール10がユーザに提供される際には、ユーザがマルチチップモジュール10を使用するためのユーザプログラムが、フラッシュメモリ11に書き込まれて出荷される。
【0015】
以上説明したように、本発明によれば、フラッシュメモリ11に汎用メモリ13を試験するための試験プログラム19が書き込まれているので、試験だけのための特別の回路を設けたり、汎用メモリ13に対して外部から直接信号入出力するための信号線や外部端子を設けたりする必要がなく、パッケージ組立後のマルチチップモジュール10について汎用メモリ13の試験を実行することが可能になる。従って、マルチチップモジュール10を更に小型軽量化することが可能となる。
【0016】
図3は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第1の実施例を示すフローチャートである。
【0017】
図3のステップST1においては、フラッシュメモリ11にウェハ状態にいて試験プログラム19を書き込む。即ち、半導体装置製造工程により一枚のウェハに複数のフラッシュメモリ11を形成し、これら複数のフラッシュメモリ11がウェハ内に縦横に並べられた状態で、テスタ装置により各フラッシュメモリ11に試験プログラム19を書き込む。その後、ウェハをダイシングして個々のフラッシュメモリ11に分離し、それらのフラッシュメモリ11をマルチチップモジュール10の一部として基板に搭載し、マイクロコントローラ12及び汎用メモリ13等の他のチップと共にパッケージに収納する。
【0018】
ステップST2において、マイクロコントローラ12は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図2の場合の動作と同様であるのでその説明は省略する。
【0019】
以上のように、本発明による試験方法の第1の実施例においては、フラッシュメモリ11がウェハの状態で試験プログラム19を書き込んでおくので、マルチチップモジュール10のパッケージ組立後に、外部から試験プログラム19を書き込む必要がない。従って、モジュール外部からのプログラム書き込みという手間のかかる処理を実行する必要がなく、効率的なメモリ試験を実行することが可能となる。
【0020】
図4は、本発明によるメモリ試験方法の第2の実施例に用いるマルチチップモジュールの構成を示す図である。図4において、図1と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0021】
図4のマルチチップモジュール10Aのマイクロコントローラ12Aは、コア回路21、ROM22、内部バス23、及びUART(Universal Asynchronous Receiver Transmitter)やSIO(Serial Input Output)等のシリアルインターフェース24を含む。マルチチップモジュール10の各チップをパッケージに収納して組立完了した段階では、フラッシュメモリ11には試験プログラム19は書き込まれていない。従ってマルチチップモジュール10Aにより、試験プログラム19を外部から読み込んで、フラッシュメモリ11に格納する動作が必要となる。
【0022】
図5は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第2の実施例を示すフローチャートである。
【0023】
ステップST1において、マイクロコントローラ12Aのコア回路21は内部部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール10Aの電源投入やリセットに応答して実行される。内部ベクタとは内部バス23上のアドレスのことであり、コア回路21は、内部ベクタが指定する所定の位置に命令をフェッチしにいく。
【0024】
ステップST2で、マイクロコントローラ12Aのコア回路21は、内部ベクタが指定するROM22の所定の位置以降に格納されているロードプログラムについて、先頭から順番に命令をフェッチし、デコードし、実行することで、ロードプログラムを実行する。
【0025】
ステップST3で、マイクロコントローラ12Aのコア回路21は、UART/SIO等のシリアルインターフェース24を介して外部端子25から試験プログラム19を読み込み、読み込んだ試験プログラム19をフラッシュメモリ11に書き込む。
【0026】
ステップST4で、モード切替を行う。即ちフェッチ先を示すベクタを切り換えることで、コア回路21が、内部ベクタが示すROM22からではなく、外部ベクタが示すフラッシュメモリ11から命令フェッチするようにモードを設定する。具体的には、信号線16を介して接続される外部端子においてモード設定すればよい。例えば、この外部端子に0を設定するとROM22から読み込むモードになり、1を設定するとフラッシュメモリ11から読み込むモードになる。
【0027】
ステップST5において、マイクロコントローラ12Aのコア回路21は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図2の場合の動作と同様であるのでその説明は省略する。
以上のように、本発明による試験方法の第2の実施例においては、マイクロコントローラ12Aのコア回路21が内部ベクタをフェッチしてロードプログラムを実行することにより、シリアルインターフェース24を介して外部から読み込んだ試験プログラム19をフラッシュメモリ11に格納する。その後モードを切り換えて外部ベクタをフェッチすることにより、フラッシュメモリ11の試験プログラム19を実行してメモリを試験する。なおマルチチップモジュール10Aを出荷する際にユーザプログラムをフラッシュメモリ11に書き込む必要があるが、このシリアルインターフェース24はユーザプログラム書き込みのためにも使用することが可能であり、メモリを試験する目的だけのために設けられる特別な回路ではない。
【0028】
図6は、本発明によるメモリ試験方法の第3の実施例に用いるマルチチップモジュールの構成を示す図である。図6において、図4と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0029】
図6のマルチチップモジュール10Bのマイクロコントローラ12Bは、図4のマルチチップモジュール10Aのマイクロコントローラ12Aと比較して、シリアルインターフェース24の代わりに、CompactFlashに対応したインターフェース等のパラレルインターフェース34が設けられる。例えばCompactFlashの場合であれば、外部入出力はパソコンとハードディスクを接続する方式ATA規格に準拠し、また外部端子35の構造はPCカードに準拠している。このCompactFlashを外部端子35に接続して、そこから試験プログラム19を高速に読み込んで、フラッシュメモリ11に書き込むことが可能になる。
【0030】
図7は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第3の実施例を示すフローチャートである。
【0031】
ステップST1において、マイクロコントローラ12Bのコア回路21は内部部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール10Bの電源投入やリセットに応答して実行される。内部ベクタとは内部バス23上のアドレスのことであり、コア回路21は、内部ベクタが指定する所定の位置に命令をフェッチしにいく。
【0032】
ステップST2で、マイクロコントローラ12Bのコア回路21は、内部ベクタが指定するROM22の所定の位置以降に格納されているロードプログラムについて、先頭から順番に命令をフェッチし、デコードし、実行することで、ロードプログラムを実行する。
【0033】
ステップST3で、マイクロコントローラ12Bのコア回路21は、CompactFlash等のパラレルインターフェース34を介して外部端子35から試験プログラム19を読み込み、読み込んだ試験プログラム19をフラッシュメモリ11に書き込む。
【0034】
ステップST4で、モード切替を行う。即ちフェッチ先を示すベクタを切り換えることで、コア回路21が、内部ベクタが示すROM22からではなく、外部ベクタが示すフラッシュメモリ11から命令フェッチするようにモードを設定する。具体的には、信号線16を介して接続される外部端子においてモード設定すればよい。例えば、この外部端子に0を設定するとROM22から読み込むモードになり、1を設定するとフラッシュメモリ11から読み込むモードになる。
【0035】
ステップST5において、マイクロコントローラ12Bのコア回路21は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図2の場合の動作と同様であるのでその説明は省略する。
以上のように、本発明による試験方法の第3の実施例においては、マイクロコントローラ12Bのコア回路21が内部ベクタをフェッチしてロードプログラムを実行することにより、パラレルインターフェース34を介して外部から読み込んだ試験プログラム19をフラッシュメモリ11に格納する。その後モードを切り換えて外部ベクタをフェッチすることにより、フラッシュメモリ11の試験プログラム19を実行してメモリを試験する。なおマルチチップモジュール10Bを出荷する際にユーザプログラムをフラッシュメモリ11に書き込む必要があるが、このパラレルインターフェース34はユーザプログラム書き込みのためにも使用することが可能であり、メモリを試験する目的だけのために設けられる特別な回路ではない。
【0036】
図8は、本発明によるメモリ試験方法の第4の実施例に用いるマルチチップモジュールの構成を示す図である。図8において、図4と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0037】
図8のマルチチップモジュール10Cのマイクロコントローラ12Cは、図4のマルチチップモジュール10Aのマイクロコントローラ12Aと比較して、シリアルインターフェース24の代わりに、USB等の高速シリアルインターフェース44が設けられる。
【0038】
図9は、本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第4の実施例を示すフローチャートである。
【0039】
ステップST1において、マイクロコントローラ12Cのコア回路21は内部部ベクタをフェッチする。このフェッチ動作は、例えばマルチチップモジュール10Cの電源投入やリセットに応答して実行される。内部ベクタとは内部バス23上のアドレスのことであり、コア回路21は、内部ベクタが指定する所定の位置に命令をフェッチしにいく。
【0040】
ステップST2で、マイクロコントローラ12Cのコア回路21は、内部ベクタが指定するROM22の所定の位置以降に格納されているロードプログラムについて、先頭から順番に命令をフェッチし、デコードし、実行することで、ロードプログラムを実行する。
【0041】
ステップST3で、マイクロコントローラ12Cのコア回路21は、USB等の高速シリアルインターフェース44を介して外部端子45から試験プログラム19を読み込み、読み込んだ試験プログラム19をフラッシュメモリ11に書き込む。
【0042】
ステップST4で、モード切替を行う。即ちフェッチ先を示すベクタを切り換えることで、コア回路21が、内部ベクタが示すROM22からではなく、外部ベクタが示すフラッシュメモリ11から命令フェッチするようにモードを設定する。具体的には、信号線16を介して接続される外部端子においてモード設定すればよい。例えば、この外部端子に0を設定するとROM22から読み込むモードになり、1を設定するとフラッシュメモリ11から読み込むモードになる。
【0043】
ステップST5において、マイクロコントローラ12Cのコア回路21は外部ベクタをフェッチする。このベクタフェッチ処理及びその後の試験プログラムの実行は、図2の場合の動作と同様であるのでその説明は省略する。
以上のように、本発明による試験方法の第4の実施例においては、マイクロコントローラ12Cのコア回路21が内部ベクタをフェッチしてロードプログラムを実行することにより、高速シリアルインターフェース44を介して外部から読み込んだ試験プログラム19をフラッシュメモリ11に格納する。その後モードを切り換えて外部ベクタをフェッチすることにより、フラッシュメモリ11の試験プログラム19を実行してメモリを試験する。なおマルチチップモジュール10Cを出荷する際にユーザプログラムをフラッシュメモリ11に書き込む必要があるが、この高速シリアルインターフェース44はユーザプログラム書き込みのためにも使用することが可能であり、メモリを試験する目的だけのために設けられる特別な回路ではない。
【0044】
図10は、本発明で実行される汎用メモリ試験の一例を示すフローチャートである。図10に示す汎用メモリ試験は、フラッシュメモリ11に格納される試験プログラム19の各試験処理手順に対応する。
【0045】
ステップST1で、0を書き込んで0を読み出す0ライト0リード試験を実行する。これは、マイクロコントローラ12が試験プログラム19に従って、汎用メモリ13の所定のアドレスに0を書き込んで、当該アドレスから読み出したデータが0であるか否かを確認するものである。確認結果は、試験結果として信号線16を介して外部に出力される。
【0046】
ステップST2で、1を書き込んで1を読み出す1ライト1リード試験を実行する。試験結果は信号線16を介して外部に出力される。
【0047】
ステップST3で、メモリマトリクス上で0と1がチェッカーパターン状に配列されたデータパターンについて書き込み及び読み出しを実行するチェッカー試験を実行する。試験結果は信号線16を介して外部に出力される。
【0048】
ステップST4で、行方向に0又は1の一方のみが並んだパターンを用いる行ストライプ試験を実行する。試験結果は信号線16を介して外部に出力される。
【0049】
ステップST5で、列方向に0又は1の一方のみが並んだパターンを用いる列ストライプ試験を実行する。試験結果は信号線16を介して外部に出力される。
【0050】
ステップST6で、ユニークに0又は1が配列されたパターン、即ち0と1とを試験目的に応じて自由に組み合せることにより作成したパターンを用いたユニーク試験を実行する。試験結果は信号線16を介して外部に出力される。
【0051】
更に、ステップST7でマーチ試験を実行し、ステップST8でスタティック試験を実行し、ステップST9でDC試験を実行する。それぞれの試験について、試験結果を信号線16を介して外部に出力する。
【0052】
なお以上の試験において、試験結果を各ステップにおいて出力するのではなく、纏めて出力するように構成してもよい。
【0053】
本発明においては、上記説明のような汎用メモリ試験を、マイクロコントローラ12がフラッシュメモリ11に格納される試験プログラム19に基づいて実行する。これにより、マイクロコントローラ12から汎用メモリ13に対するデータ読み書きを行い、試験結果をマイクロコントローラ12から信号線16を介して外部に出力することができる。従って、汎用メモリ13にアクセスして試験を実行するための特別の回路や信号経路を設けることなく、汎用メモリ試験を実行することができる。
【0054】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【0055】
例えば、外部とのインターフェースの例としては、UART/SIO、CompactFlash、USBに限られるものではなく、適宜必要に応じた仕様のインターフェースを用いればよい。例えばCompactFlashの代わりに、SDカード、MemoryStick、SmartMedia(登録商標)、XDpictureカード等を用いてもよい。
【発明の効果】
本発明によれば、不揮発性メモリに汎用メモリを試験するための試験プログラムが書き込まれているので、試験だけのための特別の回路を設けたり、汎用メモリに対して外部から直接信号入出力するための信号線や外部端子を設けたりする必要がなく、パッケージ組立後のマルチチップモジュールについて汎用メモリの試験を実行することが可能になる。従って、マルチチップモジュールを更に小型軽量化することが可能となる。
【図面の簡単な説明】
【図1】本発明による試験方法を説明するための図である。
【図2】本発明による試験方法の基本的な流れを示すフローチャートである。
【図3】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第1の実施例を示すフローチャートである。
【図4】本発明によるメモリ試験方法の第2の実施例に用いるマルチチップモジュールの構成を示す図である。
【図5】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第2の実施例を示すフローチャートである。
【図6】本発明によるメモリ試験方法の第3の実施例に用いるマルチチップモジュールの構成を示す図である。
【図7】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第3の実施例を示すフローチャートである。
【図8】本発明によるメモリ試験方法の第4の実施例に用いるマルチチップモジュールの構成を示す図である。
【図9】本発明によりマルチチップモジュールの汎用メモリを試験する試験方法の第4の実施例を示すフローチャートである。
【図10】本発明で実行される汎用メモリ試験の一例を示すフローチャートである。
【符号の説明】
10 マルチチップモジュール
11 フラッシュメモリ
12 マイクロコントローラ
13 汎用メモリ
14、15、16 信号線
19 試験プログラム
24 シリアルインターフェース
34 パラレルインターフェース
44 高速シリアルインターフェース
Claims (10)
- マイクロコントローラと、汎用メモリと、不揮発性メモリとを含むマルチチップモジュールにおいて、
該マイクロコントローラに該不揮発性メモリの所定のアドレスをアクセスさせ、
該所定のアドレスに格納される試験プログラムを該マイクロコントローラに実行させ、
該試験プログラムを実行する該マイクロコントローラにより該汎用メモリの試験を行う
各段階を含むことを特徴とするマルチチップモジュールのメモリ試験方法。 - 該マイクロコントローラから該マルチチップモジュール外部に該汎用メモリの試験の結果を出力する段階を更に含むことを特徴とする請求項1記載のマルチチップモジュールのメモリ試験方法。
- 該不揮発性メモリがウェーハの一部である状態において該不揮発性メモリに該試験プログラムを書き込み、
該試験プログラムが書き込まれた該不揮発性メモリをチップとして製造し、該チップを該マイクロコントローラ及び該汎用メモリと共にパッケージに収納することで該マルチチップモジュールを作成する
各段階を更に含むことを特徴とする請求項1記載のマルチチップモジュールのメモリ試験方法。 - 該マイクロコントローラはコア回路と、ROMと、外部インターフェースとを含み、該メモリ試験方法は更に、
該コア回路に該ROMの所定のアドレスをアクセスさせ、
該ROMの該所定のアドレスに格納されるロードプログラムを該コア回路に実行させ、
該ロードプログラムを実行する該コア回路により該外部インターフェースから該試験プログラムを該不揮発性メモリに書き込む
各段階を更に含むことを特徴とする請求項1記載のマルチチップモジュールのメモリ試験方法。 - 該外部インターフェースはシリアルインターフェースであることを特徴とする請求項4記載のマルチチップモジュールのメモリ試験方法。
- 該外部インターフェースはパラレルインターフェースであることを特徴とする請求項4記載のマルチチップモジュールのメモリ試験方法。
- 該汎用メモリの試験の後に該試験プログラムを該不揮発性メモリから消去し、
該不揮発性メモリに該外部ユーザインターフェースを介してユーザプログラムを書き込む
各段階を更に含むことを特徴とする請求項4記載のマルチチップモジュールのメモリ試験方法。 - 該汎用メモリの試験を行う段階は、
該汎用メモリに試験データを書き込み、
該汎用メモリから該試験データを読み出し、
該読み出した試験データをチェックする
各段階を含むことを特徴とする請求項1記載のマルチチップモジュールのメモリ試験方法。 - 該汎用メモリの試験は該マルチチップモジュールを出荷する前に実行されることを特徴とする請求項1記載のマルチチップモジュールのメモリ試験方法。
- 該マイクロコントローラに該不揮発性メモリの所定のアドレスをアクセスさせる段階は、該マルチチップモジュールの電源投入及びリセットの少なくとも一方に応答して実行されることを特徴とする請求項1記載のマルチチップモジュールのメモリ試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083472A JP2004295943A (ja) | 2003-03-25 | 2003-03-25 | マルチチップモジュールのメモリ試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083472A JP2004295943A (ja) | 2003-03-25 | 2003-03-25 | マルチチップモジュールのメモリ試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004295943A true JP2004295943A (ja) | 2004-10-21 |
Family
ID=33398936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003083472A Pending JP2004295943A (ja) | 2003-03-25 | 2003-03-25 | マルチチップモジュールのメモリ試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004295943A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164839A (ja) * | 2005-12-09 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその自己テスト方法 |
JP2009016020A (ja) * | 2007-06-06 | 2009-01-22 | Renesas Technology Corp | 半導体装置と半導体装置の製造方法及びテスト方法 |
JP2009205413A (ja) * | 2008-02-27 | 2009-09-10 | Toshiba Corp | 半導体記憶装置の評価方法 |
JP2014235100A (ja) * | 2013-06-03 | 2014-12-15 | スパンション エルエルシー | 半導体装置、試験回路及び試験方法 |
-
2003
- 2003-03-25 JP JP2003083472A patent/JP2004295943A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164839A (ja) * | 2005-12-09 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその自己テスト方法 |
JP4686350B2 (ja) * | 2005-12-09 | 2011-05-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその自己テスト方法 |
JP2009016020A (ja) * | 2007-06-06 | 2009-01-22 | Renesas Technology Corp | 半導体装置と半導体装置の製造方法及びテスト方法 |
JP2009205413A (ja) * | 2008-02-27 | 2009-09-10 | Toshiba Corp | 半導体記憶装置の評価方法 |
JP4635061B2 (ja) * | 2008-02-27 | 2011-02-16 | 株式会社東芝 | 半導体記憶装置の評価方法 |
US7996726B2 (en) | 2008-02-27 | 2011-08-09 | Kabushiki Kaisha Toshiba | Evaluation method and evaluation system for semiconductor storage device |
JP2014235100A (ja) * | 2013-06-03 | 2014-12-15 | スパンション エルエルシー | 半導体装置、試験回路及び試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6851018B2 (en) | Exchanging operation parameters between a data storage device and a controller | |
US7802157B2 (en) | Test mode for multi-chip integrated circuit packages | |
JP4173297B2 (ja) | メモリカード | |
JPH11353300A (ja) | 半導体素子のためのプログラム可能ピンの指定 | |
US20050114613A1 (en) | Multi-chip package type memory system | |
US20080282119A1 (en) | Memory device and built in self-test method of the same | |
JP3943277B2 (ja) | マイクロコンピュータ及び電子機器 | |
JP4294894B2 (ja) | メモリカード | |
US20080155309A1 (en) | Memory card and debugging method employed by the same | |
JP2004295943A (ja) | マルチチップモジュールのメモリ試験方法 | |
JP2012069565A (ja) | 半導体集積回路及び制御方法 | |
JP5325650B2 (ja) | 半導体チップ | |
JP3959966B2 (ja) | 半導体集積回路 | |
JP4083474B2 (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
US7346712B2 (en) | Semiconductor integrated circuit apparatus and circuit board and information readout method | |
US7020813B2 (en) | On chip debugging method of microcontrollers | |
JP2006127407A (ja) | 半導体集積回路 | |
KR100222576B1 (ko) | 아이씨 카드 회로 및 이의 테스트 방법 | |
JP4734762B2 (ja) | メモリカード | |
JP4324149B2 (ja) | エミュレータ及びそれを用いた開発支援システム | |
JP2005301831A (ja) | 不揮発性記憶装置、半導体記憶装置及び記憶システム | |
CN114664336B (zh) | 堆叠存储器件、存储芯片及其控制方法 | |
JP2007207397A (ja) | 半導体記憶装置 | |
JP2008186481A (ja) | メモリカード | |
KR0136262Y1 (ko) | 스마트 카드 리더용 인터페이스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |