JPS61261900A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、特にＥＰＲＯＭによって構成される半導体
不揮発性メモリの試験が効果的に実行されるようにする
半導体集積回路装置に関する。

［背景技術］ 半導体集積回路装置に対して組込み設定されるＥＰＲＯ
Ｍ等による不揮発性メモリの試験を行うには、従来にあ
っては高価な大型テスタによって実行するのが一般的で
ある。このため、このような不揮発性メモリを簡単な手
段によって試験が実行されるようにすることが種々考え
られているもので、例えば特開昭５８−５３０９３号公
報に示されるような手段が考えられている。

すなわち、ここに示されている手段は、マスクＲＯＭの
試験を実行するに際して、その試験プログラムに対応す
るコードを記憶したメモリセルを別途用意するものであ
り、これによってマスクＲＯＭの基板の試験を自動化し
て実行されるよにするものである。具体的には、被試験
マスクＲＯＭに対して格納された情報内容に対応して定
められたコードを、同じマスクＲＯＭ構造のメモリセル
に記憶設定させる。そして、テスタ自身が予め用意され
ている試験プログラムを選択して、自動的に試験が実行
されるようにするものである。

またワンチップマイクロコンピュータにあっては、試験
プログラムを格納させたマスクＲＯＭを内蔵させるよう
にするものであり、マイクロプロセッサ自身が、上記マ
スクＲＯＭ内のプログラムを実行するようにしている。

そして、これによりセルフテストが実行されるようにす
るものである。

さらに汎用ＥＰＲＯＭＩＣにおいて、 ＥＰＲＯＭとマスクＲＯＭとを一体化させた例として、
シリコンシグネチャがある。これは、ＥＰＲＯＭの書込
みに際して、書込み条件等に対応したコードをマスクＲ
ＯＭに対して記憶設定しておき、書込みに際してＰＲＯ
Ｍライタがそのコードを読み出すようにして、書込み動
作を容易にしているものである。

しかし、これらの手段にあっては、メモリの容量が増大
するような状態となった場合、その容量増大に伴って試
験が複雑化するようになる。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされたもので、外部
に設定され、あるいは内蔵される状態のマイクロプロセ
ッサによって、内Ｒｎ９定されたＥＰＲＯＭ等による不
揮発性メモリの試験が容易且つ確実に実行され、特にメ
モリ容量が増大するようになっても、これに対して効果
的に対処できるようにした半導体集積回路装置を提供し
ようとするものである。

［問題点を解決するための手段］ すなわち、この発明に係る半導体集積回路装置にあって
は、同一のチップ内にＥＰＲＯＭによる不揮発性メモリ
と、このメモリの試験用のプログラムを格納したマスク
ＲＯＭとを形成設定し、マイクロプロセッサによって上
記マスクＲＯＭをアクセスし、上記格納された試験用プ
ログラムにしたがって、上記不揮発性メモリの試験が実
行されるようにするものである。

［作用］ 上記のように構成される半導体集積回路装置にあっては
、マスクＲＯＭに対して試験用プログラムが格納設定さ
れているものであるため、マイクロプロセッサによって
マスクＲＯＭをアクセスすれば、上記格納設定された試
験用プログラムによって、不揮発性メモリの試験が実行
されるようになる。この場合、マスクＲＯＭに対して格
納された試験用プログラムは、不揮発性メモリの容量お
よびビット構成等の種類に対応して設定されるものであ
り、このプログラムはマイクロプロセッサの命令コード
によって格納されるようにしている。

このため、不揮発性メモリの内容に対応した、また容量
状態に対応した試験が効果的に実行されるようになるも
のである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第１図はその構成を示すもので、この場合汎用ＥＰＲＯ
ＭＩＣを示している。すなわち、この半導体集積回路に
あっては、ＥＰＲＯＭによる不揮発性メモリ１１が設定
されているものであり、このメモリ１１と同一集積回路
内に設定されるようにしたマスクＲＯＭ１２が形成され
ている。このマスクＲＯＭ１２には、上記不揮発性メモ
リ１１の試験用プログラムが格納設定されている。また
、この集積回路に対してはマイクロプロセッサ１３が組
合わせ使用されるものであり、このマイクロプロセッサ
１３と上記不揮発性メモリ１１、およびマスクＲＯＭ１
２との間には、アドレスバス１４およびデータバス１５
が設定されている。そして、上記マスクＲＯＭ１２に対
しては、テスト端子１６からの例えばイネーブル指令が
与えられるようになっている。

すなわち、このように構成される集積回路装置にあって
は、デス１−モード設定に際しては、テスト端子１６を
イネーブルの状態に設定する。そして、マイクロプロセ
ッサ１３がアドレスバス１４およびデータバス１５を介
して、マスクＲＯＭ１２をアクセスするものであり、こ
のアクセスによってマスクＲＯＭ１２に格納された試験
用プログラムが読み出され、不揮発性メモリ１１の試験
が実行されるようになる。

この場合、マスクＲＯＭ１２に対しては、不揮発性メモ
リ１１の容量、およびビット構成等に対応した試験プロ
グラムが、マイクロプロセッサ１３の命令コードを用い
て格納されている。したがって、上記不揮発性メモリ１
１の試験が、このメモリ１１の内容に適合する状態で、
マイクロプロセッサ１３の命令に対応して実行されるよ
うになる。

このような試験を実行させる場合、不揮発性メモリ１１
とマスクＲＯＭ１２のアドレス空間は別に設定する必要
がある。しかし、これはアドレスバスを追加設定するこ
とによって簡単に実現できる。

第２図は試験用プログラムを格納設定するマスクＲＯＭ
１２のアドレス空間の構成を示しているもので、この場
合不揮発性メモリ１１の容量は６４Ｋｂｉｔ、ビット構
成は８ビツトとする。すなわち、このＲＯＭ１２の＄０
０００〜＄１　ＦＦＦまでが不揮発性メモリ１１のアド
レス空間２１であり、＄２０００からがマスクＲＯＭ１
２のアドレス空間となる。そして、上記アドレス空間２
１に対して、不揮発性メモリ１１の試験用プログラムが
格納設定されるようにする。

すなわち、このような手段によってメモリ１１の試験を
実行するようにすれば、ＥＰＲＯＭ（特に０ＴＰ）を含
む半導体集積回路装置において、そのシステム動作モー
ドから、ＥＰＲＯＭ試験診断モードに切換えることによ
って、不揮発性メモリ１１を構成するＥＰＲＯＭの自己
診断が実行されるものであり、このシステムの信頼性の
向上に大きな効果を発揮するものである。

また、不揮発性メモリ１１の内容が紫外線等によって消
去されるようになっても、マスクＲＯＭ１２内の試験用
プログラムは消去されることがなく、不揮発性メモリ１
１の消去後の試験も可能となるものである。

上記実施例では、不揮発性メモリ１１およびマスクＲＯ
Ｍ１２を形成したチップから独立した状態でマイクロプ
ロセッサ１３を設定するようにして示した。しかし、マ
イクロプロセッサ１３は不揮発性メモリ１１およびマス
クＲＯＭ１２と集積一体化し１こ状態で構成されている
ようにしてもよ（７１ものであり、このように構成する
ことによってセルフテストｈ＜実行させられるようにな
る。これ＆よ、ＥＰＲＯＭ内蔵の１チツプマイクロコン
ピユータ（こおＱ）で、ＥＰＲＯＭの試験プログラムを
内蔵させた場合に相当するものとなる。

［発明の効果］ 以上のようにこの発明に係る半導体集積回路装置にあっ
ては、この集積回路内に設定された不揮発性メモリの容
量、ビット構成等に対応した試験用プログラムが、同一
チップ内に設定されたマスクＲＯＭに対して格納設定さ
れているものであり、したがってマイクロプロセッサ等
からの指令によって、上記不揮発性メモリの試験が効果
的に実行されるようになるものである。この場合、上記
マスクＲＯＭに対して格納された試験用プログラムは、
被試験対象である不揮発性メモリの構成内容に対応する
状態に設定されているものであるため、例えば不揮発性
メモリの容量が増大されたような場合であっても、簡単
にその試験が実行できるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る半導体集積回路装置
を説明する構成図、第２図は上記実施例に使用されるマ
スクＲＯＭのアドレス空間の構成を示す図である。 １１・・・不揮発性メモリ（ＥＰＲＯＭ）　、１２・・
・マスクＲＯＭ、１３・・・マイクロプロセッサ、１４
・・・アドレスバス、１５・・・データバス、１６・・
・テスト端子、２１・・・ＥＰＲＯＭアドレス空間、２
２・・・マスクＲＯＭアドレス空間。

Claims (1)

1. 【特許請求の範囲】 　半導体不揮発性メモリと、 上記不揮発性メモリと共に同一の半導体チップに形成さ
   れ、上記メモリの試験用のプログラムを格納したマスク
   ＲＯＭと、 上記マスクＲＯＭをアクセスし、このＲＯＭに格納され
   た試験用プログラムによつて上記不揮発性メモリの試験
   を実行させる手段とを具備し、上記マスクＲＯＭには、
   上記不揮発性メモリのアドレス空間が特定設定されるよ
   うにしたことを特徴とする半導体集積回路装置。