JPH11224929A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH11224929A JPH11224929A JP10333270A JP33327098A JPH11224929A JP H11224929 A JPH11224929 A JP H11224929A JP 10333270 A JP10333270 A JP 10333270A JP 33327098 A JP33327098 A JP 33327098A JP H11224929 A JPH11224929 A JP H11224929A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- lead frame
- die pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 239000011347 resin Substances 0.000 claims abstract description 32
- 229920005989 resin Polymers 0.000 claims abstract description 32
- 239000000725 suspension Substances 0.000 claims description 34
- 238000007789 sealing Methods 0.000 claims description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005538 encapsulation Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 28
- 230000001070 adhesive effect Effects 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 238000003825 pressing Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32055—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/8212—Aligning
- H01L2224/82148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/82169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, e.g. nozzle
- H01L2224/8218—Translational movements
- H01L2224/82181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
動を防止できる半導体集積回路装置を提供する。 【解決手段】 半導体チップのサイズより小さいサイズ
のダイパッド3を有するリードフレーム1を使用し、リ
ードフレーム1の吊りリード4とインナーリード部5a
とを絶縁性のテープ6で互いに接続する。
Description
置に関し、特にリードフレームの標準化およびLSIパ
ッケージのリフロー・クラック耐性の向上、半導体チッ
プ搭載部の変動の防止に適用して有効な技術に関するも
のである。
実装型樹脂封止装置(Surface MountDevice) であるL
SIパッケージは、リフロー半田工程におけるパッケー
ジ・クラックの発生をいかに抑えるかが重要な課題とな
っている。
合、LSIパッケージ全体を加熱するリフロー半田工程
での高温に起因する内部応力によって樹脂とダイパッド
との界面などに剥離が生じる。パッケージ・クラックと
は、この剥離がダイパッド界面に結露していた水分の膨
張、すなわち水蒸気圧によって拡大して樹脂が割れる現
象である。これにより、耐湿性の劣化、樹脂のふくれに
よる半田付け不良が生じていた。また、このパッケージ
・クラックが半導体チップの上面で発生すると、ワイヤ
の切断などの深刻な不良を引き起こすことになる。
ぐ対策としては、ダイパッドの一部に貫通孔を設け、こ
の貫通孔を通じて半導体チップの裏面を樹脂と密着させ
る方法(特開平2−83961号公報)や、ダイパッド
の裏面にディンプル加工を施すことによって、樹脂とダ
イパッドの接着力を向上させる方法などが知られてい
る。
製品、例えば一品種あたりの製品数量が少ないASIC
(Application Specific Integrated Circuit) 製品にお
いても、高密度実装が可能な製品が要求されており、前
述したQFPなどの表面実装型LSIパッケージに半導
体チップを搭載する傾向にある。そこで従来は、チップ
サイズに対応したリードフレームを作成して製品を製造
していたため、その製造コストの上昇を招いていた。
イズのASICに対応することのできるリードフレーム
として、「日経マイクロデバイセズ、1987年12月
号」P76〜P78には、ポリイミド樹脂系のテープを
ダイパッドとしてインナーリードに取付け、このテープ
上に半導体チップを搭載するリードフレームが開示され
ている。
LSIパッケージは、樹脂体中に占める半導体チップの
面積割合が増加している。さらに樹脂の肉厚が従来より
も極めて薄くなっているため、前述した対策、すなわ
ち、ダイパッドに貫通孔やディンプルを形成するといっ
た方法ではパッケージ・クラックの発生を有効に防止す
ることが困難になりつつある。
ームを作らずに、従来のリードフレーム、すなわちダイ
パッドのサイズないし外形寸法(チップ搭載面の面積)
が半導体チップのサイズないし外形寸法(チップ主面あ
るいは裏面の面積)よりも大きいリードフレームを用い
ることを検討したが、ダイパッドに搭載する半導体チッ
プの大きさがかなり制限されることが分かった。
〜2mm以上小さい半導体チップを搭載すると、ワイヤが
垂れてダイパッド端に接触し、ワイヤボンディング不良
を起こすので、比較的小さい半導体チップは使用できな
い。また、インナーリードの先端の位置がダイパッドに
よって制限され、かつワイヤの長さにも制限(ワイヤ長
は、ワイヤボンダの性能や電気的特性などにより決定さ
れ、1.0mm〜5.0mm位が適当とされている)があるた
め、比較的小さいチップを用いることはできない。他
方、ダイパッド上には、その外形寸法までの大きさの半
導体チップしか搭載できないため、大きい方のチップサ
イズも制限が生じる。
ド樹脂系のテープをインナーリードに取付けたものは、
半導体チップの大きさに制限はなくなるが、テープの熱
膨張係数がリードフレームや半導体チップのそれと異な
るため、半田リフロー工程において互いの熱膨張係数の
違いからそれらの界面に剥離が生じ、パッケージ・クラ
ックが発生する。従って、界面剥離やパッケージ・クラ
ックの発生を防ぎ、しかも各種サイズの半導体チップを
搭載することのできるLSIパッケージが必要である。
る半導体チップ搭載部の変動を防止できる半導体集積回
路装置を提供することにある。
ージのリフロー・クラック耐性を向上させることのでき
る技術を提供することにある。
化に対応したリードフレームを用いた半導体集積回路装
置の製造方法を提供することにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
ップを搭載するための一主面を有する半導体チップ搭載
部と、前記半導体チップ搭載部を支持する吊りリード部
と、前記半導体チップ搭載部の周囲を取り囲むように配
置された複数のインナーリード部と、前記複数のインナ
ーリード部それぞれと一体に形成され前記複数のインナ
ーリード部から外方に向かって延在する複数のアウター
リード部と、前記半導体チップ搭載部の一主面に接続さ
れた前記半導体チップ搭載部より大きいサイズで集積回
路および複数のボンディングパッドが形成された主面を
有する半導体チップと、前記半導体チップの複数のボン
ディングパッドと前記複数のインナーリード部とを接続
する複数のボンディングワイヤと、前記複数のインナー
リード部と前記吊りリード部とを接続する絶縁性のフィ
ルムと、前記半導体チップ、前記半導体チップ搭載部、
前記吊りリード部、前記複数のインナーリード部、前記
複数のボンディングワイヤおよび前記絶縁性のフィルム
を樹脂で封止した樹脂封止体とから成るものである。
いては、インナーリード部および吊りリード部が絶縁性
のフィルムで接続されているので、インナーリード部お
よび吊りリード部の剛性が保たれ、それらがばらつきを
生じたり、樹脂封止時にチップ搭載部が変動することを
防止できる。
ば、チップ搭載部のサイズないし外形寸法をその上に搭
載する半導体チップのそれよりも小さくしたことによ
り、外形寸法がかなり広い範囲で異なる各種の半導体チ
ップで共用することができるため、LSIパッケージの
少量多品種化に対応したリードフレームを用いた半導体
集積回路装置を提供することができる。
レーム、すなわちチップ搭載部の外形寸法がその上に搭
載する半導体チップの外形寸法よりも大きいリードフレ
ームを用いる場合、前述したようにかなり狭い範囲(チ
ップ搭載部の外縁からチップ端までが1〜2mm)のサイ
ズの半導体チップしか共用できないので、インナーリー
ド先端をカットする必要がない。
レームは、チップ搭載部の外形寸法がその上に搭載され
る半導体チップのそれよりも小さいため、広い範囲(本
願で説明するリードフレームでは5mm〜15mm×5mm〜15
mmの半導体チップ)のサイズの半導体チップが共用でき
るので、ワイヤ長の制限に合わせてインナーリード先端
位置を変更する必要がある場合にも十分対応できる。
に対応したリードフレームを提供できると共に、チップ
搭載部の外形寸法がその上に搭載される半導体チップの
それよりも小さいので、チップ搭載部の上に搭載された
半導体チップの裏面が封止樹脂と接着する。そして、半
導体チップ(シリコン)と樹脂との界面の接着力は、チ
ップ搭載部(金属)と樹脂との界面の接着力よりも大き
いため、チップ搭載部と樹脂との界面に水分が浸入する
のを防止することができ、LSIパッケージを半田リフ
ローによって基板に実装する際のパッケージ・クラック
を抑制することができる。
あるQFPの製造に用いるリードフレームの平面図であ
る。
積回路およびボンディングパッドが形成された半導体チ
ップ2を搭載するための円形のダイパッド(チップ搭載
部)3が形成されている。このダイパッド3は、四本の
吊りリード4によって支持されている。ダイパッド3の
チップ搭載面のサイズないし面積は、その上に搭載され
る半導体チップ2の主面のサイズないし面積よりも小さ
く設定されているのが特徴である。
5がダイパッド3を囲むように配置されている。吊りリ
ード4の幅広部およびリード5の中途部には、絶縁性の
薄い合成樹脂フィルムからなるテープ6が枠状に形成さ
れて接着されている。このテープ6の外側には、リード
5の支持とモールド時における樹脂の溢出防止とを兼ね
たダムバー7が枠状に各リード5間を連結するように形
成されている。
ームを複数連結している外枠8および各単位フレーム間
を分離するように形成されている内枠9からなり、外枠
8の一部には、リードフレーム1をモールド金型に位置
決めする際のガイドとなるガイド孔10が設けられてい
る。
ド3、吊りリード4、リード5、ダムバー7、外枠8お
よび内枠9は、42アロイや銅などの導電材料からな
る。リード5の一部を構成し、後に樹脂で封止されるイ
ンナーリード部5aの先端には、Agのメッキが施され
ている。図示はしないが、リードフレーム1は、これら
の各部により構成される単位フレームを一方向に複数個
連設した構成になっている。
一例を図2〜図10を用いて説明する。
ス加工して、ダイパッド3、吊りリード4、リード5
(インナーリード部5aおよびアウターリード部5bか
らなる)、ダムバー7、外枠8、内枠9およびガイド孔
10を一体形成する。一例として、フープ材は板厚0.1
5mm程度の42アロイからなる。また、ダイパッド3の
直径は3mm程度、吊りリード4の幅は0.3mm程度であ
る。インナーリード部5a間のピッチは、加工限界を考
慮して、例えば132ピンのリードフレームでは約0.2
2mm、168ピンでは0.25mmである。更にダイパッド
3の中心からインナーリード5aの先端までの距離は、
最大、132ピンで約5mm、168ピンで約6.2mmであ
る。
3に示すように、切断箇所の裏面側にバリ11ができ
る。本実施の形態のリードフレーム1は、ダイパッド3
の面積がその上に搭載される半導体チップ2の面積より
小さいので、ダイパッド3のチップ搭載面にバリ11が
できると半導体チップ2を接着することができなくな
る。従って、ダイパッド3をプレス加工する時は、チッ
プ搭載面を上に向けて上から打ち抜き、バリ11がチッ
プ搭載面の裏面側にできるようにする。
イヤボンディングの際にバリ11が下側にあると、ワイ
ヤがボンディングされにくく、ボンディング不良が生じ
ることがある。従って、インナーリード部5aをプレス
加工する時は、ボンディング面を下に向けて上から打ち
抜き、バリがワイヤボンディング面側にできるようにす
る。
部5aのワイヤボンディング領域32にAgメッキを施
す。後述するように、本実施の形態のリードフレーム1
は、ダイパッド3上に搭載する半導体チップ2の外形寸
法に応じてリード5の先端を所定の長さに切断して使用
するため、従来のリードフレームに比べてAgメッキを
施す領域の面積を大きくしてある。例えば従来の場合
は、ワイヤボンディング誤差、メッキ層形成時の誤差を
考慮して、インナーリード部5aの先端からの距離が1
mm程度の範囲であればよかったが、本発明では、1mm以
上、第1カット、第2カットを考慮すると1.5〜2mm以
上必要である。
工を行う。ダウンセット加工は、図5(a),(b) に示すよ
うに、プレス型12を使って吊りリード4の中途部(同
図(b) の符号Sで示す部分)を下方に折り曲げることに
より、水平方向から見たダイパッド3の高さをリード5
の高さよりも低くする作業である。すなわち、ダイパッ
ド3のチップ搭載面側とインナーリード部5aのワイヤ
ボンディング面を第1の面、この第1の面に対向する面
を第2の面とすると、ダイパッド3の第1の面が、イン
ナーリード部5aの第1の面よりも第2の面側に位置す
るように加工する。
フレーム1の平面図である。一例として、ダイパッド3
の中心から各吊りリード4のダウンセット位置(S)ま
での距離は、8.5〜9.0mm程度であり、ダウンセット量
(ダイパッド3の主面からリード5の主面までの高さ)
は、0.2mm程度である。
り、半導体チップ2を搭載したリードフレーム1をモー
ルド金型に装着してパッケージを成形する際に、半導体
チップ2の上面側とダイパッド3の下面側とで樹脂の肉
厚をほぼ等しくすることができる。
4の中途部(吊りリード4の幅広になっている部分)お
よびインナーリード部5aにテープ6を接着する。テー
プ6の接着は、図7に示すように、ヒートステージ13
上に載置したリードフレーム1の上にテープ6を位置決
めし、上方からツール14を圧着して行う。一例とし
て、テープ6は外形寸法18.5mm×18.5mm程度、幅1.
5mm程度、厚さ0.05mm程度のポリイミド樹脂からなる
フィルム6aの片面にアクリル樹脂系の接着剤6bを厚
さ0.02mm程度塗布した構成になっている。
ム1の平面図、図9は図8のIX−IX線における断面図、
図10は図8のX−X線における断面図である。
に示すように、吊りリード4の中途部は、他の部分より
幅を広くしてある(吊りリード4の幅広部)。すなわ
ち、この幅広部にテープ6、すなわち絶縁性のフィルム
を接着してダイパッド3を固定することにより、半導体
チップ2を搭載したリードフレーム1をモールド金型に
装着してパッケージを成形する際、溶融樹脂の流動によ
るダイパッド3の変動を防止することができるので、半
導体チップ2の上面側とダイパッド3の下面側とで溶融
樹脂の流速がほぼ等しくなり、貫通ボイドなどの成形不
良の発生を防止することができる。
ードフレーム1は、ダイパッド3のチップ搭載面の面積
がその上に搭載される半導体チップ2の主面あるいはこ
の主面に対向する裏面の面積よりも小さいので、外形寸
法の異なる各種の半導体チップを搭載することが可能で
ある。また、リード5の先端を切断してリード5を短く
することにより、さらに大面積の半導体チップ2を搭載
することも可能である。
中に二点鎖線で示されている半導体チップ2よりも大面
積の半導体チップを搭載するために、リード5の先端を
切断したリードフレーム1aの平面図であり、図11
(b) はそのXI−XI線における断面図である。なお、図1
1(a) 中の破線は、切断前のリード5の先端位置を示し
ている。図12は、リード5の先端をさらに切断したリ
ードフレーム1bの平面図であり、このようにすると、
さらに大面積の半導体チップを搭載することができる。
径が3mm程度である場合は、外形寸法が5mm×5mm程度
から15mm×15mm程度の範囲までの各種半導体チップ
を搭載することができる。リード5の切断はプレスによ
り行うが、ワイヤボンディング領域32に施したAgメ
ッキの剥離を防止するため、ワイヤボンディング領域3
2を下に向けて行う。従って、図11(b) に示すよう
に、インナーリード部5aの先端は、上側を向くように
成形される。
Pの製造方法の一例を図13〜図30を用いて説明す
る。
ム1のダイパッド3上に半導体チップ2を接着するため
の接着剤15を塗布する。なお、同図にはリード5の先
端を切断していないリードフレーム1を示してあるが、
半導体チップ2よりも大面積の半導体チップを搭載する
場合は、ダイパッド3上に接着剤15を塗布する工程に
先立って、あらかじめリード5の先端を所定の長さに切
断しておく。すなわち、前記図11のリードフレーム1
aあるいは前記図12のリードフレーム1bを形成して
おく。リード先端のカット(切断)は、チップが搭載さ
れる場合に、そのチップ外周部とインナーリード5aの
先端が接続しない距離以上(例えば0.5mm以上)離れる
位置を考慮して行う。
に、ステージ16上に載置したリードフレーム1のダイ
パッド3上にディスペンサ17を使って接着剤15を滴
下することにより行う。接着剤15は、一例として熱硬
化性のエポキシ樹脂にAg粉末を混入させたものからな
る。なお、図中の符号18はノズル、19は注入容器で
ある。ダイパッド3の大きさは、接着剤15が塗布され
る分だけあればよい。
面積が小さいので、接着剤15をダイパッド3の主面の
一点に塗布するだけでよい。そのため、ダイパッドの面
積が大きい従来のリードフレームに比べると、使用する
ノズル18の構造が簡単で済み、かつ接着剤15の塗布
も短時間で済み、その塗布量も低減できるという利点が
ある。
3の周囲に吊りリード4よりも幾分幅の広い小パッド
(あるいは接着剤塗布部ともいう)20を形成し、ダイ
パッド3およびこの小パッド20のそれぞれの主面上に
接着剤15を塗布するようにしてもよい。このようにす
ると、充分な接着強度が得られるので、ダイパッド3上
で半導体チップ2が回転ずれを起こしたりする不具合を
防止することができる。また、小パッド20(接着剤塗
布部)を形成したことにより、実質的に吊りリード4の
剛性が増すので、半導体チップ2を搭載したリードフレ
ーム1をモールド金型に装着してパッケージを成形する
際、溶融樹脂の流動によるダイパッド3の変動を防止す
ることができる。
に、それぞれの吊りリード4の途中、例えばダイパッド
3と中途部Sとの間に形成してもよい。この場合も前記
同様の効果を得ることができる。
塗布したダイパッド3上にコレット21を使って半導体
チップ2を位置決めする。一例として、半導体チップ2
は外形寸法5.34mm×5.34mm程度、厚さ0.4mm程度の
シリコン単結晶からなる。
ード4の一部にV溝22を形成したリードフレーム1の
平面図である。このV溝22は、ダイパッド3上に半導
体チップ2を正確に位置決めするための目盛りとして利
用されるもので、図19にその断面を拡大して示すよう
に、各吊りリード4の主面上に一定の間隔をおいて複数
形成される。
を位置決めする際は、図20(a) 〜(c) に示すように、
リードフレーム1の上方からカメラ(図示せず)などを
使ってV溝22の位置を検出し、その情報に基づいて、
各種外形寸法の半導体チップ2を正確な位置に移動させ
る。
4の途中、すなわちダイパッド3と中途部Sとの間に複
数の突起23を一定の間隔で形成し、これをダイパッド
3上に半導体チップ2を位置決めするための目盛りとし
て利用してもよい。これらのV溝22や突起23は、ダ
イパッド3上に半導体チップ2を位置決めした後の外観
検査工程で利用することもできる。
上に半導体チップ2を位置決めしたリードフレーム1を
ヒートステージ24上で加熱して接着剤15を硬化させ
る。一例として、加熱条件は200〜250℃、30秒
〜1分程度である。なお、接着剤15の硬化は、オーブ
ンを使って行うこともできる。図23は、ダイパッド3
上に半導体チップ2を搭載する工程が完了したリードフ
レーム1の平面図である。
パッド3上に搭載された半導体チップ2のボンディング
パッド25とリード5との間をAuのワイヤ26でボン
ディングし、電気的に接続する。図25は、インナーリ
ード部5aと半導体チップ2との接続関係を示す断面
図、図26は、吊りリード4と半導体チップ2との関係
を示す断面図である。
ドフレーム1は、半導体チップ2の各辺に沿ってリード
5の先端をV字状に配列してある(半導体チップ2のコ
ーナー部近傍の、すなわち吊りリード4に近い方のリー
ド5を長く、各辺中央部近傍の、すなわち吊りリード4
から遠くに位置するリード5を短くしてある)。これに
より、ワイヤ26の長さが全てのボンディングパッド2
5とリード5との間でほぼ等しくなるので、ワイヤの長
さを変更する必要がなく、ワイヤボンディング作業が容
易になる。
ボンディング装置のヒートステージ27の主面を示す平
面図である。このヒートステージ27の主面には、リー
ドフレーム1のダイパッド3と吊りリード4の一部(前
記ダウンセット位置(S)よりも内側の部分)とが嵌め
込まれる逃げ溝28が形成されている。
逃げ溝28を形成したことにより、図28に示すよう
に、ダイパッド3上に大面積の半導体チップ2bを搭載
したリードフレーム1(同図(a))でも、小面積の半導体
チップ2を搭載したリードフレーム1(同図(b))でも、
ワイヤボンディングが可能となるので、半導体チップ2
の外形寸法が変わる毎にヒートステージ27を交換する
手間が不要となる。なお、28図(a) 中の符号t1 はリ
ードフレーム1の板厚(本実施の形態では0.15mm程
度)を示し、t2 はダイパッド3のダウンセット量(本
実施の形態では0.2mm程度)を示している。図28から
明らかなように、逃げ溝28の深さはt1 +t2 よりも
大きいので、ダウンセット(タブ下げ)加工のばらつき
が吸収され、またリードフレーム1のダイパッド3と吊
りリード4の一部を逃げ溝28に嵌め込ませた場合、ワ
イヤボンディングされるリードやチップの部分は図示の
ようにヒートステージ27に密着し、熱伝導が良くなる
ことにより、ボンディング性能が向上する。ワイヤの長
さは、ボンディングパッドからインナーリード部5aの
ボンディング点までの直線距離で1.0〜5.0mm位であ
る。
型に装着し、図29に示すように、半導体チップ2、吊
りリード4、インナーリード部5aおよびワイヤ26を
エポキシ樹脂などでモールドすることによりパッケージ
本体29を成形した後、リードフレーム1の不要箇所、
すなわちパッケージ本体29の外部に露出したダムバー
7、外枠8および内枠9などをプレスで切断除去し、最
後にパッケージ本体29の外部に露出したリード5を所
定の形状に成形することにより、QFP形の表面実装型
半導体装置30が完成する。その後、この表面実装型半
導体装置30をリフロー半田付け法により配線基板(図
示せず)上に実装する。
製造された表面実装型半導体装置(QFP)30は、ダ
イパッド3の面積がその上に搭載された半導体チップ2
の面積よりも小さいため、半導体チップ2の周辺部の裏
面が封止樹脂と密着している。
界面の接着力が増大するので、水分が浸入してもリフロ
ー半田工程の高温に起因する水分膨張による上記界面の
剥離を抑制することができ、リフロー・クラック耐性の
向上した表面実装型半導体装置(QFP)30を提供す
ることができる。
は、外形寸法の異なる各種の半導体チップ2を搭載する
ことができるので、外形寸法の異なる半導体チップ毎に
リードフレームを作成する手間が不要となる。これによ
り、リードフレーム1を標準化することができるので、
その製造コストが低減され、表面実装型半導体装置(Q
FP)30を安価に提供することができる。
は、ダイパッド3の外形寸法を小さくしたことにより、
半導体チップ2をダイパッド3上に搭載する際に用いる
接着剤15の使用量を少なくすることができるので、こ
の点においても、表面実装型半導体装置(QFP)30
を安価に提供することができる。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
のダイパッドへの接着強度や接着剤の最低塗布領域を確
保していれば、例えば矩形であってもよい。また、図3
1に示すように、半導体チップ2の面積よりも小面積の
ダイパッド3の一部に貫通孔31を形成し、半導体チッ
プ2と樹脂との接着面積をさらに大きくすることによ
り、リフロー・クラック耐性をさらに向上させることが
できる。
ード4が交差する部分の幅を広く形成し、この部分をダ
イパッド3として利用してもよい。
めのリードフレームに本発明を適用した場合について説
明したが、表面実装型LSIパッケージの組み立てに用
いるリードフレーム全般に適用することができる。ま
た、DIP(Dual In-line Package)のようなピン挿入型
LSIパッケージの製造に用いるリードフレームに適用
することもできる。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
耐性の向上したLSIパッケージを提供することができ
る。
少量多品種化に対応したリードフレームを提供すること
ができるので、LSIパッケージの製造コストを低減す
ることができる。
吊りリード部とが絶縁性のフィルムで接続されているの
で、インナーリード部および吊りリード部のばらつきを
防止でき、樹脂封止時における半導体チップ搭載部の変
動を防止できる。その結果、半導体チップの上面側と半
導体チップ搭載部の下面側とで溶融樹脂の流速がほぼ等
しくなり、貫通ボイドなどの形成不良の発生を防止する
ことができる。
ドフレームの一例の平面図である。
面図である。
明図である。
面図である。
セット工程を示す説明図である。
平面図である。
す説明図である。
す平面図である。
す平面図であり、(b) はそのXI−XI線における断面図で
ある。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
拡大断面図である。
工程を示す要部拡大斜視図である。
図である。
図である。
図である。
示す平面図である。
示す断面図である。
示す断面図である。
示す平面図である。
トステージを示す断面図である。
面図である。
面図である。
拡大平面図である。
拡大平面図である。
Claims (4)
- 【請求項1】 半導体チップを搭載するための一主面を
有する半導体チップ搭載部と、前記半導体チップ搭載部
を支持する吊りリード部と、前記半導体チップ搭載部の
周囲を取り囲むように配置された複数のインナーリード
部と、前記複数のインナーリード部それぞれと一体に形
成され前記複数のインナーリード部から外方に向かって
延在する複数のアウターリード部と、前記半導体チップ
搭載部の一主面に接続された前記半導体チップ搭載部よ
り大きいサイズで集積回路および複数のボンディングパ
ッドが形成された主面を有する半導体チップと、前記半
導体チップの複数のボンディングパッドと前記複数のイ
ンナーリード部とを接続する複数のボンディングワイヤ
と、前記複数のインナーリード部と前記吊りリード部と
を接続する絶縁性のフィルムと、前記半導体チップ、前
記半導体チップ搭載部、前記吊りリード部、前記複数の
インナーリード部、前記複数のボンディングワイヤおよ
び前記絶縁性のフィルムを樹脂で封止した樹脂封止体と
から成ることを特徴とする半導体集積回路装置。 - 【請求項2】 前記絶縁性のフィルムは、前記半導体チ
ップ搭載部を囲むように形成されていることを特徴とす
る請求項1記載の半導体集積回路装置。 - 【請求項3】 前記吊りリード部は、複数であり、これ
ら複数の吊りリード部それぞれの間に前記複数のインナ
ーリード部が位置することを特徴とする請求項1記載の
半導体集積回路装置。 - 【請求項4】 前記半導体チップ搭載部の一主面は、前
記複数のインナーリード部の前記複数のボンディングワ
イヤが接続される側の面とは反対側の面側に位置してい
ることを特徴とする請求項1記載の半導体集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33327098A JP3710633B2 (ja) | 1992-03-27 | 1998-11-24 | 半導体集積回路装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7111692 | 1992-03-27 | ||
JP4-71116 | 1992-11-30 | ||
JP32009892 | 1992-11-30 | ||
JP4-320098 | 1992-11-30 | ||
JP33327098A JP3710633B2 (ja) | 1992-03-27 | 1998-11-24 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5065784A Division JP2891607B2 (ja) | 1992-03-27 | 1993-03-25 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11224929A true JPH11224929A (ja) | 1999-08-17 |
JP3710633B2 JP3710633B2 (ja) | 2005-10-26 |
Family
ID=26412246
Family Applications (17)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5065784A Expired - Lifetime JP2891607B2 (ja) | 1992-03-27 | 1993-03-25 | 半導体集積回路装置の製造方法 |
JP18526198A Expired - Lifetime JP3730412B2 (ja) | 1992-03-27 | 1998-06-30 | 半導体集積回路装置およびその製造方法 |
JP10333269A Pending JPH11224928A (ja) | 1992-03-27 | 1998-11-24 | 半導体集積回路装置 |
JP33327098A Expired - Lifetime JP3710633B2 (ja) | 1992-03-27 | 1998-11-24 | 半導体集積回路装置 |
JP10333271A Pending JPH11224930A (ja) | 1992-03-27 | 1998-11-24 | 半導体集積回路装置 |
JP2000073486A Pending JP2000286374A (ja) | 1992-03-27 | 2000-03-16 | 半導体集積回路装置 |
JP2002128665A Expired - Lifetime JP3718181B2 (ja) | 1992-03-27 | 2002-04-30 | 半導体集積回路装置およびその製造方法 |
JP2002128666A Pending JP2002329830A (ja) | 1992-03-27 | 2002-04-30 | 半導体集積回路装置およびその製造方法 |
JP2002128664A Pending JP2002329832A (ja) | 1992-03-27 | 2002-04-30 | リードフレーム |
JP2003207142A Expired - Lifetime JP3685793B2 (ja) | 1992-03-27 | 2003-08-11 | 半導体集積回路装置の製造方法 |
JP2003207141A Expired - Lifetime JP3685792B2 (ja) | 1992-03-27 | 2003-08-11 | リードフレームの製造方法 |
JP2003207140A Expired - Lifetime JP3679101B2 (ja) | 1992-03-27 | 2003-08-11 | 半導体集積回路装置の製造方法 |
JP2005260074A Expired - Lifetime JP3971434B2 (ja) | 1992-03-27 | 2005-09-08 | 半導体集積回路装置 |
JP2005260075A Expired - Lifetime JP3971435B2 (ja) | 1992-03-27 | 2005-09-08 | 半導体集積回路装置 |
JP2005260073A Expired - Lifetime JP3971433B2 (ja) | 1992-03-27 | 2005-09-08 | 半導体集積回路装置の製造方法及び半導体集積回路装置 |
JP2007017962A Withdrawn JP2007110173A (ja) | 1992-03-27 | 2007-01-29 | 半導体集積回路装置 |
JP2007219888A Expired - Lifetime JP4246243B2 (ja) | 1992-03-27 | 2007-08-27 | 半導体集積回路装置 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5065784A Expired - Lifetime JP2891607B2 (ja) | 1992-03-27 | 1993-03-25 | 半導体集積回路装置の製造方法 |
JP18526198A Expired - Lifetime JP3730412B2 (ja) | 1992-03-27 | 1998-06-30 | 半導体集積回路装置およびその製造方法 |
JP10333269A Pending JPH11224928A (ja) | 1992-03-27 | 1998-11-24 | 半導体集積回路装置 |
Family Applications After (13)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10333271A Pending JPH11224930A (ja) | 1992-03-27 | 1998-11-24 | 半導体集積回路装置 |
JP2000073486A Pending JP2000286374A (ja) | 1992-03-27 | 2000-03-16 | 半導体集積回路装置 |
JP2002128665A Expired - Lifetime JP3718181B2 (ja) | 1992-03-27 | 2002-04-30 | 半導体集積回路装置およびその製造方法 |
JP2002128666A Pending JP2002329830A (ja) | 1992-03-27 | 2002-04-30 | 半導体集積回路装置およびその製造方法 |
JP2002128664A Pending JP2002329832A (ja) | 1992-03-27 | 2002-04-30 | リードフレーム |
JP2003207142A Expired - Lifetime JP3685793B2 (ja) | 1992-03-27 | 2003-08-11 | 半導体集積回路装置の製造方法 |
JP2003207141A Expired - Lifetime JP3685792B2 (ja) | 1992-03-27 | 2003-08-11 | リードフレームの製造方法 |
JP2003207140A Expired - Lifetime JP3679101B2 (ja) | 1992-03-27 | 2003-08-11 | 半導体集積回路装置の製造方法 |
JP2005260074A Expired - Lifetime JP3971434B2 (ja) | 1992-03-27 | 2005-09-08 | 半導体集積回路装置 |
JP2005260075A Expired - Lifetime JP3971435B2 (ja) | 1992-03-27 | 2005-09-08 | 半導体集積回路装置 |
JP2005260073A Expired - Lifetime JP3971433B2 (ja) | 1992-03-27 | 2005-09-08 | 半導体集積回路装置の製造方法及び半導体集積回路装置 |
JP2007017962A Withdrawn JP2007110173A (ja) | 1992-03-27 | 2007-01-29 | 半導体集積回路装置 |
JP2007219888A Expired - Lifetime JP4246243B2 (ja) | 1992-03-27 | 2007-08-27 | 半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US5378656A (ja) |
JP (17) | JP2891607B2 (ja) |
KR (13) | KR100552353B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176056B2 (en) | 2000-02-18 | 2007-02-13 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
US7847376B2 (en) | 2007-07-19 | 2010-12-07 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2014212254A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社デンソー | 半導体装置、および半導体装置の製造方法 |
Families Citing this family (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451813A (en) * | 1991-09-05 | 1995-09-19 | Rohm Co., Ltd. | Semiconductor device with lead frame having different thicknesses |
KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
JP2866572B2 (ja) * | 1994-02-07 | 1999-03-08 | 三菱電機株式会社 | 半導体製造方法 |
JPH0878605A (ja) * | 1994-09-01 | 1996-03-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
JP2542795B2 (ja) * | 1994-09-22 | 1996-10-09 | 九州日本電気株式会社 | 樹脂封止型半導体装置 |
US5789280A (en) * | 1994-10-11 | 1998-08-04 | Motorola, Inc. | Leadframe having secured outer leads, semiconductor device using the leadframe and method of making them |
JP2767404B2 (ja) * | 1994-12-14 | 1998-06-18 | アナムインダストリアル株式会社 | 半導体パッケージのリードフレーム構造 |
US5608260A (en) * | 1994-12-30 | 1997-03-04 | International Business Machines Corporation | Leadframe having contact pads defined by a polymer insulating film |
JP2663897B2 (ja) * | 1995-01-26 | 1997-10-15 | 日本電気株式会社 | リードフレームおよびその製造方法 |
JPH08204107A (ja) * | 1995-01-27 | 1996-08-09 | Rohm Co Ltd | 樹脂封止型半導体装置 |
US5708295A (en) * | 1995-04-28 | 1998-01-13 | Matsushita Electronics Corporation | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same |
TW359880B (en) * | 1995-08-30 | 1999-06-01 | Samsung Electronics Co Ltd | Method of manufacturing semiconductor chip package |
DE19536525B4 (de) * | 1995-09-29 | 2005-11-17 | Infineon Technologies Ag | Leiterrahmen für integrierte Schaltungen |
JPH09153586A (ja) * | 1995-12-01 | 1997-06-10 | Texas Instr Japan Ltd | 半導体装置、その製造方法、及びリードフレーム |
US5917236A (en) * | 1995-12-08 | 1999-06-29 | Hewlett-Packard Company | Packaging system for field effects transistors |
US5672547A (en) * | 1996-01-31 | 1997-09-30 | Industrial Technology Research Institute | Method for bonding a heat sink to a die paddle |
KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
DE19717780A1 (de) * | 1996-05-01 | 1997-11-13 | Nat Semiconductor Corp | Leiterrahmen für eine Halbleiterkomponente |
DE19652395A1 (de) * | 1996-06-13 | 1997-12-18 | Samsung Electronics Co Ltd | Integrierte Schaltkreisanordnung |
KR980006164A (ko) * | 1996-06-20 | 1998-03-30 | 황인길 | 패키지와의 몰딩성을 증대시킨 반도체패키지의 리드프레임 탑재판 |
US5863805A (en) * | 1996-07-08 | 1999-01-26 | Industrial Technology Research Institute | Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture |
DE19629767C2 (de) * | 1996-07-23 | 2003-11-27 | Infineon Technologies Ag | Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul |
KR100216991B1 (ko) * | 1996-09-11 | 1999-09-01 | 윤종용 | 접착층이 형성된 리드 프레임 |
JP3012816B2 (ja) * | 1996-10-22 | 2000-02-28 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US5939775A (en) * | 1996-11-05 | 1999-08-17 | Gcb Technologies, Llc | Leadframe structure and process for packaging intergrated circuits |
JP2936062B2 (ja) | 1996-11-11 | 1999-08-23 | 富士通株式会社 | 半導体装置の製造方法 |
JP3535328B2 (ja) * | 1996-11-13 | 2004-06-07 | 株式会社ルネサステクノロジ | リードフレームとこれを用いた半導体装置 |
TW351008B (en) * | 1996-12-24 | 1999-01-21 | Matsushita Electronics Corp | Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor |
US6692989B2 (en) | 1999-10-20 | 2004-02-17 | Renesas Technology Corporation | Plastic molded type semiconductor device and fabrication process thereof |
KR20040045045A (ko) | 1996-12-26 | 2004-05-31 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 |
US6001672A (en) * | 1997-02-25 | 1999-12-14 | Micron Technology, Inc. | Method for transfer molding encapsulation of a semiconductor die with attached heat sink |
US6687980B1 (en) | 1997-03-04 | 2004-02-10 | Tessera, Inc. | Apparatus for processing flexible tape for microelectronic assemblies |
US6049972A (en) * | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
US6084311A (en) * | 1997-05-22 | 2000-07-04 | Micron Technology, Inc. | Method and apparatus for reducing resin bleed during the formation of a semiconductor device |
KR100235308B1 (ko) * | 1997-06-30 | 1999-12-15 | 윤종용 | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 |
US6157074A (en) * | 1997-07-16 | 2000-12-05 | Hyundai Electronics Industries Co., Ltd. | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same |
JP3019821B2 (ja) * | 1997-10-22 | 2000-03-13 | 日本電気株式会社 | 半導体装置 |
JP2904274B2 (ja) * | 1997-10-28 | 1999-06-14 | 日本電気株式会社 | Lsiパッケージの実装方法 |
US6008528A (en) * | 1997-11-13 | 1999-12-28 | Texas Instruments Incorporated | Semiconductor lead frame with channel beam tie bar |
US6121674A (en) | 1998-02-23 | 2000-09-19 | Micron Technology, Inc. | Die paddle clamping method for wire bond enhancement |
US6169322B1 (en) * | 1998-03-06 | 2001-01-02 | Cypress Semiconductor Corporation | Die attach pad adapted to reduce delamination stress and method of using same |
US5929520A (en) * | 1998-03-10 | 1999-07-27 | General Electric Company | Circuit with small package for mosfets |
WO1999049512A1 (fr) | 1998-03-20 | 1999-09-30 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication associe |
JP3892139B2 (ja) * | 1998-03-27 | 2007-03-14 | 株式会社ルネサステクノロジ | 半導体装置 |
US6404067B1 (en) | 1998-06-01 | 2002-06-11 | Intel Corporation | Plastic ball grid array package with improved moisture resistance |
US6201186B1 (en) | 1998-06-29 | 2001-03-13 | Motorola, Inc. | Electronic component assembly and method of making the same |
US6239480B1 (en) | 1998-07-06 | 2001-05-29 | Clear Logic, Inc. | Modified lead frame for improved parallelism of a die to package |
JP2000058735A (ja) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
JP2000077435A (ja) | 1998-08-31 | 2000-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6977214B2 (en) * | 1998-12-11 | 2005-12-20 | Micron Technology, Inc. | Die paddle clamping method for wire bond enhancement |
SG91808A1 (en) * | 1999-02-09 | 2002-10-15 | Inst Of Microelectronics | Lead frame for an integrated circuit chip (small window) |
US6331728B1 (en) | 1999-02-26 | 2001-12-18 | Cypress Semiconductor Corporation | High reliability lead frame and packaging technology containing the same |
JP2001024132A (ja) * | 1999-06-30 | 2001-01-26 | Texas Instr Inc <Ti> | 半導体デバイス用変形吸収形リードフレーム |
MY133357A (en) * | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
US6221748B1 (en) * | 1999-08-19 | 2001-04-24 | Micron Technology, Inc. | Apparatus and method for providing mechanically pre-formed conductive leads |
FR2805082B1 (fr) * | 2000-02-11 | 2003-01-31 | 3D Plus Sa | Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede |
JP3403699B2 (ja) | 2000-05-31 | 2003-05-06 | 宮崎沖電気株式会社 | 半導体装置および半導体装置の製造方法 |
DE10038120A1 (de) * | 2000-08-04 | 2001-10-18 | Infineon Technologies Ag | Systemträger zum Verpacken von Halbleiterchips zu elektronischen Bauteilen und Verfahren zur Herstellung von Systemträgern und elektronischen Bauteilen |
US7288833B2 (en) * | 2000-09-13 | 2007-10-30 | Carsem (M) Sdn. Bhd. | Stress-free lead frame |
US6867483B2 (en) * | 2000-09-13 | 2005-03-15 | Carsen Semiconductor Sdn. Bhd. | Stress-free lead frame |
JP4523138B2 (ja) | 2000-10-06 | 2010-08-11 | ローム株式会社 | 半導体装置およびそれに用いるリードフレーム |
JP2002134847A (ja) * | 2000-10-20 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置モジュール用フレームおよびその群 |
US6479893B2 (en) * | 2000-12-04 | 2002-11-12 | Semiconductor Components Industries Llc | Ball-less clip bonding |
US6700186B2 (en) * | 2000-12-21 | 2004-03-02 | Mitsui High-Tec, Inc. | Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device |
US6720207B2 (en) * | 2001-02-14 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
US6661083B2 (en) | 2001-02-27 | 2003-12-09 | Chippac, Inc | Plastic semiconductor package |
JP2002299540A (ja) | 2001-04-04 | 2002-10-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6608375B2 (en) | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
US7220615B2 (en) * | 2001-06-11 | 2007-05-22 | Micron Technology, Inc. | Alternative method used to package multimedia card by transfer molding |
JP2002368156A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
KR100861511B1 (ko) * | 2002-07-24 | 2008-10-02 | 삼성테크윈 주식회사 | 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법 |
JP2004095572A (ja) * | 2002-08-29 | 2004-03-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
US20040042183A1 (en) * | 2002-09-04 | 2004-03-04 | Alcaria Vicente D. | Flex circuit package |
US7135760B2 (en) * | 2002-09-30 | 2006-11-14 | St Assembly Test Services Ltd. | Moisture resistant integrated circuit leadframe package |
US6879028B2 (en) * | 2003-02-21 | 2005-04-12 | Freescale Semiconductor, Inc. | Multi-die semiconductor package |
US6867481B2 (en) * | 2003-04-11 | 2005-03-15 | Fairchild Semiconductor Corporation | Lead frame structure with aperture or groove for flip chip in a leaded molded package |
EP1473763A1 (en) * | 2003-04-30 | 2004-11-03 | STMicroelectronics S.r.l. | Manufacturing method of a lead frame for power semiconductor electronic devices, separating the leads and downsetting the die pad in one step |
JP4055158B2 (ja) | 2003-05-28 | 2008-03-05 | ヤマハ株式会社 | リードフレーム及びリードフレームを備えた半導体装置 |
JP2005079181A (ja) * | 2003-08-28 | 2005-03-24 | Matsushita Electric Ind Co Ltd | リードフレーム、それを用いた樹脂封止型半導体装置およびその製造方法 |
US20050146057A1 (en) * | 2003-12-31 | 2005-07-07 | Khor Ah L. | Micro lead frame package having transparent encapsulant |
JP4307362B2 (ja) * | 2004-11-10 | 2009-08-05 | パナソニック株式会社 | 半導体装置、リードフレーム及びリードフレームの製造方法 |
US7192809B2 (en) * | 2005-02-18 | 2007-03-20 | Texas Instruments Incorporated | Low cost method to produce high volume lead frames |
US8536689B2 (en) * | 2005-10-03 | 2013-09-17 | Stats Chippac Ltd. | Integrated circuit package system with multi-surface die attach pad |
US7808087B2 (en) * | 2006-06-01 | 2010-10-05 | Broadcom Corporation | Leadframe IC packages having top and bottom integrated heat spreaders |
JP4757790B2 (ja) * | 2006-12-22 | 2011-08-24 | 富士通コンポーネント株式会社 | 半導体素子の実装構造及びプリント回路基板 |
DE102007021904A1 (de) | 2007-02-28 | 2008-09-04 | Osram Opto Semiconductors Gmbh | Optoelektronische Vorrichtung mit Gehäusekörper |
WO2008114374A1 (ja) * | 2007-03-19 | 2008-09-25 | Renesas Technology Corp. | 半導体装置及びその製造方法 |
JP5188868B2 (ja) | 2007-04-19 | 2013-04-24 | 住友化学株式会社 | エポキシ樹脂組成物 |
JP2008300587A (ja) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009076658A (ja) | 2007-09-20 | 2009-04-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2009099709A (ja) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | 半導体装置 |
TWI456707B (zh) * | 2008-01-28 | 2014-10-11 | Renesas Electronics Corp | 半導體裝置及其製造方法 |
JP5001872B2 (ja) * | 2008-02-13 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009231322A (ja) * | 2008-03-19 | 2009-10-08 | Renesas Technology Corp | 半導体装置の製造方法 |
CN101685809B (zh) * | 2008-09-22 | 2012-07-04 | 晶致半导体股份有限公司 | 半导体封装件及其导线架 |
JP2010109234A (ja) * | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
JP5425461B2 (ja) * | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5068776B2 (ja) * | 2009-01-21 | 2012-11-07 | 株式会社野毛電気工業 | Icリードフレームのリード検査方法及びその装置 |
JP5149854B2 (ja) | 2009-03-31 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN101866903B (zh) * | 2009-04-20 | 2013-01-02 | 日月光半导体制造股份有限公司 | 开窗型球栅数组封装结构 |
CN101894761B (zh) * | 2009-05-21 | 2012-07-18 | 日月光半导体制造股份有限公司 | 开窗型球栅阵列封装结构的基板及其制造方法 |
US8492887B2 (en) * | 2010-03-25 | 2013-07-23 | Stats Chippac Ltd. | Integrated circuit packaging system with leadframe and method of manufacture thereof |
JP5569097B2 (ja) | 2010-03-29 | 2014-08-13 | 富士通セミコンダクター株式会社 | 半導体装置及びリードフレーム |
JP5511487B2 (ja) * | 2010-04-26 | 2014-06-04 | ローム株式会社 | 半導体装置 |
JP5634149B2 (ja) * | 2010-07-16 | 2014-12-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8587099B1 (en) | 2012-05-02 | 2013-11-19 | Texas Instruments Incorporated | Leadframe having selective planishing |
TW201347135A (zh) * | 2012-05-03 | 2013-11-16 | Wintek Corp | 線路板 |
CN103428984A (zh) * | 2012-05-14 | 2013-12-04 | 联胜(中国)科技有限公司 | 线路板 |
CN103903996B (zh) * | 2014-04-14 | 2016-06-29 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种适应多种不同封装要求的芯片焊盘版图设计方法 |
US10029327B2 (en) * | 2014-10-29 | 2018-07-24 | Western Digital Technologies, Inc. | Solder ball jet nozzle having improved reliability |
CN104465599B (zh) * | 2014-12-19 | 2018-03-23 | 日月光封装测试(上海)有限公司 | 导线框架条及使用该导线框架条的半导体封装体 |
US9906067B1 (en) | 2015-06-30 | 2018-02-27 | Garrity Power Services Llc | Apparatus, system and method to wirelessly charge/discharge a battery |
CN108604583B (zh) | 2016-02-08 | 2021-08-27 | 三菱电机株式会社 | 半导体装置 |
TWI676252B (zh) * | 2018-07-23 | 2019-11-01 | 長華科技股份有限公司 | 導線架及其製造方法 |
JP7089995B2 (ja) * | 2018-09-14 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487023A (en) * | 1977-12-22 | 1979-07-11 | Fujitsu Ltd | Address setting method for memory unit |
JPS5664458A (en) * | 1980-07-14 | 1981-06-01 | Hitachi Ltd | Metallic body |
JPS5795637A (en) | 1980-12-04 | 1982-06-14 | Seiko Epson Corp | Fixing method for semiconductor chip |
JPS5866346A (ja) * | 1981-10-16 | 1983-04-20 | Nec Kyushu Ltd | 半導体装置 |
JPS58123743A (ja) * | 1982-01-18 | 1983-07-23 | Toshiba Corp | リ−ドフレ−ムの側面バリ取り方法 |
JPS593779A (ja) | 1982-06-29 | 1984-01-10 | Fujitsu Ltd | 磁気バブルチツプの実装方法 |
JPS5992535A (ja) * | 1982-11-18 | 1984-05-28 | Toshiba Corp | 半導体装置 |
US4534105A (en) * | 1983-08-10 | 1985-08-13 | Rca Corporation | Method for grounding a pellet support pad in an integrated circuit device |
US4663650A (en) * | 1984-05-02 | 1987-05-05 | Gte Products Corporation | Packaged integrated circuit chip |
US4829362A (en) * | 1986-04-28 | 1989-05-09 | Motorola, Inc. | Lead frame with die bond flag for ceramic packages |
US4857989A (en) | 1986-09-04 | 1989-08-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US4835120A (en) * | 1987-01-12 | 1989-05-30 | Debendra Mallik | Method of making a multilayer molded plastic IC package |
JP2534251B2 (ja) * | 1987-02-20 | 1996-09-11 | 日東電工株式会社 | 半導体装置 |
US5150193A (en) * | 1987-05-27 | 1992-09-22 | Hitachi, Ltd. | Resin-encapsulated semiconductor device having a particular mounting structure |
JPS63308358A (ja) * | 1987-06-10 | 1988-12-15 | Mitsui Haitetsuku:Kk | リ−ドフレ−ム |
JPS6439740A (en) * | 1987-08-05 | 1989-02-10 | Mitsubishi Electric Corp | Resin sealer for semiconductor device |
JPS6476745A (en) * | 1987-09-17 | 1989-03-22 | Hitachi Ltd | Lead frame |
US4868635A (en) * | 1988-01-13 | 1989-09-19 | Texas Instruments Incorporated | Lead frame for integrated circuit |
JP2706077B2 (ja) * | 1988-02-12 | 1998-01-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びその製造方法 |
JPH01216563A (ja) | 1988-02-25 | 1989-08-30 | Mitsui High Tec Inc | リードフレームの製造方法 |
US4849538A (en) | 1988-03-23 | 1989-07-18 | The Boc Group, Inc. | Process for the production of nitriles |
US4937656A (en) | 1988-04-22 | 1990-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JPH0274065A (ja) * | 1988-09-09 | 1990-03-14 | Matsushita Electron Corp | リードフレーム |
JP2873009B2 (ja) * | 1988-09-20 | 1999-03-24 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2700902B2 (ja) * | 1988-09-30 | 1998-01-21 | 株式会社 三井ハイテック | リードフレームの製造方法 |
JPH02265721A (ja) * | 1989-04-06 | 1990-10-30 | Nec Corp | 半導体装置用封入金型 |
JPH0314262A (ja) * | 1989-06-13 | 1991-01-22 | Nec Corp | 樹脂封止型半導体装置の製造方法 |
JPH0332048A (ja) * | 1989-06-29 | 1991-02-12 | Seiko Epson Corp | 半導体装置 |
DE3924869A1 (de) | 1989-07-27 | 1991-01-31 | Basf Ag | Flammgeschuetzte thermoplastische formmassen |
JPH0368164A (ja) * | 1989-08-07 | 1991-03-25 | Sumitomo Electric Ind Ltd | トランスファモールド型混成集積回路 |
JP2589184B2 (ja) * | 1989-08-10 | 1997-03-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
JPH03110858A (ja) * | 1989-09-26 | 1991-05-10 | Seiko Epson Corp | リードフレーム |
KR100192871B1 (ko) * | 1989-09-28 | 1999-06-15 | 기타지마 요시도시 | 리드프레임 및 그 제조방법 |
JPH03293756A (ja) * | 1990-04-12 | 1991-12-25 | Mitsubishi Electric Corp | 半導体装置用リードフレーム及びその製造方法 |
JP2538717B2 (ja) * | 1990-04-27 | 1996-10-02 | 株式会社東芝 | 樹脂封止型半導体装置 |
KR930003839B1 (ko) * | 1990-05-31 | 1993-05-13 | 삼성전자 주식회사 | 리드 프레임 |
JPH0467663A (ja) * | 1990-07-09 | 1992-03-03 | Nec Kyushu Ltd | リードフレーム |
US5177032A (en) * | 1990-10-24 | 1993-01-05 | Micron Technology, Inc. | Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape |
US5205878A (en) | 1990-11-15 | 1993-04-27 | Dowa Mining Co., Ltd. | Copper-based electric and electronic parts having high strength and high electric conductivity |
JPH04258156A (ja) * | 1991-02-13 | 1992-09-14 | Sharp Corp | 半導体装置 |
JP2509422B2 (ja) * | 1991-10-30 | 1996-06-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
US5256598A (en) * | 1992-04-15 | 1993-10-26 | Micron Technology, Inc. | Shrink accommodating lead frame |
US5327008A (en) * | 1993-03-22 | 1994-07-05 | Motorola Inc. | Semiconductor device having universal low-stress die support and method for making the same |
JP2838483B2 (ja) | 1994-06-20 | 1998-12-16 | 株式会社サンブレス | ブロック及びブロックを用いた面の施工法 |
JPH09153586A (ja) * | 1995-12-01 | 1997-06-10 | Texas Instr Japan Ltd | 半導体装置、その製造方法、及びリードフレーム |
JP3716101B2 (ja) * | 1998-07-31 | 2005-11-16 | 株式会社日立製作所 | リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置 |
-
1993
- 1993-03-17 KR KR1019930004078A patent/KR100552353B1/ko not_active IP Right Cessation
- 1993-03-25 JP JP5065784A patent/JP2891607B2/ja not_active Expired - Lifetime
- 1993-03-29 US US08/038,684 patent/US5378656A/en not_active Expired - Lifetime
-
1994
- 1994-09-22 US US08/311,021 patent/US5637913A/en not_active Ceased
-
1998
- 1998-06-30 JP JP18526198A patent/JP3730412B2/ja not_active Expired - Lifetime
- 1998-11-24 JP JP10333269A patent/JPH11224928A/ja active Pending
- 1998-11-24 JP JP33327098A patent/JP3710633B2/ja not_active Expired - Lifetime
- 1998-11-24 JP JP10333271A patent/JPH11224930A/ja active Pending
-
2000
- 2000-03-16 JP JP2000073486A patent/JP2000286374A/ja active Pending
- 2000-08-18 KR KR1020000047726A patent/KR100693241B1/ko not_active IP Right Cessation
- 2000-08-18 KR KR1020000047727A patent/KR100322825B1/ko not_active IP Right Cessation
-
2001
- 2001-11-16 US US09/987,978 patent/USRE43443E1/en not_active Expired - Lifetime
-
2002
- 2002-04-30 JP JP2002128665A patent/JP3718181B2/ja not_active Expired - Lifetime
- 2002-04-30 JP JP2002128666A patent/JP2002329830A/ja active Pending
- 2002-04-30 JP JP2002128664A patent/JP2002329832A/ja active Pending
-
2003
- 2003-08-11 JP JP2003207142A patent/JP3685793B2/ja not_active Expired - Lifetime
- 2003-08-11 JP JP2003207141A patent/JP3685792B2/ja not_active Expired - Lifetime
- 2003-08-11 JP JP2003207140A patent/JP3679101B2/ja not_active Expired - Lifetime
-
2005
- 2005-09-08 JP JP2005260074A patent/JP3971434B2/ja not_active Expired - Lifetime
- 2005-09-08 JP JP2005260075A patent/JP3971435B2/ja not_active Expired - Lifetime
- 2005-09-08 JP JP2005260073A patent/JP3971433B2/ja not_active Expired - Lifetime
- 2005-09-20 KR KR1020050087298A patent/KR100548092B1/ko not_active IP Right Cessation
- 2005-09-20 KR KR1020050087296A patent/KR100548093B1/ko not_active IP Right Cessation
- 2005-09-20 KR KR1020050087297A patent/KR100548091B1/ko not_active IP Right Cessation
-
2006
- 2006-10-12 KR KR1020060099265A patent/KR100753749B1/ko not_active IP Right Cessation
- 2006-10-12 KR KR1020060099269A patent/KR100862439B1/ko not_active IP Right Cessation
- 2006-10-12 KR KR1020060099274A patent/KR100680668B1/ko not_active IP Right Cessation
- 2006-10-12 KR KR1020060099270A patent/KR100753751B1/ko not_active IP Right Cessation
- 2006-10-12 KR KR1020060099264A patent/KR100753750B1/ko not_active IP Right Cessation
-
2007
- 2007-01-29 JP JP2007017962A patent/JP2007110173A/ja not_active Withdrawn
- 2007-04-02 KR KR1020070032288A patent/KR100730259B1/ko not_active IP Right Cessation
- 2007-08-27 JP JP2007219888A patent/JP4246243B2/ja not_active Expired - Lifetime
-
2008
- 2008-03-27 KR KR1020080028197A patent/KR20080031248A/ko not_active Application Discontinuation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176056B2 (en) | 2000-02-18 | 2007-02-13 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
CN100380650C (zh) * | 2000-02-18 | 2008-04-09 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
US7397114B2 (en) | 2000-02-18 | 2008-07-08 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
US7847376B2 (en) | 2007-07-19 | 2010-12-07 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
US8368191B2 (en) | 2007-07-19 | 2013-02-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2014212254A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社デンソー | 半導体装置、および半導体装置の製造方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4917112B2 (ja) | 半導体装置 | |
JP2003243600A (ja) | 半導体装置およびその製造方法 | |
US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
JPH0350760A (ja) | モールドic用リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |