DE19717780A1 - Leiterrahmen für eine Halbleiterkomponente - Google Patents
Leiterrahmen für eine HalbleiterkomponenteInfo
- Publication number
- DE19717780A1 DE19717780A1 DE19717780A DE19717780A DE19717780A1 DE 19717780 A1 DE19717780 A1 DE 19717780A1 DE 19717780 A DE19717780 A DE 19717780A DE 19717780 A DE19717780 A DE 19717780A DE 19717780 A1 DE19717780 A1 DE 19717780A1
- Authority
- DE
- Germany
- Prior art keywords
- lead frame
- chip bond
- island
- chip
- skeleton
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die Erfindung betrifft einen Leiterrahmen für eine Halbleiter
komponente nach dem Oberbegriff des Anspruchs 1.
Gegenwärtig verfügbare hochgeschwinde, mit hoher Dichte inte
grierte Halbleiterkomponenten können erhebliche Mengen an Wärme erzeu
gen. Diese Wärme muß nach außen abgeführt werden, weil die Versagensme
chanismen von Halbleitern gewöhnlich durch höhere Temperaturen begün
stigt werden. Aus diesem Grunde muß, um Probleme bezüglich Zuverläßlich
keit und Leistungsfähigkeit zu vermeiden, die Temperatur integrierter
Halbleiterchips innerhalb bestimmter Grenzen gehalten werden.
Bei der Konfektionierung von Halbleiterkomponenten verwendet
man Leiterrahmen der eingangs genannten Art mit einem Skelett, das die
Form eines Leiterrahmenstreifens haben oder auch von einer Bobine ab-
und auf eine zweite Bobine aufgewickelt werden kann, während zwischenge
schaltete Arbeitsvorgänge automatisch ablaufen.
Bekannte Leiterrahmen besitzen quadratische Chipbondinseln,
die in Ausnahmefällen auch rechteckig sein können und über vier, sich
von den Ecken der Chipbondinsel erstreckende Verbinder mit dem Skelett
verbinden. Je nach Chipkonfiguration kann die Anzahl der Leiter sehr
hoch sein, beispielsweise 160, von denen je vierzig an jeder Seite der
Chipbondinsel in geringem Abstand enden. Querverbinder können vorgesehen
sein, die während der Bearbeitung den Zusammenhalt der Leiter sicher
stellen, jedoch vor Beendigung des Packvorgangs abgetrennt werden.
Bei Kunststoffgehäusen wird der Halbleiterchip auf der Chip
bondinsel befestigt, mit den inneren Enden der einzelnen Leiter des Lei
terrahmens drahtgebondet und in Kunststoffvergußmasse eingekapselt. We
gen der oben erwähnten Temperaturprobleme kann unter dem Chip ein Wärme
verteiler angeordnet werden, der ebenso wie die Leiter aus Kupfer be
steht, um die Wärmeabfuhr zu begünstigen. Dieser Wärmeverteiler erhöht
die Fertigungskosten und kann auch Verläßlichkeitsprobleme aufwerfen.
Aufgabe der Erfindung ist es, einen Leiterrahmen nach dem
Oberbegriff des Anspruchs 1 zu schaffen, bei dem insbesondere bei hoher
Anschlußzahl die Wärmeabfuhr ohne separaten Wärmeverteiler erreicht
wird.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des
Anspruch 1 gelöst.
Da die Wärmeabfuhr aus dem Chip in die Chipbondinsel, von dort
durch die Vergußmasse, die den Spalt zwischen der Chipbondinsel und den
inneren Enden der Leiter füllt, und schließlich durch die Leiter nach
außen erfolgt, wird trotz der niedrigen thermischen Leitfähigkeit der
Vergußmasse in deren Bereich im Spalt zwischen der Chipbondinsel und den
inneren Enden der Leiter aufgrund der besonderen Umrißform der Chipbond
insel, die erfindungsgemäß so ausgebildet ist, daß dieser Spalt auf die
gegenwärtig technisch notwendigen 0,25 mm begrenzt wird, eine ausrei
chende Wärmeabfuhr ohne separaten Wärmeverteiler gewährleistet. Diese
Spaltgröße kann sogar unterschritten werden, wenn die Chipbondinsel nach
unten versetzt wird. Dann ist nach einem Versetzen des Metalls zwischen
der Chipbondinsel und den inneren Enden der Leiter der Spalt in der Ebe
ne der Leiter nahezu null, während der Spalt in Dickenrichtung nur von
der Genauigkeit abhängt, mit der der Schervorgang ausgeführt wird. Ein
Abwärtsversatz der Chipbondinsel um 1,25 mm führt zu einer thermischen
Verbesserung von etwa 10% bei Komponenten mit einer hohen Anzahl von
Leitern. In einigen Fällen, beispielsweise beim T0220-System, bei dem
Leiter dann nur auf einer Seite einer abwärts versetzten Chipbondinsel
vorliegen, kann der Versatz auf etwa 0,25 mm herabgesetzt werden, um ei
ne 25%ige Wärmeabfuhrverbesserung zu erzielen.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden
Beschreibung und den Unteransprüchen zu entnehmen.
Zwei Ausführungsbeispiele der Erfindung sind in Fig. 1 bzw. 2
in Draufsicht dargestellt.
Fig. 1 zeigt einen Leiterrahmen 100 mit einem Skelett 102, das
eine Chipbondinsel 104 über Verbinder 106 abstützt, die an dem Leiter
rahmenskelett 102 angebracht sind. Die Chipbondinsel ist nicht quadra
tisch, das heißt, sie hat keine klassische vierseitige Form, die gestri
chelt angedeutet ist, sondern weist nach außen gewölbte Ränder derart
auf, daß der Abstand zu den benachbarten Leiterenden im wesentlichen
überall gleich ist. Der Rest des Leiterrahmens ist konventionell, das
heißt der Leiterrahmen 100 umfaßt eine Vielzahl von Leitern, von denen
die äußeren Enden mit dem Skelett 102 verbunden sind und sich die inne
ren Enden benachbart zum Rand der Chipbondinsel 104, jedoch im Abstand
zu diesem, befinden. Infolge der besonderen Form der Chipbondinsel 104
ist der Spalt zwischen dem Rand der Chipbondinsel 104 und den inneren
Leiterenden erheblich verringert, womit der Wärmeübergangspfad durch die
Vergußmasse der fertiggestellten Komponente verkürzt wird. Hier wird der
Standardabstand von 0,25 mm beibehalten.
Bei dem breiteren Spalt zwischen den inneren Enden der Leiter
und der Chipbondinsel 104 mit der gestrichelt eingezeichneten Kontur
nach dem Stand der Technik konnte sich in diesem eine starke Brücke zwi
schen der oberseitigen und der unterseitigen Vergußmasse bilden, die bei
der Kontur der Chipbondinsel von Fig. 1 entsprechend schmaler ausfällt.
Deshalb ist es, wie in Fig. 2 gezeigt, bevorzugt, die Chipbondinsel 104
nahe ihrem Rand mit Durchbrechungen zu versehen, durch die hindurch sich
solche Vergußmassenbrücken bilden können.
Claims (6)
1. Leiterrahmen (100) für eine Halbleiterkomponente mit einem
Skelett (102), auf dem eine Chipbondinsel (104) über mindestens einen
Verbinder (106) mit dem Skelett (102) verbunden, das mit einer Vielzahl
Leitern versehen ist, deren äußere Enden mit dem Skelett (102) verbunden
sind und deren innere Enden einen geringen Abstand zur Chipbondinsel
aufweisen, dadurch gekennzeichnet, daß der Chipbondinsel einen von der
Rechteckform abweichenden Umriß aufweist.
2. Leiterrahmen nach Anspruch 1, dadurch gekennzeichnet, daß die
inneren Enden der Leiter einen im wesentlichen gleichmäßigen Abstand zur
Chipbondinsel (104) besitzen.
3. Leiterrahmen nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das innere Ende jedes Leiters von der Chipbondinsel (104) einen Ab
stand im Bereich von etwa 0,1 bis 0,25 mm aufweist.
4. Leiterrahmen nach einem der Ansprüche 1 bis 3, dadurch ge
kennzeichnet, daß das innere Ende jedes Leiters von der Chipbondinsel
(104) einen Abstand von weniger als etwa 0,10 mm aufweist und die Chip
bondinsel (104) in einer zur Ebene der Leiter versetzten Ebene angeord
net ist.
5. Leiterrahmen nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet, daß die Chipbondinsel (104) benachbart zu ihrem Rand
Durchbrechungen aufweist.
6. Leiterrahmen nach einem der Ansprüche 1 bis 5, dadurch ge
kennzeichnet, daß die Durchbrechungen nahe der Peripherie des Chipbond
insels vorgesehen sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1666296P | 1996-05-01 | 1996-05-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19717780A1 true DE19717780A1 (de) | 1997-11-13 |
Family
ID=21778289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19717780A Ceased DE19717780A1 (de) | 1996-05-01 | 1997-04-26 | Leiterrahmen für eine Halbleiterkomponente |
Country Status (3)
Country | Link |
---|---|
US (1) | US5914528A (de) |
KR (1) | KR100268504B1 (de) |
DE (1) | DE19717780A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0887850A3 (de) | 1997-06-23 | 2001-05-02 | STMicroelectronics, Inc. | Erzeugung eines Leiterrahmens mit verbesserten thermischen Eigenschaften |
US20030151120A1 (en) * | 2000-06-28 | 2003-08-14 | Hundt Michael J. | Lead-frame forming for improved thermal performance |
US20040109525A1 (en) * | 2002-12-09 | 2004-06-10 | Chieng Koc Vai Chieng Aka Michael | Automatic chip counting system (process) |
KR100888885B1 (ko) * | 2007-04-19 | 2009-03-17 | 삼성전자주식회사 | 리드프레임 및 이를 갖는 반도체 장치 |
US7812430B2 (en) * | 2008-03-04 | 2010-10-12 | Powertech Technology Inc. | Leadframe and semiconductor package having downset baffle paddles |
US8754513B1 (en) * | 2008-07-10 | 2014-06-17 | Marvell International Ltd. | Lead frame apparatus and method for improved wire bonding |
US9754861B2 (en) | 2014-10-10 | 2017-09-05 | Stmicroelectronics Pte Ltd | Patterned lead frame |
US10109563B2 (en) | 2017-01-05 | 2018-10-23 | Stmicroelectronics, Inc. | Modified leadframe design with adhesive overflow recesses |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2436505A1 (fr) * | 1978-09-12 | 1980-04-11 | Radiotechnique Compelec | Dispositif optoelectronique a emetteur et recepteur couples |
JPS57133655A (en) * | 1981-02-10 | 1982-08-18 | Pioneer Electronic Corp | Lead frame |
US4390598A (en) * | 1982-04-05 | 1983-06-28 | Fairchild Camera & Instrument Corp. | Lead format for tape automated bonding |
US4924291A (en) * | 1988-10-24 | 1990-05-08 | Motorola Inc. | Flagless semiconductor package |
DE4021871C2 (de) * | 1990-07-09 | 1994-07-28 | Lsi Logic Products Gmbh | Hochintegriertes elektronisches Bauteil |
JPH0494565A (ja) * | 1990-08-10 | 1992-03-26 | Toshiba Corp | 半導体装置 |
EP0537419A1 (de) * | 1991-10-09 | 1993-04-21 | Landis & Gyr Business Support AG | Anordnung mit einem integrierten Magnetfeldsensor sowie einem ferromagnetischen ersten und zweiten Magnetfluss-Konzentrator und Verfahren zum Einbau einer Vielzahl von Anordnungen in je einem Kunststoffgehäuse |
US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
JPH05226564A (ja) * | 1992-02-14 | 1993-09-03 | Rohm Co Ltd | 半導体装置 |
KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
KR0149798B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 장치 및 그 제조방법과 리드프레임 |
US5429992A (en) * | 1994-05-25 | 1995-07-04 | Texas Instruments Incorporated | Lead frame structure for IC devices with strengthened encapsulation adhesion |
JP2767404B2 (ja) * | 1994-12-14 | 1998-06-18 | アナムインダストリアル株式会社 | 半導体パッケージのリードフレーム構造 |
-
1997
- 1997-04-26 DE DE19717780A patent/DE19717780A1/de not_active Ceased
- 1997-04-28 US US08/847,700 patent/US5914528A/en not_active Expired - Lifetime
- 1997-05-01 KR KR1019970016907A patent/KR100268504B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100268504B1 (ko) | 2000-10-16 |
US5914528A (en) | 1999-06-22 |
KR970077569A (ko) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19827237B4 (de) | Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese | |
DE2931449C2 (de) | ||
DE19709295B4 (de) | Halbleiterbaugruppe | |
DE102016110235B4 (de) | Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE3022840A1 (de) | Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung | |
DE102004018434A1 (de) | Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE2910959C2 (de) | Leistungs-Halbleiterbauelement mit einer Ausgleichsplatte | |
DE10142585B4 (de) | Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung | |
DE19708002A1 (de) | Halbleiterbauelement und Anschlußrahmen dafür | |
DE19747105A1 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE69628964T2 (de) | Harzvergossenes Halbleiterbauteil und Herstellungsverfahren | |
DE3810899C2 (de) | ||
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE8816922U1 (de) | Gehäuse für eine Halbleiteranordnung | |
DE4230030A1 (de) | Halbleitergehaeuse und verfahren zu dessen zusammenbau | |
DE3243689C2 (de) | ||
DE102020110920A1 (de) | Leiterrahmen für halbleitergehäuse | |
DE19717780A1 (de) | Leiterrahmen für eine Halbleiterkomponente | |
DE19801488B4 (de) | Verfahren zum Zusammenbau eines Halbleiterbausteins | |
DE19652395A1 (de) | Integrierte Schaltkreisanordnung | |
DE69034069T2 (de) | Verfahren zur Verpackung einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |