JP2538717B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2538717B2
JP2538717B2 JP32433290A JP32433290A JP2538717B2 JP 2538717 B2 JP2538717 B2 JP 2538717B2 JP 32433290 A JP32433290 A JP 32433290A JP 32433290 A JP32433290 A JP 32433290A JP 2538717 B2 JP2538717 B2 JP 2538717B2
Authority
JP
Japan
Prior art keywords
resin
lead
wiring
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32433290A
Other languages
English (en)
Other versions
JPH0411761A (ja
Inventor
寿光 石川
一市 米中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP32433290A priority Critical patent/JP2538717B2/ja
Priority to EP19910106802 priority patent/EP0454150B1/en
Priority to DE1991614757 priority patent/DE69114757T2/de
Priority to US07/692,893 priority patent/US5223740A/en
Publication of JPH0411761A publication Critical patent/JPH0411761A/ja
Application granted granted Critical
Publication of JP2538717B2 publication Critical patent/JP2538717B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は樹脂封止型半導体装置に関するものである。
（従来の技術） 第12図は従来一般的に知られている樹脂封止型半導体
装置であるSOJ型の半導体装置用のリードフレームを示
す平面図、第13図は第12図のリードフレームに半導体素
子を搭載した様子を示す平面図、第14図は第13図におけ
るＡ−Ａ′断面図である。
このようなリードフレームの中央部にはベッド２が設
けられ、その周囲には外部との信号および電位を授受す
るためのリード３が配設されている。なお、以下に示す
リードフレームの図面においては外枠の外形は省略して
ある。
リード３には後述するようにワイヤでボンディングが
なされるが、このボンディング特性を向上させるため、
ボンディングが行われる可能性のあるリード先端部3aに
は接続の信頼性を向上させるため、銀めっき、金めっき
などが施されている。また、電源供給などに使用される
コーナ部のリードの先端部は配線容量を増加させるため
に他の信号リードの先端よりも大きくなっている。
第13図および第14図を参照すると、上述したベッド２
の上に半導体素子１がダイマウント材４により固着され
て搭載され、この半導体素子１表面のボンディングパッ
ド９とリード先端部3aとは金やアルミニウムなどの導電
性の高い金属細線５により接続されている。そして、こ
のようなワイヤボンディング終了後、半導体素子を外部
環境から保護し、外部から加わる力や衝撃から保護する
ため、全体は樹脂封止され、樹脂封止体８が形成されて
いる。前述したリードのうち、この樹脂封止体内にある
ものをインナリード６、樹脂封止体外にあるものをアウ
タリード７と称する。
第14図に示すように、アウタリード７は切断されてリ
ードフレームの外枠から離され、続いて断面Ｊ型にする
ような曲げ加工が行われる。
近年、半導体装置の高機能化により、半導体素子の大
きさは拡大傾向にあり、大形化した半導体素子を指定さ
れた大きさのパッケージに組み込むことが困難となりつ
つある。
このため、半導体素子自体の大きさを縮小することが
望まれ、このために設計ルール自体が縮小化されつつあ
る。
しかしながら、このような縮小された設計ルールにお
いては半導体素子内での配線が細くなり、配線抵抗が増
加する。特に、電源関係の配線で配線抵抗が増加した場
合、外部ノイズを拾って、信号にノイズがのりやすい。
このことを考慮するとノズルの影響を受けないように、
動作速度を増加させることが困難となる。一般に電源関
係の配線は半導体素子の面積のうちかなりの部分を占め
ているため、電源関係の配線面積の縮小は上記問題の存
在にもかかわらず、必要になっている。
このため、次のような半導体装置が従来提案されてい
る。
その１つは第15図に示されるようなもので、電位を供
給するボンディングパッドとして半導体素子11上の両端
の２点（20,21）を設けることにより、配線容量を増加
させている。これにより、配線抵抗が減少し、これに伴
ってノイズが減少し、動作速度を増大することが可能と
なる。
（発明が解決しようとする課題） しかしながら、この半導体装置では配線の引き回しと
いう新たな問題が発生する。これを図を用いて説明す
る。
第15図およびこれを模式化した第16図において、電位
供給源Ｘ（例えばグランド電位0V）が左上に設けられて
いるものとすれば、ボンディングパッド20は距離が近い
ため、第15図に示すように電源供給リード30とのボンデ
ィングワイヤ配線は容易であるが、ボンディングパッド
21については距離が非常に離れているため、半導体素子
11のまわりを半周程度迂回して配線する必要がある。し
かし、このような配線は第15図のような構成では不可能
である。
これを解決するため、３次元的な配線が必要であり、
この様子を第17図およびそのＢ−Ｂ′断面図である第18
図に示す。
この構造ではダイマウント材として絶縁性接着剤22を
用いて半導体素子11をベッド12に固着し、電位供給リー
ド31をタイバー32に接続し、ボンディングパッド21の近
傍のベッド上にもボンディングパッド23を設けてこれら
をボンディングワイヤ５で接続するようにする。したが
って、ベッド部12は配線の一部として用いられることに
なり、第18図の断面図および第19図の模式図に示される
ように配線が立体的となって電流供給量が増大する。
しかしながら、このような構造では絶縁性接着剤22に
よって半導体素子11とベッド12とを絶縁しているため、
絶縁性接着剤の膜厚管理が重要となる。すなわち、絶縁
性接着剤の膜厚が極端に薄い場合には半導体素子11とベ
ッド12とが直接短絡する虞れがあり、またその膜厚が薄
い場合にはそこに空気の巣が存在し外部から水分が進入
することにより半導体素子11とベッド12との間に電流リ
ークが生じて歩留りおよび信頼性を著しく損なうという
問題がある。このため、確実な絶縁性を確保するために
は一定以上の膜厚が必要であるが、そのための工程管理
は煩雑かつ困難である。
したがって、本発明は煩雑な工程管理などが不要で、
かつ配線抵抗が小さい、縮小化された半導体装置を提供
することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明によれば、金属薄板から形成され、半導体素子
の下面を支持するベッドと、半導体素子の周囲に配設さ
れ、半導体素子上の電極とワイヤにより接続されたリー
ドを有し、樹脂封止してなる樹脂封止型半導体装置にお
いて、ベッドは、支持部と、これと所定の間隙を有しか
つ半導体素子と絶縁状態に形成された素子下配線部とに
分割されており、素子下配線部により電源関係リードと
この電源関係リードと離れた位置に存在する半導体素子
上の電源関係電極との接続を行うようにしたことを特徴
とする樹脂封止型半導体装置が提供される。
半導体素子下面と素子下配線部との間に介挿された絶
縁体をさらに備えると良い。
素子下配線部は、その上面の位置が前記支持部の上面
の位置よりも低くなるようにデプレスされていると良
い。
素子下配線部は支持部よりも薄い厚さを有しており、
素子下配線部の底面と前記支持部の底面とは同一平面を
なしていると良い。
（作 用） 本発明による半導体装置においては従来のベッドが分
割されており、分割された一部は半導体素子を支持し、
残りの一部は電位供給源から離れた半導体素子の部分へ
電位を供給する為の配線部位として使用される。このた
め、立体的な引き回し配線が容易にできる。このような
構造を実現するにあたっては、素子下配線部には接着剤
を塗布しないようにするだけで良く、煩雑な工程管理を
必要としない。
素子下配線部と半導体素子との間に絶縁体が介装さ
れ、あるいは素子下配線部が支持部よりも大きくデプレ
スされていると絶縁体である封止樹脂が侵入して両者の
絶縁を確実化することができる。
また、素子下配線部を支持部よりも薄く形成し両部の
底面が同一平面をなすようにすると、デプレスを大きく
することなしに樹脂を素子下配線部と半導体素子との間
に充填させることができ、半導体装置の厚さを減少させ
ることができる。
（実施例） 以下、図面を参照して本発明の実施例のいくつかを詳
細に説明する。
第１図（ａ）から第１図（ｃ）までは本発明にかかる
半導体装置の断面図であって、SOJ（Small Outline J−
lead Package）型の樹脂封止型半導体装置を示してい
る。これらは後述する第６図におけるＣ−Ｃ′断面図で
あって、それぞれ異なる実施例を示している。
この半導体装置ではベッドは３つの部分に分かれてお
り、２つの支持部101とこれらの間に所定の間隙をもっ
て配設された素子下リード102が設けられている。支持
部101上には半導体素子100がダイマウント材103により
固着され、支持されている。支持部101の周囲にはリー
ド106が配設されており、ここには半導体素子100の上面
にあるボンディングパッド104との間でボンディングワ
イヤ105を用いた接続が行われている。そして、全体は
樹脂108により成型され、水分や衝撃からの保護を図っ
ている。また、アウタリード107は従来と同様に、断面
Ｊ型に切断および曲げ加工が行われている。
第１図（ａ）においては、素子下リード102の上面に
はダイマウント材103が塗布されていない。このため、
素子下リード102の上面と半導体素子100の下面とはダイ
マウント材の厚みだけ離れ、樹脂封止によって絶縁体で
ある封止樹脂が侵入し絶縁されている。
第１図（ｂ）においては、酸素下リード102の上面と
半導体素子100の下面との絶縁を積極的に図るため、素
子下リード102の上面には絶縁性樹脂が塗布され、絶縁
材が介装された状態となっている。
第１図（ｃ）においては、素子下リード102は支持部1
01よりも大きくデプレスされている。すなわち、半導体
素子の上面とインナリードの高さをほぼ一致させてワイ
ヤボンディングの信頼性を向上させるため、支持部はほ
ぼ半導体素子の厚さ分だけデプレスが行われているが、
この実施例では素子下リード102の上面と半導体素子100
の下面との距離を増加させて絶縁特性を向上させるた
め、素子下リード102を支持部101よりもさらに大きくデ
プレスしたものである。
第２図は、本発明で使用するリードフレームの形状を
示す平面図、第３図（ａ）（ｂ）（ｃ）は第２図のＢ−
Ｂ′断面図であって、第１図（ａ）（ｂ）（ｃ）にそれ
ぞれ対応するリードフレーム構造を示すものである。
第２図からわかるように、従来ベッド部として形成さ
れていた部分は半導体素子を支持するための２つの支持
部101とこれらの間に間隙をもって形成された素子下リ
ード102の３つの部分に分割されている。支持部101はダ
イバー121により、素子下リード102はタイバー122によ
りリードフレームの外枠（図示せず）に連結されてい
る。
第３図（ａ）においては、支持部101と素子下リード1
02のデプレスの程度が同じであること、第３図（ｂ）に
おいては、素子下リード102の表面に前述した絶縁性樹
脂が塗布されていること、第３図（ｃ）においては、素
子下リード102が支持部101よりもさらに大きくデプレス
されていることを示しており、これらについては第１図
において説明したとおりである。なお、素子下リード10
2の表面の絶縁化を図るために、ポリイミドシートなど
の絶縁材シートを貼着するようにしてもよい。
このようなリードフレームを用いて本発明の半導体装
置を製造する過程を第４図から第６図を用いて説明す
る。
第４図は支持部101の上にダイマウント材を塗布し、
半導体素子100を搭載する。このとき、素子下リード102
の上にはダイマウント材を塗布しない。なお、このダイ
マウント材としては半導体素子の基板を支持部101と同
電位にするときには導電性のものを、そうでないときに
は絶縁性のものを用いる。ダイマウント材としてはエポ
キシ系樹脂、はんだ、シリコーン樹脂などが知られてお
り、使用される。第５図（ａ）（ｂ）（ｃ）は第４図の
Ｃ−Ｃ′断面図であって、それぞれ第１図（ａ）（ｂ）
（ｃ）の各実施例に対応している。第５図（ａ）では素
子下リード102の上面と半導体素子100の下面とはダイマ
ウント材の厚み分だけの間隙を隔てて絶縁状態が保たれ
ている。このような間隙が存在することにより、樹脂封
止を行うと、この間隙に樹脂が侵入することによって両
者の絶縁はより完全になる。
第５図（ｂ）では素子下リード102の上面に絶縁性樹
脂109が塗布されているので、素子下リード102の高さ位
置の変動があっても確実に絶縁を図ることができる。第
５図（ｃ）では素子下リード102は支持部101よりもさら
にデプレスされているため、作業性良く絶縁を確実化さ
せることができる。
第６図は第４図に示した工程の後、ワイヤボンディン
グを行う様子を示す平面図である。第１図で説明したよ
うに、半導体素子上の電極104とリード106とはボンディ
ングワイヤ105で接続されているが、電源電位を供給す
るリード110はボンディングワイヤ111によって近くの電
極20と接続されるとともに、素子下リード102の一部に
設けられたパッド113とボンディングワイヤ112により接
続されている。また、素子下リード102の延長上に設け
られたパッド114は半導体素子上の電極21とボンディン
グワイヤ115により接続されている。この様子は第７図
において強調されている。また、第８図は半導体素子の
下を通って電源電位供給リードから離れた電極21に電源
電位を供給する様子を示す模式図であり、半導体素子の
下を通るリードを設けることにより電源電位供給リード
から離れた電極に電源電位を与えることができることが
わかる。
この後、従来と同様に樹脂封止、アウタリードの切断
および折り曲げを行なうことにより第１図に示した構造
を得ることができる。
第９図ないし第11図は本発明のさらに他の実施例を表
わす図面で、第９図はその平面図、第10図は第９図にお
けるＣ−Ｃ′断面図、第11図はＣ−Ｃ′断面に対応する
リードフレーム部分の断面図である。以下の説明におい
ては、これらの図面における第１図〜第３図と対応する
部分には同じ参照番号を付してその詳細な説明を省略す
る。
この実施例では第11図に示されるように、素子下リー
ド102の厚さt2は支持部101の厚さt1よりも薄くなってい
る。これらの底面は同一平面をなすようにデプレスされ
ているので、第10図に示すように、素子下リード102の
上面と半導体素子100の下面との間には間隙が生じ、こ
の部分に樹脂が充填されることにより十分な絶縁が確保
されている。
この実施例では第５図（Ｃ）に示した実施例のように
素子下リード102が支持部101よりも下に飛び出すことが
ないため、近年要求の高い薄型パッケージへの対応が可
能となる。
なお、素子下リード102の厚さt2を支持部101の厚さt1
よりも薄くするには、例えば素子下リード102のみをデ
プレス後にハーフエッチングすれば良い。
以上の実施例においては、半導体素子支持部を２か
所、素子下リードを一本設けるようにしたが、これに限
られることなく、同電位のパッドの位置と数により任意
の個数を選択することができる。
〔発明の効果〕
以上のように、本発明によれば、半導体素子の下を通
るリードをリードフレームを分割して素子下配線部とし
て形成し、これを用いて電源供給リードから離れたパッ
ドへの接続を行うようにしているので、配線ルールが縮
小化された場合にも電源関係の配線抵抗を増加させずに
済み、ノイズを発生することなく高速化を実現できる樹
脂封止型半導体装置を提供することができる。また、厳
密な管理を行なわなくても素子下配線部と半導体素子と
の絶縁を安定に図ることができるため、製造工程の安定
化、低いコスト化を図ることができる。
また、素子下配線部と半導体素子との間に絶縁物を介
装させ、あるいは素子下配線部を支持部よりも大きくデ
プレスさせることにより、半導体素子との絶縁をより確
実化させることができる。
さらに、素子下配線部の厚さを支持部よりも薄く形成
することにより、支持部よりも下に突出させることなく
半導体素子との確実な絶縁を図ることができる。
【図面の簡単な説明】
第１図（ａ）から第１図（ｃ）までは本発明にかかる半
導体装置の断面図、第２図は本発明にかかる半導体装置
に用いられるリードフレームの外観を示す平面図、第３
図（ａ）から第３図（ｃ）は第１図（ａ）から第１図
（ｃ）までの実施例にそれぞれ対応するリードフレーム
の構造を示す断面図、第４図は第２図のリードフレーム
に半導体素子を搭載した状態を示す平面図、第５図
（ａ）から第５図（ｃ）までは第４図におけるＣ−Ｃ′
断面を示す断面図、第６図はワイヤボンディングを行っ
た様子を示す平面図、第７図は第６図における電源関係
の接続を強調して示す平面図、第８図は第６図の電源関
係の接続の模式的説明図、第９図は本発明の他の実施例
にかかる半導体装置の断面図、第10図はそのＣ−Ｃ′断
面を示す断面図、第11図はリードフレームの構造を示す
断面図、第12図は従来一般的に知られている樹脂封止型
半導体装置であるSOJ型の半導体装置用のリードフレー
ムを示す平面図、第13図は第12図のリードフレームに半
導体素子を搭載した様子を示す平面図、第14図は第13図
におけるＡ−Ａ′断面図、第15図は電源供給のための電
極を増加させた従来の半導体装置を示す平面図、第16図
は第15図における電位供給を示す模式的説明図、第17図
は３次元的な電源配線を行った例を示す平面図、第18図
はそのＢ−Ｂ′断面図、第19図は第18図に示された立体
配線構造を示す模式的説明図である。 101……半導体素子、101……支持部、102……素子下リ
ード、103……ダイマウント材、103……電極、105,111,
112,115……ボンディングワイヤ、106……インナリー
ド、107……アウタリード、108……樹脂封止体、109…
…絶縁性樹脂、113,114……パッド、121,122……タイバ
ー。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】金属薄板から形成され、半導体素子の下面
    を支持するベッドと、前記半導体素子の周囲に配設さ
    れ、前記半導体素子上の電極とワイヤにより接続された
    リードを有し、樹脂封止してなる樹脂封止型半導体装置
    において、 前記ベッドは、支持部と、これと所定の間隙を有しかつ
    前記半導体素子と絶縁状態に形成された素子下配線部と
    に分割されており、前記素子下配線部により電源関係リ
    ードとこの電源関係リードと離れた位置に存在する前記
    半導体素子上の電源関係電極との接続を行うようにした
    ことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】前記半導体素子下面と前記素子下配線部と
    の間に介挿された絶縁体をさらに備えたことを特徴とす
    る請求項１に記載の樹脂封止型半導体装置。
  3. 【請求項３】前記素子下配線部は、その上面の位置が前
    記支持部の上面の位置よりも低くなるようにデプレスさ
    れていることを特徴とする請求項１に記載の樹脂封止型
    半導体装置。
  4. 【請求項４】前記素子下配線部は前記支持部よりも薄い
    厚さを有しており、前記素子下配線部の底面と前記支持
    部の底面とは同一平面をなしていることを特徴とする請
    求項１に記載の樹脂封止型半導体装置。
JP32433290A 1990-04-27 1990-11-27 樹脂封止型半導体装置 Expired - Lifetime JP2538717B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32433290A JP2538717B2 (ja) 1990-04-27 1990-11-27 樹脂封止型半導体装置
EP19910106802 EP0454150B1 (en) 1990-04-27 1991-04-26 Plastic moulded semiconductor device
DE1991614757 DE69114757T2 (de) 1990-04-27 1991-04-26 Kunststoffummantelte Halbleiteranordnung.
US07/692,893 US5223740A (en) 1990-04-27 1991-04-29 Plastic mold type semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11271590 1990-04-27
JP2-112715 1990-04-27
JP32433290A JP2538717B2 (ja) 1990-04-27 1990-11-27 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0411761A JPH0411761A (ja) 1992-01-16
JP2538717B2 true JP2538717B2 (ja) 1996-10-02

Family

ID=26451817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32433290A Expired - Lifetime JP2538717B2 (ja) 1990-04-27 1990-11-27 樹脂封止型半導体装置

Country Status (4)

Country Link
US (1) US5223740A (ja)
EP (1) EP0454150B1 (ja)
JP (1) JP2538717B2 (ja)
DE (1) DE69114757T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
US6436736B1 (en) * 2000-11-13 2002-08-20 Semiconductor Components Industries Llc Method for manufacturing a semiconductor package on a leadframe
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927558A (ja) * 1982-08-03 1984-02-14 Toshiba Corp 半導体装置用リ−ドフレ−ム
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH0231454A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置
JP2798427B2 (ja) * 1989-07-17 1998-09-17 沖電気工業株式会社 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法
JPH0760837B2 (ja) * 1990-03-13 1995-06-28 株式会社東芝 樹脂封止型半導体装置

Also Published As

Publication number Publication date
EP0454150B1 (en) 1995-11-22
JPH0411761A (ja) 1992-01-16
EP0454150A1 (en) 1991-10-30
US5223740A (en) 1993-06-29
DE69114757T2 (de) 1996-05-02
DE69114757D1 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JP2799850B2 (ja) Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法
JPS5966157A (ja) 半導体装置及びその製造方法
JPH1167809A (ja) 半導体装置
JP2538717B2 (ja) 樹脂封止型半導体装置
JPS60167454A (ja) 半導体装置
JPH05335474A (ja) 樹脂封止半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH0754841B2 (ja) 絶縁物封止型回路装置
JPH0521698A (ja) 半導体装置
JP3036339B2 (ja) 半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JPH0362932A (ja) 半導体装置
US20040070065A1 (en) Controlled impedance for wire bonding interconnects
KR950005966B1 (ko) 수지밀봉형 반도체장치
KR20030083561A (ko) 수지밀봉형 반도체장치
JPH07211850A (ja) 半導体装置
KR940007383B1 (ko) 리이드프레임을 갖춘 반도체장치
JPH08250624A (ja) 半導体装置およびその製造方法
JP2002299357A (ja) 半導体装置及びその製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JPH0724275B2 (ja) 半導体装置
JPS6236299Y2 (ja)
JPH0637234A (ja) 半導体装置
KR20010045680A (ko) 리드 온 칩형 반도체 칩 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 15