KR100443484B1 - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR100443484B1
KR100443484B1 KR1019970004457A KR19970004457A KR100443484B1 KR 100443484 B1 KR100443484 B1 KR 100443484B1 KR 1019970004457 A KR1019970004457 A KR 1019970004457A KR 19970004457 A KR19970004457 A KR 19970004457A KR 100443484 B1 KR100443484 B1 KR 100443484B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
chip
center
lsi
Prior art date
Application number
KR1019970004457A
Other languages
English (en)
Inventor
히로아키 후지모토
신이쓰 다케하시
다카시 오쓰카
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Application granted granted Critical
Publication of KR100443484B1 publication Critical patent/KR100443484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 제 1 반도체 칩과 제 2 반도체 칩의 접합부에 가해지는 패키지의 경화 수축력 및 열응력을 줄여서 반도체 장치의 신뢰성 및 수율을 향상시키기 위한 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치는 제 1 LSI를 갖는 정방형의 제 1 반도체 칩(10)과, 제 2 LSI를 갖는 동시에 제 1 반도체 칩(10)보다 작은 칩사이즈를 가지며 제 1 반도체 칩(10)에 페이스 다운 방식으로 접속되는 정방형의 제 2 반도체 칩(20)과, 제 1 반도체 칩(10) 및 제 2 반도체 칩(20)을 밀봉한 정방형의 수지 패키지(35)를 포함한다. 제 1 반도체 칩(10)의 중심부와 제 2 반도체 칩(20)의 중심부는 서로 오프셋되는 동시에, 제 2 반도체 칩(20) 중심부와 밀봉용 수지(35)의 중심부는 거의 일치한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 제 1 LSI를 갖는 제 1 반도체 칩과, 제 2 LSI를 갖는 제 2 반도체 칩이 페이스 다운 방식으로 접속되어 이루어지는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, LSI 반도체 장치의 저가격화 및 소형화를 도모하기 위하여 서로 다른 기능을 갖는 LSI 또는 서로 다른 프로세스에 의해 형성된 LSI를 갖는 반도체 칩끼리 페이스 다운 방식으로 접합되어 이루어지는 반도체 장치가 제안되고 있다.
이하, 상기 종래의 LSI 반도체 장치에 대하여 도 8을 참조하여 설명하기로 한다.
우선, 제 1 LSI를 갖는 제 1 반도체 칩(110) 위에 제 1 내부전극(111) 및 본딩패드(112)가 형성되는 동시에, 제 2 LSI를 갖는 제 2 반도체 칩(120)위에 제 2 내부전극(121)이 형성되고, 제 1 반도체 칩(110)의 제 1 내부전극(111)과 제 2 반도체 칩(120)의 제 2 내부전극(121)은 땜납으로 된 범프(122)를 통하여 서로 전기적으로 접속된다. 또, 제 1 반도체 칩(110)과 제 2 반도체 칩(120) 사이에는 절연성 수지(130)가 충전되고, 제 1 반도체 칩(110)과 제 2 반도체 칩(120)은 범프(122) 및 절연성 수지(130)에 의하여 일체화된다.
제 1 반도체 칩(110)은 리드 프레임의 다이패드(131)에 수지에 의해 고정됨과 동시에, 제 1 반도체 칩(110)의 본딩패드(112)와 리드 프레임의 외부리드(132)는 본딩 와이어(133)를 통하여 전기적으로 접속된다. 제 1 반도체 칩(110), 제 2 반도체 칩(120), 본딩와이어(133), 다이패드(131) 및 외부리드(132)의 일부는 밀봉용 수지(135)에 의하여 패키지된다.
이하, 상기의 반도체 장치의 제조 방법에 대하여 도 8 및 도 9를 참조하여 설명하기로 한다.
우선, 도 8 및 도 9에 도시된 바와 같이, 제 1 LSI를 갖는 제 1 반도체 칩(110) 위에 제 1 내부전극(111) 및 본딩패드(112)를 형성하는 동시에, 제 2 LSI를 갖는 제 2 반도체 칩(120) 위에 제 2 내부전극(121)을 형성한 후, 이 제 2 내부전극(121) 위에 땜납으로 된 범프(122)를 형성한다. 그 후, 제 2 반도체 칩(120)이형성된 웨이퍼를 다이싱(dicing)하여 제 2 반도체 칩(120)을 서로 분리한 후, 각 제 2 반도체 칩(120)을 웨이퍼 상태의 제 1 반도체 칩(110) 위에 배치한다.
다음에, 도 9에 도시된 바와 같이, 제 2 반도체 칩(120)의 범프(122)와 제 1 반도체 칩(110)의 제 1 내부전극(111)을 접합한 후, 웨이퍼 상태의 제 1 반도체 칩(110)을 다이싱하여 제 1 반도체 칩(110)을 서로 분리한다.
다음에, 도 8에 도시된 바와 같이, 제 1 반도체 칩(110)과 제 2 반도체 칩(120) 사이에 절연성 수지(130)를 충전한 후, 제 1 반도체 칩(110)을 리드 프레임의 다이패드(131)에 수지에 의하여 고정하는 동시에, 제 1 반도체 칩(110)의 본딩 패드(112)와 리드 프레임의 외부리드(131)를 본딩 와이어(133)를 통하여 접속하고, 그 후, 제 1 반도체 칩(110), 제 2 반도체 칩(120), 본딩 와이어(133), 다이패드(131) 및 외부리드(132)의 일부를 밀봉용 수지(135)에 의하여 패키지하면 종래의 반도체 장치가 얻어진다.
그러나 상기 종래의 반도체 장치의 제조 방법에 의하면, 웨이퍼 상태의 제 1 반도체 칩(110)을 다이싱할 때 사용하는 순수가 제 1 반도체 칩(110)과 제2 반도체 칩(120) 사이에 침입하므로, 침입한 순수를 오븐 등을 이용하여 제거하는 공정이 필요하게 된다. 또, 웨이퍼 상태의 제 1 반도체 칩(110)을 다이싱할 때 공급하는 순수의 수압에 의하여 제 1 반도체 칩(110)과 제 2 반도체 칩(120)의 접합부가 면내 방향의 전단력(剪斷力 : shear force)을 받거나, 제 1 반도체 칩(110)의 다이싱 공정에서 발생한 실리콘의 찌꺼기가 제 1 반도체 침(110)과 제 2 반도체 칩(120)사이에 침입하므로, 반도체 장치의 신뢰성이 손상되는 동시에 수율이 저하되는 문제점이 있었다.
그러나, 제 1 LSI를 갖는 제 1 반도체 칩(110)과 제 2 LSI를 갖는 제 2반도체 칩(120)이 범프(122)에 의해 접속되어 이루어지는 반도체 장치에 있어서는 제 1 반도체 칩(110)의 제 1 내부전극(111)의 위치와 제 2 반도체 칩(120)의 제 2 내부전극(121)의 위치를 일치시킬 필요가 있다. 이 때문에, 제 1 반도체 칩(110)의 제 1 LSI에 형성된 기능블록과 제 1 내부전극(111)을 접속하는 배선, 또는, 제 2 반도체 칩(120)의 제 2 LSI에 형성된 기능블록과 제 2 내부전극(121)을 접속하는 배선의 길이가 길어지므로, 제 1 LSI 또는 제 2 LSI에 있어서 신호시간의 지연이 발생한다.
그래서 제 1 반도체 칩(110)의 제 1 LSI에 형성된 기능블록과 제 1 내부전극(111)을 접속하는 배선의 길이를 짧게 하기 위해 제 1 내부전극(111)의 위치를 제 1 LSI에 형성된 기능블록의 위치에 근접시켜 도 10의 (a)에 도시된 바와 같이 제 1 반도체 칩(110)에 형성되는 제 1 내부전극(111)의 위치를 제 1 반도체 칩(110)의 중심부에 대하여 오프셋 되는 것을 고려하였다.
그런데, 제 1 내부전극(111)의 위치를 제 1 반도체 칩(110)의 중심부에 대하여 오프셋되면 제 1 반도체 칩(110) 중심부의 위치와 제 2 반도체 칩(120) 중심부의 위치는 일치할 필요가 있기 때문에, 제 2 반도체 칩(120)의 측면으로부터 밀봉용 수지(135)의 외면까지의 거리가 부위에 따라 달라지고, 제 2 반도체 칩(120)의 측방에 존재하는 밀봉용 수지(135)의 양이 부위에 따라 달라진다. 이 때문에, 밀봉용 수지(135)가 경화할 때 제 2 반도체 칩(120)의 측면에 가해지는 경화 수축력이 측면에 따라 다르다. 즉, 밀봉용 수지(135)의 양이 큰 부분(도10의 (b)에서 A로 표시한 부분)의 경화 수축력은 밀봉용 수지(135)의 양이 작은 부분(도 10의 (b)에서 B로 표시한 부분)의 경화 수축력보다 크다. 또, 반도체장치를 프린트 기판 등에 실장할 때 밀봉용 수지(135)의 온도는 상승하지만, 이 온도 상승에 따른 밀봉용 수지(135)의 열팽창에 의하여 제 2 반도체 칩(120)의 측면에 가해지는 열응력은 측면에 따라 다르다. 즉, 밀봉용 수지(135)의 양이 큰 부분(A)의 열응력은 밀봉용 수지(135)의 양이 작은 부분(B)의 열응력보다 크다. 따라서, 제 2 반도체 칩(120)에서의 밀봉용 수지(135)의 양이 큰 부분(A)과 대응하는 측면 (a)에 가해지는 경화 수축력 및 열응력은 제 2 반도체 칩(120)에서의 밀봉용 수지(135)의 양이 작은 부분(B)과 대응하는 측면(b)에 가해지는 경화 수축력 및 열응력보다 커진다. 이 때문에, 제 1 반도체 칩(110)과 제 2 반도체 칩(120)의 접합부에 경화 수축력의 차이 및 열응력의 차이에 기인하는 전단력이 면내 방향으로 가해지므로 반도체 장치의 신뢰성이 손상되는 동시에 수율이 저하되는 또 다른 문제점이 있었다.
상기 문제점을 감안하여, 본 발명은 다이싱시에 제 1 반도체 칩과 제 2반도체 칩 사이에 순수가 침입하는 것을 방지하여 오븐 등에 의한 순수의 제거공정을 없앰과 동시에, 제 1 반도체 칩을 다이싱할 때 공급하는 순수의 수압이 제 1 반도체 칩과 제 2 반도체 칩의 접합부에 가해지는 문제 및 제 1 반도체 칩을 다이싱할 때 발생하는 기판의 찌꺼기가 제 1 반도체 칩과 제 2 반도체 칩 사이에 침입하는 문제를 방지하여 반도체 장치의 신뢰성 및 수율을 향상시키는 것을 제 1 의 목적으로 하고, 제 1 반도체 칩과 제 2 반도체 칩의 접합부에 가해지는 패키지의 경화 수축력 및 열응력을 감소시켜 반도체 장치의 신뢰성 및 수율을 향상시키는 것을 제 2 의 목적으로 한다.
도 1의 (a)∼(c)는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 방법의 각 공정을 도시한 단면도.
도 2의 (a)∼(c)는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 방법의 각 공정을 도시한 단면도.
도 3의 (a)∼(c)는 본 발명의 제 2 실시예에 의한 반도체 장치의 제조 방법의 각 공정을 도시한 단면도.
도 4의 (a)∼(c)는 본 발명의 상기 제 2 실시예에 의한 반도체 장치의 제조 방법의 각 공정을 도시한 단면도.
도 5의 (a)∼(c)는 본 발명의 제 3 실시예에 의한 반도체 장치의 제조 방법의 각 공정을 도시한 단면도.
도 6의 (a),(b)는 본 발명의 제 3 실시예에 의한 반도체 장치의 제조 방법의 각 공정을 도시한 단면도.
도 7은 본 발명의 제 3 실시예에 의한 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치의 변형예를 도시한 평면도.
도 8은 종래의 반도체 장치의 단면도.
도 9는 종래의 반도체 장치의 1공정을 도시한 단면도.
도 10은 본 발명의 전제로 되는 반도체 장치의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 제 1 반도체 칩 11 : 제 1 내부전극
12 : 본딩 패드 20 : 제 2 반도체 칩
21 : 제 2 내부전극 22 : 범프
30 : 절연성 수지 31 : 다이패드
32 : 의부리드 33 : 본명 와이어
35 : 밀봉용 수지 40 : 가압 공구
41 : 자외선 42 : 프로브 단자
43 : 다이아몬드 호일 44 : 칩 유지용 수지
상기의 제 2 목적달성을 위하여 본 발명에 의한 반도체 장치는 제 1 LSI를 갖는 제 1 반도체 칩과, 제 2 LSI를 갖는 동시에 제 1 반도체 칩 보다 작은 칩 사이즈를 가지며, 제 1 반도체 칩에 페이스 다운 방식으로 접속되는 제 2 반도체 칩과, 제 1 반도체 칩 및 제 2 반도체 칩을 밀봉하는 패키지를 포함하고, 제 2 반도체 칩의 서로 인접하는 2측변 중 같은 길이 또는 짧은 쪽의 길이를 갖는 제 1 측변이 연장되는 제 1 방향에 있어서, 제 1 반도체 칩의 중심부와 제 2 반도체 칩의 중심부는 서로 오프셋되는 동시에 제 2 반도체 칩의 중심부와 패키지의 중심부는 거의 일치한다.
본 발명에 의한 반도체 장치에 의하면, 제 2 반도체 칩의 서로 인접하는 2 측변 중 같은 길이 또는 짧은 쪽의 길이를 갖는 제 1 측변이 연장되는 제 1 방향에 있어서, 제 2 반도체 칩의 중심부와 패키지의 중심부가 거의 일치하기 때문에, 제 2 반도체 칩의 측면으로부터 패키지의 외면까지의 거리는 거의 같다. 이 때문에, 제 1 방향에서는 패키지가 경화할 때 제 2 반도체 칩의 각 측면에 가해지는 경화 수축력이 거의 같아지는 동시에 패키지의 열팽창에 따라 제 2 반도체 칩의 각 측면에 가해지는 열응력도 거의 같아진다. 무엇보다도, 제 1 반도체 칩에서의 제 1 방향의 각 측면에 가해지는 패키지의 경화 수축력 및 열응력은 약간 다르지만, 제 1반도체 칩의 칩 사이즈가 제 2 반도체 칩의 칩 사이즈보다 크기 때문에, 제 1 방향에서 제 1 반도체 칩의 측면에 가해지는 패키지의 경화 수축력 및 열응력의 차이는 종래의 반도체 장치에서의 제 2 반도체 칩의 측면에 가해지는 패키지의 경화 수축력 및 열응력의 차이에 비하여 작다.
본 발명에 의한 반도체 장치에 있어서, 제 2 반도체 칩의 서로 인접하는 2 측변 중 제 1 측변과 다른 제 2 측변이 연장되는 제 2 방향에 있어서, 제 1 반도체 칩의 중심부와 제 2 반도체 칩의 중심부는 서로 오프셋되는 동시에 제 2 반도체 칩의 중심부와 패키지의 중심부는 거의 일치하는 것이 바람직하다.
이와 같이 하면, 제 2 방향에서도 제 2 반도체 칩의 각 측면에 가해지는 패키지의 경화 수축력 및 열응력은 거의 같아진다.
상기 제 2 목적달성을 위하여, 본 발명에 의한 제 1 반도체 장치의 제조방법은, 제 1 LSI를 갖는 제 1 반도체 칩과, 제 2 의 LSI를 갖는 동시에 상기 제1 반도체 칩보다 작은 칩 사이즈를 갖는 제 2 반도체 칩을 페이스 다운 방식으로 접속하는 칩 접속공정과, 서로 접속된 제 1 반도체 칩 및 제 2 반도체 칩을 패키지에 의해 밀봉하는 칩 밀봉공정을 포함하고, 상기 칩 접속공정은 제 2 반도체 칩의 서로 인접하는 2 측변 중 같은 길이 또는 짧은 쪽 길이를 갖는 제 1 측변이 연장되는 제 1 방향에 있어서, 제 1 반도체 칩의 중심부와 제 2 반도체 칩의 중심부가 서로 오프셋되는 동시에 제 2 반도체 칩의 중심부와 패키지의 중심부가 거의 일치하도록 제 1 반도체 칩과 제 2 반도체 칩을 접속하는 공정을 포함한다.
제 1 반도체 장치의 제조 방법에 의하면, 칩 접속공정은 제 1 방향에서 제 2반도체 칩의 중심부와 패키지의 중심부가 거의 일치하도록 제 1 반도체 칩과 제 2 반도체 칩을 접속하는 공정을 포함하기 때문에, 얻어지는 반도체 장치에 있어서는 제 1 방향에서 제 2 반도체 칩의 각 측면에 가해지는 패키지의 경화 수축력 및 열응력은 거의 같아진다.
제 1 반도체 장치의 제조 방법에 있어서, 칩 접속공정은 제 2 반도체 칩의 서로 인접하는 2 측변 중 제 1 측변과 다른 제 2 측변이 연장되는 제 2 방향에 있어서, 제 1 반도체 칩의 중심부와 제 2 반도체 칩의 중심부가 서로 오프셋되는 동시에 제 2 반도체 칩의 중심부와 패키지의 중심부가 거의 일치하도록 제 1 반도체 칩과 제 2 반도체 칩을 접속하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 얻어지는 반도체 장치에서는 제 2 방향에서도 제 2 반도체 칩의 각 측면에 가해지는 패키지의 경화 수축력 및 열응력은 거의 같아진다.
상기의 제 1 목적달성을 위하여, 본 발명에 의한 제 2 반도체 장치의 제조 방법은 제 1 LSI를 갖는 제 1 반도체 칩과, 제 2 LSI를 갖는 동시에 제 1 반도체 칩 보다 작은 칩 사이즈를 갖는 제 2 반도체 칩이 페이스 다운 방식에 의해 접속되어 이루어지는 반도체 장치의 제조 방법을 대상으로 하고, 상기 복수의 제 2 반도체 칩이 형성된 반도체 웨이퍼를 다이싱하여 복수의 제 2 반도체 칩을 서로 분리하는 제 1 칩 분리공정과, 서로 분리된 복수의 제 2 반도체 칩을 복수의 제 1 반도체 칩이 형성된 반도체 웨이퍼에서의 복수의 제 1 반도체 칩에 페이스다운 방식에 의해 각각 접속하는 칩 접속공정과, 서로 접속된 복수의 제 1 반도체 칩과 복수의 제 2 반도체 칩 사이에 절연성 수지를 각각 충전하는 수지 충전공정과, 상기 복수의제 1 반도체 칩이 형성된 반도체 웨이퍼를 다이싱하여 복수의 제 1 반도체 칩을 서로 분리하는 제 2 칩 분리공정을 포함한다.
제 2 반도체 장치의 제조 방법에 의하면, 제 1 반도체 칩과 제 2 반도체 칩 사이에 절연성 수지를 충전한 후, 제 1 반도체 칩이 형성된 반도체 웨이퍼를 다이싱하여 제 1 반도체 칩을 서로 분리하기 때문에, 다이싱 공정에서 사용하는 순수가 제 1 반도체 칩과 제 2 반도체 칩 사이에 침입하지 않고, 다이싱할 때의 수압이 제 2 반도체 칩에 대하여 측방으로부터 가해져도 제 1 반도체 칩과 제 2반도체 칩의 접합부가 손상되지 않으며, 또, 다이싱할 때 발생하는 기판의 찌꺼기가 제 1 반도체 칩과 제 2 반도체 칩 사이에 잠입하지 않는다.
제 2 반도체 장치의 제조 방법에 있어서, 수지 충전공정과 제 2 칩 분리공정 사이에 제 2 반도체 칩에서의 제 1 반도체 칩과 대향하는 면과 반대측의 면을 연마하는 칩 연마공정을 추가로 포함하는 것이 바람직하다.
제 2 반도체 장치의 제조 방법에 있어서, 수지 충전공정과 제 2 칩 분리공정 사이에 제 1 반도체 칩에서의 제 2 반도체 칩과 대향하는 면에 제 2 반도체 칩을 둘러싸는 수지층을 형성한 후, 제 2 반도체 칩에서의 제 1 반도체 칩과 대향하는 면과 반대측의 면을 연마하는 칩 연마공정을 추가로 포함하는 것이 바람직하다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 본 발명의 각 실시예에 의한 반도체 장치 및 그 제조 방법에 대하여 도면을 참조하면서 설명하기로 한다.
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 방법에 대하여, 도 1의 (a)∼(c) 및 도 2의 (a)∼(c)를 참조하여 설명하기로 한다.
우선, 도 1의 (a)에 도시된 바와 같이, 제 1 반도체 웨이퍼 상에 형성되고 각각이 제 1 LSI를 갖는 복수의 제 1 반도체 칩(10) 위에 알루미늄으로 된 제 1 내부전극(11) 및 본딩 패드(12)를 각각 형성한다. 또, 제 2 반도체 웨이퍼 위에 형성되고 각각이 제 2 LSI를 갖는 동시에 제 1 반도체 칩(10)보다 작은 칩 사이즈를 갖는 복수의 제 2 반도체 칩(20) 위에 알루미늄으로 된 제 2 내부전극(21)을 형성한 후, 각 제 2 내부전극(21)의 위에 땜납으로 된 범프(22)를 형성한다.
범프(22)의 재료로서는 Au, In, In-Sn, Pb-Sn, Cu 또는 Ni 등의 금속을 이용할 수 있고, 범프(22)의 크기로서는 지름이 1㎛∼100㎛, 높이가 1㎛∼50㎛정도인 것을 이용할 수 있다. 또, 알루미늄으로 된 제 2 내부전극(21) 위에 무전해 도금법에 의해 Ni/Au 등의 도시하지 않은 배리어 메탈층을 형성한 후, 이 배리어 메탈층 위에 전해 도금법, 무전해 도금법, 디핑법 또는 전사법 등에 의해 범프(22)를 형성할 수 있다.
또, 제 2 반도체 칩(20)의 제 2 내부전극(21) 위에 범프(22)를 형성하는 대신 제 1 반도체 칩(10)의 제 1 내부전극(11) 위에 범프를 형성하여도 된다.
다음에, 제 2 반도체 칩(20)이 형성된 제 2 반도체 웨이퍼를 다이싱하여 복수의 제 2 반도체 칩(20)을 서로 분리한 후, 제 1 반도체 칩(10)에서의 제 2반도체 칩(20)의 탑재영역에, 예를 들면 자외선 경화성의 에폭시 수지로 된 절연성 수지(30)를 도포한다.
절연성 수지(30)로서는 자외선 경화성의 에폭시 수지 대신 열경화성, 자외성 경화성 또는 상온 경화성의 에폭시 수지, 아크릴 수지, 폴리이미드 수지 또는 우레탄 수지 등을 이용할 수 있다. 또, 절연성 수지(30)의 도포방법에 대해서는 디스펜스법, 인쇄법 또는 스탬핑법 등을 적절하게 이용할 수 있다.
또, 절연성 수지(30)를 제 1 반도체 칩(10)에서의 제 2 반도체 칩(20)의 탑재영역에 도포하는 대신 제 2 반도체 칩(20)에 도포하여도 된다.
다음에, 제 2 반도체 침(20)을 웨이퍼 상태의 제 1 반도체 칩(10)위에 배치하는 동시에, 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)의 위치를 맞춘 후, 제 2 반도체 칩(20)을 제 1 반도체 칩(10)에 접근시켜 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)을 접촉시킨다.
또, 제 1 반도체 칩(10)에 절연성 수지(30)를 도포하고 나서 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)을 접촉시키는 대신 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)을 접촉시키고 나서, 제 1 반도체 칩(10)과 제 2 반도체 칩(20) 사이에 절연성 수지(30)를 충전하여도 된다.
다음에 도 1의 (b)에 도시된 바와 같이, 가압 공구(40)로 제 2 반도체 칩(20)을 제 1 반도체 침(10)에 대해 눌러 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)을 접합시키는 동시에, 절연성 수지(30)를 제 1반도체 칩(10)과 제 2 반도체 칩(20) 사이에 널리 퍼뜨린다. 이와 같이 하면, 제 1 반도체 칩(10)과 제 2 반도체 칩(20)은 절연성 수지(30)의 점성에 의하여 일시적으로 고정된다. 가압 공구(40)에 의한 가압력은 1개의 범프(22)당 0.1g∼20g의 하중이 적당하고, 상기 하중의 크기는 제 1 반도체 칩(10)의 제 1 내부전극(11)이 손상되거나, 상기 제 1 내부전극(11)의 하측에 형성된 트렌지스터나 배선의 특성이 변하지 않을 정도로 설정한다.
다음에 절연성 수지(30)에 대하여 자외선(41)을 제 1 반도체 칩(10)의 주변으로부터 조사하여 절연성 수지(30)를 경화시킴으로써, 제 1 반도체 칩(10)과 제 2 반도체 칩(20)을 일체화한다. 자외선(41)의 에너지량으로서는 절연성 수지(30)의 종류에 따라 다르지만, 통상은 200mJ∼5000mJ인 조사량의 자외선(41)을 수초 동안 조사한다. 그 후, 가압 공구(40)에 의한 가압을 해제하여 상온 또는 가열 하에서 유지하면 절연성 수지(30)는 경화한다. 이와 같은 공정을 모든 제 2반도체 칩(20)에 대하여 행함으로써 모든 제 2 반도체 칩(20)을 웨이퍼 상태의제 1 반도체 칩(10)과 일체화한다.
또, 절연성 수지(30)가 열경화성인 경우에는 가압 공구(40)를 통하여 절연성 수지(30)를 가열함으로써 절연성 수지(30)를 경화시킨다. 이 경우의 가열 조건으로서는 통상, 70℃∼250℃ 정도의 온도 하에서 수초∼수십초 간 가열한 후, 가압 공구(40)에 의한 가압을 해제한다.
또, 가압 공구(40)에 의한 제 2 반도체 칩(20)에 대한 가압공정 및 절연성수지(30)의 경화공정에 대해서는 제 2 반도체 칩(20)마다 가압과 경화를 번갈아 행하여도 되고, 복수의 제 2 반도체 칩(20)에 대하여 가압을 행한 후, 복수의 절연성 수지(30)를 동시에 경화시켜도 된다.
다음에 도 1의 (c)에 도시된 바와 같이, 제 1 반도체 칩(10)의 본딩패드(12)에 프로버의 프로브 단자(42)를 접촉시켜 제 1 반도체 칩(10)의 제 1 LSI 및 제 2 반도체 칩(20)의 제 2 LSI의 전기적 특성을 동시에 검사한다.
다음에 도 2의 (a)에 도시된 바와 같이, 다이아몬드 호일(43)을 회전시키면서 복수의 제 2 반도체 칩(20)의 이면을 동시에 연마한다. 이 경우, 제 2 반도체 칩(20)은 웨이퍼 상태의 제 1 반도체 칩(10)에 대하여 절연성 수지(30)에 의해 견고하게 고정되고, 기계적 강도가 커지므로 당초의 두께가 400∼680㎛인 제 2 반도체 칩(20)을 10㎛ 정도의 얇기까지 연마할 수 있다.
또, 다이아몬드 호일(43)에 의한 연마 대신 알루미나에 의한 연마, 또는, 연마영역 이외의 영역을 레지스트 혹은 왁스로 덮은 상태에서 화학적인 연마를 행하여도 된다.
또, 제 2 반도체 칩(20)에 대한 연마 이외에, 웨이퍼 상태의 제 1 반도체 칩(10)에 대한 연마를 행하여도 된다. 이 경우, 제 2 반도체 칩(20)이 절연성수지(30)에 의하여 제 1 반도체 칩(10)에 고정되어 있기 때문에, 웨이퍼 상태의 제 1 반도체 칩(10)의 강성이 증가하므로, 제 1 반도체 칩(10)을 종래보다 얇게 연마할 수 있다. 이와 같이 제 1 반도체 칩(10) 및 제 2 반도체 칩(20)에 대하여 연마하면 제 1 반도체 칩(10) 및 제 2 반도체 칩(20)으로 된 반도체 장치의 두께를 한층 얇게 할 수 있다. 무엇보다도, 제 1 반도체 칩(10)을 지나치게 얇게 연마하면, 나중에 행하는 제 1 반도체 웨이퍼에 대한 다이싱 공정에서 제 1 반도체 칩(10)이 손상될 우려가 있으므로, 제 1 반도체 칩(10)에 대한 연마량에는 한계가 있다. 이에 대하여 이미 다이싱에 의해 분리된 제 2 반도체 칩(20)에 대해서는 최대한까지 연마할 수 있다.
다음에 도 2의 (b)에 도시된 바와 같이, 제 1 반도체 칩(10)이 형성된 제 1 반도체 웨이퍼에 대하여 다이싱을 행한다.
다음에 도 2의 (c)에 도시된 바와 같이, 분리된 제 1 반도체 칩(10)을 리드 프레임의 다이패드(31)에 수지로 고정하는 동시에, 제 1 반도체 칩(10)의 본딩 패드(12)와 리드 프레임의 외부리드(32)를 본딩 와이어(33)를 통하여 접속한다. 그 후, 제 1 반도체 칩(10), 제 2 반도체 칩(20), 본딩 와이어(33), 다이패드(31) 및 외부리드(32)의 일부를 밀봉용 수지(35)로 패키지하면, 제 1 반도체 칩(10)과 제 2 반도체 칩(20)이 일체화되어 이루어진 LSI 반도체 장치를 얻을 수 있게 된다.
제 1 실시예에 의한 반도체 장치의 제조 방법에 의하면, 제 2 반도체 칩(20)과 웨이퍼 상태의 제 1 반도체 칩(10) 사이에 절연성 수지(30)를 충전한 후, 제 1 반도체 칩(10)에 대하여 다이싱을 행하기 때문에, 다음에 설명하는 바와 같은 효과를 얻을 수 있게 된다.
우선, 다이싱 공정에서 사용하는 순수가 제 1 반도체 칩(10)과 제 2 반도체 칩(20) 사이에 침입하지 않기 때문에, 칩 사이에 침입한 순수를 오븐 등으로 증발시키는 공정을 저감할 수 있다. 무엇보다도, 제 1 반도체 칩(10) 및 제 2반도체 칩(20)에 부착되는 순수를 불어서 날려버리는 공정은 필요하지만, 순수를 불어서 날려버리는 공정에 필요한 시간은 1장의 반도체 웨이퍼를 절단하는 것에 필요한 시간과 같은 정도이므로, 특별한 문제는 없다.
또, 제 1 반도체 칩(10)에 대한 다이싱시의 수압이 제 2 반도체 칩(20)에 대하여 측방으로부터 가해져도 제 2 반도체 칩(20)은 웨이퍼 상태의 제 1 반도체 칩(10)에 절연성 수지(30)에 의해 고정되기 때문에, 제 1 반도체 칩(10)과 제 2반도체 칩(20)의 접합부가 손상되지 않으므로, 반도체 장치의 신뢰성 및 수율이 향상된다.
또, 제 1 반도체 칩(10)에 대한 다이싱에 의해 발생하는 실리콘 찌꺼기가 제 1 반도체 칩(10)과 제 2 반도체 칩(20) 사이에 잠입하는 문제를 해소할 수도 있다.
또, 제 1 실시예에 있어서는, 제 2 반도체 칩(20)이 제 1 반도체 칩(10)에 접합된 상태에서 전기 특성의 검사를 완료했기 때문에, 검사 결과 우량품으로 판별된 반도체 칩만을 밀봉용 수지(35)로 패키지할 수 있으므로, 즉, 불량 반도체 칩을 패키지 할 필요가 없으므로, 패키지 공정에서의 비용을 절감할 수 있다.
또, 제 1 실시예에 있어서는, 웨이퍼 상태의 제 1 반도체 칩(10)의 본딩패드(12)에 프로브 단자(42)를 접촉시켜 전기적 특성을 검사하기 때문에, 복수의 반도체 칩에 대하여 동시에 검사할 수 있으므로 검사공정에 필요한 시간을 절감할 수 있다. 또, 전기적 특성의 검사는 제 1 반도체 칩(10)과 제 2 반도체 칩(20) 사이에 절연성 수지(30)를 충전하는 공정보다 앞이어도 되고 나중이어도 된다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 의한 반도체 장치의 제조 방법에 대하여도 3의 (a)∼(c) 및 도 4의 (a)∼(b)를 참조하여 설명하기로 한다.
제 1 실시예와 마찬가지로, 도 3의 (a)에 도시된 바와 같이, 제 1 LSI를 갖는 제 1 반도체 칩(10) 위에 제 1 내부전극(11) 및 본딩 패드(12)을 형성하는 동시에, 제 2 LSI를 갖는 제 2 반도체 칩(20) 위에 제 2 내부전극(21)을 형성한 후, 상기 제 2 내부전극(21) 위에 범프(22)를 형성한다. 그 후, 제 2 반도체 칩(20)이 형성된 제 2 반도체 웨이퍼를 다이싱하여 제 2 반도체 칩(20)을 서로 분리한 후, 제 1 반도체 칩(10)에서의 제 2 반도체 칩(20)의 탑재영역에 절연성 수지(30)를 도포한다. 그 후, 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)을 접촉시킨다.
다음에 도 3의 (b)에 도시된 바와 같이, 가압 공구(40)로 제 2 반도체 칩(20)을 제 1 반도체 칩(10)에 대해 눌러 제 2 반도체 칩(20)의 범프(22)와 제 1반도체 칩(10)의 제 1 내부전극(11)을 접합시키는 동시에, 절연성 수지(30)를 제1 반도체 칩(10)과 제 2 반도체 칩(20) 사이에 널리 퍼뜨린다. 그 후, 절연성수지(30)에 대하여 자의선(41)을 조사하여 절연성 수지(30)를 경화시킴으로써, 제 1 반도체 칩(10)과 제 2 반도체 칩(20)을 일체화한다.
다음에, 도 3의 (c)에 도시된 바와 같이, 제 1 반도체 칩(10)의 본딩 패드(12)에 프로버의 프로브 단자(42)를 접촉시켜 제 1 반도체 칩(10)의 제 1 LSI 및 제 2 반도체 칩(20)의 제 2 LSI의 전기적 특성을 동시에 검사한다.
다음에, 도 4의 (a)에 도시된 바와 같이, 웨이퍼 상태의 제 1 반도체 칩(10) 위에 전면에 걸쳐 칩 유지용 수지(44)를 제 2 반도체 칩(20)과 같은 정도의 높이까지 퇴적한 후, 다이아몬드 호일(43)을 회전시키면서 복수의 제 2 반도체 칩(20)의 이면을 동시에 연마한다. 이 경우, 제 2 반도체 칩(20)은 절연성 수지(30) 및 칩 유지용 수지(44)에 의하여 웨이퍼 상태의 제 1 반도체 칩(10)에 고정되므로, 제 2 반도체 칩(20)에 대한 연마를 보다 확실하게 행할 수 있다. 제 2반도체 칩(20)에 대한 연마가 완료되면 칩 유지용 수지(44)를 용액으로 제거한다. 칩 유지용 수지(44)를 용액으로 제거할 때 절연성 수지(30)가 제거되지 않도록 칩 유지용 수지(44)로서는 절연성 수지(3)와 다른 종류의 수지를 이용하는 동시에, 용액은 칩 유지용 수지(44)를 용해하지만 절연성 수지(30)를 용해하지 않는 것을 이용한다.
다음에, 도 4의 (b)에 도시된 바와 같이, 제 1 반도체 칩(10)이 형성된 제 1 반도체 웨이퍼에 대하여 다이싱을 행한 후, 분리된 제 1 반도체 칩(10)을 리드 프레임의 다이패드(31)에 고정하는 동시에, 제 1 반도체 칩(10)의 본딩 패드(12)와 리드 프레임의 외부리드(32)를 본딩 와이어(33)를 통하여 접속하고, 그 후, 제 1 반도체 칩(10), 제 2 반도체 칩(20), 본딩 와이어(33), 다이패드(31) 및 외부리드(32)의 일부를 밀봉용 수지(35)로 패키지하면, 도 4의 (c)에 도시된바와 같은 반도체 장치가 얻어진다.
(제 3 실시예 )
이하, 본 발명의 제 3 실시예에 의한 반도체 장치 및 그 제조 방법에 대하여 도 5의 (a)∼(c) 및 도 6의 (a),(b)를 참조하여 설명하기로 한다.
제 1 실시예와 마찬가지로, 도 5의 (a)에 도시된 바와 같이, 제 1 LSI를 갖는 정방형의 제 1 반도체 칩(10) 위에 제 1 내부전극(11) 및 본딩 패드(12)를 형성하는 동시에, 제 2 LSI를 갖는 동시에 제 1 반도체 칩(10)보다 작은 칩 사이즈를 갖는 정방형의 제 2 반도체 칩(20) 위에 제 2 내부전극(21)을 형성한 후, 상기 제 2 내부전극(21) 위에 범프(22)를 형성한다. 이 경우, 제 1 LSI의 기능블록과 제 1 내부젼극(11)의 거리를 짧게하여 제 1 LSI에서의 신호 지연시간을 단축하기 위해 제 1 내부전극(11)은 제 1 반도체 침(10)의 중심부에 대하여 예를들면 좌측으로 오프셋된다.
다음에, 제 2 반도체 칩(20)이 형성된 제 2 반도체 웨이퍼를 다이싱하여 제 2 반도체 칩(20)을 서로 분리한 후, 제 1 반도체 칩(10)에서의 제 2 반도체 칩(20)의 탑재영역에 절연성 수지(30)를 도포한다. 이때 제 1 내부전극(11)은 제 1 반도체 칩(10)의 중심부에 대하여 좌측으로 오프셋되어 있기 때문에, 절연성 수지(30)의 도포영역도 제 1 반도체 칩(10)의 중심부에 대하여 좌측으로 오프셋된다.
다음에, 제 2 반도체 칩(20)을 웨이퍼 상태의 제 1 반도체 칩(10) 위에 배치함과 동시에, 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)의 위치를 맞춘 후, 제 2 반도체 칩(20)의 범프(22)와 제 1 반도체 칩(10)의 제 1 내부전극(11)을 접촉시킨다. 이와 같이 하면, 제 2 반도체 칩(20)의 중심부는 제 1 반도체 칩(10)의 중심부에 대하여 좌측으로 오프셋된다.
다음에, 도 5의 (b)에 도시된 바와 같이, 가압 공구(40)로 제 2 반도체 칩(20)을 제 1 반도체 칩(10)에 대해 눌러 제 2 반도체 칩(20)의 범프(22)와 제1 반도체 칩(10)의 제 1 내부전극(11)을 접합시키는 동시에, 절연성 수지(30)를 제 1 반도체 칩(10)과 제 2 반도체 칩(20) 사이에 널리 퍼뜨린다. 그 후, 절연성 수지(30)에 대하여 자외선(41)을 조사하여 절연성 수지(30)를 경화시킴으로써 제 1 반도체 칩(10)과 제 2 반도체 칩(20)을 일체화한다.
다음에, 도 5의 (c)에 도시된 바와 같이, 제 1 반도체 칩(10)의 본딩 패드(12)에 프로버의 프로브 단자(42)를 접촉시켜 제 1 반도체 칩(10)의 제 1 LSI 및 제 2 반도체 칩(20)의 제 2 LSI의 전기적 특성을 동시에 검사한다. 그 후, 도시 생략하였으나, 복수의 제 2 반도체 칩(20)의 이면을 연마한다.
다음에, 도 6의 (a)에 도시된 바와 같이, 제 1 반도체 칩(10)이 형성된 제 1 반도체 웨이퍼에 대해 다이싱을 행하여 제 1 반도체 칩(10)을 분리한다. 그 후, 분리된 제 1 반도체 칩(10)을 리드 프레임의 다이패드(31)에 고정하는 동시에, 제 1 반도체 칩(10)의 본딩 패드(12)와 리드 프레임의 외부리드(32)를 본딩 와이어(33)를 통하여 접속한다. 그 후, 도 6 의 (b)에 도시된 바와 같이, 제 1 반도체 칩(10), 제 2 반도체 칩(20), 본딩 와이어(33), 다이패드(31) 및 외부리드(32)의 일부를 정방형의 밀봉용 수지(35)로 패키지한다. 이 경우, 제 2 반도체 칩(20)의 중심부와 밀봉용 수지(35)의 중심부는 거의 일치하도록 하나 제 1 반도체 칩(10)의 중심부는 밀봉용 수지(35)의 중심부에 대하여 우측으로 오프셋 되도록 패키지한다.
또, 제 1 반도체 칩(10)을 리드 프레임의 다이패드(31)에 고정하는 방법으로는 다음의 2가지 방법을 적절하게 선택할 수 있다. 즉, 리드 프레임의 내측 리드의 길이를 좌우 다르게 하여 다이패드(31)가 리드 프레임의 중심부에 대하여 우측으로 오프셋되도록 설정하고, 제 1 반도체 칩(10)을 그 중심부와 다이패드(31)의 중심부가 일치하도록 설치하여도 되고, 도 6의 (b)에 도시된 바와 같이, 다이패드(31)가리드 프레임의 중심부에 위치하도록 설치하고, 제 1 반도체 칩(10)을 그 중심부가 다이패드(31)의 중심부에 대하여 우측으로 오프셋되도록 설치하여도 된다.
제 1 반도체 칩(10)의 중심부와 밀봉용 수지(35)의 중심부가 오프셋되는 양에 대해서는, 예를들면 다음과 같이 설정할 수 있다. 즉, 제 1 반도체 칩(10)의 크기가 10mm각, 제 2 반도체 칩(20)의 크기가 4mm각, 밀봉용 수지(35)의 크기가 16mm각인 경우, 제 2 반도체 침(20)의 중심부를 밀봉용 수지(35)의 중심부와 일치시키는 한편, 제 1 반도체 칩(10)의 중심부를 밀봉용 수지(35)의 중심부에 대하여 1mm 오프셋시킨다. 이와 같이 하면, 제 1 반도체 칩(10)의 측면으로부터 밀봉용 수지(35)의 측면까지의 거리는 각각 2mm 및 4mm로 된다.
제 3 실시예에 의한 반도체 장치에 의하면, 제 2 반도체 칩(20)의 중심부와 밀봉용 수지(35)의 중심부가 거의 일치하기 때문에, 제 2 반도체 칩(20)의 측면으로부터 밀봉용 수지(35)의 외면까지의 거리는 좌우 같다. 이 때문에, 밀봉용 수지(35)가 경화될 때 제 2 반도체 칩(20)의 측면에 가해지는 경화 수축력은 좌우 양측이 같아지는 동시에, 밀봉용 수지(35)의 열팽창에 따라 제 2 반도체 칩(20)의 측면에 가해지는 열응력도 좌우 양측이 같아진다.
무엇보다도, 제 1 반도체 칩(10)의 중심부가 밀봉용 수지(35)의 중심부에 대하여 오프셋되어 있기 때문에, 밀봉용 수지(35)가 경화될 때 제 1 반도체 칩(10)의 측면에 가해지는 경화 수축력은 좌우 양측이 다름과 동시에, 밀봉용 수지(35)의 열팽창에 따라 제 1 반도체 칩(10)의 측면에 가해지는 열응력도 좌우 양측이 다르다.
그러나, 제 1 반도체 칩(10)의 칩 사이즈는 제 2 반도체 칩(20)의 칩 사이즈보다 크기 때문에 제 1 반도체 칩(10)의 측방에 존재하는 밀봉용 수지(35)의 양은 제 2 반도체 칩(20)의 측방에 존재하는 밀봉용 수지(35)의 양에 비하여 적으므로, 제 1 반도체 칩(10)의 좌우 측면에 가해지는 밀봉용 수지(35)의 경화 수축력 및 열응력의 차이는 도 10에 도시된 종래의 반도체 장치에서의 제 2 반도체 칩(120)의 좌우 측면에 가해지는 밀봉용 수지(135)의 경화 수축력 및 열응력의 차이에 비하여 작다. 따라서, 제 1 반도체 칩(10)과 제 2 반도체 칩(20)의 접합부에 밀봉용 수지(35)의 경화 수축력 및 열응력의 차이에 기인하여 제 1 반도체칩(10)과 제 2 반도체 칩(20)의 접합부에 면내 방향으로부터 가해지는 전단력은 종래에 비하여 줄어든다.
제 3 실시예에 있어서는, 제 1 반도체 칩(10), 제 2 반도체 칩(20) 및 밀봉용 수지(35)의 평면 형상은 각각 정방형이었으나, 도 7에 도시된 바와 갈이 장방형 형상이어도 된다. 제 2 반도체 칩(20)이 장방형 형상인 경우에는 제 2 반도체 칩(20)의 짧은 변이 연장되는 방향으로 제 1 반도체 칩(10)의 중심부와 제2 반도체 칩(20)의 중심부가 서로 오프셋되는 동시에, 제 2 반도체 칩(20)의 중심부와 밀봉용 수지(35)의 중심부가 거의 일치하는 것이 바람직하다. 즉, 도 7에서의 X_1과X_2가 같은 것이 바람직하다. 이와 같이 하면, 제 2 반도체 칩(20)에서의 도 7의 좌우 양측의 측면에 가해지는 밀봉용 수지(35)의 경화 수축력 및 열응력의 차이는 없어진다. 이 경우에는, 도 7에서의 Y_1과 Y_1는 다르지만, 도 7의 상하 방향에 존재하는 밀봉용 수지(35)의 양은 도 7에서의 좌우 방향에 존재하는 밀봉용 수지(35)의 양에 비하여 적으므로, 제 2 반도체 칩(20)의 짧은변 측의 측면에 가해지는패키지의 경화 수축력 및 열응력 차이의 영향은 적다. 무엇보다도, 제 2 반도체 칩(20)이 장방형 형상인 경우에는 제 2 반도체 칩(20)의 긴 변이 연장되는 방향으로도 제 2 반도체 칩(20)의 중심부와 밀봉용 수지(35)의 중심부가 거의 일치하는 것, 즉 Y_1과 Y_2가 같은 것이 바람직한 것은 당연하다.
또, 상기 제 1∼제 3 실시예에 있어서는 반도체 장치의 패키지의 형식에 대해서는 특별하게 한정되지 않고, QFP 타입, PGA 타입 또는 BGA 타입 등을 적절하게 채용할 수 있는 동시에, 패키지의 재료로서는 밀봉용 수지 대신 밀봉용 세라믹 등을 적절하게 이용할 수 있다.
본 발명에 의한 반도체 장치에 의하면, 제 2 반도체 칩의 서로에 인접하는 2측변중 같은 길이 또는 짧은 쪽의 길이를 갖는 제 1 측변이 연장되는 제 1방향에 있어서, 제 2 반도체 칩의 중심부와 패키지의 중심부가 거의 일치하기 때문에, 패키지의 경화 수축력 및 열응력의 차이에 기인하여 제 1 반도체 칩과 제2 반도체 칩의 접합부에 면내 방향으로부터 가해지는 전단력이 종래에 비하여 작아지므로 반도체 장치의 신뢰성 및 수율이 향상된다.
본 발명에 의한 반도체 장치에 있어서, 제 2 반도체 칩의 서로에 인접하는 2측변중 제 1 측변과 다른 제 2 측변이 연장되는 제 2 방향에 있어서, 제 2반도체 칩의 중심부와 패키지의 중심부가 거의 일치하므로 제 2 방향에서도 제 2반도체 칩의 각 측면에 가해지는 패키지의 경화 수축력 및 열응력의 차이는 종래에 비하여 작아지고, 따라서 반도체 장치의 신뢰성 및 수율은 한층 향상된다.
본 발명에 의한 제 1 반도체 장치의 제조 방법에 의하면, 칩 접속공정이 제 1 방향에 있어서, 제 1 반도체 칩의 중심부와 제 2 반도체 칩의 중심부가 서로 오프셋되는 동시에 제 2 반도체 칩의 중심부와 패키지의 중심부가 거의 일치하도록 제 1 반도체 칩과 제 2 반도체 칩을 접속하는 공정을 포함하기 때문에, 얻어지는 반도체 장치에 있어서는 제 1 반도체 칩과 제 2 반도체 칩의 접합부에 면내 방향으로부터 가해지는 전단력이 종래에 비하여 작아지므로 반도체 장치의 신뢰성 및 수율이 향상된다.
제 1 반도체 장치의 제조 방법에 있어서, 칩 접속공정이 제 2 반도체 칩의 제 2 측변이 연장되는 제 2 방향에 있어서, 제 1 반도체 칩의 중심부와 제 2반도체 칩의 중심부가 서로 오프셋되는 동시에 제 2 반도체 칩의 중심부와 패키지의 중심부가 거의 일치하도록 제 1 반도체 칩과 제 2 반도체 칩을 접속하는 공정을 포함하면 제 1 반도체 칩과 제 2 반도체 칩의 접합부에 면내 방향으로부터 가해지는 전단력이 종래에 비하여 한층 작아지므로 반도체 장치의 신뢰성 및 수율이 한층 향상된다.
제 2 반도체 장치의 제조 방법에 의하면, 다이싱 공정에서 사용하는 순수가 제 1 반도체 칩과 제 2 반도체 칩 사이에 침입하지 않으므로, 제 1 반도체 칩과 제 2 반도체 칩 사이에 침입한 순수를 오븐 등으로 증발시키는 공정이 불필요하게 되어 공정수 및 가격을 절감할 수 있다. 또, 다이싱할 때의 수압에 의해 제 1 반도체 칩과 제 2 반도체 칩의 접합부가 손상되지 않는 동시에, 다이싱할때 발생하는 기판의 찌꺼기가 제 1 반도체 칩과 제 2 반도체 칩 사이에 침입하지 않으므로 반도체 장치의 신뢰성 및 수율이 향상된다.
제 2 반도체 장치의 제조 방법에 있어서, 수지 충전공정과 제 2 칩 분리공정 사이에 제 2 반도체 칩을 연마하는 칩 연마공정을 포함하면, 제 2 반도체 칩은 웨이퍼 상태의 제 1 반도체 칩에 대하여 절연성 수지에 의해 견고하게 고정된 상태에서 연마되기 때문에, 기계적 강도가 커져 연마가 안정되는 동시에 제 2반도체 칩을 종래에 비하여 얇게 연마할 수 있으므로, 제 1 반도체 칩과 제 2 반도체 칩이 일체화되어 이루어진 초박형의 LSI 반도체 장치를 얻을 수 있다.
제 2 반도체 장치의 제조 방법에 있어서, 수지 충전공정과 제 2 칩 분리공정 사이에 제 2 반도체 칩을 둘러싸는 수지층을 형성한 후, 제 2 반도체 칩을 연마하는 칩 연마공정을 포함하면, 기계적 강도가 한층 커져 연마가 한층 안정되는 동시에, 제 2 반도체 칩을 종래에 비하여 한층 얇게 연마할 수 있으므로, 한증 얇은 LSI 반도체 장치를 얻을 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (7)

  1. 제 1 LSI를 갖는 제 1 반도체 칩과,
    제 2 LSI를 갖는 동시에 제 1 반도체 칩 보다 작은 칩 사이즈를 가지며 상기 제 1 반도체 칩에 페이스 다운 방식으로 접속되는 제 2 반도체 칩과,
    상기 제 1 반도체 칩 및 제 2 반도체 칩을 밀봉하는 패키지를 포함하고,
    상기 제 2 반도체 칩의 서로 인접하는 2측벽 중 같은 길이 또는 짧은 쪽의 길이를 갖는 제 1 측변이 연장되는 제 1 방향에 있어서, 상기 제 1 반도체 칩의 중심부와 상기 제 2 반도체 칩의 중심부는 서로 오프셋되는 동시에 상기 제 2 반도체 칩의 중심부와 상기 패키지의 중심부는 거의 일치하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 반도체 칩의 서로 인접하는 2측변 중 상기 제 1 측변과 다른 제 2 측변이 연장되는 제 2 방향에 있어서, 상기 제 1 반도체 칩의 중심부와 상기 제 2 반도체 칩의 중심부는 서로 오프셋되는 동시에 상기 제 2 반도체 칩의 중심부와 상기 패키지의 중심부는 거의 일치하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 LSI를 갖는 제 1 반도체 칩과, 제 2 LSI를 갖는 동시에 제 1 반도체 칩보다 작은 칩 사이즈를 갖는 제 2 반도체 칩을 페이스 다운 방식으로 접속하는 칩접속공정과,
    서로 접속된 상기 제 1 반도체 칩 및 제 2 반도체 칩을 패키지에 의해 밀봉하는 칩 밀봉공정을 포함하고,
    상기 칩 접속공정은 상기 제 2 반도체 칩의 서로 인접하는 2측벽 중 같은 길이 또는 짧은 쪽의 길이를 갖는 제 1 측변이 연장되는 제 1 방향에 있어서, 상기 제 1 반도체 칩의 중심부와 상기 제 2 반도체 칩의 중심부가 서로 오프셋되는 동시에, 상기 제 2 반도체 칩의 중심부와 상기 패키지의 중심부가 거의 일치하도록 상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 칩 접속공정은 상기 제 2 반도체 칩의 서로 인접하는 2측벽 중 상기 제 1 측변과 다른 제 2 측변이 연장되는 제 2 방향에 있어서, 상기 제 1 반도체 칩의 중심부와 상기 제 2 반도체 칩의 중심부가 서로 오프셋되는 동시에 상기 제 2 반도체 칩의 중심부와 상기 패키지 중심부가 거의 일치하도록 상기 제1반도체 칩과 상기 제 2 반도체 칩을 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. (삭제)
  6. (삭제)
  7. (삭제)
KR1019970004457A 1996-02-19 1997-02-14 반도체장치및그제조방법 KR100443484B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-030301 1996-02-19
JP3030196 1996-02-19
JP11758896 1996-05-13
JP96-117588 1996-05-13

Publications (1)

Publication Number Publication Date
KR100443484B1 true KR100443484B1 (ko) 2004-09-18

Family

ID=26368625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004457A KR100443484B1 (ko) 1996-02-19 1997-02-14 반도체장치및그제조방법

Country Status (2)

Country Link
US (2) US5773896A (ko)
KR (1) KR100443484B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682954B1 (en) * 1996-05-29 2004-01-27 Micron Technology, Inc. Method for employing piggyback multiple die #3
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
DE19651528B4 (de) * 1996-12-11 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und Verfahren zum Herstellen derselben
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
KR100563585B1 (ko) * 1997-03-10 2006-03-22 세이코 엡슨 가부시키가이샤 전자 부품과 반도체 장치 및 이들의 제조 방법과 이들을실장한 회로 기판 및 이 회로 기판을 가지는 전자 기기
US6208018B1 (en) * 1997-05-29 2001-03-27 Micron Technology, Inc. Piggyback multiple dice assembly
JP3064998B2 (ja) * 1997-10-28 2000-07-12 日本電気株式会社 半導体装置及びその製造方法
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
US6119325A (en) * 1998-11-24 2000-09-19 Advanced Micro Devices, Inc. High pressure water stream to separate a multi-layer integrated circuit device and package
US6528890B1 (en) 1998-12-01 2003-03-04 Micron Technology, Inc. Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
JP3512657B2 (ja) * 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6426559B1 (en) * 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
JP3719654B2 (ja) * 2001-05-10 2005-11-24 松下電器産業株式会社 Ｌｓｉテスト方法
CA2390627C (en) * 2001-06-18 2007-01-30 Research In Motion Limited Ic chip packaging for reducing bond wire length
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
DE10240460A1 (de) 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10245452A1 (de) * 2002-09-27 2004-04-08 Infineon Technologies Ag Verfahren zum Bestimmen der Anordnung von Kontaktflächen auf der aktiven Oberseite eines Halbleiterchips
DE10300711B4 (de) * 2003-01-10 2007-10-04 Infineon Technologies Ag Verfahren zur Passivierung eines Halbleiterchipstapels
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
US20050133241A1 (en) * 2003-12-18 2005-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Chip orientation and attachment method
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
KR101232409B1 (ko) 2009-02-27 2013-02-12 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법
US8402835B2 (en) * 2011-02-16 2013-03-26 Silicon Microstructures, Inc. Compensation of stress effects on pressure sensor components

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851527A (ja) * 1981-09-22 1983-03-26 Nec Corp 半導体装置
JPS5873126A (ja) * 1981-10-27 1983-05-02 Seiko Keiyo Kogyo Kk 半導体装置の実装方法
JPS5892230A (ja) * 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置
JPS60150660A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置
JPH0750759B2 (ja) * 1988-07-01 1995-05-31 シャープ株式会社 半導体装置
JPH04340758A (ja) * 1991-05-17 1992-11-27 Fujitsu Ltd 半導体装置およびその製造方法
JP3073550B2 (ja) * 1991-06-27 2000-08-07 株式会社東芝 半導体装置
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
JPH05175278A (ja) * 1991-12-20 1993-07-13 Toshiba Corp 半導体装置
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5739053A (en) * 1992-10-27 1998-04-14 Matsushita Electric Industrial Co., Ltd. Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
JPH06151701A (ja) * 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
FR2701153B1 (fr) * 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.

Also Published As

Publication number Publication date
US5930599A (en) 1999-07-27
US5773896A (en) 1998-06-30

Similar Documents

Publication Publication Date Title
KR100443484B1 (ko) 반도체장치및그제조방법
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6001493A (en) Substrate for transferring bumps and method of use
US7413925B2 (en) Method for fabricating semiconductor package
US6774315B1 (en) Floating interposer
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US20020098620A1 (en) Chip scale package and manufacturing method thereof
US7238548B2 (en) Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
US6927095B2 (en) Low cost and compliant microelectronic packages for high I/O and fine pitch
US20040191955A1 (en) Wafer-level chip scale package and method for fabricating and using the same
KR20010009564A (ko) 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US20030214007A1 (en) Wafer-level package with bump and method for manufacturing the same
JP2001168275A (ja) 小型集積回路パッケージおよびその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP3262728B2 (ja) 半導体装置及びその製造方法
US20090206480A1 (en) Fabricating low cost solder bumps on integrated circuit wafers
JP2004165311A (ja) 半導体装置とその製造方法
US8072068B2 (en) Semiconductor device and a method for manufacturing the same
EP0890981B1 (en) Enhanced underfill adhesion of flip chips
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
US6696319B2 (en) Method of attaching semiconductor devices on a switching device and such an attached device
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2001332663A (ja) フリップ・チップ実装用バインダー及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee