CN101894761B - 开窗型球栅阵列封装结构的基板及其制造方法 - Google Patents

开窗型球栅阵列封装结构的基板及其制造方法 Download PDF

Info

Publication number
CN101894761B
CN101894761B CN2009101389938A CN200910138993A CN101894761B CN 101894761 B CN101894761 B CN 101894761B CN 2009101389938 A CN2009101389938 A CN 2009101389938A CN 200910138993 A CN200910138993 A CN 200910138993A CN 101894761 B CN101894761 B CN 101894761B
Authority
CN
China
Prior art keywords
conductive layer
conductive
substrate
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101389938A
Other languages
English (en)
Other versions
CN101894761A (zh
Inventor
黄志亿
郑宏祥
王建皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2009101389938A priority Critical patent/CN101894761B/zh
Publication of CN101894761A publication Critical patent/CN101894761A/zh
Application granted granted Critical
Publication of CN101894761B publication Critical patent/CN101894761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种开窗型球栅阵列封装结构的基板及其制造方法，该基板包括芯层、第一导电层、第二导电层、至少一开窗及至少一穿导孔。该开窗包括第一贯穿孔及第三导电层，该第一贯穿孔贯穿该基板且具有第一侧壁，该第三导电层形成于该第一侧壁上且连接该第一导电层及该第二导电层。该穿导孔包括第二贯穿孔及第四导电层，该第二贯穿孔贯穿该基板且具有第二侧壁，该第四导电层形成于该第二侧壁上且连接该第一导电层及该第二导电层。由此，该基板可达到控制特性阻抗及增进信号完整性的功效。

Description

开窗型球栅阵列封装结构的基板及其制造方法
技术领域
本发明涉及一种用于封装结构的基板及其制造方法，特别是涉及一种用于开窗型球栅阵列封装结构的基板及其制造方法。
背景技术
参考图1，显示已知开窗型球栅阵列封装结构的基板的俯视示意图，其中省略了防焊层(Solder Mask)。另配合参考图2及图3，图2显示沿着图1的线2-2的剖视示意图，其增加了焊球及导线，图3显示沿着图1的线3-3的剖视示意图，其增加了焊球及导线。该基板1包括至少一开窗11、第一导电层12、第二导电层13(如图2及图3所示)、介电层14(如图2及图3所示)、多个第一穿导孔(Via)15A及多个第二穿导孔(Via)15B。
该开窗11贯穿该基板1，该开窗11为长方形。该第一导电层12具有至少一第一电源/接地平面(Power/Ground Plane)122、多个输入/输出球垫(I/OBall Pad)16、多个电源/接地球垫(Power/Ground Ball Pad)17、多个导电指(Finger)(第一导电指121A及第二导电指121B)、多条导电迹线(ConductiveTrace)(第一导电迹线18A及第二导电迹线18B)。
该第一电源/接地平面122的材料为铜。这些电源/接地球垫17位于该第一电源/接地平面122。这些输入/输出球垫16及这些电源/接地球垫17用以形成多个焊球19(如图2及图3所示)于其上。
这些导电指(第一导电指121A及第二导电指121B)位于该开窗11的***，且透过多条导线20(如图2及图3所示)电性连接至芯片(图中未示)。这些第一导电指121A利用这些第一导电迹线18A电性连接至这些输入/输出球垫16。这些第二导电指121B利用这些第二导电迹线18B电性连接至这些第二穿导孔15B。
该第二导电层13具有至少一第二电源/接地平面131(如图2及图3所示)。该第二电源/接地平面131的材料为铜。该介电层14位于该第一导电层12及该第二导电层13之间。这些第一穿导孔15A贯穿该介电层14，且电性连接该第一电源/接地平面122至该第二电源/接地平面131。这些第二穿导孔15B贯穿该介电层14，且电性连接这些第二导电迹线18B及这些第二导电指121B至该第二电源/接地平面131。
再次参考图2及图3，显示已知开窗型球栅阵列封装结构的基板的应用示意图。首先，参考图2，显示信号的电流示意图。当该芯片(图中未示)送出信号时，该信号的电流经由这些导线20传送至这些第一导电指121A，再经由这些第一导电迹线18A传送至这些输入/输出球垫16，最后经由这些焊球19传送出去。
接着，参考图3，显示回流电流(Return Current)示意图。该回流电流透过这些焊球19回传至这些电源/接地球垫17，接着经由该第一导电层12的该第一电源/接地平面122及这些第一穿导孔15A传送至该第二导电层13的该第二电源/接地平面131，再经由这些第二穿导孔15B回传至该第一导电层12，之后经由这些第二导电迹线18B传送至这些第二导电指121B，最后经由这些导线20传回该芯片。
已知开窗型球栅阵列封装结构的基板1的缺点如下。虽然第二导电层13为面积宽广的良导体，可提供该回流电流低阻抗路径，对该信号而言为理想的参考地平面，然而这些第二穿导孔15B位于该基板1的***，靠近这些焊球19，且远离这些第二导电指121B，导致该回流电流必须透过这些第二穿导孔15B流回该第一导电层12的这些第二导电迹线18B，而无法善用该第二导电层13选择低阻抗路径。如此，该回流电流所产生的阻抗较高，对于该基板的电性有不良影响。
因此，有必要提供一种创新且具进步性的开窗型球栅阵列封装结构的基板及其制造方法，以解决上述问题。
发明内容
本发明提供一种开窗型球栅阵列封装结构的基板的制造方法，包括以下步骤：(a)提供基板，该基板具有芯层、第一导电层及第二导电层；(b)形成至少一第一贯穿孔及至少一第二贯穿孔，该第一贯穿孔及该第二贯穿孔贯穿该基板，且该第一贯穿孔具有第一侧壁，该第二贯穿孔具有第二侧壁；(c)形成第三导电层于该第一侧壁，且形成第四导电层于该第二侧壁；(d)图案化该第一导电层以形成第一线路；(e)覆盖防焊层于该第一导电层及该第二导电层；(f)图案化该防焊层以形成开口图案，该开口图案显露部分该第一线路；及(g)形成多个导电指于该开口图案内。
本发明另提供一种开窗型球栅阵列封装结构的基板，其包括芯层、第一导电层、第二导电层、至少一开窗及至少一穿导孔。该芯层具有第一表面及第二表面。该第一导电层位于该芯层的第一表面。该第二导电层位于该芯层的第二表面。该开窗包括第一贯穿孔及第三导电层，该第一贯穿孔贯穿该芯层、该第一导电层及该第二导电层且具有第一侧壁，该第三导电层形成于该第一侧壁上且连接该第一导电层及该第二导电层。该穿导孔包括第二贯穿孔及第四导电层，该第二贯穿孔贯穿该芯层、该第一导电层及该第二导电层且具有第二侧壁，该第四导电层形成于该第二侧壁上且连接该第一导电层及该第二导电层。
由于在本发明中，该第三导电层位于该开窗的该第一贯穿孔的侧壁上且电性连接这些第二导电指至该第二电源/接地平面，因此该回流电流利用该第二导电层面积宽广的特性选择低阻抗路径，而后流经该第三导电层至这些第二导电指。由此，该基板可达到控制特性阻抗及增进信号完整性的功效。
附图说明
图1显示已知开窗型球栅阵列封装结构的基板的俯视示意图，其中省略了防焊层(Solder Mask)；
图2显示沿着图1的线2-2的剖视示意图，其增加了焊球及导线；
图3显示沿着图1的线3-3的剖视示意图，其增加了焊球及导线；
图4至10显示本发明开窗型球栅阵列封装结构的基板的制造方法的优选实施例的工艺示意图；
图11显示本发明开窗型球栅阵列封装结构的基板的第一实施例的俯视示意图，其中省略了防焊层；
图12显示沿着图11的线12-12的剖视示意图，其增加了焊球及导线；
图13显示沿着图11的线13-13的剖视示意图，其增加了焊球及导线；
图14显示本发明开窗型球栅阵列封装结构的基板的第二实施例的俯视示意图；
图15显示本发明开窗型球栅阵列封装结构的基板的第三实施例的俯视示意图；及
图16显示本发明开窗型球栅阵列封装结构的基板的第二实施例的俯视示意图。
附图标记说明
1      已知基板
2      本发明第一实施例的基板
3      本发明第二实施例的基板
4      本发明第三实施例的基板
5      本发明第四实施例的基板
11     开窗
12     第一导电层
13     第二导电层
14     介电层
15A    第一穿导孔
15B    第二穿导孔
16     输入/输出球垫
17     电源/接地球垫
18A    第一导电迹线
18B    第二导电迹线
19     焊球
20     导线
21     开窗
22     第一导电层
23     第二导电层
24     芯层
25     穿导孔
26     输入/输出球垫
27     电源/接地球垫
28A    第一导电迹线
28B    第二导电迹线
29     焊球
30      导线
31      第一干膜
32      干膜开口
33      防焊层
34      绝缘材料
121A    第一导电指
121B    第二导电指
122     第一电源/接地平面
131     第二电源/接地平面
211     第一贯穿孔
212     第三导电层
221A    第一导电指
221B    第二导电指
222     第一电源/接地平面
231     第二电源/接地平面
241     芯层的第一表面
242     芯层的第二表面
251     第二贯穿孔
252     第四导电层
331     开口图案
具体实施方式
参考图4至10，显示本发明开窗型球栅阵列封装结构的基板的制造方法的优选实施例的工艺示意图。参考图4，提供基板2，该基板2具有芯层24、第一导电层22及第二导电层23。在本实施例中，该芯层24的材料为介电材料，该第一导电层22及该第二导电层23的材料为铜。
参考图5，形成至少一第一贯穿孔211及至少一第二贯穿孔251。该第一贯穿孔211及该第二贯穿孔251贯穿该基板2，且该第一贯穿孔211具有第一侧壁，该第二贯穿孔251具有第二侧壁。在本实施例中，利用钻孔方式形成该第一贯穿孔211及该第二贯穿孔251，且该第一贯穿孔211的外径大于该第二贯穿孔251的外径。
参考图6，形成第三导电层212于该第一侧壁，且形成第四导电层252于该第二侧壁。在本实施例中，利用电镀方式形成该第三导电层212于该第一侧壁，且形成该第四导电层252于该第二侧壁，其中该第三导电层212连接该第一导电层22及该第二导电层23，且该第四导电层252亦连接该第一导电层22及该第二导电层23。由此，该第一贯穿孔211及该第三导电层212形成开窗21，该第二贯穿孔251及该第四导电层252形成穿导孔25。
参考图7至9，图案化该第一导电层22以形成第一线路。在本实施例中，该图案化工艺如下。首先，形成第一干膜(Dry Film)31于该第一导电层22上，接着，曝光显影该第一干膜31，以形成多个干膜开口32，如图7所示。接着，经由这些干膜开口32蚀刻该第一导电层22以形成该第一线路，如图8所示。最后，移除该第一干膜31，以显露出该第一导电层22的该第一线路，如图9所示。该第一线路包括至少一第一电源/接地平面(Power/GroundPlane)222及多条导电迹线(Conductive Trace)(第一导电迹线28A及第二导电迹线28B)(图11)。优选地，可以利用上述方式图案化该第二导电层23以形成第二线路，该第二线路包括至少一第二电源/接地平面231。
参考图10，覆盖防焊层33于该第一导电层22及该第二导电层23。该防焊层33还覆盖该第二贯穿孔251，且该防焊层33不覆盖该第一贯穿孔211。优选地，绝缘材料34(与该防焊层33不同)填满于该第二贯穿孔251。接着，图案化该防焊层33以形成开口图案331，该开口图案331显露部分该第一线路。接着，形成多个导电指(Finger)(第一导电指221A及第二导电指221B)(图11)于该开口图案331内。优选地，利用电镀方式形成这些导电指(第一导电指221A及第二导电指221B)于该开口图案331内。可以理解的是，透过该开口图案331还可以形成多个输入/输出球垫(I/O Ball Pad)26及多个电源/接地球垫(Power/Ground Ball Pad)27(图11)。
参考图11，显示本发明开窗型球栅阵列封装结构的基板的第一实施例的俯视示意图，其中省略了防焊层33。另配合参考图12及图13，图12显示沿着图11的线12-12的剖视示意图，其增加了焊球及导线，图13显示沿着图11的线13-13的剖视示意图，其增加了焊球及导线。该基板2包括芯层24(如图12及图13所示)、第一导电层22、第二导电层23(如图12及图13所示)、至少一开窗21、至少一穿导孔(Via)25。
该芯层24具有第一表面241及第二表面242。该第一导电层22位于该芯层24的第一表面241。该第二导电层23位于该芯层24的第二表面242。
该开窗21包括第一贯穿孔211及第三导电层212，该第一贯穿孔211贯穿该芯层24、该第一导电层22及该第二导电层23且具有第一侧壁。该第三导电层212形成于该第一侧壁上且连接该第一导电层22及该第二导电层23。优选地，该第三导电层212为电镀层。
该穿导孔25包括第二贯穿孔251、第四导电层252及绝缘材料34。该第二贯穿孔251贯穿该芯层24、该第一导电层22及该第二导电层23且具有第二侧壁，该第四导电层252形成于该第二侧壁上且连接该第一导电层22及该第二导电层23。该第一贯穿孔211的外径大于该第二贯穿孔251的外径。优选地，该第四导电层252为电镀层。
在本实施例中，该第一导电层22包括第一线路，该第一线路包括至少一第一电源/接地平面222、多个导电指(第一导电指221A及第二导电指221B)、多个输入/输出球垫26、多个电源/接地球垫27及多条导电迹线(第一导电迹线28A及第二导电迹线28B)。
该第一电源/接地平面222的材料为铜。在本实施例中，这些电源/接地球垫27位于该第一电源/接地平面222。该第一电源/接地平面222连接该穿导孔25。这些输入/输出球垫26及这些电源/接地球垫27用以形成多个焊球29(如图12及图13所示)于其上。这些导电指(第一导电指221A及第二导电指221B)位于该开窗21的***。在本实施例中，这些导电指(第一导电指221A及第二导电指221B)透过多条导线30(如图12及图13所示)电性连接至芯片(图中未示)。
这些第一导电指221A利用这些第一导电迹线28A电性连接至这些输入/输出球垫26。这些第二导电指221B利用这些第二导电迹线28B电性连接至该第三导电层212。
该第二导电层23包括第二线路，该第二线路包括至少一第二电源/接地平面231(如图12及图13所示)。在本实施例中，该第二电源/接地平面231的材料为铜。
再次参考图12及图13，显示本发明开窗型球栅阵列封装结构的基板的应用示意图。首先，参考图12，显示信号的电流示意图。当该芯片送出信号时，该信号的电流经由这些导线30传送至这些第一导电指221A，再经由这些第一导电迹线28A传送至这些输入/输出球垫26，最后经由这些焊球29传送出去。
接着，参考图13，显示回流电流(Return Current)示意图。该回流电流透过这些焊球29回传至这些电源/接地球垫27，接着经由该第一导电层22的该第一电源/接地平面222及这些穿导孔25传送至该第二导电层23的该第二电源/接地平面231，再经由该第三导电层212回传至该第一导电层22，之后经由这些第二导电迹线28B传送至这些第二导电指221B，最后经由这些导线30传回该芯片。
由于在本发明中，该第三导电层212位于该开窗21的该第一贯穿孔211的侧壁上且电性连接这些第二导电指221B至该第二电源/接地平面231，因此该回流电流利用该第二导电层23面积宽广的特性选择低阻抗路径，而后流经该第三导电层212至这些第二导电指221B。由此，该基板2可达到控制特性阻抗及增进信号完整性的功效。
参考图14，显示本发明开窗型球栅阵列封装结构的基板的第二实施例的俯视示意图。本实施例的基板3与该第一实施例的基板2(图11)大致相同，其不同处仅在于开窗21及第三导电层212的数目。本实施例的基板3具有二个开窗21及二个第三导电层212。每一第三导电层212环绕每一开窗21。该二个第三导电层212可以其中之一为接地而另一为电源，或者二者皆为接地或皆为电源。
参考图15，显示本发明开窗型球栅阵列封装结构的基板的第三实施例的俯视示意图。该基板4与该第一实施例的基板2(图11)大致相同，其不同处仅在于开窗21及第三导电层212的数目。本实施例的基板4具有三个开窗21及三个第三导电层212。每一第三导电层212环绕每一开窗21。该三个第三导电层212可以其中之一为接地或电源，或者三者皆为接地或皆为电源。
参考图16，显示本发明开窗型球栅阵列封装结构的基板的第四实施例的俯视示意图。该基板5与该第一实施例的基板2(图11)大致相同，其不同处仅在于该第三导电层212的型式。在本实施例的该基板5中，该第三导电层212包括多个区段，这些区段彼此不连接。这些区段可以其中之一为接地或电源，或者其皆为接地或皆为电源。
上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，本领域一般技术人员对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如所述的权利要求所列。

Claims (10)

1.一种开窗型球栅阵列封装结构的基板的制造方法，包括以下步骤：
(a)提供基板，该基板具有芯层、第一导电层及第二导电层；
(b)形成至少一第一贯穿孔及至少一第二贯穿孔，该第一贯穿孔及该第二贯穿孔贯穿该基板，且该第一贯穿孔具有第一侧壁，该第二贯穿孔具有第二侧壁；
(c)形成第三导电层于该第一侧壁，且形成第四导电层于该第二侧壁；
(d)图案化该第一导电层以形成第一线路；
(e)覆盖防焊层于该第一导电层及该第二导电层；
(f)图案化该防焊层以形成开口图案，该开口图案显露部分该第一线路；及
(g)形成多个导电指于该开口图案内。
2.如权利要求1的方法，其中该步骤(a)中该芯层的材料为介电材料，该第一导电层及该第二导电层的材料为铜。
3.如权利要求1的方法，其中该步骤(b)是利用钻孔方式形成该第一贯穿孔及该第二贯穿孔，且该第一贯穿孔的外径大于该第二贯穿孔的外径。
4.如权利要求1的方法，其中该步骤(c)是利用电镀方式形成该第三导电层于该第一侧壁，且形成该第四导电层于该第二侧壁。
5.如权利要求1的方法，其中该步骤(d)包括：
(d1)形成第一干膜于该第一导电层上；
(d2)曝光显影该第一干膜，以形成多个干膜开口；
(d3)蚀刻该第一导电层以形成该第一线路；及
(d4)移除该第一干膜。
6.一种开窗型球栅阵列封装结构的基板，包括：
芯层，具有第一表面及第二表面；
第一导电层，位于该芯层的第一表面；
第二导电层，位于该芯层的第二表面；
至少一开窗，每一开窗包括第一贯穿孔及第三导电层，该第一贯穿孔贯穿该芯层、该第一导电层及该第二导电层且具有第一侧壁，该第三导电层形成于该第一侧壁上且连接该第一导电层及该第二导电层；及
至少一穿导孔，每一穿导孔包括第二贯穿孔及第四导电层，该第二贯穿孔贯穿该芯层、该第一导电层及该第二导电层且具有第二侧壁，该第四导电层形成于该第二侧壁上且连接该第一导电层及该第二导电层。
7.如权利要求6的基板，其中该第一导电层包括第一线路，该第一线路包括至少一第一电源/接地平面、多个第一导电指、多个第二导电指、多个输入/输出球垫、多个电源/接地球垫、多条第一导电迹线及多条第二导电迹线，其中这些第一导电指利用这些第一导电迹线电性连接至这些输入/输出球垫，这些电源/接地球垫位于该第一电源/接地平面之上，该第一电源/接地平面连接该穿导孔，这些第二导电指利用这些第二导电迹线电性连接至该第三导电层。
8.如权利要求6的基板，其中该第二导电层包括第二线路，该第二线路包括至少一第二电源/接地平面。
9.如权利要求6的基板，其中该第一导电层及该第二导电层的材料为铜，且该第三导电层及该第四导电层为电镀层。
10.如权利要求6的基板，其中该第三导电层包括多个区段，这些区段彼此不连接。
CN2009101389938A 2009-05-21 2009-05-21 开窗型球栅阵列封装结构的基板及其制造方法 Active CN101894761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101389938A CN101894761B (zh) 2009-05-21 2009-05-21 开窗型球栅阵列封装结构的基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101389938A CN101894761B (zh) 2009-05-21 2009-05-21 开窗型球栅阵列封装结构的基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101894761A CN101894761A (zh) 2010-11-24
CN101894761B true CN101894761B (zh) 2012-07-18

Family

ID=43103913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101389938A Active CN101894761B (zh) 2009-05-21 2009-05-21 开窗型球栅阵列封装结构的基板及其制造方法

Country Status (1)

Country Link
CN (1) CN101894761B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971433B2 (ja) * 1992-03-27 2007-09-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法及び半導体集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971433B2 (ja) * 1992-03-27 2007-09-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法及び半導体集積回路装置

Also Published As

Publication number Publication date
CN101894761A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
US10051733B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
CN104425459B (zh) 半导体装置及半导体装置的检查方法
JP2007004775A (ja) 半導体メモリカード
US20150235966A1 (en) Wiring board and semiconductor device using the same
JPH07326688A (ja) 半導体装置
CN104716114A (zh) 半导体装置
TW201517710A (zh) 電路板及電路板製作方法
CN101472403B (zh) 印刷线路板及其制作方法
TWI398198B (zh) 具有接地屏蔽結構之電路板及其製作方法
CN100472780C (zh) 电子零部件及其制造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN101894761B (zh) 开窗型球栅阵列封装结构的基板及其制造方法
US20100102447A1 (en) Substrate of window ball grid array package and method for making the same
US8324727B2 (en) Low profile discrete electronic components and applications of same
CN112449477B (zh) 电路板的制造方法及电路板
JP2016157924A (ja) 回路基板および回路基板組立体
TW201703601A (zh) 一種柔性線路板及其製作方法
US7709745B2 (en) Circuit board with plating bar
CN106408070B (zh) 接触式智能卡及制造方法
JPH01183196A (ja) 多層印刷配線板装置の製造方法
US6541853B1 (en) Electrically conductive path through a dielectric material
CN110278659A (zh) 复合电路板及其制造方法
US20080093702A1 (en) Semiconductor device having a passive device
JPH01175296A (ja) 多層印刷配線板装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant