JP5425461B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5425461B2 JP5425461B2 JP2008333247A JP2008333247A JP5425461B2 JP 5425461 B2 JP5425461 B2 JP 5425461B2 JP 2008333247 A JP2008333247 A JP 2008333247A JP 2008333247 A JP2008333247 A JP 2008333247A JP 5425461 B2 JP5425461 B2 JP 5425461B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic shield
- shield material
- semiconductor chip
- magnetic
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01064—Gadolinium [Gd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
図1は本実施の形態1における半導体チップのレイアウト例を示す平面図である。図1に示すように、本実施の形態1における半導体チップCHPには、CPU(中央演算処理装置、マイクロプロセッサユニット)1、MRAM(メモリユニット)2、周辺回路3、パワーライン4が形成されている。そして、半導体チップCHPの周辺部には、これらの回路と外部回路とを接続するための入出力用外部端子であるパッドPDが形成されている。
本実施の形態2における半導体装置(パッケージ)について図面を参照しながら説明する。図28は、本実施の形態2における半導体装置の構成を示す断面図である。図28に示す本実施の形態2における半導体装置の構成は、図6に示す前記実施の形態1における半導体装置の構成とほぼ同様である。すなわち、本実施の形態2でも、半導体チップCHPの主面上に配置される磁気シールド材PM2の厚さを、半導体チップCHPの裏面に配置される磁気シールド材PM1よりも厚く形成し、かつ、磁気シールド材PM1、PM2をパーマロイから構成している。これにより、磁気シールド効果を向上させることができる。
本実施の形態3における半導体装置(パッケージ)について図面を参照しながら説明する。図38は、本実施の形態3における半導体装置の構成を示す断面図である。図38に示す本実施の形態3における半導体装置の構成は、図6に示す前記実施の形態1における半導体装置の構成とほぼ同様である。すなわち、本実施の形態3でも、半導体チップCHPの主面上に配置される磁気シールド材PM2の厚さを、半導体チップCHPの裏面に配置される磁気シールド材PM1よりも厚く形成し、かつ、磁気シールド材PM1、PM2をパーマロイから構成している。これにより、磁気シールド効果を向上させることができる。
本実施の形態4における半導体装置(パッケージ)について図面を参照しながら説明する。図39は、本実施の形態4における半導体装置の構成を示す断面図である。図39に示す本実施の形態4における半導体装置の構成は、図6に示す前記実施の形態1における半導体装置の構成とほぼ同様である。すなわち、本実施の形態4でも、半導体チップCHPの主面上に配置される磁気シールド材PM2の厚さを、半導体チップCHPの裏面に配置される磁気シールド材PM1よりも厚く形成し、かつ、磁気シールド材PM1、PM2をパーマロイから構成している。これにより、磁気シールド効果を向上させることができる。
本実施の形態5における半導体装置(パッケージ)について図面を参照しながら説明する。図40は、本実施の形態5における半導体装置の構成を示す断面図である。図40に示す本実施の形態5における半導体装置の構成は、図6に示す前記実施の形態1における半導体装置の構成とほぼ同様である。すなわち、本実施の形態5でも、半導体チップCHPの主面上に配置される磁気シールド材PM2の厚さを、半導体チップCHPの裏面に配置される磁気シールド材PM1よりも厚く形成し、かつ、磁気シールド材PM1、PM2をパーマロイから構成している。これにより、磁気シールド効果を向上させることができる。
本実施の形態6における半導体装置(パッケージ)について図面を参照しながら説明する。図41は、本実施の形態6における半導体装置の構成を示す断面図である。図41に示す本実施の形態6における半導体装置の構成は、図6に示す前記実施の形態1における半導体装置の構成とほぼ同様である。すなわち、本実施の形態6でも、半導体チップCHPの主面上に配置される磁気シールド材PM2の厚さを、半導体チップCHPの裏面に配置される磁気シールド材PM1よりも厚く形成し、かつ、磁気シールド材PM1、PM2をパーマロイから構成している。これにより、磁気シールド効果を向上させることができる。
2 MRAM
3 周辺回路
4 パワーライン
ATR アクセストランジスタ
BL1〜BLn ビット線
CA カラムアドレス
CD1 カラムデコーダ
CD2 カラムデコーダ
CHP 半導体チップ
CSG1〜CSGn ゲート電極
CUT カッタ
D ダイサー
DAF1〜DAF3 ダイアタッチフィルム
Din 入力データ
DL1〜DLm デジット線
Dout 出力データ
DP ダイパッド
DPL1 ディンプル
DPL2 ディンプル
DR ドレイン領域
DW データ線
DWC データ書込回路
DRC データ読出回路
EMSK1 マスク
EMSK2 マスク
EMSK3 マスク
FL 固定層
FP 枠部
G ゲート電極
GD グラインダ
GOX ゲート絶縁膜
IL インナリード
IL1 層間絶縁膜
L リード
L1 配線
LD 下金型
LF リードフレーム
MC メモリセル
ML モールドライン
MR 樹脂体
OL アウタリード
PD パッド
PI ポリイミド膜
PLG1a プラグ
PLG1b プラグ
PLG2 プラグ
PM1 磁気シールド材
PM2 磁気シールド材
RE リードイネーブル信号
RL 記録層
S 半導体基板
SL1〜SLm ソース線
SR ソース領域
ST ストラップ
T 接着テープ
TI トンネル絶縁層
TMR 磁気抵抗素子
UD 上金型
W ワイヤ
WBL 書き込みビット線
WCSG1〜WCSGm ゲート電極
WD ワード線ドライバ帯
WE ライトイネーブル信号
WF 半導体ウェハ
WL1〜WLm ワード線
Claims (16)
- (a)ダイパッドと、
(b)前記ダイパッドの周囲に配置された複数のリードと、
(c)主面および前記主面と反対側の裏面を有し、前記主面側に複数の磁気記憶素子および複数のボンディングパッドとを有する半導体チップであって、前記ダイパッド上に配置された前記半導体チップと、
(d)前記ダイパッドと前記半導体チップの前記裏面との間に配置された第1磁気シールド材と、
(e)前記半導体チップの前記主面上に配置され、前記複数の磁気記憶素子が形成された領域を覆うように配置された第2磁気シールド材と、
(f)前記複数のボンディングパッドと前記複数のリードとをそれぞれ電気的に接続する複数のボンディングワイヤと、
(g)前記複数のリードのそれぞれの一部、前記複数のボンディングワイヤ、前記ダイパッド、前記半導体チップ、前記第1磁気シールド材および前記第2磁気シールド材を封止する樹脂体とを有し、
前記第2磁気シールド材の面積は、前記半導体チップの前記主面の面積よりも小さく形成され、
前記第2磁気シールド材の厚さは、前記第1磁気シールド材の厚さよりも厚く形成され、
前記第1磁気シールド材および前記第2磁気シールド材のそれぞれは、金属から成ることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第2磁気シールド材の表面には、複数のディンプル加工が施されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記ダイパッドの面積は、前記第1磁気シールド材の面積よりも小さく形成され、前記ダイパッドから露出する前記第1磁気シールド材の表面には、複数のディンプル加工が施されていることを特徴とする半導体装置。 - 請求項2記載の半導体装置であって、前記第2磁気シールド材の表面に形成された複数のディンプル加工は、エッチングにより形成されていることを特徴とする半導体装置。
- 請求項3記載の半導体装置であって、前記第1磁気シールド材の表面に形成された複数のディンプル加工は、エッチングにより形成されていることを特徴とする半導体装置。
- 請求項1記載の半導体装置であって、
前記第1磁気シールド材および前記第2磁気シールド材は、ニッケルと鉄の合金から形成されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1磁気シールド材の面積は、前記半導体チップの前記主面の面積より大きく形成されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1磁気シールド材の面積は、前記半導体チップの前記主面の面積と同一に形成されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記複数のボンディングパッドは、前記半導体チップの前記主面の周囲に配置され、前記第2磁気シールド材は、前記複数のボンディングパッドの内側に配置されていることを特徴とする半導体装置。 - (a)ダイパッドと、
(b)前記ダイパッドの周囲に配置され、かつ、複数の信号用リードおよび複数の固定電位用リードとを含む複数のリードと、
(c)主面および前記主面と反対側の裏面を有し、前記主面側に、プログラムに従ってデータ処理を実行するマイクロプロセッサユニットと、複数の磁気記憶素子からなるメモリユニットと、複数の信号用ボンディングパッドと、複数の固定電位用ボンディングパッドとを有する半導体チップであって、前記ダイパッド上に配置された前記半導体チップと、
(d)前記複数の信号用ボンディングパッドと前記複数の信号用リードとをそれぞれ電気的に接続する複数の信号用ボンディングワイヤと、
(e)前記複数の固定電位用ボンディングパッドの第1群と、前記複数の固定電位用リードの第1群とをそれぞれ電気的に接続する第1固定電位用ボンディングワイヤと、
(f)前記ダイパッドと前記半導体チップの裏面との間に配置された第1磁気シールド材と、
(g)前記半導体チップの前記主面上に配置され、少なくとも前記メモリユニットが形成された領域を覆うように配置された第2磁気シールド材と、
(h)前記複数の固定電位用ボンディングパッドの第2群と、前記第1磁気シールド材とをそれぞれ電気的に接続する複数の第2固定電位用ボンディングワイヤと、
(i)前記複数の信号用ボンディングワイヤ、前記複数の第1固定電位用ボンディングワイヤ、前記複数の第2固定電位用ボンディングワイヤ、前記複数のリードのそれぞれの一部、前記ダイパッド、前記半導体チップ、前記第1磁気シールド材および前記第2磁気シールド材を封止する樹脂体とを有し、
前記ダイパッドの面積は、前記第1磁気シールド材の面積よりも小さく形成され、
前記第1磁気シールド材の面積は、前記半導体チップの前記主面の面積よりも大きく形成され、
前記複数の固定電位用ボンディングパッドの第2群のそれぞれは、前記半導体チップから平面視で露出する領域の前記第1磁気シールド材に接続されており、
前記第2磁気シールド材の面積は、前記半導体チップの前記主面の面積よりも小さく形成され、
前記第2磁気シールド材の面積は、前記第1磁気シールド材の面積よりも小さく形成され、
前記第2磁気シールド材の厚さは、前記第1磁気シールド材の厚さよりも厚く形成され、
前記第1磁気シールド材および前記第2磁気シールド材のそれぞれは、金属から成ることを特徴とする半導体装置。 - (a)ダイパッドと、
(b)前記ダイパッドの周囲に配置された複数のリードと、
(c)主面および前記主面と反対側の裏面を有し、前記主面側に複数の磁気記憶素子および複数のボンディングパッドとを有する半導体チップであって、前記ダイパッド上に配置された前記半導体チップと、
(d)前記ダイパッドと前記半導体チップの前記裏面との間に配置された第1磁気シールド材と、
(e)前記半導体チップの前記主面上に配置され、前記複数の磁気記憶素子が形成された領域を覆うように配置された第2磁気シールド材と、
(f)前記複数のボンディングパッドと前記複数のリードとをそれぞれ電気的に接続する複数のボンディングワイヤと、
(g)前記複数のリードのそれぞれの一部、前記複数のボンディングワイヤ、前記ダイパッド、前記半導体チップ、前記第1磁気シールド材および前記第2磁気シールド材を封止する樹脂体とを有し、
前記第1磁気シールド材の面積は、前記半導体チップの面積よりも大きく形成され、
前記第1磁気シールド材は、前記半導体チップの側面側に、その端部が位置するように折り曲げ加工が施されており、
前記第2磁気シールド材の面積は、前記半導体チップの前記主面の面積よりも小さく形成され、
前記第2磁気シールド材の面積は、前記第1磁気シールド材の面積よりも小さく形成され、
前記第2磁気シールド材の厚さは、前記第1磁気シールド材の厚さよりも厚く形成され、
前記第1磁気シールド材および前記第2磁気シールド材のそれぞれは、金属から成ることを特徴とする半導体装置。 - (a)ダイパッドと、
(b)前記ダイパッドの周囲に配置された複数のリードと、
(c)平面視において、前記ダイパッドと前記複数のリードとの間に配置された固定電位用リードと、
(d)主面および前記主面と反対側の裏面を有し、前記主面側に複数の磁気記憶素子および複数のボンディングパッドとを有する半導体チップであって、前記ダイパッド上に配置された前記半導体チップと、
(e)前記ダイパッドと前記半導体チップの前記裏面との間に配置された第1磁気シールド材と、
(f)前記半導体チップの前記主面上に配置され、前記複数の磁気記憶素子が形成された領域を覆うように配置された第2磁気シールド材と、
(g)前記固定電位用リードの表面に配置された第3磁気シールド材と、
(h)前記複数のボンディングパッドと前記複数のリード、前記複数のボンディングパッドと前記固定電位用リードとをそれぞれ電気的に接続する複数のボンディングワイヤと、
(i)前記複数のリードのそれぞれの一部、前記固定電位用リード、前記複数のボンディングワイヤ、前記ダイパッド、前記半導体チップ、前記第1磁気シールド材、前記第2磁気シールド材および前記第3磁気シールド材を封止する樹脂体とを有し、
前記固定電位用リードおよび前記第3磁気シールド材は、断面視において、前記半導体チップの側面にその一部が位置するように配置されており、
前記第2磁気シールド材の面積は、前記半導体チップの前記主面の面積よりも小さく形成され、
前記第2磁気シールド材の面積は、前記第1磁気シールド材の面積よりも小さく形成され、
前記第2磁気シールド材の厚さは、前記第1磁気シールド材の厚さよりも厚く形成され、
前記第1磁気シールド材および前記第2磁気シールド材のそれぞれは、金属から成ることを特徴とする半導体装置。 - (a)ダイパッドと、前記ダイパッドの周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
(b)主面および前記主面と反対側の裏面を有し、前記主面側に複数の磁気記憶素子および複数のボンディングパッドが形成されたチップ領域を複数有する半導体ウェハを準備する工程と、
(c)前記半導体ウェハの前記裏面に接着性を有する第1フィルム材を貼り付ける工程と、
(d)前記(c)工程後、前記半導体ウェハの前記裏面に前記第1フィルム材を介して第1磁気シールド材を貼り付ける工程と、
(e)前記(d)工程後、前記第1磁気シールド材の裏面に接着性を有する第2フィルム材を貼り付ける工程と、
(f)前記(e)工程後、前記半導体ウェハと前記半導体ウェハの前記裏面に貼り付いている前記第1磁気シールド材を一体的にダイシングすることにより、個片化された前記第1磁気シールド材が貼り付いている半導体チップを複数形成する工程と、
(g)前記(f)工程後、前記第1磁気シールド材が前記半導体チップと前記ダイパッドの間に挟まれるように、前記第1磁気シールド材が貼り付いている前記半導体チップを前記ダイパッド上に搭載する工程と、
(h)前記半導体チップの主面上に、前記複数の磁気記憶素子が形成された領域を覆うように第2磁気シールド材を配置する工程と、
(i)前記複数のリードと前記複数のボンディングパッドとを複数のボンディングワイヤで電気的に接続する工程と、
(j)前記複数のリードの一部、前記複数のボンディングワイヤ、前記ダイパッド、前記半導体チップ、前記第1磁気シールド材および前記第2磁気シールド材を樹脂体で封止する工程とを有し、
前記第2磁気シールド材の面積は、前記半導体チップの前記主面の面積よりも小さく形成し、
前記第2磁気シールド材の厚さは、前記第1磁気シールド材の厚さよりも厚く形成し、
前記第1磁気シールド材および前記第2磁気シールド材のそれぞれは、金属から成ることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法であって、
前記第2磁気シールド材の表面には、エッチングにより複数のディンプル加工が施されていることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法であって、
前記ダイパッドの面積は、前記第1磁気シールド材の面積よりも小さく形成されており、前記ダイパッドから露出する前記第1磁気シールド材の表面には、エッチングにより複数のディンプル加工が施されていることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法であって、
前記第1磁気シールド材および前記第2磁気シールド材は、ニッケルと鉄の合金から形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333247A JP5425461B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置およびその製造方法 |
CN201410300535.0A CN104078480A (zh) | 2008-12-26 | 2009-12-25 | 半导体器件及其制造方法 |
CN200910258845.XA CN101771068B (zh) | 2008-12-26 | 2009-12-25 | 半导体器件及其制造方法 |
US12/647,445 US8258604B2 (en) | 2008-12-26 | 2009-12-26 | Semiconductor device and method of manufacturing same |
US13/572,512 US8652880B2 (en) | 2008-12-26 | 2012-08-10 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333247A JP5425461B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013043834A Division JP2013118407A (ja) | 2013-03-06 | 2013-03-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153760A JP2010153760A (ja) | 2010-07-08 |
JP5425461B2 true JP5425461B2 (ja) | 2014-02-26 |
Family
ID=42283879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008333247A Active JP5425461B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8258604B2 (ja) |
JP (1) | JP5425461B2 (ja) |
CN (2) | CN101771068B (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101780611B1 (ko) * | 2008-09-03 | 2017-09-21 | 아이아이아이 홀딩스 3, 엘엘씨 | 자기 메모리 소자 및 그것을 이용하는 기억 장치 |
JP5470602B2 (ja) * | 2009-04-01 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
JP5354376B2 (ja) * | 2009-11-27 | 2013-11-27 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
JP6144868B2 (ja) * | 2010-11-18 | 2017-06-07 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法 |
US8415775B2 (en) | 2010-11-23 | 2013-04-09 | Honeywell International Inc. | Magnetic shielding for multi-chip module packaging |
CN102623482A (zh) * | 2011-02-01 | 2012-08-01 | 飞思卡尔半导体公司 | Mram器件及其装配方法 |
US8466539B2 (en) * | 2011-02-23 | 2013-06-18 | Freescale Semiconductor Inc. | MRAM device and method of assembling same |
JP5858335B2 (ja) * | 2012-01-16 | 2016-02-10 | 大日本印刷株式会社 | 半導体装置 |
JP2013153027A (ja) * | 2012-01-24 | 2013-08-08 | Fujitsu Ltd | 半導体装置及び電源装置 |
JP5829562B2 (ja) * | 2012-03-28 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5813596B2 (ja) * | 2012-08-10 | 2015-11-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR20140035013A (ko) * | 2012-09-12 | 2014-03-21 | 삼성전자주식회사 | 자기장 생성부 및 이것을 포함하는 반도체 테스트 장치 |
CN103857106B (zh) | 2012-11-29 | 2016-05-18 | 利亚德光电股份有限公司 | Led驱动电路及控制*** |
US8952504B2 (en) * | 2013-02-08 | 2015-02-10 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (MRAM) |
JP5626402B2 (ja) * | 2013-04-24 | 2014-11-19 | 大日本印刷株式会社 | 半導体装置、半導体装置の製造方法、およびシールド板 |
JP6199601B2 (ja) * | 2013-05-01 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6122353B2 (ja) * | 2013-06-25 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ |
US20150008548A1 (en) * | 2013-07-03 | 2015-01-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
US9583444B2 (en) * | 2013-08-20 | 2017-02-28 | Infineon Technologies Ag | Method for applying magnetic shielding layer, method for manufacturing a die, die and system |
JP6010005B2 (ja) | 2013-09-09 | 2016-10-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6074345B2 (ja) | 2013-09-24 | 2017-02-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6425380B2 (ja) * | 2013-12-26 | 2018-11-21 | ローム株式会社 | パワー回路およびパワーモジュール |
KR102214798B1 (ko) * | 2014-02-05 | 2021-02-10 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
TW201611227A (zh) * | 2014-09-12 | 2016-03-16 | 矽品精密工業股份有限公司 | 封裝結構 |
JP6353763B2 (ja) * | 2014-09-30 | 2018-07-04 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP6280014B2 (ja) * | 2014-09-30 | 2018-02-14 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP6401036B2 (ja) * | 2014-12-10 | 2018-10-03 | 株式会社ジェイデバイス | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
US9972557B2 (en) | 2014-12-11 | 2018-05-15 | Stmicroelectronics Pte Ltd | Integrated circuit (IC) package with a solder receiving area and associated methods |
JP6058051B2 (ja) * | 2015-03-05 | 2017-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2016174509A1 (en) * | 2015-04-27 | 2016-11-03 | Kabushiki Kaisha Toshiba | Magnetic memory device |
KR102354370B1 (ko) | 2015-04-29 | 2022-01-21 | 삼성전자주식회사 | 쉴딩 구조물을 포함하는 자기 저항 칩 패키지 |
US20170033058A1 (en) * | 2015-07-31 | 2017-02-02 | Everspin Technologies, Inc. | Structures and methods for semiconductor packaging |
KR102444235B1 (ko) * | 2015-08-13 | 2022-09-16 | 삼성전자주식회사 | 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법 |
JP2017183398A (ja) * | 2016-03-29 | 2017-10-05 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
KR102401577B1 (ko) * | 2016-06-02 | 2022-05-24 | 삼성전자주식회사 | 집적 회로 및 표준 셀 라이브러리 |
JP6971908B2 (ja) * | 2017-04-20 | 2021-11-24 | 旭化成エレクトロニクス株式会社 | 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法 |
US11139341B2 (en) | 2018-06-18 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection of MRAM from external magnetic field using magnetic-field-shielding structure |
US11088083B2 (en) * | 2018-06-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure |
US10818609B2 (en) * | 2018-07-13 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure and method for fabricating the same |
US11276649B2 (en) * | 2019-06-28 | 2022-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Devices and methods having magnetic shielding layer |
CN111342814B (zh) * | 2020-02-10 | 2021-09-21 | 诺思(天津)微***有限责任公司 | 一种体声波滤波器和多工器以及电子设备 |
JP2022037612A (ja) * | 2020-08-25 | 2022-03-09 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63239967A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
US5808357A (en) * | 1992-06-02 | 1998-09-15 | Fujitsu Limited | Semiconductor device having resin encapsulated package structure |
JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
JPH0794539A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 半導体装置 |
US5906310A (en) | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
JPH0992778A (ja) * | 1995-09-27 | 1997-04-04 | Mitsui High Tec Inc | 半導体装置 |
JP3467611B2 (ja) * | 1995-09-29 | 2003-11-17 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
US6452253B1 (en) * | 2000-08-31 | 2002-09-17 | Micron Technology, Inc. | Method and apparatus for magnetic shielding of an integrated circuit |
US6515352B1 (en) * | 2000-09-25 | 2003-02-04 | Micron Technology, Inc. | Shielding arrangement to protect a circuit from stray magnetic fields |
JP2003115578A (ja) | 2001-10-05 | 2003-04-18 | Canon Inc | 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ |
JP3879576B2 (ja) | 2002-04-16 | 2007-02-14 | ソニー株式会社 | 磁気不揮発性メモリ素子の磁気シールドパッケージ |
JP2004047656A (ja) | 2002-07-11 | 2004-02-12 | Sony Corp | 磁気不揮発性メモリ素子およびその製造方法 |
JP3961914B2 (ja) | 2002-09-05 | 2007-08-22 | 株式会社東芝 | 磁気メモリ装置 |
JP4147466B2 (ja) | 2002-12-10 | 2008-09-10 | ソニー株式会社 | 磁気メモリ装置 |
JP4013140B2 (ja) * | 2003-01-15 | 2007-11-28 | ソニー株式会社 | 磁気メモリ装置 |
JP2004221463A (ja) | 2003-01-17 | 2004-08-05 | Sony Corp | 磁気メモリ装置 |
JP2006319014A (ja) * | 2005-05-11 | 2006-11-24 | Sharp Corp | 高周波信号受信用電子部品 |
WO2008105315A1 (ja) * | 2007-02-27 | 2008-09-04 | Renesas Technology Corp. | 磁気メモリチップ装置の製造方法 |
US7829980B2 (en) | 2007-04-24 | 2010-11-09 | Everspin Technologies, Inc. | Magnetoresistive device and method of packaging same |
JP4941264B2 (ja) * | 2007-12-07 | 2012-05-30 | 大日本印刷株式会社 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
-
2008
- 2008-12-26 JP JP2008333247A patent/JP5425461B2/ja active Active
-
2009
- 2009-12-25 CN CN200910258845.XA patent/CN101771068B/zh not_active Expired - Fee Related
- 2009-12-25 CN CN201410300535.0A patent/CN104078480A/zh active Pending
- 2009-12-26 US US12/647,445 patent/US8258604B2/en not_active Expired - Fee Related
-
2012
- 2012-08-10 US US13/572,512 patent/US8652880B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8652880B2 (en) | 2014-02-18 |
US20100164077A1 (en) | 2010-07-01 |
US20120309131A1 (en) | 2012-12-06 |
JP2010153760A (ja) | 2010-07-08 |
US8258604B2 (en) | 2012-09-04 |
CN101771068B (zh) | 2014-07-30 |
CN101771068A (zh) | 2010-07-07 |
CN104078480A (zh) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5425461B2 (ja) | 半導体装置およびその製造方法 | |
US9349942B2 (en) | Semiconductor device having magnetic shield layer surrounding MRAM chip | |
TWI585935B (zh) | 半導體裝置及其製造方法 | |
US7119419B2 (en) | Detailed description of the presently preferred embodiments | |
JP5062248B2 (ja) | 磁気メモリチップ装置の製造方法 | |
JP4096302B2 (ja) | 磁気メモリ装置 | |
JP6010005B2 (ja) | 半導体装置及びその製造方法 | |
US20050230788A1 (en) | Magnetic shield member, magnetic shield structure, and magnetic memory device | |
US9685605B2 (en) | Magnetic memory device having a magnetic shield structure | |
JP5343261B2 (ja) | 半導体装置の製造方法 | |
US10431732B2 (en) | Shielded magnetoresistive random access memory devices and methods for fabricating the same | |
JP2014112691A (ja) | 半導体装置の製造方法 | |
US20230361050A1 (en) | Package structure and method for fabricating the same | |
US9041130B2 (en) | Magnetic memory device | |
JP2013118407A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5425461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |