JP2000077435A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000077435A
JP2000077435A JP10245406A JP24540698A JP2000077435A JP 2000077435 A JP2000077435 A JP 2000077435A JP 10245406 A JP10245406 A JP 10245406A JP 24540698 A JP24540698 A JP 24540698A JP 2000077435 A JP2000077435 A JP 2000077435A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
support
frame
adhesive tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10245406A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Kazunari Suzuki
一成 鈴木
Daisuke Omoda
大介 面田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP10245406A priority Critical patent/JP2000077435A/ja
Priority to SG1999003757A priority patent/SG77704A1/en
Priority to TW088113382A priority patent/TW508702B/zh
Priority to MYPI99003416A priority patent/MY123034A/en
Priority to KR1019990036219A priority patent/KR100674548B1/ko
Priority to US09/387,052 priority patent/US6340837B1/en
Priority to CNB99118338XA priority patent/CN1204622C/zh
Publication of JP2000077435A publication Critical patent/JP2000077435A/ja
Priority to US10/051,077 priority patent/US6441400B1/en
Priority to US10/051,009 priority patent/US6476479B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の組立プロセスにおける歩留まり
が低下する。 【解決手段】 一主面に複数の電極が形成された半導体
チップと、前記半導体チップを封止する樹脂封止体と、
前記半導体チップの電極に電気的に接続され、前記樹脂
封止体の内外に亘って延在する複数のリードと、前記半
導体チップの一主面と対向する他の主面を部分的に支持
する支持リードとを有し、前記半導体チップは、接着テ
ープを介して前記支持リードに接着固定されていること
を特徴とする半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、銅系の金属材からなるリードフレームを用い
て製造される半導体装置に適用して有効な技術に関する
ものである。
【０００２】
【従来の技術】回路形成面(一主面)に回路システム及び
複数の電極が形成された半導体チップを樹脂封止体で封
止する半導体装置は、一般的に、リードフレームを用い
た組立プロセスによって製造される。具体的には、枠体
に支持リードを介して支持されたダイパッド（タブとも
言う）と、枠体に支持され、かつタイバー（ダムバーと
も言う）によって互いに連結された複数のリードとを有
するリードフレームを準備し、その後、リードフレーム
のダイパッドのチップ塔載面にペースト状の接着剤、例
えば熱硬化性のエポキシ樹脂に銀(Ａｇ)粉末を混入させ
たＡｇペースト材を塗布し、その後、接着剤を介してダ
イパッドのチップ塔載面上に半導体チップをその回路形
成面と対向する裏面(他の主面)を下にして塔載し、その
後、接着剤を硬化させてダイパッドに半導体チップを接
着固定し、その後、半導体チップの回路形成面に形成さ
れた電極とリードフレームのリードの内部リード部とを
導電性のワイヤで電気的に接続し、その後、半導体チッ
プ、リードの内部リード部、ダイパッド、支持リード及
びワイヤ等を樹脂封止体で封止し、その後、リードフレ
ームの枠体からリードの外部リード部を切断すると共
に、リード間を連結しているタイバーを切断し、その
後、リードの外部リード部を所定の形状に成形し、その
後、リードフレームの枠体から支持リードを切断するこ
とによって製造される。
【０００３】ところで、ＱＦＰ(Ｑuad Ｆlatpack Ｐack
age)型などの表面実装型半導体装置においては、製品完
成後の環境試験である温度サイクル試験時の熱や実装基
板に実装する半田リフロー時の熱によって発生する樹脂
封止体の亀裂（パッケージ・クラック）を如何にして抑
えるかが重要な課題となっている。パッケージ・クラッ
クが発生するメカニズムとしては、主に二つのメカニズ
ムが知られている。
【０００４】第一のメカニズムは、温度サイクル時や半
田リフロー時の熱による内部応力でダイパッドと樹脂封
止体との界面に剥離が生じ、樹脂封止体に吸湿された水
分が気化膨張してパッケージ・クラックが発生する。
【０００５】第二のメカニズムは、接着剤に吸湿された
水分が温度サイクル時や半田リフロー時の熱によって気
化膨張し、ダイパッドと半導体チップとの界面に剥離が
生じてパッケージ・クラックが発生する。
【０００６】そこで、このような課題を解決する技術と
して、ダイパッドの面積を半導体チップの面積よりも小
さくした技術(小タブ構造)が、例えば特開昭６３−２０
４７５３号公報に開示されている。この技術によれば、
ダイパッドと樹脂封止体との接触面積が縮小されるの
で、樹脂封止体に吸湿された水分の気化膨張によって発
生するパッケージ・クラックを抑制することができる。
また、ダイパッドと半導体チップとの間に介在される接
着剤の塗布面積が縮小されるので、接着剤に吸湿された
水分の気化膨張によって発生するパッケージ・クラック
を抑制することができる。
【０００７】また、半導体チップの裏面を部分的に支持
する二本の支持リードを交差させてＸ字形状のダイパッ
ドを形成した技術(クロスタブ構造)が、例えば特開平８
−２０４１０７号公報に開示されている。この技術にお
いても、樹脂封止体に吸湿された水分の気化膨張によっ
て発生するパッケージ・クラック及び接着剤に吸湿され
た水分の気化膨張によって発生するパッケージ・クラッ
クを抑制することができる。
【０００８】
【発明が解決しようとする課題】半導体装置の製造にお
いては、鉄(Ｆｅ)−ニッケル(Ｎｉ)系の合金材からなる
リードフレームを用いているが、近年、銅（Ｃｕ）系の
合金材からなるリードフレームを用いる傾向にある。Ｃ
ｕ系リードフレームを用いた場合、Ｆｅ−Ｎｉ系リード
フレームを用いた場合に比べて、放熱性及び高速性に優
れた半導体装置を製造することができる。しかしなが
ら、Ｃｕ系リードフレームはＦｅ−Ｎｉ系リードフレー
ムに比べて熱膨張係数が大きいので、ダイパッドを小タ
ブ構造やクロスタブ構造にしても、温度サイクル時や半
田リフロー時の熱による内部応力でダイパッドと半導体
チップとの界面に剥離が発生し易く、パッケージ・クラ
ックに対する信頼性が低くなる。
【０００９】そこで、Ｃｕ系リードフレームを用いる場
合においては、半導体チップとの接着面積を小さくする
ため、リード幅をできるだけ狭くした支持リードに半導
体チップを接着固定する方法が有効である。しかしなが
ら、支持リードのリード幅を狭くした場合に新たな問題
が生じる。
【００１０】支持リードのチップ塔載部に塗布される接
着剤の厚さは、支持リードのリード幅が狭くなるに従っ
て薄くなる。一方、支持リードと半導体チップとの熱膨
張係数の差に起因する応力は接着剤によって吸収するこ
とができるが、接着剤の応力吸収は接着剤の厚さが薄く
なるに従って小さくなる。即ち、支持リード及び半導体
チップが加熱されるボンディング工程やモールド工程に
おいて、支持リードと半導体チップとの熱膨張係数の差
に起因する応力を接着剤によって吸収することが困難と
なる。このため、支持リードと半導体チップとの剥離が
生じ易くなり、ダイボンディング工程後に支持リードか
ら半導体チップが脱落するといった不具合等が発生する
ので、半導体装置の組立プロセスにおける歩留まりが低
下する。
【００１１】本発明の目的は、半導体装置の組立プロセ
スにおける歩留まりを高めることが可能な技術を提供す
ることにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１４】（１）一主面に複数の電極が形成された半
導体チップと、前記半導体チップを封止する樹脂封止体
と、前記半導体チップの電極に電気的に接続され、前記
樹脂封止体の内外に亘って延在する複数のリードと、前
記半導体チップの一主面と対向する他の主面を部分的に
支持する支持リードとを有し、前記半導体チップは、接
着テープを介して前記支持リードに接着固定されている
ことを特徴とする半導体装置である。
【００１５】（２）平面が方形状で形成され、一主面に
複数の電極が形成された半導体チップと、平面が方形状
で形成され、前記半導体チップを封止する樹脂封止体
と、前記半導体チップの電極に電気的に接続され、前記
樹脂封止体の内外に亘って延在する複数のリードと、前
記半導体チップの一主面と対向する他の主面を部分的に
支持し、前記半導体チップの互いに対向する二つの角部
を横切るようにして延在する支持リードとを有し、前記
半導体チップは、接着テープを介して前記支持リードに
接着固定されていることを特徴とする半導体装置であ
る。
【００１６】（３）平面が方形状で形成され、一主面に
複数の電極が形成された半導体チップと、平面が方形状
で形成され、前記半導体チップを封止する樹脂封止体
と、前記半導体チップの電極に電気的に接続され、前記
樹脂封止体の内外に亘って延在する複数のリードと、前
記半導体チップの一主面と対向する他の主面を部分的に
支持し、前記半導体チップの互いに対向する二つの辺を
横切るようにして延在する支持リードとを有し、前記半
導体チップは、接着テープを介して前記支持リードに接
着固定されていることを特徴とする半導体装置である。
【００１７】（４）平面が方形状で形成され、一主面に
複数の電極が形成された半導体チップと、平面が方形状
で形成され、前記半導体チップを封止する樹脂封止体
と、前記半導体チップの電極に電気的に接続され、前記
樹脂封止体の内外に亘って延在する複数のリードと、前
記半導体チップの一主面と対向する他の主面を部分的に
支持する支持リードとを有し、前記樹脂封止体は、第一
の角部に樹脂注入部を有し、前記支持リードは、前記樹
脂封止体の第一の角部からその反対側の第二の角部に向
って延在し、前記半導体チップは、接着テープを介して
前記支持リードに接着固定されていることを特徴とする
半導体装置である。
【００１８】（５）平面が方形状で形成され、一主面に
複数の電極が形成された半導体チップと、平面が方形状
で形成され、前記半導体チップを封止する樹脂封止体
と、前記半導体チップの電極に電気的に接続され、前記
樹脂封止体の内外に亘って延在する複数のリードと、前
記半導体チップの一主面と対向する他の主面を部分的に
支持する支持リードとを有し、前記樹脂封止体は、第一
の辺の中央部に樹脂注入部を有し、前記支持リードは、
前記樹脂封止体の第一の辺の中央部とその反対側の第二
の辺の中央部とを結ぶ仮想線上を延在し、前記半導体チ
ップは、接着テープを介して前記支持リードに接着固定
されていることを特徴とする半導体装置である。
【００１９】上述した手段によれば、接着テープは、支
持リードのリード幅に影響されることなく、厚さを厚く
することができる。従って、支持リードと半導体チップ
との熱膨張係数の差に起因する応力に応じて接着テープ
の厚さを設定することができるので、ダイボンディング
工程後に支持リードから半導体チップが脱落するといっ
た不具合等の発生を抑制することができる。この結果、
半導体装置の組立プロセスにおける歩留まりを高めるこ
とができる。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２１】（実施形態１）本実施形態では、四方向リ
ード配列構造であるＱＦＰ(Ｑuad Ｆlatpack Ｐackage)
型の半導体装置に本発明を適用した例について説明す
る。
【００２２】まず、半導体装置の概略構成について、図
１乃至図６を用いてを説明する。図１は本発明の実施形
態１である半導体装置の樹脂封止体の上部を除去した状
態の平面図であり、図２は図１のＡ−Ａ線に沿う断面図
であり、図３は図１のＢ−Ｂ線に沿う断面図であり、図
４は図１のＣ−Ｃ線に沿う断面図であり、図５は前記半
導体装置の要部斜視図であり、図６は図３の要部拡大断
面図である。
【００２３】図１、図２、図３及び図４に示すように、
本実施形態の半導体装置１は、支持リード３と補助リー
ド４とが交差する交差部５に半導体チップ１０を塔載
し、この半導体チップ１０を樹脂封止体１３で封止した
構成になっている。
【００２４】半導体チップ１０の平面形状は方形状で形
成され、本実施形態においては例えば９［ｍｍ］×９
［ｍｍ］の外形寸法からなる正方形で形成されている。
半導体チップ１０は、例えば単結晶珪素からなる半導体
基板及びこの半導体基板上に形成された配線層を主体と
する構成になっている。この場合の半導体チップ１０
は、３×１０~6[１／℃]程度の熱膨張係数を有する。
【００２５】半導体チップ１０の回路形成面（一主面）
１０Ｘには、回路システムとして、例えば論理回路シス
テム又は論理回路システムと記憶回路システムとを混在
させた混合回路システム等の回路システムが形成されて
いる。これらの回路システムは、半導体基板に形成され
た半導体素子及びこの半導体素子間を電気的に接続する
配線等によって構成されている。また、半導体チップ１
０の回路形成面１０Ｘには、その回路形成面１０Ｘの各
辺に沿って複数の電極(ボンディングパッド)１１が形成
されている。複数の電極１１の夫々は、半導体チップ１
０の配線層のうちの最上層の配線層に形成され、主とし
て回路システムを構成する半導体素子に配線を介して電
気的に接続されている。複数の電極１１の夫々は、例え
ばアルミニウム(Ａｌ)又はアルミニウム合金等の金属膜
で形成されている。
【００２６】樹脂封止体１３の平面形状は方形状で形成
され、本実施形態においては例えば１４［ｍｍ］×１４
［ｍｍ］の外形寸法からなる正方形で形成されている。
樹脂封止体１３は、低応力化を図る目的として、例え
ば、フェノール系硬化剤、シリコーン及びフィラー等が
添加されたビフェニール系又はオルソクレゾールノボラ
ック系樹脂で形成されている。この場合の樹脂封止体１
３は、１３×１０~6［１／℃］程度の熱膨張係数を有す
る。
【００２７】樹脂封止体１３の形成においては、大量生
産に好適なトランスファモールディング法を用いてい
る。トランスファモールディング法は、ポット部、ラン
ナー部、樹脂注入ゲート部及びキャビティ部等を備えた
成形金型を使用し、ポット部からランナー部及び樹脂注
入ゲート部を通してキャビティ内に樹脂を加圧注入して
樹脂封止体を形成する方法である。
【００２８】半導体チップ１０の外周囲の外側には、樹
脂封止体１３の各辺に沿って複数のリード２が配列され
ている。複数のリード２の夫々は、樹脂封止体１３の内
外に亘って延在し、樹脂封止体１３の内部に位置する内
部リード部２Ａと樹脂封止体１３の外部に位置する外部
リード部２Ｂとを有する構成になっている。
【００２９】複数のリード２の夫々の内部リード部２Ａ
は、導電性のワイヤ１２を介して半導体チップ１０の電
極１１に電気的に接続され、複数のリード２の夫々の外
部リード部２Ｂは、表面実装リード形状として例えばガ
ルウィング形状に成形されている。ワイヤ１２として
は、例えば金(Ａｕ)ワイヤを用いている。ワイヤ１２の
接続方法としては、例えば熱圧着に超音波振動を併用し
たボンディング法を用いている。
【００３０】支持リード３、補助リード４、ワイヤ１２
等は、半導体チップ１０と共に樹脂封止体１３で封止さ
れている。
【００３１】支持リード３は、図１及び図３に示すよう
に、樹脂封止体１３の第一の角部１３Ａからその反対側
の第二の角部１３Ｂに向って延在していると共に、半導
体チップ１０の互いに対向する第一の角部１０Ａ、第二
の角部１０Ｂの夫々を横切るようにして延在している。
即ち、本実施形態の支持リード３は、樹脂封止体１３の
第一の角部１３Ａと第二の角部１３Ｂとを結ぶ対角線上
を延在している。
【００３２】支持リード３は、図３に示すように、リー
ド部３Ａとリード部３Ｂとを有する構成になっている。
リード部３Ａは、その板厚方向（上下方向）において、
図２に示すリード２の内部リード部２Ａと同一の位置に
配置されている。リード部３Ｂは、その板厚方向（上下
方向）において、図２に示すリード２の内部リード部２
Ａよりも下方の位置に配置されている。
【００３３】補助リード４は、図１及び図４に示すよう
に、樹脂封止体１３の第三の角部１３Ｃからその反対側
の第四の角部１３Ｄに向って延在していると共に、半導
体チップ１０の互いに対向する第三の角部１０Ｃ、第四
の角部１０Ｄの夫々を横切るようにして延在している。
即ち、本実施形態の補助リード４は、樹脂封止体１３の
第三の角部１３Ｃと第四の角部１３Ｄとを結ぶ対角線上
を延在している。
【００３４】補助リード４は、図４に示すように、リー
ド部４Ａとリード部４Ｂとを有する構成になっている。
リード部４Ａは、その板厚方向（上下方向）において、
図３に示す支持リード３のリード部３Ａと同一の位置に
配置されている。リード部４Ｂは、その板厚方向（上下
方向）において、図３に示す支持リード３のリード部３
Ａと同一の位置に配置されている。
【００３５】樹脂封止体１３の第一の角部１３Ａには、
図５に示すように、ゲートブレイク跡１３Ｘが残ってい
る。ゲートブレイク跡１３Ｘは、樹脂封止体１３に連結
されたゲートランナー樹脂を分離することによって生じ
る。従って、本実施形態の半導体装置１は、樹脂封止体
１３の第一の角部１３Ａに樹脂注入部を有する構成にな
っている。
【００３６】半導体チップ１０は、図３に示すように、
接着テープ８を介して支持リード３のリード部３Ｂに接
着固定されている。接着テープ８は、支持リード３の長
手方向に沿う形状で形成されている。本実施形態におい
て、接着テープ８は、半導体チップ１０の外側に一部が
引き出された状態で支持リード３のリード部３Ｂに貼り
付けられている。また、接着テープ８は、支持リード３
の長手方向に連続するようにして支持リード３のリード
部３Ｂに貼り付けられている。即ち、本実施形態の半導
体チップ１０は、支持リード３の長手方向に沿って延在
する長尺状の接着テープ８を介して支持リード３のリー
ド部３Ｂに接着固定されている。
【００３７】接着テープ８は、これに限定されないが、
図６に示すように、例えば樹脂基材８Ａの両主面（表裏
面）に接着層８Ｂを有する構成になっている。樹脂基材
８Ａは、例えば２．５×１０~5［１／℃］程度の熱膨張
係数を有するポリイミド系樹脂で形成されている。接着
層８Ｂは、例えば５×１０~5［１／℃］程度の熱膨張係
数を有するポリエーテルアミドイミド系又はエポキシ系
の熱可塑性樹脂若しくは熱硬化性樹脂で形成されてい
る。
【００３８】接着テープ８の厚さは、支持リード３に半
導体チップを接着固定する時の熱圧着によって若干薄く
なる。半導体チップ１０を熱圧着する前において、接着
テープ８の厚さは約０．０６１［ｍｍ］程度であり、樹
脂基材８Ａの厚さは約０．０２５［ｍｍ］程度であり、
接着層８Ｂの厚さは約０．０１８［ｍｍ］程度である。
半導体チップ１０を熱圧着した後での接着テープ８の厚
さは約０．０５［ｍｍ］程度である。
【００３９】接着テープ８は、支持リード３のリード幅
に影響されることなく、厚さを厚くすることができる。
従って、支持リード３と半導体チップ１０との熱膨張係
数の差に起因する応力に応じて接着テープ８の厚さを設
定することができる。
【００４０】支持リード３は、例えば０．３〜０．５
［ｍｍ］程度のリード幅で形成されている。即ち、支持
リード３は、半導体チップ１０の回路形成面１０Ｘと対
向する裏面（他の主面）１０Ｙを部分的に支持する形状
で形成されている。
【００４１】なお、本実施形態の説明においては支持リ
ード３、補助リード４の夫々を一本のリードとして説明
しているが、交差部５を境にして、支持リード３、補助
リード４の夫々を二本のリードとして見做してもよい。
【００４２】次に、前記半導体装置１の製造に用いられ
るリードフレームの概略構成について、図７を用いて説
明する。図７はリードフレームの平面図である。
【００４３】図７に示すように、リードフレームＬＦ１
は、平面が方形状の枠体７で規定された領域内に、電気
的な導通の仲介を行うための複数のリード２、半導体チ
ップ１０を支持するための支持リード３、支持リード３
の機械的強度を補うための補助リード４等を有する構成
になっている。リードフレームＬＦ１は、枠体７の第一
の角部７Ａに樹脂注入部を有する構成になっている。
【００４４】複数のリード７は四つのリード群に分割さ
れ、四つのリード群の夫々は枠体７の各枠部毎に配置さ
れている。各リード群のリード２は枠体７の各枠部に沿
って配列されている。各リード群のリード２は樹脂封止
体の内部に配置される内部リード部２Ａと樹脂封止体の
外部に配置される外部リード部２Ｂとを有する構成にな
っている。各リード群のリード２は、樹脂封止体を形成
する時の樹脂の溢出を防止するタイバー６によって互い
に連結され一体化されている。各リード群のリード２の
外部リード部２Ｂは枠体７に一体化されている。
【００４５】支持リード３は、枠体７の第一の角部７Ａ
からその反対側の第二の角部７Ｂに向って延在してい
る。支持リード３の一端側は枠体７の第一の角部７Ａに
連結され、支持リード３の他端側はタイバー６に連結さ
れている。即ち、支持リード３は、リードフレームＬＦ
１において、枠体７の第一の角部７Ａと第二の角部７Ｂ
とを結ぶ対角線上を延在している。
【００４６】補助リード４は、枠体７の第三の角部７Ｃ
からその反対側の第四の角部７Ｄに向って延在してい
る。補助リード４の一端側及び他端側はタイバー６に連
結されている。即ち、補助リード４は、リードフレーム
ＬＦ１において、枠体７の第三の角部７Ｃと第四の角部
７Ｄとを結ぶ対角線上を延在している。
【００４７】支持リード３と補助リード４は、枠体７で
規定された領域の中央部において交差し、互いに連結さ
れている。支持リード３、補助リード４の夫々には、ワ
イヤが接続されるリード２の接続面よりもその裏面側に
半導体チップ１０の裏面を一段偏らせるための曲げ加工
が施されている。
【００４８】支持リード３のチップ塔載部には接着テー
プ８が貼り付けられている。接着テープ８は、支持リー
ド３の長手方向に沿う形状で形成されている。本実施形
態において、接着テープ８は、支持リード３の長手方向
に連続するようにして支持リード３のリード部３Ｂに貼
り付けられている。また、接着テープ８は、支持リード
３のリード幅とほぼ同様の幅で形成されている。
【００４９】リードフレームＬＦ１は、例えば１７×１
０~6[１／℃]程度の熱膨張係数を有するＣｕ系の合金材
で形成されている。リードフレームＬＦ１は、金属板に
エッチング加工又はプレス加工を施して、リード２、支
持リード３、補助リード４等を形成し、その後、支持リ
ード３、補助リード４の夫々にプレス加工を施し、その
後、支持リード３のチップ塔載部に接着テープ８を貼り
付けることによって形成される。なお、Ｆｅ−Ｎｉ（例
えばＮｉ含有率４２又は５０［％］）系の合金材からな
るリードフレームは、４．３×１０~6[１／℃]程度の熱
膨張係数を有する。
【００５０】接着テープ８は、図８（接着テープの加工
状態を示す模式的平面図）及び図９（図８のＤ−Ｄ線に
沿う模式的断面図）に示すように、加工治具１６を用い
て所定の幅のリボンテープ材１５を切断加工することに
よって形成される。通常、切断加工は、リボンテープ材
１５の長辺（長手方向）に対して切り口が直角となるよ
うにリボンテープ材１５を配置して行うが、図１０（接
着テープの加工状態を示す模式的平面図）に示すよう
に、リボンテープ材１５の長辺に対して切り口が鋭角と
なるようにリボンテープ材１５を配置して行うことによ
り、同一のリボンテープ材１５から長さの異なる接着テ
ープ８を形成することができる。この場合、接着テープ
８の平面形状は平行四辺形となる。
【００５１】次に、前記半導体装置１の製造方法につい
て、図１１乃至図１３を用いて説明する。図１１はワイ
ヤボンディング工程まで製造工程が終了した状態を示す
平面図であり、図１２及び図１３はモールド工程を説明
するための断面図である。なお、図１２は図１のＡ−Ａ
線と対応する位置での断面図であり、図１３は図１のＣ
−Ｃ線と対応する位置での断面図である。
【００５２】まず、図７に示すリードフレームＬＦ１を
準備すると共に、図１２及び図１３に示す成形金型２０
を準備する。成形金型２０は、上型２０Ａと下型２０Ｂ
とで形成されるキャビティ部２１と、キャビティ部２１
に連結された樹脂注入ゲート部２２と、樹脂注入ゲート
部に連結されたランナー部２３と、図示していないがラ
ンナー部２３に連結されたポット部とを有する構成にな
っている。
【００５３】次に、支持リード３のチップ塔載部に接着
テープ８を介して半導体チップ１０を接着固定する。半
導体チップ１０の接着固定は熱圧着にて行う。この工程
において、支持リード３、半導体チップ１０の夫々は加
熱されるが、支持リード３と半導体チップ１０との熱膨
張係数の差に起因する応力に応じて接着テープ８の厚さ
が設定されているので、支持リード３から半導体チップ
１０が脱落するといった不具合は発生しない。
【００５４】次に、半導体チップ１０の電極１１とリー
ド２の内部リード部２Ａとを導電性のワイヤ１２で電気
的に接続する。ワイヤ１２の接続は、熱圧着に超音波振
動を併用したボンディング法で行う。この工程におい
て、支持リード３、半導体チップ１０の夫々は加熱され
るが、支持リード３と半導体チップ１０との熱膨張係数
の差に起因する応力に応じて接着テープ８の厚さが設定
されているので、支持リード３から半導体チップ１０が
脱落するといった不具合は発生しない。ここまでの工程
を図１１に示す。
【００５５】次に、図１２及び図１３に示すように、成
形金型２０の樹脂注入ゲート部２２に枠体７の第一の角
部７Ａ（樹脂注入部）が位置するようにして成形金型２
０の上型２０Ａと下型２０Ｂとの間に配置し、キャビテ
ィ部２２内に半導体チップ１０、リード２の内部リード
部、支持リード３、補助リード４、ワイヤ１２等を配置
する。
【００５６】次に、ポット部からランナー部２３及び樹
脂注入ゲート部２２を通してキャビティ部２１内に樹脂
を加圧注入して、半導体チップ１０、リード２の内部リ
ード部、支持リード３、補助リード４、ワイヤ１２等を
樹脂封止する。この工程において、半導体チップ１０
は、樹脂注入ゲート部２２から反ゲート側に向って延在
する支持リード３に接着固定されていることから、キャ
ビティ部２１内に加圧注入された樹脂の流れによって生
じる半導体チップ１０の上下方向の変動を抑制すること
ができる。また、支持リード３は補助リード４に連結さ
れていることから、支持リード３の機械的強度は補助リ
ード４によって補われるので、キャビティ部２１内に加
圧注入された樹脂の流れによって生じる半導体チップ１
０の上下方向の変動を抑制することができる。
【００５７】次に、成形金型２０からリードフレームＬ
Ｆ１を取り出し、その後、樹脂封止体１３の第一の角部
１３Ａに連結されているゲートランナー樹脂を分離し、
その後、リード２間を連結しているタイバー６を切断
し、その後、枠体７からリード２の外部リード部２Ｂを
切断し、その後、リード２の外部リード部２Ｂを表面実
装型形状として例えばガルウィング形状に成形し、その
後、枠体７から支持リード３及び補助リード４を切断す
ることにより、図１乃至図６に示す半導体装置１がほぼ
完成する。
【００５８】この後、半導体装置１は温度サイクル試験
が施され、製品として出荷される。製品として出荷され
た半導体装置１は実装基板に実装される。温度サイクル
試験は、例えば、−５５［℃］の温度下において１０分
間、１５０［℃］の温度下において１０分間を１サイク
ルとする条件で１０００サイクル行なわれる。このよう
な温度サイクル試験が施されても、本実施形態の半導体
装置１は樹脂封止体１３に亀裂が生じなかった。
【００５９】このように、本実施形態によれば、以下の
効果が得られる。 （１）半導体チップ１０は接着テープ８を介して支持リ
ード３に接着固定されている。このことから、接着テー
プ８は、支持リード３のリード幅に影響されることな
く、厚さを厚くすることができる。従って、支持リード
３と半導体チップ１０との熱膨張係数の差に起因する応
力に応じて接着テープ８の厚さを設定することができる
ので、ダイボンディング工程後に支持リード３から半導
体チップ１０が脱落するといった不具合等の発生を抑制
することができる。この結果、半導体装置１の組立プロ
セスにおける歩留まりを高めることができる。
【００６０】また、支持リード３と半導体チップ１０と
の熱膨張係数の差に起因する応力に応じて接着テープ８
の厚さを設定することができるので、Ｃｕ系の合金材か
らなるリードフレームＬＦ１を用いた半導体装置１の組
立プロセスにおける歩留まりを高めることができる。
【００６１】（２）半導体チップ１０は、樹脂注入ゲー
ト部から反ゲート側に向って延在する支持リード３に接
着固定されている。このことから、キャビティ部２１内
に加圧注入された樹脂の流れによって生じる半導体チッ
プ１０の上下方向の変動を抑制することができるので、
樹脂封止体１３から半導体チップ１０、ワイヤ１２等が
露出する不具合を抑制することができる。この結果、半
導体装置１の組立プロセスにおける歩留まりを高めるこ
とができる。また、樹脂封止体１３から半導体チップ１
０、ワイヤ１２等が露出する不具合を抑制することがで
きるので、樹脂封止体１３の厚さを薄くすることがで
き、半導体装置１の薄型化を図ることができる。
【００６２】（３）支持リード３は補助リード４に連結
されている。このことから、支持リード３の機械的強度
は補助リード４よって補われるので、キャビティ部２１
内に加圧注入された樹脂の流れによって生じる半導体チ
ップ１０の上下方向の変動を抑制することができる。
【００６３】（４）半導体チップ１０は、互いに対向す
る第一の角部１０Ａから第二の角部１０Ｂに亘って支持
リード３に接着固定されている。このことから、半導体
チップ１０の中央部を接着固定する場合に比べて、キャ
ビティ部２１内に加圧注入された樹脂の流れによって生
じる支持リード３の上下方向の変動を抑制することがで
きる。
【００６４】（５）支持リード３は、半導体チップ１０
の互いに対向する二つの角部（１０Ａ，１０Ｂ）を横切
るようにして延在し、補助リード４は、半導体チップ１
０の互いに対向する他の二つの角部（１０Ｃ，１０Ｄ）
を横切るようにして延在している。このことから、半導
体チップ１０とリード２の先端部との間に支持リード３
及び補助リード４が存在しないので、ワイヤ１２の中間
部が垂れ下がっても、支持リード３及び補助リード４と
ワイヤ１２との接触を抑制することができる。ワイヤ１
２の中間部の垂れ下がりは、ワイヤ１２の長さが長くな
ればなるほど顕著になる。
【００６５】また、半導体チップ１０の外形サイズを縮
小しても、半導体チップ１０とリード２の先端部との間
に支持リード３及び補助リード４が存在せず、ワイヤ１
２の中間部が垂れ下がっても、支持リード３及び補助リ
ード４とワイヤ１２とが接触しないので、外形寸法の異
なる半導体チップ１０を塔載することができる。この結
果、外形寸法の異なる半導体チップ１０を塔載すること
が可能なリードフレームの標準化を図ることができる。
【００６６】なお、本実施形態では、接着テープ８の幅
を支持リード３のリード幅と同一にした例について説明
したが、図１４に示すように、接着テープ８の幅Ｗ２は
支持リード３のリード幅Ｗ１よりも小さくしてもよい。
【００６７】また、本実施形態では、接着テープ８は支
持リード３の長手方向に連続するようにして支持リード
３に貼り付けた例について説明したが、接着テープ８
は、図１５に示すように、支持リード３の長手方向に点
在するようにして貼り付けてもよい。この場合、接着テ
ープ８の貼り付け作業が容易になる。
【００６８】また、本実施形態では、接着テープ８の幅
を支持リード３のリード幅と同一にした例について説明
したが、図１６に示すように、接着テープ８の幅Ｗ２は
支持リード３のリード幅Ｗ１よりも大きくしてもよい。
【００６９】また、図１７に示すリードフレームＬＦ２
を用いて半導体装置を製造してもよい。リードフレーム
ＬＦ２は、補助リード４を廃止した構成になっている。
このリードフレームＬＦ２を用いた場合においても、前
述の実施形態と同様の効果が得られる。また、補助リー
ド４の廃止により、リード２の配列ピッチを広げること
ができるので、樹脂封止体を形成する時の樹脂の流れに
よって生じるワイヤ間ショートを抑制することができ
る。
【００７０】また、図１８に示すリードフレームＬＦ３
を用いて半導体装置を製造してもよい。リードフレーム
ＬＦ３は、支持リード３と補助リード４との交差部に支
持リード３、補助リード４の夫々のリード幅よりも広い
パッド２５を形成した構成になっている。このリードフ
レームＬＦ３を用いた場合においても、前述の実施形態
と同様の効果が得られる。また、支持リード３の曲げに
対する強度が高くなるので、樹脂封止体を形成する時の
樹脂の流れによって生じる支持リード３の上下方向の変
動を更に抑制することができる。
【００７１】また、図１９に示すリードフレームＬＦ４
を用いて半導体装置を製造してもよい。リードフレーム
ＬＦ４は、支持リード３と補助リード４との交差部にパ
ッド２５を形成し、さらにパッド２５の周囲に支持リー
ド３、補助リード４の夫々のリード幅よりも幾分広い小
パッド２６を形成した構成になっている。このリードフ
レームＬＦ４を用いた場合においても、前述の実施形態
と同様の効果が得られる。
【００７２】また、図２０に示すリードフレームＬＦ５
を用いて半導体装置を製造してもよい。リードフレーム
ＬＦ５は、支持リード３と補助リード４との交差部にパ
ッド２５を形成し、更にパッド２５から離れるようにし
て支持リード３、補助リード４の夫々の途中部に小パッ
ド２６を形成した構成になっている。このリードフレー
ムＬＦ５を用いた場合においても、前述の実施形態と同
様の効果が得られる。
【００７３】また、図示していないが、半導体チップ１
０と重なる支持リード３の部分のリード幅を半導体チッ
プ１０の外側に引き出された支持リード３の部分のリー
ド幅よりも太くしたリードフレームを用いて半導体装置
を製造してもよい。
【００７４】また、本実施形態では、支持リード３に接
着テープ８を介して半導体チップ１０を接着固定した例
について説明したが、本発明者等の検討によれば、３０
［μｍ］以上の厚さがあれば、支持リード３と半導体チ
ップ１０との接着固定を接着剤で行ってもよい。
【００７５】（実施形態２）本実施形態では、二方向リ
ード配列構造であるＳＯＰ（Ｓmall Ｏut-line Ｐackag
e)型の半導体装置に本発明を適用した例について説明す
る。
【００７６】まず、半導体装置の概略構成について、図
２１及び図２２を用いてを説明する。図２１は本発明の
実施形態２である半導体装置の樹脂封止体の上部を除去
した状態の平面図であり、図２２は図２１のＥ−Ｅ線に
沿う断面図である。
【００７７】図２１及び図２２に示すように、本実施形
態の半導体装置３０は、支持リード３のチップ塔載部に
半導体チップ１０を塔載し、この半導体チップ１０を樹
脂封止体１３で封止した構成になっている。
【００７８】半導体チップ１０の平面形状は方形状で形
成され、本実施形態においては例えば長方形で形成され
ている。半導体チップ１０の回路形成面１０Ｘには、そ
の回路形成面１０Ｘの互いに対向する長辺に沿って複数
の電極１１が形成されている。樹脂封止体１３の平面形
状は方形状で形成され、本実施形態においては例えば長
方形で形成されている。
【００７９】半導体チップ１０の外周囲の外側には、樹
脂封止体１３の互いに対向する二つの長辺に沿って複数
のリード２が配列されている。複数のリード２の夫々
は、樹脂封止体１３の内外に亘って延在し、樹脂封止体
１３の内部に位置する内部リード部２Ａと樹脂封止体１
３の外部に位置する外部リード部２Ｂとを有する構成に
なっている。
【００８０】複数のリード２の夫々の内部リード部２Ａ
は、導電性のワイヤ１２を介して半導体チップ１０の電
極１１に電気的に接続され、複数のリード２の夫々の外
部リード部２Ｂは、表面実装リード形状として例えばガ
ルウィング形状に成形されている。支持リード３、ワイ
ヤ１２等は、半導体チップ１０と共に樹脂封止体１３で
封止されている。
【００８１】支持リード３は、樹脂封止体１３の第一の
辺１３Ｘの中央部とその反対側の第二の辺１３Ｙの中央
部とを結ぶ仮想線上を延在していると共に、半導体チッ
プ１０の裏面の互いに対向する第一の辺１０Ｓ、第二の
辺１０Ｔの夫々を横切るようにして延在している。
【００８２】樹脂封止体１３の第一の辺１３Ｘには、図
示していないが、ゲートブレイク跡が残っている。ゲー
トブレイク跡は、樹脂封止体１３に連結されたゲートラ
ンナー樹脂を分離することによって生じる。従って、本
実施形態の半導体装置３０は、樹脂封止体１３の第一の
辺１３Ｘの中央部に樹脂注入部を有する構成になってい
る。
【００８３】半導体チップ１０は、接着テープ８を介し
て支持リード３のリード部３Ｂに接着固定されている。
接着テープ８は、支持リード３の長手方向に沿う形状で
形成されている。本実施形態において、接着テープ８
は、半導体チップ１０の外側に一部が引き出された状態
で支持リード３のリード部３Ｂに貼り付けられている。
また、接着テープ８は、支持リード３の長手方向に連続
するようにして支持リード３のリード部３Ｂに貼り付け
られている。即ち、本実施形態の半導体チップ１０は、
支持リード３の長手方向に沿って延在する長尺状の接着
テープ８を介して支持リード３に接着固定されている。
【００８４】接着テープ８は、支持リード３のリード幅
に影響されることなく、厚さを厚くすることができる。
従って、支持リード３と半導体チップ１０との熱膨張係
数の差に起因する応力に応じて接着テープ８の厚さを設
定することができる。
【００８５】支持リード３は、例えば０．４［ｍｍ］程
度のリード幅で形成されている。即ち、支持リード３
は、半導体チップ１０の回路形成面１０Ｘと対向する裏
面（他の主面）１０Ｙを部分的に支持する形状で形成さ
れている。
【００８６】次に、前記半導体装置３０の製造に用いら
れるリードフレームの概略構成について、図２３を用い
て説明する。図２３はリードフレームの平面図である。
【００８７】図２３に示すように、リードフレームＬＦ
６は、平面が方形状の枠体７で規定された領域内に、電
気的な導通の仲介を行うための複数のリード２、半導体
チップ１０を支持するための支持リード３等を有する構
成になっている。リードフレームＬＦ１は枠体７の第一
の枠部７Ｘに樹脂注入部を有する構成になっている。
【００８８】複数のリード２は二つのリード群に分割さ
れ、二つのリード群の夫々は枠体７の互いに対向する二
つの枠部に配置されている。各リード群のリード２は枠
体７の各枠部に沿って配列されている。各リード群のリ
ード２は樹脂封止体の内部に配置される内部リード部２
Ａと樹脂封止体の外部に配置される外部リード部２Ｂと
を有する構成になっている。各リード群のリード２は、
樹脂封止体を形成する時の樹脂の溢出を防止するタイバ
ー６によって互いに連結され一体化されている。各リー
ド群のリード２の外部リード部２Ｂは枠体７に一体化さ
れている。
【００８９】支持リード３は、枠体７の第一の枠部７Ｘ
の中央部からその反対側の第二の枠部７Ｙの中央部に向
って延在している。支持リード３の一端側は枠体７の第
一の枠部７Ｘに連結され、支持リード３の他端側はタイ
バー６に連結されている。即ち、支持リード３は、リー
ドフレームＬＦ６において、枠体７の第一の枠部７Ｘと
第二の枠部７Ｙとを結ぶ対角線上を延在している。
【００９０】支持リード３のチップ塔載部には接着テー
プ８が貼り付けられている。接着テープ８は、支持リー
ド３の長手方向に沿う形状で形成されている。本実施形
態において、接着テープ８は、支持リード３の長手方向
に連続するようにして支持リード３のリード部３Ｂに貼
り付けられている。また、接着テープ８は、支持リード
３のリード幅とほぼ同様の幅で形成されている。
【００９１】次に、前記半導体装置３０の製造方法につ
いて説明する。まず、図２３に示すリードフレームＬＦ
６を準備すると共に、成形金型を準備する。成形金型
は、上型と下型とで形成されるキャビティ部と、キャビ
ティ部に連結された樹脂注入ゲート部と、樹脂注入ゲー
ト部に連結されたランナー部と、ランナー部に連結され
たポット部とを有する構成になっている。
【００９２】次に、支持リード３のチップ塔載部に接着
テープ８を介して半導体チップ１０を接着固定する。半
導体チップ１０の接着固定は熱圧着にて行う。この工程
において、支持リード３、半導体チップ１０の夫々は加
熱されるが、支持リード３と半導体チップ１０との熱膨
張係数の差に起因する応力に応じて接着テープ８の厚さ
が設定されているので、支持リード３から半導体チップ
１０が脱落するといった不具合は発生しない。
【００９３】次に、半導体チップ１０の電極１１とリー
ド２の内部リード部２Ａとを導電性のワイヤ１２で電気
的に接続する。ワイヤ１２の接続は、熱圧着に超音波振
動を併用したボンディング法で行う。この工程におい
て、支持リード３、半導体チップ１０の夫々は加熱され
るが、支持リード３と半導体チップ１０との熱膨張係数
の差に起因する応力に応じて接着テープ８の厚さが設定
されているので、支持リード３から半導体チップ１０が
脱落するといった不具合は発生しない。
【００９４】次に、成形金型の樹脂注入ゲート部に枠体
７の樹脂注入部が位置するようにして成形金型の上型と
下型との間に配置し、キャビティ部内に半導体チップ１
０、リード２の内部リード部、支持リード３、ワイヤ１
２等を配置する。
【００９５】次に、ポット部からランナー部及び樹脂注
入ゲート部を通してキャビティ部内に樹脂を加圧注入し
て、半導体チップ１０、リード２の内部リード部、支持
リード３、ワイヤ１２等を樹脂封止する。この工程にお
いて、半導体チップ１０は、樹脂注入ゲート部から反ゲ
ート側に向って延在する支持リード３に接着固定されて
いることから、キャビティ部内に加圧注入された樹脂の
流れによって生じる半導体チップ１０の上下方向の変動
を抑制することができる。
【００９６】次に、成形金型からリードフレームＬＦ６
を取り出し、その後、樹脂封止体１３の第一の辺１３Ｘ
に連結されているゲートランナー樹脂を分離し、その
後、リード２間を連結しているタイバー６を切断し、そ
の後、枠体７からリード２の外部リード部２Ｂを切断
し、その後、リード２の外部リード部２Ｂを表面実装型
形状として例えばガルウィング形状に成形し、その後、
枠体７から支持リード３を切断することにより、図２１
及び図２２に示す半導体装置３０がほぼ完成する。この
ように、本実施形態においても、前述の実施形態１と同
様の効果が得られる。
【００９７】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００９８】例えば、本発明は、一方向リード配列構造
であるＳＩＰ(Ｓingle Ｉn-line Ｐackage）型、ＺＩＰ
(Ｚigzag Ｉn-line Ｐackage）型等の半導体装置に適用
できる。また、本発明は、二方向リード配列構造である
ＳＯＪ（Ｓmall Ｏut-line Ｊ-leaded Ｐackage)型、Ｔ
ＳＯＰ（Ｔhin Ｓmall Ｏut-line Ｐackage)型等の半導
体装置に適用できる。また、本発明は、四方向リード配
列構造であるＱＦＪ(Ｑuad Ｆlatpack Ｊ-leaded Ｐack
age)型等の半導体装置に適用できる。
【００９９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。半導体装置の組立プロセスにおける
歩留まりを高めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】図１のＣ−Ｃ線に沿う断面図である。
【図５】前記半導体装置の要部斜視図である。
【図６】図３の要部拡大断面図である。
【図７】前記半導体装置の製造に用いられるリードフレ
ームの平面図である。
【図８】樹脂フィルムの加工状態を示す模式的平面図で
ある。
【図９】図８のＤ−Ｄ線に沿う模式的断面図である。
【図１０】樹脂フィルムの加工状態を示す模式的平面図
である。
【図１１】前記半導体装置の製造方法を説明するための
平面図である。
【図１２】前記半導体装置の製造方法を説明するための
断面図である。
【図１３】前記半導体装置の製造方法を説明するための
断面図である。
【図１４】樹脂フィルムの第一変形例を示す要部平面図
である。
【図１５】樹脂フィルムの第二変形例を示す要部平面図
である。
【図１６】樹脂フィルムの第三変形例を示す要部平面図
である。
【図１７】前記半導体装置の製造に用いられる他のリー
ドフレームの平面図である。
【図１８】前記半導体装置の製造に用いられる他のリー
ドフレームの平面図である。
【図１９】前記半導体装置の製造に用いられる他のリー
ドフレームの平面図である。
【図２０】前記半導体装置の製造に用いられる他のリー
ドフレームの平面図である。
【図２１】本発明の実施形態２である半導体装置の樹脂
封止体の上部を除去した状態の平面図である。
【図２２】図２１のＥ−Ｅ線に沿う断面図である。
【図２３】前記半導体装置の製造に用いられるリードフ
レームの平面図である。
【符号の説明】
１…半導体装置、２…リード、３…支持リード、４…補
助リード、５…交差部、６…タイバー、７…枠体、８…
接着テープ、９…樹脂注入部、１０…半導体チップ、１
１…電極、１２…ワイヤ、１３…樹脂封止体、２０…成
形金型、ＬＦ１〜ＬＦ６…リードフレーム。
フロントページの続き (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 面田 大介 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 Ｆターム(参考） 5F047 AA11 BB03 5F067 AA07 AA13 AB03 BA06 BB14

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 一主面に複数の電極が形成された半導体
    チップと、前記半導体チップを封止する樹脂封止体と、
    前記半導体チップの電極に電気的に接続され、前記樹脂
    封止体の内外に亘って延在する複数のリードと、前記半
    導体チップの一主面と対向する他の主面を部分的に支持
    する支持リードとを有し、 前記半導体チップは、接着テープを介して前記支持リー
    ドに接着固定されていることを特徴とする半導体装置。
  2. 【請求項２】 平面が方形状で形成され、一主面に複数
    の電極が形成された半導体チップと、平面が方形状で形
    成され、前記半導体チップを封止する樹脂封止体と、前
    記半導体チップの電極に電気的に接続され、前記樹脂封
    止体の内外に亘って延在する複数のリードと、前記半導
    体チップの一主面と対向する他の主面を部分的に支持
    し、前記半導体チップの互いに対向する二つの角部を横
    切るようにして延在する支持リードとを有し、 前記半導体チップは、接着テープを介して前記支持リー
    ドに接着固定されていることを特徴とする半導体装置。
  3. 【請求項３】 平面が方形状で形成され、一主面に複数
    の電極が形成された半導体チップと、平面が方形状で形
    成され、前記半導体チップを封止する樹脂封止体と、前
    記半導体チップの電極に電気的に接続され、前記樹脂封
    止体の内外に亘って延在する複数のリードと、前記半導
    体チップの一主面と対向する他の主面を部分的に支持
    し、前記半導体チップの互いに対向する二つの辺を横切
    るようにして延在する支持リードとを有し、 前記半導体チップは、接着テープを介して前記支持リー
    ドに接着固定されていることを特徴とする半導体装置。
  4. 【請求項４】 平面が方形状で形成され、一主面に複数
    の電極が形成された半導体チップと、平面が方形状で形
    成され、前記半導体チップを封止する樹脂封止体と、前
    記半導体チップの電極に電気的に接続され、前記樹脂封
    止体の内外に亘って延在する複数のリードと、前記半導
    体チップの一主面と対向する他の主面を部分的に支持す
    る支持リードとを有し、 前記樹脂封止体は、第一の角部に樹脂注入部を有し、 前記支持リードは、前記樹脂封止体の第一の角部からそ
    の反対側の第二の角部に向って延在し、 前記半導体チップは、接着テープを介して前記支持リー
    ドに接着固定されていることを特徴とする半導体装置。
  5. 【請求項５】 平面が方形状で形成され、一主面に複数
    の電極が形成された半導体チップと、平面が方形状で形
    成され、前記半導体チップを封止する樹脂封止体と、前
    記半導体チップの電極に電気的に接続され、前記樹脂封
    止体の内外に亘って延在する複数のリードと、前記半導
    体チップの一主面と対向する他の主面を部分的に支持す
    る支持リードとを有し、 前記樹脂封止体は、第一の辺の中央部に樹脂注入部を有
    し、 前記支持リードは、前記樹脂封止体の第一の辺の中央部
    とその反対側の第二の辺の中央部とを結ぶ仮想線上を延
    在し、 前記半導体チップは、接着テープを介して前記支持リー
    ドに接着固定されていることを特徴とする半導体装置。
  6. 【請求項６】 前記接着テープは、樹脂基材の両主面に
    接着層を有する構成になっていることを特徴とする請求
    項１乃至請求項５のうち何れか一項に記載の半導体装
    置。
  7. 【請求項７】 前記接着テープは、前記支持リードの長
    手方向に沿う形状で形成されていることを特徴とする請
    求項１乃至請求項６のうち何れか一項に記載の半導体装
    置。
  8. 【請求項８】 前記接着テープは、前記半導体チップの
    外側に一部が引き出された状態で前記支持リードに貼り
    付けられていることを特徴とする請求項１乃至請求項７
    のうち何れか一項に記載の半導体装置。
  9. 【請求項９】 前記接着テープは、前記支持リードの長
    手方向に連続するようにして前記支持リードに貼り付け
    られていることを特徴とする請求項１乃至請求項８のう
    ち何れか一項に記載の半導体装置。
  10. 【請求項１０】 前記接着テープは、前記支持リードの
    長手方向に点在するようにして前記支持リードに貼り付
    けられていることを特徴とする請求項１乃至請求項９の
    うち何れか一項に記載の半導体装置。
  11. 【請求項１１】 前記支持リードは、銅又は銅系の材料
    からなることを特徴とする請求項１乃至請求項１０のう
    ち何れか一項に記載の半導体装置。
  12. 【請求項１２】 一主面に複数の電極が形成された半導
    体チップと、前記半導体チップを封止する樹脂封止体
    と、前記半導体チップの電極に電気的に接続され、前記
    樹脂封止体の内外に亘って延在する複数のリードと、前
    記半導体チップの一主面と対向する他の主面を部分的に
    支持する支持リードとを有する半導体装置の製造方法で
    あって、 前記支持リードに接着テープを介して前記半導体チップ
    を接着固定することを特徴とする半導体装置の製造方
    法。
  13. 【請求項１３】 平面が方形状で形成された枠体と、前
    記枠体に支持された複数のリードと、前記枠体に支持さ
    れた支持リードと、前記支持リードに貼り付けられた接
    着テープとを有し、前記枠体は第一の角部に樹脂注入部
    を有し、前記リードは内部リード部及び外部リード部を
    有し、前記支持リードは、前記枠体の第一の角部からそ
    の反対側の第二の角部に向って延在するリードフレーム
    を準備すると共に、上型と下型とで形成されるキャビテ
    ィ部と、前記キャビティ部に連結された樹脂注入ゲート
    部とを有する成形金型を準備する工程と、 前記支持リードに前記接着テープを介して半導体チップ
    を接着固定する工程と、 前記半導体チップの電極と前記リードの内部リード部と
    を導電性のワイヤで電気的に接続する工程と、 前記樹脂注入ゲート部に前記枠体の樹脂注入部が位置す
    るようにして前記成形金型の上型と下型との間に前記リ
    ードフレームを配置し、その後、樹脂注入ゲート部を通
    して前記キャビティ部内に樹脂を注入して前記半導体チ
    ップ、リードの内部リード部、支持リード及びワイヤを
    封止する工程とを備えたことを特徴とする半導体装置の
    製造方法。
  14. 【請求項１４】 平面が方形状で形成された枠体と、前
    記枠体に支持された複数のリードと、前記枠体に支持さ
    れた支持リードと、前記支持リードに貼り付けられた接
    着テープとを有し、前記枠体は第一の枠部の中央部に樹
    脂注入部を有し、前記リードは内部リード部及び外部リ
    ード部を有し、前記支持リードは、前記枠体の第一の枠
    部の中央部とその反対側の第二の枠部の中央部とを結ぶ
    仮想線上を延在するリードフレームを準備すると共に、
    上型と下型とで形成されるキャビティ部と、前記キャビ
    ティ部に連結された樹脂注入ゲート部とを有する成形金
    型を準備する工程と、 前記支持リードに前記接着テープを介して半導体チップ
    を接着固定する工程と、 前記半導体チップの電極と前記リードの内部リード部と
    を導電性のワイヤで電気的に接続する工程と、 前記樹脂注入ゲート部に前記枠体の樹脂注入部が位置す
    るようにして前記成形金型の上型と下型との間に前記リ
    ードフレームを配置し、その後、樹脂注入ゲート部を通
    して前記キャビティ部内に樹脂を注入して前記半導体チ
    ップ、リードの内部リード部、支持リード及びワイヤを
    封止する工程とを備えたことを特徴とする半導体装置の
    製造方法。
  15. 【請求項１５】 前記接着テープは、樹脂基材の両面に
    接着層を有する構成になっていることを特徴とする請求
    項１１乃至請求項１４のうち何れか一項に記載の半導体
    装置の製造方法。
  16. 【請求項１６】 前記接着テープは、前記支持リードの
    長手方向に沿う形状で形成されていることを特徴とする
    請求項１１乃至請求項１５のうち何れか一項に記載の半
    導体装置の製造方法。
  17. 【請求項１７】 前記接着テープは、前記支持リードの
    長手方向に連続するようにして前記支持リードに貼り付
    けられていることを特徴とする請求項１１乃至請求項１
    ６のうち何れか一項に記載の半導体装置の製造方法。
  18. 【請求項１８】 前記接着テープは、前記支持リードの
    長手方向に点在するようにして前記支持リードに貼り付
    けられていることを特徴とする請求項１１乃至請求項１
    ７のうち何れか一項に記載の半導体装置の製造方法。
  19. 【請求項１９】 前記リードフレームは、銅又は銅系の
    材料からなることを特徴とする請求項１１乃至請求項１
    ８のうち何れか一項に記載の半導体装置の製造方法。
JP10245406A 1998-08-31 1998-08-31 半導体装置及びその製造方法 Pending JP2000077435A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP10245406A JP2000077435A (ja) 1998-08-31 1998-08-31 半導体装置及びその製造方法
SG1999003757A SG77704A1 (en) 1998-08-31 1999-08-04 Semiconductor device and method of fabricating the same
TW088113382A TW508702B (en) 1998-08-31 1999-08-05 Semiconductor device and method of fabricating the same
MYPI99003416A MY123034A (en) 1998-08-31 1999-08-10 Semiconductor device and method of fabricating the same
KR1019990036219A KR100674548B1 (ko) 1998-08-31 1999-08-30 반도체 장치
US09/387,052 US6340837B1 (en) 1998-08-31 1999-08-31 Semiconductor device and method of fabricating the same
CNB99118338XA CN1204622C (zh) 1998-08-31 1999-08-31 半导体器件及其制造方法
US10/051,077 US6441400B1 (en) 1998-08-31 2002-01-22 Semiconductor device and method of fabricating the same
US10/051,009 US6476479B2 (en) 1998-08-31 2002-01-22 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10245406A JP2000077435A (ja) 1998-08-31 1998-08-31 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003205757A Division JP4040549B2 (ja) 2003-08-04 2003-08-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2000077435A true JP2000077435A (ja) 2000-03-14

Family

ID=17133188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10245406A Pending JP2000077435A (ja) 1998-08-31 1998-08-31 半導体装置及びその製造方法

Country Status (7)

Country Link
US (3) US6340837B1 (ja)
JP (1) JP2000077435A (ja)
KR (1) KR100674548B1 (ja)
CN (1) CN1204622C (ja)
MY (1) MY123034A (ja)
SG (1) SG77704A1 (ja)
TW (1) TW508702B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960823B2 (en) * 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
KR100381892B1 (ko) * 1999-11-24 2003-04-26 삼성전자주식회사 듀얼-리드 타입 정방형 반도체 패키지 및 그를 사용한양면 실장형 메모리 모듈
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
TWI267959B (en) * 2002-11-27 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with chip-supporting member
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
WO2004112298A2 (en) * 2003-05-27 2004-12-23 The Trustees Of Columbia University In The City Of New York Multichannel time encoding and decoding of a signal
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
US7102159B2 (en) * 2004-06-12 2006-09-05 Macronix International Co., Ltd. Ultra thin image sensor package structure and method for fabrication
US20060220191A1 (en) * 2005-04-01 2006-10-05 Honeywell International Inc. Electronic package with a stepped-pitch leadframe
JP5428123B2 (ja) * 2006-08-16 2014-02-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7868433B2 (en) * 2008-08-29 2011-01-11 National Semiconductor Corporation Low stress cavity package
US11152275B2 (en) * 2016-03-07 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
CN110166111B (zh) * 2019-05-24 2021-08-31 上海众执芯信息科技有限公司 一种5g卫星移动通信信号转发器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2534251B2 (ja) 1987-02-20 1996-09-11 日東電工株式会社 半導体装置
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JP2994510B2 (ja) 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JPH07263470A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体チップの装着方法
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
KR100366111B1 (ko) 1994-11-08 2003-03-06 오끼 덴끼 고오교 가부시끼가이샤 수지봉합형 반도체장치의 구조
JPH08204107A (ja) 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
JPH09111204A (ja) 1995-10-16 1997-04-28 Shinko Electric Ind Co Ltd 導電性接着テープおよびこれを用いた半導体装置用パッケージ
JPH1012760A (ja) 1996-06-24 1998-01-16 Hitachi Cable Ltd 半導体装置
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
DE19941037C1 (de) * 1999-08-28 2001-01-04 Wilfried Strothmann Gmbh & Co Positionierungsförderer zum horizontalen Ausrichten von Platten

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960823B2 (en) * 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7528014B2 (en) 2001-04-04 2009-05-05 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7541667B2 (en) 2001-04-04 2009-06-02 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
KR100674548B1 (ko) 2007-01-26
KR20000017634A (ko) 2000-03-25
MY123034A (en) 2006-05-31
US6441400B1 (en) 2002-08-27
SG77704A1 (en) 2001-01-16
US6476479B2 (en) 2002-11-05
CN1204622C (zh) 2005-06-01
US20020056904A1 (en) 2002-05-16
US6340837B1 (en) 2002-01-22
TW508702B (en) 2002-11-01
US20020056905A1 (en) 2002-05-16
CN1246729A (zh) 2000-03-08

Similar Documents

Publication Publication Date Title
JP2000077435A (ja) 半導体装置及びその製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH0546045U (ja) 半導体パツケージ
JP2000286374A (ja) 半導体集積回路装置
US20160155710A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2003243600A (ja) 半導体装置およびその製造方法
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2001274316A (ja) 半導体装置及びその製造方法
JP2000188366A (ja) 半導体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3638750B2 (ja) 半導体装置
WO2004030075A1 (ja) 半導体装置の製造方法
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4040549B2 (ja) 半導体装置
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0344040A (ja) 半導体装置及びその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001007271A (ja) 半導体装置及びその製造方法
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3798303B2 (ja) 半導体装置及びその製造方法
JPH06104375A (ja) 半導体集積回路装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JP2000332163A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315