JP2015517745A - ワイヤボンド相互接続を用いた基板レス積層可能パッケージ - Google Patents

ワイヤボンド相互接続を用いた基板レス積層可能パッケージ Download PDF

Info

Publication number
JP2015517745A
JP2015517745A JP2015514105A JP2015514105A JP2015517745A JP 2015517745 A JP2015517745 A JP 2015517745A JP 2015514105 A JP2015514105 A JP 2015514105A JP 2015514105 A JP2015514105 A JP 2015514105A JP 2015517745 A JP2015517745 A JP 2015517745A
Authority
JP
Japan
Prior art keywords
microelectronic
conductive
wire bond
package
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015514105A
Other languages
English (en)
Other versions
JP2015517745A5 (ja
Inventor
モハメッド，イリヤス
Original Assignee
インヴェンサス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インヴェンサス・コーポレイション filed Critical インヴェンサス・コーポレイション
Publication of JP2015517745A publication Critical patent/JP2015517745A/ja
Publication of JP2015517745A5 publication Critical patent/JP2015517745A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

超小型電子ユニット１０を作製する方法は、パターニング可能な金属要素２８’の導電性ボンディング面３０’上にワイヤボンド３２を形成するステップを含む。該ワイヤボンドは、第１の面に接合されたベース部３４と該第１の面から離れた端面３８と有するものとして形成される。ワイヤボンドはベース部と端面との間に広がるエッジ面３６を有している。本方法はさらに、導電性層の第１の面の一部分とワイヤボンドの一部分とを覆うように誘電性封止層４２を形成し、ワイヤボンドの封止されていない部分が、封止層により覆われていない端面又はエッジ面の一部となるようにするステップを含む。前記金属要素がパターニングされ、ワイヤボンドの下方にあるとともに封止層の一部分により互いに間隔を置いて配置された第１の導電性要素２８が形成される。【選択図】図１１

Description

本出願は２０１２年５月２２日出願の米国特許出願第１３／４７７，５３２号の継続出願であり、その開示内容は引用することにより本明細書の一部をなすものとする。
半導体チップ等の超小型電子デバイスは、通常、他の電子的構成要素との間で多くの入出力接続を必要とする。半導体チップ又は他の同等のデバイスの入出力コンタクトは、一般的に、デバイスの表面を実質的に覆うグリッド状のパターン（一般に「エリアアレイ」と呼ばれる）として配置されるか、デバイスの前面の各エッジに平行にかつ隣接するように広がりを有することのできる細長い列として配置されるか、又は前面の中央に配置される。通常、チップ等のデバイスはプリント回路基板等の基板上に物理的に実装する必要があり、デバイスのコンタクトは回路基板の導電性機構に電気的に接続されている必要がある。
半導体チップは一般にパッケージとして提供される。これにより、チップ製造時と、回路基板等の外部基板又は別の回路パネルへの実装時とにおける該チップの取扱いが容易になる。例えば、多くの半導体チップは、表面実装に適したパッケージとして提供される。この一般的なタイプの数多くのパッケージが種々の用途について提案されている。最も一般的なものとして、このようなパッケージは、誘電体上にめっきにより又はエッチングにより金属構造体として形成された端子を有する、一般に「チップキャリア」と呼ばれる誘電性素子を有している。これらの端子は通常、チップキャリアそのものに沿って広がりを有する薄いトレース等の機構と、チップのコンタクトと端子又はトレースとの間に広がる微細なリード線又は配線とによって、チップ自体のコンタクトに接続されている。表面実装処理において、パッケージは、該パッケージの各端子が回路基板上の対応するコンタクトパッドと位置が合うように該回路基板上に配置される。端子とコンタクトパッドとの間には、はんだ又は別の結合剤が設けられている。はんだを溶かすか若しくは「リフロー」するようにアセンブリを加熱するか又は他の方法で結合剤を活性化させることによって、パッケージを定位置に永久的に結合することができる。
多くのパッケージは、パッケージの端子に取り付けられた、通常は直径約０．１ｍｍ及び約０．８ｍｍ（５ミル及び３０ミル）のはんだボールの形態のはんだの塊を有している。パッケージの底面から突出したはんだボールのアレイを有するパッケージは一般に、ボールグリッドアレイパッケージすなわち「ＢＧＡ」パッケージと呼ばれる。ランドグリッドアレイパッケージすなわち「ＬＧＡ」パッケージと呼ばれる別のパッケージは、はんだで形成された薄い層すなわちランドによって基板に固定される。このタイプのパッケージは非常に小型にすることができる。一般に「チップスケールパッケージ」と呼ばれるパッケージは、パッケージに組み込まれたデバイスのエリアに等しいか又はそれよりも僅かだけ大きい回路基板のエリアを有する。これによりアセンブリ全体のサイズが減少し、基板上の様々なデバイス間で短い相互接続を用いることが可能となり、ひいてはデバイス間の信号伝搬時間が抑えられ、そのためアセンブリの高速動作が容易になるという点でこれは有利である。
パッケージングされた半導体チップは、多くの場合、「積層」構成として提供される。この積層構成では、ある１つのパッケージが例えば回路基板上に設けられ、別のパッケージがその第１のパッケージ上に実装される。このような構成によって、回路基板上の単一の占有面積内に複数の異なるチップを実装することができるとともに、パッケージ間の短い相互接続を提供することによって高速動作を更に容易にすることができる。多くの場合、この相互接続の距離は、チップ自体の厚みよりも僅かに大きいに過ぎない。チップパッケージの積層構造内で相互接続を実現するために、（最上部のパッケージを除いて）各パッケージの両面に機械的接続及び電気的接続のための構造を設けることが必要である。これは例えば、チップが実装される基板の両面にコンタクトパッド又はランドを設けることによって行われ、両パッドは導電性ビア等によって基板を貫通して接続される。下側の基板の上側のコンタクトとそれに次いで上にある基板の下側のコンタクトとの間の隙間を埋めるために、はんだボール等が用いられている。はんだボールは、コンタクト同士を接続するために、チップの高さよりも高くなくてはならない。積層チップ構成及び相互接続構造の例が、米国特許出願公開第２０１０／０２３２１２９号（「’１２９号公報」）に示されている。この公報の開示内容は、引用することによりその全体が本明細書の一部をなすものとする。
本分野における上述の進歩の一方で、超小型電子パッケージの製造及び試験における更なる改善が依然として求められている。
本開示の一態様は超小型電子ユニットを製造する方法に関する。本方法は、パターニング可能な金属要素を備えた構造体の導電性ボンディング面の形態をとる第１の面に複数のワイヤボンド（wire bond）を形成するステップを含む。このワイヤボンドは、第１の面に接合されたベース部と、該ベース部と第１の面とから離れた位置にある端面とを有するものとして形成される。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。本方法は、導電性層の第１の面の少なくとも一部分とワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップも含み、これによりワイヤボンドの封止されていない部分は、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。その後、金属要素が選択的にパターニングされ、封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素が形成される。ワイヤボンドの少なくともいくつかは第１の導電性要素上に位置している。
導電性層の一部分を除去する際、超小型電子素子が構造体に設けられており、該超小型電子素子を導電性層と電気的に接続することができる。誘電性封止層を形成するステップは、超小型電子素子が導電性層と電気的に接続された状態で、封止層が導電性層の少なくとも１つの面を少なくとも部分的に覆うものとなるように行うことができる。第１の導電性要素の少なくともいくつかは、ワイヤボンドの個々の１つと超小型電子素子との間で電気的に接続することができる。
本方法の一実施例は、封止層の第２の面に再分配層（redistribution layer）を形成するステップを更に含むことができる。再分配層は、ワイヤボンドの露出していない部分から少なくとも１つの横方向に変位した導電性コンタクトを備えたものとすることができる。
ワイヤボンドの少なくともいくつかは、ワイヤボンドの端面がワイヤボンドのベース部から１以上の横方向に変位したものとなるように形成することができる。一実施例では、ワイヤボンドのベース部は第１の最小ピッチを有する第１のパターンで配置することができ、ワイヤボンドの封止されていない部分は前記第１の最小ピッチよりも大きい第２の最小ピッチを有するパターンで配置することができる。あるいは、ベース部は第１の最小ピッチを有する第１のパターンで配置することができ、ワイヤボンドの封止されていない部分は前記第１の最小ピッチよりも小さい第２の最小ピッチを有するパターンで配置することができる。
本方法は、誘電性層の第２の面に第２の導電性要素を形成することを更に含むことができる。第２の導電性要素の少なくともいくつかは、ワイヤボンドの封止されていない部分の少なくともいくつかの各々と接続することができる。
導電性層の一部分を選択的に除去するステップは、少なくともいくつかの第１の導電性要素をコンタクトパッドとして形成することを含むことができる。このコンタクトパッドには、ユニットの他の要素と電気的に接続されていないワイヤボンドが電気的に接続される。
本方法は、グラインド又は研磨によってユニットを薄くするステップを更に含むことができる。一実施例では、封止層は、ワイヤボンドの端面が実質的に覆われるような当初の厚さを有するものとして形成することができる。ユニットを薄くするステップは、端面が封止層により封止されないものとなるように封止層の一部分を除去することを含むことができる。
封止層を形成するステップは、導電性層の第１の面とワイヤボンドの少なくともエッジ面とに封止材を分注（dispense）することを含むことができる。また、封止層を形成するステップは、封止材を、導電性層と、ワイヤボンドの少なくともエッジ面と、少なくとも超小型電子素子の面とに接触させて形作ることを含むことができる。
本方法は、導電性層の部分を選択的に除去する前に、導電性層の、ワイヤボンドと反対側の面から担体を除去することを更に含むことができる。
一実施形態では、導電性層の厚さは２０ミクロン未満とすることができる。
本開示の別の態様は超小型電子パッケージを製造する方法に関する。本方法は、製造過程にあるユニット（in process unit）の導電性層の第１の面に複数のワイヤボンドを形成することを含む。製造過程にあるユニットは、該ユニットの一部分と電気的に接続され、該ユニットに接合された少なくとも１つの超小型電子素子を有している。ワイヤボンドは、第１の面に接合されたベース部と、ベース部と第１の面とから離れた位置にある端面とを有するものとして形成される。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。本方法は、導電性層の第１の面の少なくとも一部分と、少なくとも１つの超小型電子素子の少なくとも一部分と、ワイヤボンドの部分とを覆うように誘電性封止層を形成することも含み、これにより、ワイヤボンドの封止されていない部分が、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。導電性層の一部分は選択的に除去され、第１の導電性要素が形成される。第１の導電性要素の少なくともいくつかはワイヤボンドの少なくともいくつかと電気的に接続され、第１の導電性要素の少なくともいくつかは、超小型電子素子が電気的に接続された導電性層の一部分のうちの少なくともいくつかを有している。
本開示の別の態様は超小型電子ユニットを製造することに関する。本方法は、パターニング可能な金属要素を備えた構造体の導電性ボンディング面である第１の面に複数のワイヤボンドを形成することを含む。ワイヤボンドは、第１の面に接合されたベース部と、ベース部と第１の面とから離れた位置にある端面とを有している。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。ワイヤボンドを形成する際、導電性層は、少なくともいくつかのエッジにおいて互いに接着した複数の領域を有している。また本方法は、導電性層の第１の面の少なくとも一部分とワイヤボンドの一部分とを覆うように誘電性封止層を形成することも含み、これによりワイヤボンドの封止されていない部分が、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。封止層の一部分を選択的に除去するときに、複数の超小型電子素子は、導電性層の領域の少なくともいくつかの各々に電気的に接続される、少なくとも１つの超小型電子素子を有する製造過程にあるユニットの形態で導電性層に接合される。その後、金属要素を選択的にパターニングし、封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素を形成する。ワイヤボンドの少なくともいくつかは第１の導電性要素の上に位置する。その後、製造過程にあるユニットは複数の超小型電子ユニットに分けられる。これら複数の超小型電子ユニットはそれぞれ、導電性層の領域の第１の導電性要素と、この第１の導電性要素と電気的に接続された少なくとも１つの超小型電子素子とを有している。
本開示の別の態様は超小型電子アセンブリを製造する方法に関する。本方法は、製造過程にあるユニットの導電性層の第１の面に複数のワイヤボンドを形成することを含む、第１の超小型電子パッケージを製造することを含む。製造過程にあるユニットは、該ユニットに接合されるとともに該ユニットの一部分と電気的に接続された少なくとも１つの超小型電子素子を有している。ワイヤボンドは、第１の面に接合されたベース部と、ベース部と第１の面とから離れた位置にある端面とを有するものとして形成される。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。第１の超小型電子パッケージの製造は、導電性層の第１の面の少なくとも一部分と、少なくとも１つの超小型電子素子の少なくとも一部分と、ワイヤボンドの一部分とを覆うように誘電性封止層を形成することも含む。これにより、ワイヤボンドの封止されていない部分が、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。その後、導電性層の一部分を選択的に除去し、その導電性層の第１の導電性要素が形成される。第１の導電性要素の少なくともいくつかはワイヤボンドの少なくともいくつかと電気的に接続されるとともに、第１の導電性要素の少なくともいくつかは、超小型電子素子が電気的に接続された導電性層の一部分のうちの少なくともいくつかを有している。本方法は、第１の超小型電子パッケージを第１のパッケージの封止層の第２の面上に設けられた第２の超小型電子パッケージと接合することも含む。第２の超小型電子パッケージは、その第２の超小型電子パッケージの第１の面において露出した複数のコンタクトを備えている。第１の超小型電子パッケージを第２の超小型電子パッケージと接合することは、第１の超小型電子パッケージのワイヤボンドの封止されていない部分を第２の超小型電子パッケージのコンタクトと電気的に接続することを含む。
本開示の別の態様は、少なくとも１つの超小型電子素子を備えた超小型電子パッケージに関する。本パッケージは、パッケージの取付面（mounting surface）において露出した端子を備えた第１の導電性要素を更に備えている。第１の導電性要素の少なくともいくつかは、第１の導電性要素と一体に形成されたビアにより少なくとも１つの超小型電子素子に電気的に接続されている。本パッケージは、導電性要素の各々に接合されるとともに誘電性封止層の第１の面の近傍にあるベース部と、ベース部から離れた位置にある端面とを有するワイヤボンドを更に備えている。各ワイヤボンドには、ベース部とワイヤボンドの端面との間に広がるエッジ面が形成されている。本パッケージは、第１の面と、第１の面から離れた位置にある第２の面とを有する誘電性封止層も含む。第１の面の少なくとも一部分はパッケージの取付面において露出している。誘電性封止層は、その封止層によってワイヤボンドが互いに間隔を置いて配置されるものとなるようにワイヤボンド間の空間を満たしている。ワイヤボンドの封止されていない部分は、封止層の第２の面において封止層により覆われていない、ワイヤボンドの端面の少なくとも一部分である。
ワイヤボンドの封止されていない部分のうちの少なくともいくつかは、ワイヤボンドの各々のベース部から少なくとも１つの横方向に変位したものとすることができる。
本パッケージは、第２の超小型電子素子を更に備えたものとすることができる。一実施例では、第１の超小型電子素子は、誘電性層の第１の面に向いて位置する、第１の超小型電子素子の前面において露出したコンタクトを含むことができる。第２の超小型電子素子は、誘電性層の第２の面に向いて位置する、第２の超小型電子素子の前面において露出したコンタクトを含むことができる。このような実施例において、本パッケージは、封止層の第２の面において露出した第２の導電性要素を更に備えていてもよい。第２の導電性要素の少なくともいくつかは、第２の超小型電子素子のコンタクトの各々と、ワイヤボンドの封止されていない部分の各々との間で接続することができる。第１の超小型電子素子と第２の超小型電子素子とは、第１の超小型電子素子の少なくとも１つのコンタクトと第２の超小型電子素子の少なくとも１つのコンタクトとに電気的に接続された、少なくとも１つのワイヤボンドにより電気的に接続することができる。あるいは、第２の超小型電子素子は、第２の超小型電子素子のコンタクトのうちの１つと、第２の超小型電子素子の各々との間で接合されたワイヤボンドにより、第２の導電性要素のうちの１つと接続することができる。別の実施例において、第１の超小型電子素子と第２の超小型電子素子とは、第２の超小型電子素子のコンタクトと、封止層の第１の面において露出した導電性要素の各々とに接合されたワイヤボンドにより電気的に接続することができる。
超小型電子アセンブリは、上述の第１の超小型電子パッケージと、超小型電子素子と第２の超小型電子パッケージの面において露出した端子とを備えた第２の超小型電子パッケージとを備えたものとすることができる。これらの端子は超小型電子素子と電気的に接続することができる。さらに、第２の超小型電子パッケージは第１の超小型電子パッケージの上に設けることができる。第２の超小型電子パッケージは、第１の超小型電子パッケージのワイヤボンドの封止されていない部分のうちの少なくともいくつかに電気的に接続された、第１の超小型電子パッケージの端子により、第１の超小型電子パッケージにボンディングすることができる。
本システムは、上述の超小型電子パッケージと、１以上の電子的構成要素とを備えたものとすることができる。
次に、本発明の様々な実施形態について添付図面を参照して説明する。これらの図面は、本発明のいくつかの実施形態を示しているに過ぎず、したがって、本発明の範囲を限定するものとみなされるべきでないことを理解されたい。
図１は、本開示の方法に基づくステップにより加工して超小型電子パッケージとすることのできる製造途中のユニットの平面図である。図２は、図１に示した製造途中のユニットの側面図である。 図３は、本方法の別の加工ステップに基づく、図１に示したような製造途中のユニットの平面図である。図４は、図３の製造途中のユニットの側面図である。図５は、図４に示した製造途中のユニットの一部分すなわちエリアＡの詳細図である。 図６は、本方法の別の加工プロセスに基づく、図１に示したような製造途中のユニットの平面図である。図７は、図６の製造途中のユニットの側面図である。図８は、図７に示した製造途中のユニットの一部分すなわちエリアＢの詳細図である。 図９は、本方法により得られる超小型電子パッケージの側面図である。図１０は、図９に示したパッケージのエリアＣの詳細図である。図１１は、本方法の更に別のオプショナルな加工ステップ後の、図１０に示したような詳細図である。 図１２は、本方法の更に別のオプショナルな加工ステップによる、図９に示したようなパッケージの側面図である。図１３は、図１１に示したパッケージの一部分すなわちエリアＤの詳細図である。 図１４は、本開示の方法の変形形態に基づくステップにより加工して超小型電子パッケージとすることのできる、製造途中のユニットの代替例を示している。図１５は、図１３に示した製造途中のユニットの一部分すなわちエリアＥの詳細図である。 図１６は、本方法の変形形態により得られる超小型電子パッケージの側面図である。図１７は、本方法の変形形態の更に別のオプショナルな加工ステップ後の、図１６に示したようなパッケージの一部分の詳細図である。 図１８は、超小型電子パッケージの代替例を示している。図１９は、図１８のパッケージの一部分すなわちエリアＦの詳細図である。 図２０は、超小型電子パッケージの更に別の代替例を示している。図２１は、図１９のパッケージの一部分すなわちエリアＧの詳細図である。図２２は、超小型電子パッケージの更に別の代替例を示している。 図２３は、超小型電子パッケージの更に別の代替例を示している。図２４は、本明細書に示す様々な実施形態に基づく、１以上のパッケージを備えることのできる超小型電子アセンブリの一例を示している。
図面において、同様の特徴部分には同様の参照符号を付している。図９には、本開示の実施形態による超小型電子ユニット１０すなわち超小型電子パッケージ１０を示している。これに対し、図１〜図８には、本開示の別の実施形態に基づく方法による超小型電子パッケージの様々な製造段階を示している。図９の実施形態は、コンピュータ又は他の電子用途において用いられる半導体チップアセンブリ等のパッケージングされた超小型電子素子の形態の超小型電子パッケージ１０である。
図９の超小型電子パッケージ１０は超小型電子素子２２を備えている。超小型電子パッケージ１０は封止層４２内に埋め込むことができるか、あるいは、超小型電子パッケージ１０は、その１以上の面において、例えば表面若しくは裏面、又は表面と裏面との間に広がっているエッジ面において封止層と接触させることができる。封止層４２は、第１の面４３から第２の面４４へと広がった、ある厚さを有している。第１の面及び第２の面はそれぞれ、パッケージ１０の第１の取付面１１及び第２の取付面１２において少なくとも部分的に露出させることができる。厚さは、少なくとも超小型電子素子２２そのものの厚さと等しくすることができる。図９に示しているように、そして図５の平面図に示しているように、封止層４２は超小型電子素子２２の横方向外側に広がりを有するものとすることができる。封止層には、端面３５と端面３８との間で広がりを有する複数のワイヤボンド（wire bond）３２が埋め込まれている。端面３５と端面３８はそれぞれ、封止層に覆われておらず、端面３５と端面３８は、面４３及び面４４と同一平面上（例えばコプラナー（co-planar））とすることができる。この説明の目的のために、第１の面４３は、第２の面４４と向かい合って、又は第２の面４４から離れて位置しているものとして説明することができる。このような説明、及び、本明細書において用いる、要素の垂直方向の位置又は水平方向の位置に関する、このような要素の相対的位置の任意の他の説明は、図面内における要素の位置へ対応させるための例示の目的でのみなされるものであり、これに限定されるわけではない。
超小型電子素子２２は、半導体チップと、とりわけオンチップ集積受動素子（「ＩＰＯＣ」）の形態とすることのできる、複数の能動回路素子若しくは受動回路素子を有しているか又はその両方を有している別の同等のデバイスとのいずれかとすることができる。図９の実施形態では、超小型電子素子２２は、エッジの少なくとも一部分と、封止層４２に接触した（例えば、覆われた）裏面とを有している。超小型電子素子２２は、そのコンタクト２４がパッケージの第１取付面１１に隣接するものとなるように配置することができる。さらに、このような構成では、コンタクト２４は、封止層４２の第１の面４３に沿って広がりを有する導電性要素２８に接続されて、それぞれのワイヤボンド３２のベース部３４によって形成されているワイヤボンド３２の端面３５にてワイヤボンド３２と電気的に接続される。このベース部３４は、ワイヤボンド３２を形成する際に用いられるプロセスによる人為的生成物とすることができるとともに、図示しているようなボールボンディング、又はウェッジボンディング若しくはスティッチボンディング等によって形成されるベース部３４の形状とすることができる。図１５に示すような別の実施形態では、グラインド、ラッピング、研磨といった薄くするプロセス又は別の適切な手法等によって、製造時に、ベース部３４を部分的に又は完全に除去することができる。また、このような薄くするプロセス又は他のプロセスにより、ワイヤボンド３２の高さを低くして、端面３５を、ベース部３４の上にあったワイヤボンド３２の先端とすることもできる。一実施形態において、超小型電子コンタクト２４は、導電性（例えば、金属の）ビア２４により導電性要素２８と電気的に接続することができる。このビアには、１以上の金属によるめっき、スパッタリング又は蒸着等によって超小型電子素子のコンタクト２４上に設けられるビアが含まれ、この金属としては、銅、ニッケル、クロム、アルミニウム、金、チタン、タングステン、コバルトのうちの１以上の金属、又はこれらの１以上の合金等が挙げられるが、これらに限定されるわけではない。１つの例では、導電性要素は、金属性成分又は非金属性成分を有する液体の導電性マトリックス材料を堆積させ、その後、堆積させた導電性マトリックス材料を硬化させることによって形成することができる。例えば、本願の権利者が所有する米国特許出願第１３／１５８，７９７号に記載されているように、導電性マトリックス材料を堆積させて用いることができる。この特許出願の開示内容は、引用することにより本明細書の一部をなすものとする。
導電性要素２８は、封止層４２の第２の表面４５において露出させることのできるそれぞれの「コンタクト（contact）」又は「パッド」を備えていてもよい。本明細書で使用するように、導電性要素が、誘電体構造を有する別の要素の表面「において露出する（exposed at）」ものとして説明されている場合、これは、導電性構造が、誘電体構造の外側から誘電体構造の表面に向かって誘電体構造の表面に垂直な方向に移動する仮想的な点に接触させるために利用可能であることを意味する。そのため、誘電体構造の表面において露出している端子又は他の導電性構造は、その表面から突出したものとすることができるか、その表面と同一平面上とすることができるか、又は、その表面から凹み、誘電体内の穴又は窪みを通じて露出させることができる。一例において、導電性要素２８は、封止層４２の第１の表面４３において露出した平坦で薄い要素とすることができる。導電性要素２８は任意の適切な形状を有することができ、場合によっては、円形とすることができる。導電性要素２８は、トレース３１により、互いに、又は超小型電子素子２２と、又はその双方と電気的に相互接続することができる。また、導電性要素２８は、超小型電子素子２２の前面２６に沿って設けることができる。
図１１及び図１２に示しているように、追加の導電性要素２８を、封止層４２の第２の面４４において露出させることができる。このような導電性要素２９は、ワイヤボンド３２の端面３８に重なっているとともに、端面３８と電気的に接続することができる。他の変形形態では、このような導電性要素には、面４４に沿って、対応するワイヤボンドから少なくとも１つの横方向に変位したパッド２８が含まれ、そのパッド２８はトレース３０により端面３４においてそのワイヤボンドに接続することができる。
ワイヤボンド３２は、複数の導電性要素２８のうちの少なくともいくつかに対し、その面３０などにおいて接合することができる。ワイヤボンド３２は、そのベース部３４において導電性要素２８に接合することができるとともに、それぞれのベース部３４及び第１の面４３から離れるように、すなわち反対側に、端部３６まで広がったものとすることができる。ワイヤボンド３２の端部３６は、超小型電子素子２２と、超小型電子パッケージ１０内にあり、超小型電子素子２２に接続された他の任意の導電性特徴部とのいずれかに、電気的に接続されておらず、他の方法で接合されてもいないという点において「自由（free）」であると特徴付けることができる。換言すると、自由端部３６は、パッケージ１０外部の導電性特徴部への直接接続によるか、又は導電性要素２８若しくは本明細書において説明される他の特徴部を介した間接的な接続による電気的接続のために利用可能である。端部３６が、例えば封止層４２によって所定の位置に保持されるか、又は別の導電性機構に他の方法で接合されるか若しくは電気的に接続されることは、任意のこうした特徴部機構が超小型電子素子２２に電気的に接続されない限り、端部が本明細書で述べる「自由」でないということを意味するわけではない。逆に、ベース部３４は、本明細書で述べるように、超小型電子素子２２に直接的又は間接的に電気的に接続することができるため自由ではない場合がある。図９に示しているように、ベース部３４は、該ベース部３４と端部３６との間に形成されているワイヤボンド３２のエッジ面３７から外側に伸びるように丸みを帯びた形状とすることができる。ベース部３４の具体的なサイズ及び形状は、ワイヤボンド３２を形成するために使用される材料のタイプと、ワイヤボンド３２と導電性要素２８との間の接続部の所望の強度と、ワイヤボンド３２を形成するために使用される具体的なプロセスとのいずれかに応じて変えることができる。ワイヤボンド２８を作製する例示的な方法は、Otremba氏に対する米国特許第７，３９１，１２１号公報と、（ワイヤボンディングの一形態と考えることのできるウェッジボンディングの方法を記載している）米国特許出願公開第２００５／００９５８３５号公報と、本願と同一出願人による米国特許出願第１３／４６２１５８号、同第１３／４０４４０８号、同第１３／４０５１０８号、同第１３／４０５１２５号及び同第１３／４０４４５８号とに記載されており、これらの開示内容は、引用することによりその全体が本明細書の一部をなすものとする。
ワイヤボンド３２は、とりわけ、銅、金、ニッケル、はんだ、アルミニウム、又は金属合金による金属ワイヤをその面においてボンディングし、１以上の他のステップを行うことによって形成される。これにより、ベース部と、ワイヤが伸びる区間の長さの分だけ該ベース部から離れた、例えば反対側にある封止されていない面とを有するワイヤボンドが形成される。さらに、ワイヤボンド３２は、銅又はアルミニウム等の導電性材料のコアといった材料の組み合わせから作製することができ、さらに例えばコアを覆うように施されたコーティングを有するものとして作製することができる。コーティングは、とりわけ、アルミニウム、ニッケル、プラチナ又はパリジウム等の第２の導電性材料とすることができる。あるいは、コーティングは、絶縁ジャケット等の絶縁材料とすることができる。一実施形態では、ワイヤボンド３２を形成するために用いられるワイヤは、約１５μｍ〜約１５０μｍの厚み、すなわちワイヤの長さに垂直な寸法における厚みを有するものとすることができる。一般に、ワイヤボンド３２は、金属ボンディング面、すなわち構造体の第１の金属ボンディング面上において、ワイヤボンドツールを用いて形成することができる。以下に説明するような、ウェッジボンディングを用いる実施形態が含まれる他の実施形態では、ワイヤボンド３２は、最大約５００μｍの厚みを有するものとすることができる。ワイヤセグメントの先端は加熱され、ワイヤセグメントが結合される受容面（receiving surface）に対して押圧され、通常、導電性要素２８の表面に接合されたボール又はボール状のベース部３４が形成される。ワイヤボンドを形成する所望の長さのワイヤセグメントがボンディングツールから引き出され、その後、ボンディングツールは、所望の長さでワイヤボンドを分断又は切断することができる。例えば、アルミニウムのワイヤボンドを形成するために用いることのできるウェッジボンディングは、表面に対して概ね平行に存在するウェッジが形成されるように、ワイヤの加熱部分を受容面にわたって引っ張るプロセスである。ウェッジボンディングされたワイヤボンドは、その後、必要に応じて上方に曲げ、所望の長さ又は位置まで延長し、その後、切断することができる。特定の実施形態では、ワイヤボンドを形成するために用いられるワイヤは、シリンダ状の断面とすることができる。それ以外の場合には、ワイヤボンド又はウェッジボンディングされるワイヤボンドを形成するためにツールから送り出されるワイヤは、例えば、長方形又は台形等の多角形の断面を有するものとすることができる。
ワイヤボンド３２の自由端３６は、端面３８を形成したものとすることができる。端面３８は、複数のワイヤボンド３２の各々の端面３８により形成されるグリッド又はアレイ等のパターンでコンタクトの少なくとも一部を形成することができる。図５及び図６は、端面３８によって形成されるこうしたコンタクトのアレイについての例示的なパターンを示している。こうしたアレイは、エリアアレイ構成で形成することができ、その変形形態は、本明細書で述べる構造を使用して実施することができる。図示されたものの変形形態では、図５のグリッドパターン又はアレイパターンの全ての位置においてワイヤボンドの端面が必要とされるわけではない。こうしたアレイは、超小型電子アセンブリ１０を、プリント回路基板（「ＰＣＢ」）又は他のパッケージングされた超小型電子素子（その例を図２３に示す）等の別の超小型電子構造に対して電気的及び機械的に接続するために使用することができる。こうした積層式配置構成では、ワイヤボンド３２及び導電性要素２８は、それぞれが異なった信号電位を有する複数の電子信号を、それらを通して搬送して、様々な信号が、単一積層体内の異なった超小型電子素子によって処理されるようにすることができる。各端面３８がある特定の位置に配列されているグリッドパターン又はアレイパターンは、ベース部３４が配列されるグリッドパターン又はアレイパターンと同じ位置に配列することもできるし、異なる位置に配列することもできる。ワイヤボンド３２が略垂直に配置されている、図９の例では、こうしたアレイは同一とすることができる。図２２に示すような他の配置構成では、封止層４２の面４５に対して角度のついたワイヤボンド５３２を備えたものとすることができ、これにより、端面３８のアレイがベース部３４のピッチよりも大きなピッチを有するものとなる。これとは逆の構成も可能である。さらに、上述したように、導電性要素２８は、トレース３１によって電気的に接続される端面３５又は３８から横方向に変位させることができる。この配置構成によれば、面４３及び４４にわたって異なるピッチを提供することができるか、又はコンタクトの他の様々な配置構成を提供することもできる。
図２３に示すように、このようなパッケージ１０は、他の同様のパッケージ等を有する積層体として配置することができる。図２３は、このような２つの超小型電子パッケージ１０を示しているが、３つ、４つ又はそれより更に多くのそのような超小型電子パッケージ１０をこのような積層体に配置することができ、それらを、導電性要素２８をパネルコンタクト９２に接合するはんだ塊５２を用いて、回路パネル９０とともに組み立てることもできる。はんだ塊５２は、端面３８を導電性要素２８に電気的及び機械的に取付けること、又は導電性要素２８を他の導電性要素２８に接続すること等によってこうした積層体内で超小型電子アセンブリを相互接続するために使用することができる。
封止層４２は、超小型電子アセンブリ１０内の他の要素、特にワイヤボンド３２を保護する役割を果たす。これにより、構造体を試験することによる損傷、又は超小型電子構造体に対する他の、移送若しくは組立て時の損傷をより受けにくい、より強固な構造体が可能となる。封止層４２は、米国特許出願公開第２０１０／０２３２１２９号公報に記載されている誘電性材料等の、絶縁特性を有する誘電性材料から形成することができる。この公報は、引用することにより本明細書の一部をなすものとする。
上述したように、図２２は、ワイヤボンド５３２を有する超小型電子アセンブリ５１０の一実施形態を示している。このワイヤボンド５３２は、各ベース部５３４の真上に位置していない端部５３６を有している。すなわち、ある平面を実質的に定めるように２つの横方向に広がるものとして基板５１２の第１の表面５１４を考えると、端部５３６又は各ワイヤボンド５３２のうちの少なくとも１つのワイヤボンド５３２は、対応するベース部５３４の横方向位置から上記横方向の少なくとも１つの方向に変位している。図２２に示すように、ワイヤボンド５３２は、図９の実施形態の場合と同様に、その長手軸に沿って実質的に真っ直ぐなものとすることができ、この長手軸は、封止層５４２の第２の表面５４５に対して角度５４６により角度がつけられている。図５の断面図は、第１の表面５１４に垂直な第１の平面における角度５４６を示しているだけであるが、ワイヤボンド５３２はまた、該第１の平面と第２の表面５４５との両方に垂直な別の平面内で第１の表面５１４に対して角度付けすることができる。こうした角度は、角度５４６と実質的に等しいか又は異なったものとすることができる。すなわち、ベース部５３４に対する端部５３６の変位は、２つの横方向のものとすることができ、各方向に同じ距離又は異なった距離のものとすることができる。
一実施形態では、ワイヤボンド５３２のうちの種々のワイヤボンドは、アセンブリ５１０全体を通して異なる方向に異なる量だけ変位したものとすることができる。こうした配置構成は、アセンブリ５１０が、基板５４４のレベルに比べて表面５４５のレベルにおいて異なったように構成されるアレイを有することを可能にする。例えば、アレイは、第２の表面５４５のレベルにおけるものよりも表面５４４においてより小さな全体エリアを覆っているか又はより小さなピッチを有するものとすることができる。さらに、幾つかのワイヤボンド５３２は、異なったサイズのパッケージングされた超小型電子素子の積層式配置構成を収容できるようにするために、超小型電子素子５２２の上方に位置する端部５３６を有することができる。別の実施形態では、ワイヤボンドは、湾曲部分を設けることによって、この横方向への変位を実現することができる。このような湾曲部分は、ワイヤボンド形成プロセス時の追加のステップにおいて形成することができ、例えば、ワイヤ部分が所望の長さまで引き出されている間に設けることができる。このステップは、単一の装置の使用を含めて、利用可能なワイヤボンディング装置を用いて行うことができる。このような湾曲部分は、必要に応じて様々な形状とすることができ、ワイヤボンドの端部の所望の位置を実現することができる。例えば、湾曲部分は様々な形状のＳ字型曲線として形成することができる。この例は、［先行ＢＶＡ事例を参照］に更に記載されている。
図１〜図８は、超小型電子パッケージ１０の製造方法の様々な段階における超小型電子パッケージ１０を示している。図１及び図２には、パターニング可能な金属要素２８’を備えた構造体に超小型電子素子２２がボンディングされた段階における超小型電子パッケージ１０を示している。図１の平面図に示しているように、上記構造体は、第１の方向１５及び第２の方向１７に広がり、パッケージ１０の全体的な形状を定める金属若しくは他の導電性材料の層を備えているか、又はそのような材料の層から構成されたものとすることができる。超小型電子素子２２は、例えば、完全には硬化していない接着層又はポリマー材料を用いて導電性材料層２８’にボンディングをして、組み立てることができる。いくつかの実施形態において、上記構造体は、製造中の少なくともいくつかの段階において、支持層又は支持デバイス、例えば、導電性材料２８’を支持する担体を備えたものとすることができる。この支持層は、封止層４２を形成した後に除去することができる。
図２及び図３は、導電性要素２８’の表面３０’上の所定の位置にワイヤボンド３２が接合された超小型電子パッケージ１０を示している。上述したように、ワイヤボンド３２は、ワイヤセグメントの端部を加熱して該端部を軟化させ、導電性要素２８に押し付けて該導電性要素２８に対する堆積ボンド部を形成し、ベース部３４を形成して、付着させることができる。その後、ワイヤは、導電性要素２８から引き出され、ワイヤボンド３２の端部３６及び端面３８を形成するべく切断される前に、必要に応じて、指定された形状になるよう操作される。あるいは、ワイヤボンド３２は、例えば、アルミニウムワイヤを用いたウェッジボンディングにより形成することができる。ウェッジボンディングは、ワイヤボンドの端部付近のワイヤの一部分を加熱し、そのワイヤの一部分を、導電性要素２８に圧力を加えた状態で導電性要素２８に沿って引っ張ることによって形成される。こうしたプロセスは、米国特許第７，３９１，１２１号公報に更に記載されており、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。またこうしたプロセスは、上記において引用した米国特許出願第１３／４０２１５８号に更に記載されている。
図５〜図７に示しているように、封止層４２が、導電性材料層２８’の表面３０’を覆うように付着されることによって超小型電子パッケージ１０に付加されている。この封止層４２は、導電性材料層２８’の上方かつワイヤボンド３２のエッジ面３７に沿って広がっている。また、封止層４２は、超小型電子素子２２の少なくとも一部分に沿って広がったものとすることができる。この一部分には、超小型電子素子２２の前面と裏面とエッジ面とのうちの少なくとも１つが含まれる。別の例では、封止層４２は、超小型電子素子２２から横方向に間隔を置いて設ける等により、超小型電子素子２２のいずれの部分にも接触しないように形成することができる。封止層４２は、図４に示した段階における超小型電子パッケージ１０を覆うように、樹脂などの封止材を堆積させることによって形成することができる。これは、例えば、パッケージ１０を受け入れることのできる封止層４２の所望の形状に合ったキャビティを有する適切に構成された型にパッケージ１０を配置することによって行うことができる。こうした型及び型により封止層を形成する方法は、米国特許出願公開第２０１０／０２３２１２９号公報に示され記載されているようなものとすることができ、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。あるいは、封止層４２は、少なくとも部分的に柔軟（compliant）な材料を用いて所望の形状に事前に作製しておくことができる。この場合、誘電性材料の柔軟な特性により、ワイヤボンド３２及び超小型電子素子２２を覆うような位置に封止層４２を押し付けることができる。このようなステップにおいては、ワイヤボンド３２は柔軟な材料に入り込み、その材料内にそれぞれの穴が形成され、その穴に沿って封止層４２がエッジ面３７に接触することになる。さらに、超小型電子素子２２は、柔軟な材料を変形させて該柔軟な材料内に受け入れられるようにすることができる。柔軟な誘電性材料は、圧縮されて、外側表面４４上で端面３８を露出させることができる。あるいは、過剰で柔軟性のある誘電性材料の全てを封止層から除去して、ワイヤボンド３２の端面３８が覆われていないような表面４４を形成することができる。
一例では、封止層４２は、まず、該封止層の表面４４がワイヤボンド３２の端面３８から上方に間隔を置いて位置するものとなるように形成される。端面３８を露出させるにあたっては、端面３８の上にある封止層４２の一部分を除去し、図７に示しているように端面３８と実質的に同一平面上にある新たな表面４４を露出させることができる。あるいは、既に表面４４が端面３８と実質的に同一平面上にあるものとなるように、又は、表面４４が端面３８の下に位置するものとなるように、封止層４２を形成することもできる。封止層４２の一部分の除去は、必要に応じて、研削、ドライエッチング、レーザエッチング、ウェットエッチング、ラッピング等によって行うことができる。また、必要に応じて、ワイヤボンド３２の端部３６の一部分を同じステップ又は別のステップで除去し、表面４４と実質的に同一平面上にあり、実質的に平坦（又はプラナー（planar））な端面３８を得ることができる。特定の例では、型を用いずに、超小型電子素子２２とワイヤボンド３４とパターニング可能な導電性要素２８’とに対して封止を施すことができる。そして、封止材を施した後に過剰な封止材を、例えば研磨又は１以上の上記方法によって除去し、ワイヤボンドの端面を露出させることができる。
誘電性層４２を形成した後に、化学エッチング又は機械エッチング（レーザエッチング等）によって導電性材料層２８’をパターニングし、導電性材料層２８’の一部分を除去し、導電性材料層２８’の所望の位置にある部分を残すことによって、導電性要素２８及び／又はトレース３１を作製し、所望の導電性要素２８又はトレース３１を形成することができる。これにより、ワイヤボンド３２と超小型電子素子２２のコンタクト２４との間の選択的な相互接続を作製するか、又は各ワイヤボンド３２から変位した導電性要素２８を形成することができ、該導電性要素２８はトレース３１によりワイヤボンド３２と接続させることができる。ある実施形態では、導電性ビア２５を形成して、トレース３１又はパッドの形態の導電性特徴部２８を超小型電子コンタクト２４と接続させることができる。
次に、図１０に示しているように、パッケージ１０を薄くして、面４４とワイヤボンド３２の端面３８とを平坦化することができる。これには、超小型電子素子２２の表面を面４４において露出させることが含まれる場合があり、それには超小型電子素子２２自体を薄くすることが含まれる場合もある。加えて又は代替的には、導電性特徴部２８及び／又はトレース３１を面４４上に上述したように形成することができる。これは、導電性層を面４４に堆積させるか又は接合し、続いて該導電性層をパターニングして前記導電性要素２８とトレース３１とを形成することによって行うことができる。
図１５及び図１６には、図９に示した超小型電子パッケージと構造上似ているものの、「上向き（face-up）」に配置されている超小型電子素子１１０を備えた超小型電子パッケージ１１０を示している。この構成においては、超小型電子コンタクト１２４は封止層１４２の表面１４４を向いて位置している。さらに、超小型電子素子１２２は、表面１４４に露出した導電性特徴部１２８及びトレース１３１によってワイヤボンド１３２のパターンと接続することができる。図１５及び図１６に示しているように、これらトレース１３１及び導電性特徴部１２８は、表面１４４からコンタクト１２４へと広がっている金属ビア１２５によって、超小型電子コンタクト１２４と接続することができる。
図１５に示したように、面１４４において露出したトレース１３１及び導電性特徴部１２８によってなされるルーティングは、パッケージ１１０内の唯一のルーティングとすることができる。面４５は削られて導電性材料層１２８’が除去され（図１４）、また、これによって、封止材と、ベース部１３４と、アタッチメント層１２０の全て又は一部分とを更に除去することができる。あるいは、図１６に示しているように、導電性ルーティング要素は、面１４５におけるアレイ状の濡れ性（wettable）コンタクトのため、又は該コンタクトの再配置のために、面１４５に含めることもできる。他の例では、特定のワイヤボンドは、面１４４にわたってルーティングをすることによって、超小型電子素子１２２と接続することができ、そして超小型電子素子１２２は、そのような特定のワイヤボンドと接続された面１４５にわたってルーティングをすることにより、別のワイヤボンドと接続することができる。
図１３及び図１４は、図１５及び図１６に示した、完成した超小型電子パッケージ１１０のいずれかを得ることのできる加工段階における超小型電子パッケージ１１０を示している。具体的には、図１３及び図１４は、導電性材料層１２８’の上で上向きの（face-up）超小型電子素子１２２がボンディングされたパッケージ１１０を示している。同様に、ワイヤボンド１３２は導電性材料層２８’の面３０’に接合されており、これは上述のプロセスのうちの任意の１つに従って形成されている。さらに、上述の様々なプロセスのうちのいずれかに従って、封止層１４２が、面１３０’の露出部分を覆い、かつワイヤボンド１３２及び超小型電子素子１２２を覆うように設けられている。続いて、導電性要素１２８及びトレース１３１の形態のルーティング回路部が封止層１４２の面１４４上に形成され、ワイヤボンド１３２が超小型電子素子１２２に接続されている。
このような点で、パッケージ１１０は、材料を除去するためのグラインド、研磨、ラッピング又は上述した他の手法によって更に加工することができ、結果として図１５に示したようなパッケージ１１０を得ることができる。あるいは、図８及び図９を参照して上述したように、導電性材料層１２８’をパターニングして所望の構成の導電性要素１２８及びトレース１３１を形成することにより追加のルーティング部を形成することができる。
図１７〜図２１は、全体的な構造が上述のパッケージに似ているものの、複数の超小型電子素子を利用したパッケージの様々な構成を示している。一例では、図１７及び図１８は、封止層２４２において下向き（face-down）に配置されて埋め込まれた超小型電子素子２２２Ａと、上向き（face-up）に配置された別の超小型電子素子２２２Ｂとを有する超小型電子パッケージ２１０を示している。このパッケージ２１０では、封止層２４２の面２４４及び面２４５の両方において相互接続された導電性要素２２８及びトレース２３１の形態にある導電性ルーティング回路部を利用することができる。加えて、特定のワイヤボンド２３２を用いて、ルーティング回路部により、超小型電子素子２２２Ａを超小型電子素子２２２Ｂと電気的に接続することができる。このルーティング回路部は、各端面３５及び３８のそれぞれにおいてこのような特定のワイヤボンドを、超小型電子素子２２２Ａ及び２２２Ｂにおける少なくとも１つのコンタクト２２４に互いに接続する。このパッケージ２１０は、図１〜図１６を参照して上述したパッケージと同様の方法によって作製することができる。
図１９及び図２０は、図１７及び図１８に示したパッケージに似ているものの、上向きの配置で超小型電子素子３２２Ｂの面３２６の上にボンディングされた別の超小型電子素子３２２Ｃを備えた超小型電子パッケージ３１０の構造を示している。超小型電子素子３２２Ｂを、面３４４上の導電性ルーティング回路部へと容易に接続するために、超小型電子素子３２２Ｃを超小型電子素子３２２Ｂよりも小さくするか、又は超小型電子素子３２２Ｃを超小型電子素子３２２Ｂからオフセットしたものとすることで、超小型電子素子３２２Ｂのコンタクト３２４が超小型電子素子３２２Ｃによって覆われないようにすることができる。この場合の接続は、素子コンタクト３２４に接続された金属ビア３２５と、超小型電子素子３２２Ｂのコンタクト３２４に接合されているとともに面３４４において封止層３４２により覆われていない別のワイヤボンド３６４とのいずれかによって行うことができる。上述したように、超小型電子素子３２２Ａ、３２２Ｂ及び３２２Ｃのうちの任意のものの間のルーティングは、適切に構成されたルーティング回路が接続された特定のワイヤボンド３３２によって行うことができる。
図２１に示す別の例では、超小型電子パッケージ４１０は、図１７及び図１８に示したものと同様のものとしつつ、（封止層４４２の面４４４を向いて配置された）超小型電子素子４２２Ｂの１以上のコンタクト４２４と、封止層４４２の面４４５におけるルーティング回路部の一部分との間を接続する別のワイヤボンド４６６を備えている。図示の例においては、このようなワイヤボンド４６６を用いて、封止層４４２の面４４５に向くように配置された、コンタクト４２４を有する超小型電子素子４２２Ｂと超小型電子素子４２２Ａとの間を接続することができる。図示しているように、ワイヤボンド４６６はトレース４３１（又は、必要に応じて導電性要素）と接合させることができ、このトレース４３１は、超小型電子素子４２２Ａの素子コンタクト４２４と電気的に接続している金属ビア４２５に更に接続されている。
上記構造は、多様な電子システムを構成する際に利用することができる。例えば、本発明の別の実施形態によるシステム６１１は、上記のような超小型電子パッケージ６１０に加えて、別の電子的構成要素６１３及び６１５を有している。図示の例では、構成要素６１３は半導体チップであり、構成要素６１５は表示画面であるが、任意の別の構成要素を用いることもできる。明確に説明するために図２４には別の構成要素を２つしか示していないが、当然、本システムは任意の数の構成要素を有するものとすることができる。上記超小型電子パッケージ６１０は、例えば、図９に関連して上記で説明したような超小型電子パッケージ、又は図２３を参照しながら説明したような複数の超小型電子パッケージを組み込んだ構造体とすることができる。パッケージ６１０は、図１３〜図２２において説明した実施形態のうちのいずれか１つを更に含んだものとすることができる。別の変形形態では、複数の変更を加えることができ、任意の数のそのような構造を用いることができる。
超小型電子パッケージ６１０並びに構成要素６１３及び６１５は、破線により示している共通のハウジング６１９内に設けられ、所望の回路を構成するために必要に応じて互いに電気的に相互接続されている。図示の例示的なシステムでは、本システムは、フレキシブルプリント回路基板等の回路パネル６１７を有し、この回路パネルは、構成要素を互いに相互接続する多数の導体６２１を有し、そのうちの１つのみを図２４に示している。しかし、これは例示にすぎず、電気的接続を行うのに適した任意の構造を用いることができる。
ハウジング６１９は、例えば、携帯電話又は携帯情報端末において使用可能なタイプのポータブル型ハウジングとして示されており、画面６１５は該ハウジングの表面に露出している。超小型電子パッケージ６１０が撮像チップ等の感光性素子を有している場合、光をその構造体まで送るためのレンズ６２３又は他の光学デバイスも設けることができる。繰り返すが、図２４に示した、簡略化されたシステムは例示に過ぎない。デスクトップコンピュータ、ルータ等の一般的に固定構造と見なされるシステムを含む他のシステムも、上記で説明した構造を用いて作ることができる。
本明細書において特定の実施形態を参照しながら本発明を説明してきたが、これらの実施形態は本発明の原理及び応用形態を例示したものに過ぎないことを理解されたい。それゆえ、以下の特許請求の範囲によって定められるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成をとることができることを理解されたい。
図１は、本開示の方法に基づくステップにより加工して超小型電子パッケージとすることのできる製造途中のユニットの平面図である。図２は、図１に示した製造途中のユニットの側面図である。 図３は、本方法の別の加工ステップに基づく、図１に示したような製造途中のユニットの平面図である。図４は、図３の製造途中のユニットの側面図である。図５は、図４に示した製造途中のユニットの一部分すなわちエリアＡの詳細図である。 図６は、本方法の別の加工プロセスに基づく、図１に示したような製造途中のユニットの平面図である。図７は、図６の製造途中のユニットの側面図である。図８は、図７に示した製造途中のユニットの一部分すなわちエリアＢの詳細図である。 図９は、本方法により得られる超小型電子パッケージの側面図である。図１０は、図９に示したパッケージのエリアＣの詳細図である。図１１は、本方法の更に別のオプショナルな加工ステップ後の、図１０に示したような詳細図である。 図１２は、本方法の更に別のオプショナルな加工ステップによる、図９に示したようなパッケージの側面図である。図１３は、図１２に示したパッケージの一部分すなわちエリアＤの詳細図である。 図１４は、本開示の方法の変形形態に基づくステップにより加工して超小型電子パッケージとすることのできる、製造途中のユニットの代替例を示している。図１５は、図１４に示した製造途中のユニットの一部分すなわちエリアＥの詳細図である。 図１６は、本方法の変形形態により得られる超小型電子パッケージの側面図である。図１７は、本方法の変形形態の更に別のオプショナルな加工ステップ後の、図１６に示したようなパッケージの一部分の詳細図である。 図１８は、超小型電子パッケージの代替例を示している。図１９は、図１８のパッケージの一部分すなわちエリアＦの詳細図である。 図２０は、超小型電子パッケージの更に別の代替例を示している。図２１は、図２０のパッケージの一部分すなわちエリアＧの詳細図である。図２２は、超小型電子パッケージの更に別の代替例を示している。 図２３は、超小型電子パッケージの更に別の代替例を示している。図２４は、本明細書に示す様々な実施形態に基づく、１以上のパッケージを備えることのできる超小型電子アセンブリの一例を示している。 本発明の一実施形態におけるシステムの説明図である。
図９の超小型電子パッケージ１０は超小型電子素子２２を備えている。図１０に示しているように、超小型電子パッケージ１０は封止層４２内に埋め込むことができるか、あるいは、超小型電子パッケージ１０は、その１以上の面において、例えば表面若しくは裏面、又は表面と裏面との間に広がっているエッジ面において封止層と接触させることができる。封止層４２は、第１の面４３から第２の面４４へと広がった、ある厚さを有している。第１の面及び第２の面はそれぞれ、パッケージ１０の第１の取付面１１及び第２の取付面１２において少なくとも部分的に露出させることができる。厚さは、少なくとも超小型電子素子２２そのものの厚さと等しくすることができる。図１０に示しているように、そして図６の平面図にも示しているように、封止層４２は超小型電子素子２２の横方向外側に広がりを有するものとすることができる。封止層には、端面３５と端面３８との間で広がりを有する複数のワイヤボンド（wire bond）３２が埋め込まれている。端面３５と端面３８はそれぞれ、封止層に覆われておらず、端面３５と端面３８は、面４３及び面４４と同一平面上（例えばコプラナー（co-planar））とすることができる。この説明の目的のために、第１の面４３は、第２の面４４と向かい合って、又は第２の面４４から離れて位置しているものとして説明することができる。このような説明、及び、本明細書において用いる、要素の垂直方向の位置又は水平方向の位置に関する、このような要素の相対的位置の任意の他の説明は、図面内における要素の位置へ対応させるための例示の目的でのみなされるものであり、これに限定されるわけではない。
超小型電子素子２２は、半導体チップと、とりわけオンチップ集積受動素子（「ＩＰＯＣ」）の形態とすることのできる、複数の能動回路素子若しくは受動回路素子を有しているか又はその両方を有している別の同等のデバイスとのいずれかとすることができる。図１０の実施形態では、超小型電子素子２２は、エッジの少なくとも一部分と、封止層４２に接触した（例えば、覆われた）裏面とを有している。超小型電子素子２２は、そのコンタクト２４がパッケージの第１取付面１１に隣接するものとなるように配置することができる。さらに、このような構成では、コンタクト２４は、封止層４２の第１の面４３に沿って広がりを有する導電性要素２８に接続されて、それぞれのワイヤボンド３２のベース部３４によって形成されているワイヤボンド３２の端面３５にてワイヤボンド３２と電気的に接続される。このベース部３４は、ワイヤボンド３２を形成する際に用いられるプロセスによる人為的生成物とすることができるとともに、図示しているようなボールボンディング、又はウェッジボンディング若しくはスティッチボンディング等によって形成されるベース部３４の形状とすることができる。図１６に示すような別の実施形態では、グラインド、ラッピング、研磨といった薄くするプロセス又は別の適切な手法等によって、製造時に、ベース部を部分的に又は完全に除去することができる。また、このような薄くするプロセス又は他のプロセスにより、ワイヤボンド１３２の高さを低くして、端面１３５を、ベース部の上にあったワイヤボンド１３２の先端とすることもできる。図１０を再び参照すると、一実施形態において、超小型電子コンタクト２４は、導電性（例えば、金属の）ビア２５により導電性要素２８と電気的に接続することができる。このビアには、１以上の金属によるめっき、スパッタリング又は蒸着等によって超小型電子素子のコンタクト２４上に設けられるビアが含まれ、この金属としては、銅、ニッケル、クロム、アルミニウム、金、チタン、タングステン、コバルトのうちの１以上の金属、又はこれらの１以上の合金等が挙げられるが、これらに限定されるわけではない。１つの例では、導電性要素は、金属性成分又は非金属性成分を有する液体の導電性マトリックス材料を堆積させ、その後、堆積させた導電性マトリックス材料を硬化させることによって形成することができる。例えば、本願の権利者が所有する米国特許出願第１３／１５８，７９７号に記載されているように、導電性マトリックス材料を堆積させて用いることができる。この特許出願の開示内容は、引用することにより本明細書の一部をなすものとする。
導電性要素２８は、封止層４２の第２の表面４４において露出させることのできるそれぞれの「コンタクト（contact）」又は「パッド」を備えていてもよい。本明細書で使用するように、導電性要素が、誘電体構造を有する別の要素の表面「において露出する（exposed at）」ものとして説明されている場合、これは、導電性構造が、誘電体構造の外側から誘電体構造の表面に向かって誘電体構造の表面に垂直な方向に移動する仮想的な点に接触させるために利用可能であることを意味する。そのため、誘電体構造の表面において露出している端子又は他の導電性構造は、その表面から突出したものとすることができるか、その表面と同一平面上とすることができるか、又は、その表面から凹み、誘電体内の穴又は窪みを通じて露出させることができる。一例において、導電性要素２８は、封止層４２の第１の表面４３において露出した平坦で薄い要素とすることができる。導電性要素２８は任意の適切な形状を有することができ、場合によっては、円形とすることができる。導電性要素２８は、トレース３１により、互いに、又は超小型電子素子２２と、又はその双方と電気的に相互接続することができる。また、導電性要素２８は、超小型電子素子２２の前面２０に沿って設けることができる。
図１２及び図１３に示しているように、追加の導電性要素２８を、封止層４２の第２の面４４において露出させることができる。このような導電性要素は、ワイヤボンド３２の端面３８に重なっているとともに、端面３８と電気的に接続することができる。他の変形形態では、このような導電性要素には、面４４に沿って、対応するワイヤボンドから少なくとも１つの横方向に変位したパッド２８が含まれ、そのパッド２８はトレース３１により端面においてそのワイヤボンドに接続することができる。
ワイヤボンド３２は、複数の導電性要素２８のうちの少なくともいくつかに対し、その面などにおいて接合することができる。ワイヤボンド３２は、そのベース部３４において導電性要素２８に接合することができるとともに、それぞれのベース部３４及び第１の面４３から離れるように、すなわち反対側に、端部３６まで広がったものとすることができる。ワイヤボンド３２の端部３６は、超小型電子素子２２と、超小型電子パッケージ１０内にあり、超小型電子素子２２に接続された他の任意の導電性特徴部とのいずれかに、電気的に接続されておらず、他の方法で接合されてもいないという点において「自由（free）」であると特徴付けることができる。換言すると、自由端部３６は、パッケージ１０外部の導電性特徴部への直接接続によるか、又は導電性要素２８若しくは本明細書において説明される他の特徴部を介した間接的な接続による電気的接続のために利用可能である。端部３６が、例えば封止層４２によって所定の位置に保持されるか、又は別の導電性機構に他の方法で接合されるか若しくは電気的に接続されることは、任意のこうした特徴部機構が超小型電子素子２２に電気的に接続されない限り、端部が本明細書で述べる「自由」でないということを意味するわけではない。逆に、ベース部３４は、本明細書で述べるように、超小型電子素子２２に直接的又は間接的に電気的に接続することができるため自由ではない場合がある。図１０に示しているように、ベース部３４は、該ベース部３４と端部３６との間に形成されているワイヤボンド３２のエッジ面３７から外側に伸びるように丸みを帯びた形状とすることができる。ベース部３４の具体的なサイズ及び形状は、ワイヤボンド３２を形成するために使用される材料のタイプと、ワイヤボンド３２と導電性要素２８との間の接続部の所望の強度と、ワイヤボンド３２を形成するために使用される具体的なプロセスとのいずれかに応じて変えることができる。ワイヤボンド３２を作製する例示的な方法は、Otremba氏に対する米国特許第７，３９１，１２１号公報と、（ワイヤボンディングの一形態と考えることのできるウェッジボンディングの方法を記載している）米国特許出願公開第２００５／００９５８３５号公報と、本願と同一出願人による米国特許出願第１３／４６２１５８号、同第１３／４０４４０８号、同第１３／４０５１０８号、同第１３／４０５１２５号及び同第１３／４０４４５８号とに記載されており、これらの開示内容は、引用することによりその全体が本明細書の一部をなすものとする。
ワイヤボンド３２の自由端３６は、端面３８を形成したものとすることができる。端面３８は、複数のワイヤボンド３２の各々の端面３８により形成されるグリッド又はアレイ等のパターンでコンタクトの少なくとも一部を形成することができる。図６及び図７は、端面３８によって形成されるこうしたコンタクトのアレイについての例示的なパターンを示している。こうしたアレイは、エリアアレイ構成で形成することができ、その変形形態は、本明細書で述べる構造を使用して実施することができる。図示されたものの変形形態では、図６のグリッドパターン又はアレイパターンの全ての位置においてワイヤボンドの端面が必要とされるわけではない。こうしたアレイは、超小型電子アセンブリ１０を、プリント回路基板（「ＰＣＢ」）又は他のパッケージングされた超小型電子素子（その例を図２４に示す）等の別の超小型電子構造に対して電気的及び機械的に接続するために使用することができる。こうした積層式配置構成では、ワイヤボンド３２及び導電性要素２８は、それぞれが異なった信号電位を有する複数の電子信号を、それらを通して搬送して、様々な信号が、単一積層体内の異なった超小型電子素子によって処理されるようにすることができる。各端面３８がある特定の位置に配列されているグリッドパターン又はアレイパターンは、ベース部３４が配列されるグリッドパターン又はアレイパターンと同じ位置に配列することもできるし、異なる位置に配列することもできる。ワイヤボンド３２が略垂直に配置されている、図９の例では、こうしたアレイは同一とすることができる。図２３に示すような他の配置構成では、封止層５４２の面５４４に対して角度（５４６）のついたワイヤボンド５３２を備えたものとすることができ、これにより、端面３８のアレイがベース部３４のピッチよりも大きなピッチを有するものとなる。これとは逆の構成も可能である。さらに、上述したように、導電性要素２８は、トレース３１によって電気的に接続される端面３５又は３８から横方向に変位させることができる。この配置構成によれば、面５４４及び５４５にわたって異なるピッチを提供することができるか、又はコンタクトの他の様々な配置構成を提供することもできる。
図２４に示すように、このようなパッケージ１０は、他の同様のパッケージ等を有する積層体として配置することができる。図２４は、このような２つの超小型電子パッケージ１０Ａ、１０Ｂを示しているが、３つ、４つ又はそれより更に多くのそのような超小型電子パッケージ１０をこのような積層体に配置することができ、それらを、導電性要素２８をパネルコンタクト９２に接合するはんだ塊５２を用いて、回路パネル９０とともに組み立てることもできる。はんだ塊５２は、端面３８を導電性要素２８に電気的及び機械的に取付けること、又は導電性要素２８を他の導電性要素２８に接続すること等によってこうした積層体内で超小型電子アセンブリを相互接続するために使用することができる。
図１０及び他の図にも示しているように、封止層４２は、超小型電子アセンブリ１０内の他の要素、特にワイヤボンド３２を保護する役割を果たす。これにより、構造体を試験することによる損傷、又は超小型電子構造体に対する他の、移送若しくは組立て時の損傷をより受けにくい、より強固な構造体が可能となる。封止層４２は、米国特許出願公開第２０１０／０２３２１２９号公報に記載されている誘電性材料等の、絶縁特性を有する誘電性材料から形成することができる。この公報は、引用することにより本明細書の一部をなすものとする。
上述したように、図２３は、ワイヤボンド５３２を有する超小型電子アセンブリ５１０の一実施形態を示している。このワイヤボンド５３２は、各ベース部３４の真上に位置していない端部５３６を有している。すなわち、ある平面を実質的に定めるように２つの横方向に広がるものとしてアセンブリ５１０の第１の表面５４４を考えると、端部５３６又は各ワイヤボンド５３２のうちの少なくとも１つのワイヤボンド５３２は、対応するベース部３４の横方向位置から上記横方向の少なくとも１つの方向に変位している。図２２に示すように、ワイヤボンド５３２は、図９の実施形態の場合と同様に、その長手軸に沿って実質的に真っ直ぐなものとすることができ、この長手軸は、封止層５４２の表面５４４に対して角度５４６により角度がつけられている。図５の断面図は、第１の表面５４４に垂直な第１の平面における角度５４６を示しているだけであるが、ワイヤボンド５３２はまた、該第１の平面と第２の表面５４４との両方に垂直な別の平面内で第１の表面５４４に対して角度付けすることができる。こうした角度は、角度５４６と実質的に等しいか又は異なったものとすることができる。すなわち、ベース部３４に対する端部５３６の変位は、２つの横方向のものとすることができ、各方向に同じ距離又は異なった距離のものとすることができる。
一実施形態では、ワイヤボンド５３２のうちの種々のワイヤボンドは、アセンブリ５１０全体を通して異なる方向に異なる量だけ変位したものとすることができる。こうした配置構成は、アセンブリ５１０が、基板５４４のレベルに比べて表面５４５のレベルにおいて異なったように構成されるアレイを有することを可能にする。例えば、アレイは、第２の表面５４５のレベルにおけるものよりも表面５４４においてより小さな全体エリアを覆っているか又はより小さなピッチを有するものとすることができる。さらに、幾つかのワイヤボンド５３２は、異なったサイズのパッケージングされた超小型電子素子の積層式配置構成を収容できるようにするために、超小型電子素子５２２の上方に位置する端部５３６を有することができる。別の実施形態では、ワイヤボンドは、湾曲部分を設けることによって、この横方向への変位を実現することができる。このような湾曲部分は、ワイヤボンド形成プロセス時の追加のステップにおいて形成することができ、例えば、ワイヤ部分が所望の長さまで引き出されている間に設けることができる。このステップは、単一の装置の使用を含めて、利用可能なワイヤボンディング装置を用いて行うことができる。このような湾曲部分は、必要に応じて様々な形状とすることができ、ワイヤボンドの端部の所望の位置を実現することができる。例えば、湾曲部分は様々な形状のＳ字型曲線として形成することができる。
図３〜５は、導電性要素２８’の表面３０’上の所定の位置にワイヤボンド３２が接合された超小型電子パッケージ１０を示している。上述したように、ワイヤボンド３２は、ワイヤセグメントの端部を加熱して該端部を軟化させ、導電性要素２８に押し付けて該導電性要素２８に対する堆積ボンド部を形成し、ベース部３４を形成して、付着させることができる。その後、ワイヤは、導電性要素２８から引き出され、ワイヤボンド３２の端部３６及び端面３８を形成するべく切断される前に、必要に応じて、指定された形状になるよう操作される。あるいは、ワイヤボンド３２は、例えば、アルミニウムワイヤを用いたウェッジボンディングにより形成することができる。ウェッジボンディングは、ワイヤボンドの端部付近のワイヤの一部分を加熱し、そのワイヤの一部分を、導電性要素２８に圧力を加えた状態で導電性要素２８に沿って引っ張ることによって形成される。こうしたプロセスは、米国特許第７，３９１，１２１号公報に更に記載されており、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。またこうしたプロセスは、上記において引用した米国特許出願第１３／４０２１５８号に更に記載されている。
図６〜図８に示しているように、封止層４２が、導電性材料層２８’の表面３０’を覆うように付着されることによって超小型電子パッケージ１０に付加されている。この封止層４２は、導電性材料層２８’の上方かつワイヤボンド３２のエッジ面３７に沿って広がっている。また、封止層４２は、超小型電子素子２２の少なくとも一部分に沿って広がったものとすることができる。この一部分には、超小型電子素子２２の前面と裏面とエッジ面とのうちの少なくとも１つが含まれる。別の例では、封止層４２は、超小型電子素子２２から横方向に間隔を置いて設ける等により、超小型電子素子２２のいずれの部分にも接触しないように形成することができる。封止層４２は、図４に示した段階における超小型電子パッケージ１０を覆うように、樹脂などの封止材を堆積させることによって形成することができる。これは、例えば、パッケージ１０を受け入れることのできる封止層４２の所望の形状に合ったキャビティを有する適切に構成された型にパッケージ１０を配置することによって行うことができる。こうした型及び型により封止層を形成する方法は、米国特許出願公開第２０１０／０２３２１２９号公報に示され記載されているようなものとすることができ、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。あるいは、封止層４２は、少なくとも部分的に柔軟（compliant）な材料を用いて所望の形状に事前に作製しておくことができる。この場合、誘電性材料の柔軟な特性により、ワイヤボンド３２及び超小型電子素子２２を覆うような位置に封止層４２を押し付けることができる。このようなステップにおいては、ワイヤボンド３２は柔軟な材料に入り込み、その材料内にそれぞれの穴が形成され、その穴に沿って封止層４２がエッジ面３７に接触することになる。さらに、超小型電子素子２２は、柔軟な材料を変形させて該柔軟な材料内に受け入れられるようにすることができる。柔軟な誘電性材料は、圧縮されて、外側表面４４上で端面３８を露出させることができる。あるいは、過剰で柔軟性のある誘電性材料の全てを封止層から除去して、ワイヤボンド３２の端面３８が覆われていないような表面４４を形成することができる。
誘電性層４２を形成した後に、化学エッチング又は機械エッチング（レーザエッチング等）によって導電性材料層２８’をパターニングし、導電性材料層２８’の一部分を除去し、導電性材料層２８’の所望の位置にある部分を残すことによって、導電性要素２８及び／又はトレース３１を作製し、所望の導電性要素２８又はトレース３１を形成することができる。これを図９及び図１０に示している。これにより、ワイヤボンド３２と超小型電子素子２２のコンタクト２４との間の選択的な相互接続を作製するか、又は各ワイヤボンド３２から変位した導電性要素２８を形成することができ、該導電性要素２８はトレース３１によりワイヤボンド３２と接続させることができる。ある実施形態では、導電性ビア２５を形成して、トレース３１又はパッドの形態の導電性特徴部２８を超小型電子コンタクト２４と接続させることができる。
次に、図１１に示しているように、パッケージ１０を薄くして、面４４とワイヤボンド３２の端面３８とを平坦化することができる。これには、超小型電子素子２２の表面を面４４において露出させることが含まれる場合があり、それには超小型電子素子２２自体を薄くすることが含まれる場合もある。加えて又は代替的には、図１３に示しているように、導電性特徴部２８及び／又はトレース３１を面４４上に上述したように形成することができる。これは、導電性層を面４４に堆積させるか又は接合し、続いて該導電性層をパターニングして前記導電性要素２８とトレース３１とを形成することによって行うことができる。
図１６及び図１７には、図９及び図１０に示した超小型電子パッケージと構造上似ているものの、「上向き（face-up）」に配置されている超小型電子素子１２２を備えた超小型電子パッケージ１１０を示している。この構成においては、超小型電子コンタクト１２４は封止層１４２の表面１４４を向いて位置している。さらに、超小型電子素子１２２は、表面１４４に露出した導電性特徴部１２８及びトレース１３１によってワイヤボンド１３２のパターンと接続することができる。図１６及び図１７に示しているように、これらトレース１３１及び導電性特徴部１２８は、表面１４４からコンタクト１２４へと広がっている金属ビア１２５によって、超小型電子コンタクト１２４と接続することができる。
図１６に示したように、面１４４において露出したトレース１３１及び導電性特徴部１２８によってなされるルーティングは、パッケージ１１０内の唯一のルーティングとすることができる。面１４５は削られて導電性材料層１２８’が除去され（図１５）、また、これによって、封止材と、ベース部１３４と、アタッチメント層１２０の全て又は一部分とを更に除去することができる。あるいは、図１６に示しているように、導電性ルーティング要素は、面１４５におけるアレイ状の濡れ性（wettable）コンタクトのため、又は該コンタクトの再配置のために、面１４５に含めることもできる。他の例では、特定のワイヤボンドは、面１４４にわたってルーティングをすることによって、超小型電子素子１２２と接続することができ、そして超小型電子素子１２２は、面１４５にわたってルーティングをすることにより、別のワイヤボンドと接続することができる。
図１４及び図１５は、図１６及び図１７に示した、完成した超小型電子パッケージ１１０のいずれかを得ることのできる加工段階における超小型電子パッケージ１１０を示している。具体的には、図１４及び図１５は、導電性材料層１２８’の上で上向きの（face-up）超小型電子素子１２２がボンディングされたパッケージ１１０を示している。同様に、ワイヤボンド１３２は導電性材料層１２８’の面１３０’に接合されており、これは上述のプロセスのうちの任意の１つに従って形成されている。さらに、上述の様々なプロセスのうちのいずれかに従って、封止層１４２が、面１３０’の露出部分を覆い、かつワイヤボンド１３２及び超小型電子素子１２２を覆うように設けられている。続いて、図１６に示したように、導電性要素１２８及びトレース１３１の形態のルーティング回路部が封止層１４２の面１４４上に形成され、ワイヤボンド１３２が超小型電子素子１２２に接続されている。
このような点で、パッケージ１１０は、材料を除去するためのグラインド、研磨、ラッピング又は上述した他の手法によって更に加工することができ、結果として図１６に示したようなパッケージ１１０を得ることができる。あるいは、図９及び図１０を参照して上述したように、導電性材料層１２８’をパターニングして所望の構成の導電性要素１２８及びトレース１３１を形成することにより追加のルーティング部を形成することができる。
図１８〜図２２は、全体的な構造が上述のパッケージに似ているものの、複数の超小型電子素子を利用したパッケージの様々な構成を示している。一例では、図１８及び図１９は、封止層２４２において下向き（face-down）に配置されて埋め込まれた超小型電子素子２２２Ａと、上向き（face-up）に配置された別の超小型電子素子２２２Ｂとを有する超小型電子パッケージ２１０を示している。このパッケージ２１０では、封止層２４２の面２４４及び面２４５の両方において相互接続された導電性要素２２８及びトレース２３１の形態にある導電性ルーティング回路部を利用することができる。加えて、特定のワイヤボンド２３２を用いて、ルーティング回路部により、超小型電子素子２２２Ａを超小型電子素子２２２Ｂと電気的に接続することができる。このルーティング回路部は、各端面３５及び３８のそれぞれにおいてこのような特定のワイヤボンドを、超小型電子素子２２２Ａ及び２２２Ｂにおける少なくとも１つのコンタクト２２４に互いに接続する。このパッケージ２１０は、図１〜図１６を参照して上述したパッケージと同様の方法によって作製することができる。
図２０及び図２１は、図１８及び図１９に示したパッケージに似ているものの、上向きの配置で超小型電子素子３２２Ｂの面３２６の上にボンディングされた別の超小型電子素子３２２Ｃを備えた超小型電子パッケージ３１０の構造を示している。超小型電子素子３２２Ｂを、面３４４上の導電性ルーティング回路部へと容易に接続するために、超小型電子素子３２２Ｃを超小型電子素子３２２Ｂよりも小さくするか、又は超小型電子素子３２２Ｃを超小型電子素子３２２Ｂからオフセットしたものとすることで、超小型電子素子３２２Ｂのコンタクト３２４が超小型電子素子３２２Ｃによって覆われないようにすることができる。この場合の接続は、素子コンタクト３２４に接続された金属ビア３２５と、超小型電子素子３２２Ｂのコンタクト３２４に接合されているとともに面３４４において封止層３４２により覆われていない別のワイヤボンド３６２とのいずれかによって行うことができる。上述したように、超小型電子素子３２２Ａ、３２２Ｂ及び３２２Ｃのうちの任意のものの間のルーティングは、適切に構成されたルーティング回路が接続された特定のワイヤボンド３３２によって行うことができる。
図２２に示す別の例では、超小型電子パッケージは、図１８及び図１９に示したものと同様のものとしつつ、（封止層４４２の面４４４を向いて配置された）超小型電子素子４２２Ｂの１以上のコンタクト４２４と、封止層４４２の面４４５におけるルーティング回路部の一部分との間を接続する別のワイヤボンド４６６を備えている。図示の例においては、このようなワイヤボンド４６６を用いて、封止層４４２の面４４５に向くように配置された、コンタクト４２４を有する超小型電子素子４２２Ｂと超小型電子素子４２２Ａとの間を接続することができる。図示しているように、ワイヤボンド４６６はトレース４３１（又は、必要に応じて導電性要素）と接合させることができ、このトレース４３１は、超小型電子素子４２２Ａの素子コンタクト４２４と電気的に接続している金属ビア４２５に更に接続されている。
上記構造は、多様な電子システムを構成する際に利用することができる。例えば、本発明の別の実施形態によるシステム６１１は、上記のような超小型電子パッケージ６１０に加えて、別の電子的構成要素６１３及び６１５を有している。図示の例では、構成要素６１３は半導体チップであり、構成要素６１５は表示画面であるが、任意の別の構成要素を用いることもできる。明確に説明するために図２５には別の構成要素を２つしか示していないが、当然、本システムは任意の数の構成要素を有するものとすることができる。上記超小型電子パッケージ６１０は、例えば、図９及び図１０に関連して上記で説明したような超小型電子パッケージ、又は図２３を参照しながら説明したような複数の超小型電子パッケージを組み込んだ構造体とすることができる。パッケージ６１０は、図１３〜図２３において説明した実施形態のうちのいずれか１つを更に含んだものとすることができる。別の変形形態では、複数の変更を加えることができ、任意の数のそのような構造を用いることができる。
超小型電子パッケージ６１０並びに構成要素６１３及び６１５は、破線により示している共通のハウジング６１９内に設けられ、所望の回路を構成するために必要に応じて互いに電気的に相互接続されている。図示の例示的なシステムでは、本システムは、フレキシブルプリント回路基板等の回路パネル６１７を有し、この回路パネルは、構成要素を互いに相互接続する多数の導体６２１を有し、そのうちの１つのみを図２５に示している。しかし、これは例示にすぎず、電気的接続を行うのに適した任意の構造を用いることができる。
ハウジング６１９は、例えば、携帯電話又は携帯情報端末において使用可能なタイプのポータブル型ハウジングとして示されており、画面６１５は該ハウジングの表面に露出している。超小型電子パッケージ６１０が撮像チップ等の感光性素子を有している場合、光をその構造体まで送るためのレンズ８１１又は他の光学デバイスも設けることができる。繰り返すが、図２５に示した、簡略化されたシステムは例示に過ぎない。デスクトップコンピュータ、ルータ等の一般的に固定構造と見なされるシステムを含む他のシステムも、上記で説明した構造を用いて作ることができる。

Claims (30)

  1. パターニング可能な金属要素を備えた構造体の導電性ボンディング面である第１の面に複数のワイヤボンドを形成するステップであって、前記ワイヤボンドは、前記第１の面に接合されたベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有している、ステップと、
    導電性層の前記第１の面の少なくとも一部分と前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方である、ステップと、
    前記金属要素を選択的にパターニングし、前記封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素を形成するステップであって、該第１の導電性要素の上に前記ワイヤボンドの少なくともいくつかが位置している、ステップと
    を含む、超小型電子ユニットを製造する方法。
  2. 前記構造体に超小型電子素子が設けられており、前記導電性層の一部分を除去する際に前記超小型電子素子が前記導電性層と電気的に接続される、請求項１に記載の方法。
  3. 前記誘電性封止層の形成は、前記超小型電子素子が前記導電性層と電気的に接続された状態で、該封止層が前記導電性層の少なくとも１つの面を少なくとも部分的に覆うものとなるように行われる、請求項２に記載の方法。
  4. 前記第１の導電性要素の少なくともいくつかは、前記ワイヤボンドの各々と前記超小型電子素子との間で電気的に接続される、請求項２に記載の方法。
  5. 前記封止層の第２の面に、前記ワイヤボンドの露出していない部分から少なくとも１つの横の方向に変位した導電性コンタクトを有する再分配層を形成するステップを更に含む請求項１に記載の方法。
  6. 前記ワイヤボンドの少なくともいくつかは、前記ワイヤボンドの端面が前記ワイヤボンドのベース部から１以上の横の方向に変位したものとなるように形成される、請求項１に記載の方法。
  7. 前記ベース部は第１の最小ピッチを有する第１のパターンで配置され、
    前記ワイヤボンドの封止されていない部分は、前記第１の最小ピッチよりも大きい第２の最小ピッチを有するパターンで配置される、請求項１に記載の方法。
  8. 前記ベース部は第１の最小ピッチを有する第１のパターンで配置され、
    前記ワイヤボンドの封止されていない部分は、前記第１の最小ピッチよりも小さい第２の最小ピッチを有するパターンで配置される、請求項１に記載の方法。
  9. 前記ワイヤボンドのベース部がボールボンディング形式である、請求項１に記載の方法。
  10. 前記ベース部と前記端面との間に広がる前記ワイヤボンドのエッジ面が第１のエッジ面部分であり、
    前記ワイヤボンドのベース部が、前記第１の導電性要素に沿って広がるエッジ面の第２の部分である、請求項１に記載の方法。
  11. 前記誘電性層の第２の面に第２の導電性要素を形成するステップであって、該第２の導電性要素の少なくともいくつかは、前記ワイヤボンドの封止されていない部分の少なくともいくつかの各々と接続される、ステップを更に含む請求項１に記載の方法。
  12. 前記導電性層の一部分を選択的に除去することは、少なくともいくつかの第１の導電性要素をコンタクトパッドとして形成することを含み、該コンタクトパッドには、前記ユニットの他の要素と電気的に接続されていない前記ワイヤボンドのベース部が電気的に接続される、請求項１に記載の方法。
  13. グラインド又は研磨により前記ユニットを薄くするステップを更に含む請求項１に記載の方法。
  14. 前記封止層は、前記ワイヤボンドの前記端面が実質的に覆われるような当初の厚さを有するものとして形成され、
    前記ユニットを薄くするステップは、前記端面が前記封止層により封止されていない状態となるように前記封止層の一部分を除去するステップを含むものである、請求項１３に記載の方法。
  15. 前記封止層を形成するステップは、前記導電性層の前記第１の面と前記ワイヤボンドの少なくともエッジ面とに封止材を分注するステップを含むものである、請求項１に記載の方法。
  16. 前記封止層を形成するステップは、前記導電性層と、前記ワイヤボンドの少なくともエッジ面と、少なくとも前記超小型電子素子の面とに封止材を接触させて形作るステップを含むものである、請求項２に記載の方法。
  17. 前記導電性層の一部分を選択的に除去する前に、前記導電性層の、前記ワイヤボンドと反対側の面から担体を除去するステップを更に含む請求項１に記載の方法。
  18. 前記導電性層の厚さが２０ミクロン未満である、請求項１７に記載の方法。
  19. 製造過程にあるユニットの導電性層の第１の面に複数のワイヤボンドを形成するステップであって、前記製造過程にあるユニットは、該ユニットに接合されているとともに該ユニットの一部分と電気的に接続されている少なくとも１つの超小型電子素子を有するものであり、前記ワイヤボンドは、前記第１の面に接合されているベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有するものである、ステップと、
    前記導電性層の前記第１の面の少なくとも一部分と、少なくとも１つの前記超小型電子素子の少なくとも一部分と、前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方である、ステップと、
    前記導電性層の一部分を選択的に除去し、第１の導電性要素を形成するステップであって、前記第１の導電性要素の少なくともいくつかは、前記ワイヤボンドの少なくともいくつかと電気的に接続されており、前記第１の導電性要素の少なくともいくつかは、前記超小型電子素子が電気的に接続される前記導電性層の一部分のうちの少なくともいくつかを有するものである、ステップと
    を含む、超小型電子パッケージを製造する方法。
  20. パターニング可能な金属要素を備えた構造体の導電性ボンディング面である第１の面に複数のワイヤボンドを形成するステップであって、前記ワイヤボンドは、前記第１の面に接合されているベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有するものであり、前記ワイヤボンドの形成の際に、前記導電性層は、その少なくともいくつかのエッジ部において互いに接着した複数の領域を有している、ステップと、
    前記導電性層の第１の面の少なくとも一部分と前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方であり、前記封止層の一部分を選択的に除去する際に、複数の超小型電子素子が、前記導電性層の前記領域の少なくともいくつかの各々に電気的に接続された少なくとも１つの超小型電子素子を有する、製造過程にあるユニットの形態で前記導電性層に接合されている、ステップと、
    前記金属要素を選択的にパターニングし、前記封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素を形成するステップであって、前記ワイヤボンドの少なくともいくつかは前記第１の導電性要素の上に位置している、ステップと、
    前記製造過程にあるユニットを、前記導電性層の領域にある前記第１の導電性要素と、該第１の導電性要素に電気的に接続された少なくとも１つの前記超小型電子素子とを各々が有する複数の超小型電子ユニットに分けるステップと
    を含む、超小型電子ユニットを製造する方法。
  21. 製造過程にあるユニットの導電性層の第１の面に複数のワイヤボンドを形成するサブステップであって、前記製造過程にあるユニットは、該ユニットに接合されているとともに該ユニットの一部分と電気的に接続された少なくとも１つの超小型電子素子を有するものであり、前記ワイヤボンドは、前記第１の面に接合されているベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有するものである、サブステップと、
    前記導電性層の前記第１の面の少なくとも一部分と、少なくとも１つの前記超小型電子素子の少なくとも一部分と、前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するサブステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方である、サブステップと、
    前記導電性層の一部分を選択的に除去し、第１の導電性要素を形成するサブステップであって、前記第１の導電性要素の少なくともいくつかは前記ワイヤボンドの少なくともいくつかと電気的に接続され、前記第１の導電性要素の少なくともいくつかは、前記超小型電子素子が電気的に接続されている前記導電性層の一部分のうちの少なくともいくつかを有するものである、サブステップと
    を含む、第１の超小型電子パッケージを段階的に製造するステップと、
    前記第１の超小型電子パッケージを、該第１のパッケージの前記封止層の第２の面上に設けた第２の超小型電子パッケージと接合するステップであって、前記第２の超小型電子パッケージは該第２の超小型電子パッケージの第１の面において露出した複数のコンタクトを有するものである、ステップと
    を含み、
    前記第１の超小型電子パッケージを前記第２の超小型電子パッケージと接合する前記ステップは、前記第１の超小型電子パッケージのワイヤボンドの封止されていない部分を、前記第２の超小型電子パッケージの前記コンタクトと電気的に接続するステップを含むものである、超小型電子アセンブリを製造する方法。
  22. 少なくとも１つの超小型電子素子と、
    パッケージの取付面において露出している端子を備えた第１の導電性要素であって、前記第１の導電性要素の少なくともいくつかは、前記第１の導電性要素と一体に形成されたビアにより少なくとも１つの前記超小型電子素子に電気的に接続されている、第１の導電性要素と、
    前記導電性要素の各々に接合され、誘電性封止層の第１の面の近傍にあるベース部と、該ベース部から離れた位置にある端面とを有するワイヤボンドであって、各ワイヤボンドには、該ワイヤボンドの前記ベース部と前記端面との間に広がるエッジ面が形成されている、ワイヤボンドと、
    第１の面と、該第１の面から離れた位置にある第２の面とを有する誘電性封止層であって、前記第１の面の少なくとも一部分は前記パッケージの取付面において露出しており、該誘電性封止層は、該封止層により前記ワイヤボンドが互いに間隔を置いて配置されたものとなるように前記ワイヤボンド間の空間を満たしており、前記ワイヤボンドの封止されていない部分は、前記封止層の第２の面において該封止層により覆われていない、前記ワイヤボンドの前記端面の少なくとも一部分である、誘電性封止層と
    を備えた超小型電子パッケージ。
  23. 前記ワイヤボンドの封止されていない部分のうちの少なくともいくつかは、前記ワイヤボンドの各々のベース部から少なくとも１つの横の方向に変位したものである、請求項２２に記載の超小型電子パッケージ。
  24. 第２の超小型電子素子を更に備え、
    前記第１の超小型電子素子は、前記誘電性層の前記第１の面を向くように位置する、該第１の超小型電子素子の前面において露出したコンタクトを有するものであり、
    前記第２の超小型電子素子は、前記誘電性層の前記第２の面を向くように位置する、該第２の超小型電子素子の前面において露出したコンタクトを有するものである、請求項２２に記載の超小型電子パッケージ。
  25. 前記封止層の前記第２の面において露出した第２の導電性要素を更に備え、
    前記第２の導電性要素の少なくともいくつかは、前記第２の超小型電子素子の前記コンタクトの各々と、前記ワイヤボンドの封止されていない部分の各々との間で接続されている、請求項２２に記載の超小型電子パッケージ。
  26. 前記第１の超小型電子素子と前記第２の超小型電子素子とは、少なくとも１つのワイヤボンドにより電気的に接続されており、
    該ワイヤボンドは、前記第１の超小型電子素子の少なくとも１つのコンタクトと、前記第２の超小型電子素子の少なくとも１つのコンタクトとに電気的に接続されている、請求項２５に記載の超小型電子パッケージ。
  27. 前記第２の超小型電子素子は、該第２の超小型電子素子の前記コンタクトのうちの１つと、該第２の超小型電子素子の各々との間で接合されたワイヤボンドにより、前記第２の導電性要素のうちの１つと接続されている、請求項２５に記載の超小型電子パッケージ。
  28. 前記第１の超小型電子素子と前記第２の超小型電子素子とは、前記第２の超小型電子素子のコンタクトと、前記封止層の前記第１の面において露出した前記導電性要素の各々とに接合されたワイヤボンドにより電気的に接続されている、請求項２２に記載の超小型電子パッケージ。
  29. 請求項２０に記載の第１の超小型電子パッケージと、
    超小型電子素子と、第２の超小型電子パッケージの面において露出し、前記超小型電子素子と電気的に接続された端子とを有する第２の超小型電子パッケージと
    を備え、
    前記第２の超小型電子パッケージは、前記第１の超小型電子パッケージの上に設けられており、
    前記第２の超小型電子パッケージは、前記第１の超小型電子パッケージのワイヤボンドの封止されていない部分のうちの少なくともいくつかに電気的に接続された、前記第１の超小型電子パッケージの端子により前記第１の超小型電子パッケージとボンディングされている、超小型電子アセンブリ。
  30. 請求項２２に記載の超小型電子パッケージと、１以上の電子的構成要素とを備えたシステム。
JP2015514105A 2012-05-22 2013-05-21 ワイヤボンド相互接続を用いた基板レス積層可能パッケージ Pending JP2015517745A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/477,532 2012-05-22
US13/477,532 US8835228B2 (en) 2012-05-22 2012-05-22 Substrate-less stackable package with wire-bond interconnect
PCT/US2013/041981 WO2013177134A1 (en) 2012-05-22 2013-05-21 Substrate-less stackable package with wire-bond interconnect

Publications (2)

Publication Number Publication Date
JP2015517745A true JP2015517745A (ja) 2015-06-22
JP2015517745A5 JP2015517745A5 (ja) 2016-07-28

Family

ID=48483250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015514105A Pending JP2015517745A (ja) 2012-05-22 2013-05-21 ワイヤボンド相互接続を用いた基板レス積層可能パッケージ

Country Status (7)

Country Link
US (5) US8835228B2 (ja)
EP (1) EP2852974B1 (ja)
JP (1) JP2015517745A (ja)
KR (1) KR20150012285A (ja)
CN (1) CN104520987B (ja)
TW (2) TWI528477B (ja)
WO (1) WO2013177134A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022223A (ja) * 2015-07-09 2017-01-26 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7994622B2 (en) * 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9373585B2 (en) 2014-09-17 2016-06-21 Invensas Corporation Polymer member based interconnect
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9570385B2 (en) 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9666514B2 (en) * 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN105140213B (zh) * 2015-09-24 2019-01-11 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) * 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
DE102015118664B4 (de) * 2015-10-30 2024-06-27 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) * 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9852994B2 (en) * 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
KR102576085B1 (ko) 2016-10-10 2023-09-06 삼성전자주식회사 반도체 패키지
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN106898557B (zh) * 2017-03-03 2019-06-18 中芯长电半导体（江阴）有限公司 集成有供电传输***的封装件的封装方法
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
CN108962868B (zh) * 2017-05-25 2020-07-03 矽品精密工业股份有限公司 封装结构及其制法
US10943869B2 (en) 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10515912B2 (en) * 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
FR3083920A1 (fr) * 2018-07-13 2020-01-17 Linxens Holding Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede
US11348863B2 (en) 2018-12-12 2022-05-31 Stmicroelectronics, Inc. Semiconductor package having a semiconductor die on a plated conductive layer
US11328995B2 (en) * 2019-03-04 2022-05-10 Kabushiki Kaisha Toshiba Semiconductor device
TWI685066B (zh) * 2019-03-26 2020-02-11 力成科技股份有限公司 無基板半導體封裝結構及其製法
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
US11158608B2 (en) * 2019-09-25 2021-10-26 Powertech Technology Inc. Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323516A (ja) * 1999-05-14 2000-11-24 Fujitsu Ltd 配線基板の製造方法及び配線基板及び半導体装置
JP2002050871A (ja) * 2000-08-02 2002-02-15 Casio Comput Co Ltd ビルドアップ回路基板およびその製造方法
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
JP2007214238A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 半導体装置およびその製造方法
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009064966A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法ならびに半導体装置
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
JP2010010248A (ja) * 2008-06-25 2010-01-14 Panasonic Corp インターポーザ基板とその製造方法
US7750483B1 (en) * 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
CN102153045A (zh) * 2010-02-12 2011-08-17 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法

Family Cites Families (804)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2230663A (en) 1940-01-18 1941-02-04 Alden Milton Electric contact and wire assembly mechanism
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661Y2 (ja) 1972-11-22 1976-12-06
JPS5150661A (ja) 1974-10-30 1976-05-04 Hitachi Ltd
US4072816A (en) 1976-12-13 1978-02-07 International Business Machines Corporation Integrated circuit package
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069A (ja) 1983-04-12 1984-10-26 Alps Electric Co Ltd 電気部品の端子のハンダ塗布装置
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4667267A (en) 1985-01-22 1987-05-19 Rogers Corporation Decoupling capacitor for pin grid array package
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JPS61269345A (ja) 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
JP2608701B2 (ja) 1985-09-19 1997-05-14 三菱電機株式会社 保護装置の点検回路
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPS62158338A (ja) 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPS6412769A (en) 1987-07-07 1989-01-17 Sony Corp Correction circuit for image distortion
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4867267A (en) 1987-10-14 1989-09-19 Industrial Research Products, Inc. Hearing aid transducer
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
AU637874B2 (en) 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
CA2034703A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
WO1993004375A1 (en) 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5220489A (en) 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
JP3137134B2 (ja) 1991-11-19 2001-02-19 ノードバーグ日本株式会社 移動式クラッシャ
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5241454A (en) 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5831836A (en) 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US7368924B2 (en) 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JPH06333931A (ja) 1993-05-20 1994-12-02 Nippondenso Co Ltd 半導体装置における微細電極の製造方法
JP2981385B2 (ja) 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US5578869A (en) 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
AU4160096A (en) 1994-11-15 1996-06-06 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP2833522B2 (ja) 1995-04-27 1998-12-09 日本電気株式会社 半導体装置
US5736074A (en) 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
JPH09134934A (ja) 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH10135220A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
JPH10135221A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5736785A (en) 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
JPH1118364A (ja) 1997-06-27 1999-01-22 Matsushita Electric Ind Co Ltd キャプスタンモータ
DE69838849T2 (de) 1997-08-19 2008-12-11 Hitachi, Ltd. Mehrchip-Modulstruktur und deren Herstellung
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP3262531B2 (ja) 1997-10-02 2002-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6268662B1 (en) 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
CN1201383C (zh) 1999-01-29 2005-05-11 松下电器产业株式会社 电子部件的安装方法、安装装置及电子部件装置
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6238949B1 (en) 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP4367730B2 (ja) 1999-06-25 2009-11-18 株式会社エンプラス Ｉｃソケット及び該ｉｃソケットのバネ手段
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP5333337B2 (ja) 1999-08-12 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
US6319764B1 (en) 1999-08-25 2001-11-20 Micron Technology, Inc. Method of forming haze-free BST films
KR101384035B1 (ko) 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001319992A (ja) 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US6581276B2 (en) 2000-04-04 2003-06-24 Amerasia International Technology, Inc. Fine-pitch flexible connector, and method for making same
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6395199B1 (en) 2000-06-07 2002-05-28 Graftech Inc. Process for providing increased conductivity to a material
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6472743B2 (en) 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
CN1212676C (zh) 2001-04-12 2005-07-27 松下电工株式会社 使用led的光源装置及其制造方法
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6486545B1 (en) 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
WO2003019654A1 (en) 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
SG117395A1 (en) 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6864166B1 (en) 2001-08-29 2005-03-08 Micron Technology, Inc. Method of manufacturing wire bonded microelectronic device assemblies
US6787926B2 (en) 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US20030057544A1 (en) 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6476506B1 (en) 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2005506690A (ja) 2001-10-09 2005-03-03 テッセラ，インコーポレイテッド 積層パッケージ
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP2003197668A (ja) 2001-12-10 2003-07-11 Senmao Koochii Kofun Yugenkoshi 半導体パッケージ用のボンディングワイヤ及びその製造方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW548816B (en) 2002-01-23 2003-08-21 Via Tech Inc Formation method of conductor pillar
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
DE10209922A1 (de) 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
JP2003318327A (ja) 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP4601892B2 (ja) 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7943436B2 (en) 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
TW549592U (en) 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
WO2004017399A1 (en) 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US20040041757A1 (en) 2002-09-04 2004-03-04 Ming-Hsiang Yang Light emitting diode display module with high heat-dispersion and the substrate thereof
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
EP1556894A4 (en) 2002-09-30 2009-01-14 Advanced Interconnect Tech Ltd THERMALLY IMPROVED SEALING FOR SINGLE-LOCKING ASSEMBLY
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
JP2006502596A (ja) 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US6989122B1 (en) 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
US20050176233A1 (en) 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
JP2004200316A (ja) 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置
US20050161814A1 (en) 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
US20040222518A1 (en) 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP2004327855A (ja) 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
JP2005093551A (ja) 2003-09-12 2005-04-07 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
JP3999720B2 (ja) 2003-09-16 2007-10-31 沖電気工業株式会社 半導体装置およびその製造方法
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US20050085016A1 (en) 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
WO2005059967A2 (en) 2003-12-17 2005-06-30 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP3917133B2 (ja) 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7198987B1 (en) 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TWI250596B (en) 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
JP3956965B2 (ja) 2004-09-07 2007-08-08 日立エーアイシー株式会社 チップ部品型発光装置及びそのための配線基板
US7290448B2 (en) 2004-09-10 2007-11-06 Yamaha Corporation Physical quantity sensor, lead frame, and manufacturing method therefor
CN1755929B (zh) 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US7595548B2 (en) 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4671802B2 (ja) 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
EP2039460A3 (de) 2004-11-02 2014-07-02 HID Global GmbH Verlegevorrichtung, Kontaktiervorrichtung, Zustellsystem, Verlege- und Kontaktiereinheit, herstellungsanlage, Verfahren zur Herstellung und eine Transpondereinheit
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
TW200631111A (en) 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
JP4917257B2 (ja) 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
US7301770B2 (en) 2004-12-10 2007-11-27 International Business Machines Corporation Cooling apparatus, cooled electronic module, and methods of fabrication thereof employing thermally conductive, wire-bonded pin fins
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
KR100843137B1 (ko) 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100867038B1 (ko) 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US20060216868A1 (en) 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US7582963B2 (en) 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7815323B2 (en) 2005-05-04 2010-10-19 Lang-Mekra North America, Llc Mirror stabilizer arm connector assembly
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7528474B2 (en) 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
EP1905083A2 (en) 2005-07-01 2008-04-02 Koninklijke Philips Electronics N.V. Electronic device
TWI294757B (en) 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
JP4787559B2 (ja) 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7485969B2 (en) 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
KR101241650B1 (ko) 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
US8810031B2 (en) 2005-10-26 2014-08-19 Industrial Technology Research Institute Wafer-to-wafer stack with supporting pedestal
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
US8183682B2 (en) 2005-11-01 2012-05-22 Nxp B.V. Methods of packaging a semiconductor die and package formed by the methods
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
US7378726B2 (en) 2005-12-28 2008-05-27 Intel Corporation Stacked packages with interconnecting pins
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
TWI295115B (en) 2006-02-13 2008-03-21 Ind Tech Res Inst Encapsulation and methods thereof
JP2007234845A (ja) 2006-03-01 2007-09-13 Nec Corp 半導体装置
US7876180B2 (en) 2006-03-09 2011-01-25 Kyocera Corporation Waveguide forming apparatus, dielectric waveguide forming apparatus, pin structure, and high frequency circuit
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP4949719B2 (ja) 2006-04-07 2012-06-13 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
WO2007116544A1 (ja) 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
TWM303516U (en) 2006-06-23 2006-12-21 Advanced Connectek Inc Card connector
TWM306727U (en) 2006-06-26 2007-02-21 Hon Hai Prec Ind Co Ltd Electrical card connector
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
US7612638B2 (en) 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP5132101B2 (ja) 2006-07-27 2013-01-30 新光電気工業株式会社 スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
KR100809696B1 (ko) 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
US20080042265A1 (en) 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7560360B2 (en) 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
US7683460B2 (en) 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP4274290B2 (ja) 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
US7659617B2 (en) 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
US7537962B2 (en) 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
JP2008166439A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20090008796A1 (en) 2006-12-29 2009-01-08 United Test And Assembly Center Ltd. Copper on organic solderability preservative (osp) interconnect
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
CN101617400A (zh) 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
US8685792B2 (en) 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
US20080217708A1 (en) 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
JP5010316B2 (ja) 2007-03-16 2012-08-29 日本電気株式会社 金属ポストを有する配線基板、半導体装置
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
WO2008117488A1 (ja) 2007-03-23 2008-10-02 Sanyo Electric Co., Ltd 半導体装置およびその製造方法
US8198716B2 (en) 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
WO2008120755A1 (ja) 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
US20080246126A1 (en) 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080280393A1 (en) 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
TWI371809B (en) 2007-06-04 2012-09-01 Advanced Semiconductor Eng Wafer structure and method for fabricating the same
US7872335B2 (en) 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
TW200908819A (en) 2007-06-15 2009-02-16 Ngk Spark Plug Co Wiring substrate with reinforcing member
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
KR101365621B1 (ko) 2007-09-04 2014-02-24 서울반도체 주식회사 열 방출 슬러그들을 갖는 발광 다이오드 패키지
US7808439B2 (en) 2007-09-07 2010-10-05 University Of Tennessee Reserch Foundation Substrate integrated waveguide antenna array
US9330945B2 (en) * 2007-09-18 2016-05-03 Stats Chippac Ltd. Integrated circuit package system with multi-chip module
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
KR100902128B1 (ko) 2007-09-28 2009-06-09 삼성전기주식회사 방열 인쇄회로기판 및 반도체 칩 패키지
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
FR2923081B1 (fr) 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
GB0721957D0 (en) 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
US7974099B2 (en) 2007-11-19 2011-07-05 Nexxus Lighting, Inc. Apparatus and methods for thermal management of light emitting diodes
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7696631B2 (en) 2007-12-10 2010-04-13 International Business Machines Corporation Wire bonding personalization and discrete component attachment on wirebond pads
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7706144B2 (en) 2007-12-17 2010-04-27 Lynch Thomas W Heat dissipation system and related method
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US20090166873A1 (en) 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
JP4989614B2 (ja) 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
US8048720B2 (en) 2008-01-30 2011-11-01 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop
US20090194829A1 (en) 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
US8018065B2 (en) 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
WO2009122835A1 (ja) 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
DE102008048420A1 (de) 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
CN102105981B (zh) 2008-07-31 2013-11-13 斯盖沃克斯解决方案公司 集成的干扰屏蔽体的半导体封装体及其制造方法
US8923004B2 (en) 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US7800810B2 (en) 2008-08-06 2010-09-21 Spatial Photonics, Inc. Packaging and testing of multiple MEMS devices on a wafer
TW201007924A (en) 2008-08-07 2010-02-16 Advanced Semiconductor Eng Chip package structure
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8063475B2 (en) 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
WO2010041630A1 (ja) 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101015651B1 (ko) * 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP2010135671A (ja) 2008-12-08 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8115283B1 (en) 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
JPWO2010101163A1 (ja) 2009-03-04 2012-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
DE102009001461A1 (de) 2009-03-11 2010-09-16 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US20110068478A1 (en) 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US8053814B2 (en) 2009-04-08 2011-11-08 International Business Machines Corporation On-chip embedded thermal antenna for chip cooling
US8039316B2 (en) 2009-04-14 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
JP2010251483A (ja) 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US20100289142A1 (en) 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20120153444A1 (en) 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US8183678B2 (en) 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
US20110209908A1 (en) 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
KR101124102B1 (ko) 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TW201123387A (en) 2009-12-25 2011-07-01 xiang-hua Wang Thermal-electric separated metal PCB with a chip carrier.
TWI392066B (zh) 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
JP5550369B2 (ja) 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造
JP2011166051A (ja) 2010-02-15 2011-08-25 Panasonic Corp 半導体装置及び半導体装置の製造方法
US7990711B1 (en) 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8558392B2 (en) 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8288854B2 (en) 2010-05-19 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US20120001336A1 (en) 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5713598B2 (ja) 2010-07-20 2015-05-07 新光電気工業株式会社 ソケット及びその製造方法
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8354297B2 (en) 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US9431275B2 (en) * 2010-09-17 2016-08-30 Pfg Ip Llc Wire bond through-via structure and method
US8349735B2 (en) 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring
US8415704B2 (en) 2010-09-22 2013-04-09 Ut-Battelle, Llc Close-packed array of light emitting devices
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
JP5616739B2 (ja) 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
JP5591653B2 (ja) 2010-10-27 2014-09-17 東和精工株式会社 ラベル剥離機
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JPWO2012067177A1 (ja) 2010-11-17 2014-05-12 株式会社フジクラ 配線板及びその製造方法
KR20120056052A (ko) 2010-11-24 2012-06-01 삼성전자주식회사 반도체 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
US8766436B2 (en) 2011-03-01 2014-07-01 Lsi Corporation Moisture barrier for a wire bond
US8508045B2 (en) 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US9508622B2 (en) 2011-04-28 2016-11-29 Freescale Semiconductor, Inc. Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8633059B2 (en) 2011-05-11 2014-01-21 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8669646B2 (en) 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
US9128123B2 (en) 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US9006031B2 (en) 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
KR20130007049A (ko) 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US20130040423A1 (en) 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
US8816404B2 (en) 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
KR101900423B1 (ko) 2011-09-19 2018-09-21 삼성전자주식회사 반도체 메모리 장치
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20130087915A1 (en) 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US9196588B2 (en) 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US8916781B2 (en) 2011-11-15 2014-12-23 Invensas Corporation Cavities containing multi-wiring structures and devices
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
TWI464031B (zh) 2011-12-14 2014-12-11 Univ Yuan Ze 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
KR101924388B1 (ko) 2011-12-30 2018-12-04 삼성전자주식회사 재배선 구조를 갖는 반도체 패키지
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US8686570B2 (en) 2012-01-20 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-dimensional integrated circuit structures and methods of forming the same
KR20130090143A (ko) 2012-02-03 2013-08-13 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
US8742576B2 (en) 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
DE102012203293B4 (de) 2012-03-02 2021-12-02 Robert Bosch Gmbh Halbleitermodul mit integriertem Wellenleiter für Radarsignale
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
KR20130111780A (ko) 2012-04-02 2013-10-11 삼성전자주식회사 Ｅｍｉ 차폐부를 갖는 반도체 장치
US9405064B2 (en) 2012-04-04 2016-08-02 Texas Instruments Incorporated Microstrip line of different widths, ground planes of different distances
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8978247B2 (en) 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
US20130323409A1 (en) 2012-05-31 2013-12-05 Skyworks Solutions, Inc. Systems and methods for controlling electromagnetic interference for integrated circuit modules
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8742597B2 (en) 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8653626B2 (en) 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8642393B1 (en) 2012-08-08 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of forming same
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US8963339B2 (en) 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9418971B2 (en) 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9412661B2 (en) 2012-11-21 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming package-on-package structure
US9401338B2 (en) 2012-11-29 2016-07-26 Freescale Semiconductor, Inc. Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US20140175657A1 (en) 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US8729714B1 (en) 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US20140225248A1 (en) 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9209081B2 (en) 2013-02-21 2015-12-08 Freescale Semiconductor, Inc. Semiconductor grid array package
US20140239490A1 (en) 2013-02-26 2014-08-28 Unimicron Technology Corporation Packaging substrate and fabrication method thereof
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9419667B2 (en) 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
KR20140126598A (ko) 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
BR112015006158B1 (pt) 2013-06-28 2021-10-26 Intel Corporation Sistema microeletromecânico (microelectromechanical system - mems) em circuito integrado de aplicação específica (application specific integrated circuit - asic)
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR102161173B1 (ko) 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9012263B1 (en) 2013-10-31 2015-04-21 Freescale Semiconductor, Inc. Method for treating a bond pad of a package substrate
US9379078B2 (en) 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
KR101631934B1 (ko) 2013-11-13 2016-06-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9653442B2 (en) 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
KR20150091932A (ko) 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9224709B2 (en) 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an embedded surface mount device and method of forming the same
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9437459B2 (en) 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US20150340305A1 (en) 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Stacked die package with redistribution layer
US10325876B2 (en) 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9653428B1 (en) 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323516A (ja) * 1999-05-14 2000-11-24 Fujitsu Ltd 配線基板の製造方法及び配線基板及び半導体装置
JP2002050871A (ja) * 2000-08-02 2002-02-15 Casio Comput Co Ltd ビルドアップ回路基板およびその製造方法
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
JP2004071961A (ja) * 2002-08-08 2004-03-04 Taiyo Yuden Co Ltd 複合モジュール及びその製造方法
US7750483B1 (en) * 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
JP2007214238A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 半導体装置およびその製造方法
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009064966A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法ならびに半導体装置
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
JP2010010248A (ja) * 2008-06-25 2010-01-14 Panasonic Corp インターポーザ基板とその製造方法
CN102153045A (zh) * 2010-02-12 2011-08-17 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022223A (ja) * 2015-07-09 2017-01-26 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置

Also Published As

Publication number Publication date
US20180233448A1 (en) 2018-08-16
US10510659B2 (en) 2019-12-17
US9263413B2 (en) 2016-02-16
US8835228B2 (en) 2014-09-16
CN104520987B (zh) 2017-08-11
US20190096803A1 (en) 2019-03-28
US20150069639A1 (en) 2015-03-12
US10170412B2 (en) 2019-01-01
US20130313716A1 (en) 2013-11-28
WO2013177134A1 (en) 2013-11-28
US9953914B2 (en) 2018-04-24
TWI560788B (en) 2016-12-01
TWI528477B (zh) 2016-04-01
CN104520987A (zh) 2015-04-15
EP2852974A1 (en) 2015-04-01
EP2852974B1 (en) 2018-08-01
TW201401398A (zh) 2014-01-01
TW201613001A (en) 2016-04-01
KR20150012285A (ko) 2015-02-03
US20160163639A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
US10510659B2 (en) Substrate-less stackable package with wire-bond interconnect
US11990382B2 (en) Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6291555B2 (ja) 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
US8618659B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
JP5170134B2 (ja) 半導体装置及びその製造方法
US20240203930A1 (en) Package-on-package assembly with wire bonds to encapsulation surface
US7750450B2 (en) Stacked die package with stud spacers
KR20120125148A (ko) 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP2014229831A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171024