JPH11260856A - 半導体装置及びその製造方法並びに半導体装置の実装構造 - Google Patents

半導体装置及びその製造方法並びに半導体装置の実装構造

Info

Publication number
JPH11260856A
JPH11260856A JP10059147A JP5914798A JPH11260856A JP H11260856 A JPH11260856 A JP H11260856A JP 10059147 A JP10059147 A JP 10059147A JP 5914798 A JP5914798 A JP 5914798A JP H11260856 A JPH11260856 A JP H11260856A
Authority
JP
Japan
Prior art keywords
wire
pad electrode
exposed
semiconductor device
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10059147A
Other languages
English (en)
Inventor
Junichi Ueno
順一 上野
Yasuhiro Yamada
恭裕 山田
Osamu Adachi
修 安達
▲濱▼谷　　毅
Takeshi Hamaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10059147A priority Critical patent/JPH11260856A/ja
Publication of JPH11260856A publication Critical patent/JPH11260856A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 小型薄型でコンパクトな構成として高密度実
装を可能とし、コストの低減を図るとともに取扱いが容
易で製造上の品質を安定させる。 【解決手段】 パッド電極２を有する半導体チップ１
と、パッド電極２にボンディングされたワイヤ３と、パ
ッド電極面を覆って半導体チップ１を封止する液状封止
樹脂４を硬化して形成した封止材とを備え、ワイヤ３の
一部が封止材の表面に露出している。このように、ワイ
ヤ３の一部を封止材の表面に露出させてこれを外部との
接続用電極として用いるため、従来のようなリードフレ
ームが不要になる。これにより、半導体装置の小型化お
よび薄型化が図られ高密度実装が可能になる。また、部
品点数や材料が少なくなり、コストの低減が速成される
とともに、製造組立が容易に行われる。さらに、リード
が突出しないため取扱いが容易になり、またリード変形
に基づく接合不良等がなくなり歩留りが向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電極取り出し構
造を主要部とする樹脂封止型半導体装置及びその製造方
法並びに半導体装置の実装構造に関するものである。
【０００２】
【従来の技術】樹脂封止型半導体装置は、表面にパッド
電極を有する半導体チップを樹脂モールド内に埋設して
形成される。従来の樹脂封止型半導体装置の構造を図１
１に示す。半導体チップ１４は、接着剤１５を介してリ
ードフレーム中央のダイパッド１６上に搭載固定され
る。リードフレームはダイバッド１６の周囲に内部リー
ド１７およびこれに連続する外部リード１８を有し、内
部リード１７が金等の金属細線からなるボンディングワ
イヤ１９を介して半導体チップ１４上の対応するパッド
電極２０と接続される。このようにしてリードフレーム
上に搭載した半導体チップ１４をワイヤボンディングし
た状態で、金型を用いて樹脂モールド体２１を形成し半
導体チップ１４の樹脂封止を行う。これにより、半導体
装置が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、前記従
来の樹脂封止型半導体装置においては、外部との電気的
接続をリードフレームの外部リード１８を介して行うた
め、リードフレーム分の厚さおよび占有面積とこのリー
ドフレームを覆う部分の樹脂モールド体２１の厚さ、面
積が増え、半導体装置全体が大きくなって、コンパクト
で高密度実装可能な半導体装置の実現が図られなかっ
た。また、構成材料や組立工数が多くなり、製造作業が
面倒となってコストも上昇するという問題があった。ま
た、金型により樹脂モールド体２１を成形する場合、あ
る程度粘度のある樹脂を一方向から注入するためボンデ
ィングワイヤ１９のループ形状が変形するという問題が
あった。さらに、外部リード１８が樹脂モールド体２１
から突出して引出されているため、取扱い上のミス等に
より外部リード１８が変形するおそれがあり、この場合
外部リード１８がプリント基板上の所定のランドパター
ン上に接合されず、実装不良を起こすという問題があっ
た。
【０００４】したがって、この発明の目的は、上記従来
技術の問題を解決し、小型薄型でコンパクトな構成とし
て高密度実装を可能とし、コストの低減を図るとともに
取扱いが容易で製造上の品質が安定した樹脂封止型半導
体装置及びその製造方法並びに半導体装置の実装構造を
提供することである。
【０００５】
【課題を解決するための手段】この目的を達成するため
にこの発明の請求項１記載の半導体装置は、パッド電極
を有する半導体チップと、パッド電極にボンディングさ
れたワイヤと、パッド電極面を覆って半導体チップを封
止する封止材とを備え、ワイヤの一部が封止材の表面に
露出していることを特徴とする。
【０００６】このように、半導体チップのパッド電極に
ボンディングしたワイヤの一部を封止材の表面に露出さ
せてこれを外部との接続用電極として用いるため、従来
のようなリードフレームが不要になる。これにより、半
導体装置の小型化および薄型化が図られ高密度実装が可
能になる。また、部品点数や材料が少なくなり、コスト
の低減が速成されるとともに、製造組立が容易に行われ
る。さらに、リードが突出しないため取扱いが容易にな
り、またリード変形に基づく接合不良等がなくなり製造
上の品質が安定し歩留りの向上が図られる。
【０００７】請求項２記載の半導体装置は、請求項１に
おいて、ワイヤの一端をパッド電極上にボンディング
し、他端を同じパッド電極上にボンディングすることに
より、パッド電極上にワイヤのループを形成した。この
ように、ワイヤの一端をパッド電極上にボンディング
し、他端を同じパッド電極上にボンディングすることに
より、パッド電極上にワイヤのループを形成したので、
封止材の表面に露出したワイヤのループの頂部が外部と
の接続用電極となる。この場合、ワイヤをループにする
ことでその起立した状態を成形時等においても保持しや
すい。また、ワイヤの両端が同じ電極パッド上にボンデ
ィングされるので、狭い間隔で電極を形成できる。
【０００８】請求項３記載の半導体装置は、請求項１に
おいて、ワイヤの一端をパッド電極上にボンディング
し、他端をパッド電極近傍でこのパッド電極と分離した
位置にボンディングした。このように、ワイヤの一端を
パッド電極上にボンディングし、他端をパッド電極近傍
でこのパッド電極と分離した位置にボンディングするこ
とにより、ワイヤのループが形成され請求項２と同様に
封止材の表面に露出したワイヤのループの頂部が外部と
の接続用電極となり、ワイヤをループにすることでその
起立した状態を成形時等においても保持しやすい。ま
た、ワイヤの両端が上記のように別の位置にボンディン
グされるので安定した状態で接続される。
【０００９】請求項４記載の半導体装置は、請求項１に
おいて、ワイヤの一端をパッド電極上にボンディング
し、他端を封止材の表面に露出するように垂直に立ち上
げた。このように、ワイヤの一端をパッド電極上にボン
ディングし、他端を封止材の表面に露出するように垂直
に立ち上げたので、封止材の表面から露出した他端が外
部との接続用電極となる。また、１回のボンディングで
電極を形成するので構造が簡単で容易に製造できる。
【００１０】請求項５記載の半導体装置は、パッド電極
を有する半導体チップと、パッド電極にボンディングさ
れたワイヤと、このワイヤの一部が表面に露出した状態
でパッド電極面を覆って半導体チップを封止する封止材
とを有する複数の半導体装置を備え、複数の半導体装置
のワイヤ露出面側を対向させ、パッド電極上の封止材の
表面に露出する前記ワイヤどうしを中間物を介して接続
したことを特徴とする。
【００１１】このように、複数の半導体装置のワイヤ露
出面側を対向させ、パッド電極上の封止材の表面に露出
する前記ワイヤどうしを中間物を介して接続するので、
半導体装置どうしを電気的、機械構造的に直接に近い状
態で接続することができ、半導体装置のコンパクトなハ
イブリッド化が可能となる。請求項６記載の半導体装置
の製造方法は、半導体チップの表面に形成されたパッド
電極上にワイヤを形成する工程と、ワイヤの一部が表面
に露出するように液状封止樹脂を半導体チップ上に塗布
する工程と、液状封止樹脂を表面が乾燥する程度に柔軟
性を持った状態で仮硬化する工程と、液状封止樹脂を仮
硬化した状態の封止材の表面を押圧することによって全
体を所定の厚さに成形するとともに封止材のワイヤが露
出した部分を所定の高さにする工程とを含む。
【００１２】このように、半導体チップの表面に形成さ
れたパッド電極上にワイヤを形成し、ワイヤの一部が表
面に露出するように液状封止樹脂を半導体チップ上に塗
布し、液状封止樹脂を表面が乾燥する程度に柔軟性を持
った状態で仮硬化し、液状封止樹脂を仮硬化した状態の
封止材の表面を押圧することによって全体を所定の厚さ
に成形するとともに封止材のワイヤが露出した部分を所
定の高さにするので、従来のようなリードフレームが不
要となり、半導体装置の小型化および薄型化が図られ高
密度実装が可能になる。また、部品点数や材料が少なく
なり、コストの低減、生産性の向上を図ることができ
る。また、樹脂成形の際、液状封止樹脂を用いているの
でワイヤの変形を防止できる。さらに、リードが突出し
ないため取扱いが容易になり、またリード変形に基づく
接合不良等がなくなり歩留りの向上が図られる。また、
封止材のワイヤが露出した部分が外部との接続用電極と
なり、この部分を成形によって所定の高さにするので、
樹脂成形と同時に電極を所定位置に形成できる。
【００１３】請求項７記載の半導体装置の製造方法は、
ウエハ上で複数の半導体チップの表面に形成されたパッ
ド電極上にワイヤを形成する工程と、ワイヤの一部が表
面に露出するように液状封止樹脂をウエハ全域に塗布す
る工程と、液状封止樹脂を表面が乾燥する程度に柔軟性
を持った状態で仮硬化する工程と、液状封止樹脂を仮硬
化した状態の封止材の表面を押圧することによって全体
を所定の厚さに成形するとともに封止材のワイヤが露出
した部分を所定の高さにする工程と、封止材を成形した
ウエハを半導体チップの個片に切り分ける工程とを含
む。
【００１４】このように、ウエハ上で複数の半導体チッ
プの表面に形成されたパッド電極上にワイヤを形成し、
ワイヤの一部が表面に露出するように液状封止樹脂をウ
エハ全域に塗布し、液状封止樹脂を表面が乾燥する程度
に柔軟性を持った状態で仮硬化し、液状封止樹脂を仮硬
化した状態の封止材の表面を押圧することによって全体
を所定の厚さに成形するとともに封止材のワイヤが露出
した部分を所定の高さにし、封止材を成形したウエハを
半導体チップの個片に切り分けるので、従来のようなリ
ードフレームが不要となり、半導体装置の小型化および
薄型化が図られ高密度実装が可能になる。また、ウエハ
の状態で外部との接続用電極となるワイヤを形成するの
で、さらに生産性が向上する。その他、請求項５と同様
の作用効果がある。
【００１５】請求項８記載の半導体装置の実装構造は、
パッド電極を有する半導体チップと、パッド電極にボン
ディングされたワイヤと、このワイヤの一部が表面に露
出した状態でパッド電極面を覆って半導体チップを封止
する封止材とを有する半導体装置と、パターン形成した
プリント基板とを備え、プリント基板のパターン形成面
側に対し半導体装置のワイヤ露出面側を対向させ、パッ
ド電極上の封止材の表面に露出するワイヤをプリント基
板のパターンに中間物を介して接続したことを特徴とす
る。
【００１６】このように、プリント基板のパターン形成
面側に対し半導体装置のワイヤ露出面側を対向させ、パ
ッド電極上の封止材の表面に露出するワイヤをプリント
基板のパターンに中間物を介して接続するので、半導体
装置をプリント基板上に搭載するに際して小型化、薄型
化を図ることができる。
【００１７】
【発明の実施の形態】この発明の第１の実施の形態を図
１および図２に基づいて説明する。図１はこの発明の第
１の実施の形態の樹脂封止型半導体装置の断面図であ
る。図２はこの発明の第１の実施の形態の半導体装置に
ついてその製造工程に沿って説明するための工程断面図
である。図１に示すように、半導体チップ１上のパッド
電極２にワイヤ３がボンディングされている。また、半
導体チップ１はパッド電極２面を覆って液状封止樹脂４
を硬化した封止材で封止され、この封止材の表面にワイ
ヤ３の一部が露出している。この場合、ワイヤ３の一端
がパッド電極２上にボンディングされ、他端が同じパッ
ド電極２上にボンディングされることにより、パッド電
極２上にワイヤ３のループを形成している。また、封止
材の樹脂表面に形成された窪み７にワイヤ３が露出す
る。
【００１８】次にこの半導体装置の製造方法について説
明する。まず、図２（ａ）に示すように、シリコンウエ
ハにパターン形成した後、個片に切り分けられた半導体
チップ１の表面にチップ上パッド電極２を形成する。次
に図２（ｂ）に示すように、チップ上パッド電極２上に
金等の金属細線からなるワイヤ３によりループを形成す
る。この時、ワイヤ３のループは一端がチップ上パッド
電極２上にボンディングされるとともに他端が同じチッ
プ上パッド電極２上ボンディングされる。
【００１９】次に図２（ｃ）に示すように、液状封止樹
脂４をワイヤ３が表面に露出するように塗布する。この
後、液状封止樹脂４の表面が乾操する程度で柔軟性を持
った状態に仮硬化する。次に図２（ｄ）に示すように、
柔軟性を持った状態の封止材のワイヤ３が露出した樹脂
表面を金型５で押圧することによって、半導体装置全体
を所定の厚さ８に成形するとともに封止材のワイヤ３が
露出した部分を所定の高さにする（図１）。すなわち、
金型５にはワイヤ３が表面に露出した部分に突起６が形
成してあり、金型５を開放すると樹脂表面に窪み７が形
成される。各窪み７内に金等の金属細線からなるワイヤ
３の頂部が露出する。これを外部との接続用電極して用
いる。
【００２０】また別の実施の形態として、金型にはワイ
ヤ３が表面に露出した部分に窪みが形成してあり、金型
を開放すると樹脂表面に突起が形成されるようにしても
よい。この場合、各突起表面に金等の金属細線からなる
ワイヤ３が露出する。以上のようにこの実施の形態によ
れば、半導体チップ１のパッド電極２にボンディングし
たワイヤ３の一部を封止材の表面に露出させてこれを外
部との接続用電極として用いるため、従来のようなリー
ドフレームが不要になる。これにより、半導体装置の小
型化および薄型化が図られ高密度実装が可能になる。ま
た、部品点数や材料が少なくなり、コストの低減が速成
されるとともに、製造組立が容易に行われる。さらに、
リードが突出しないため取扱いが容易になり、またリー
ド変形に基づく接合不良等がなくなり歩留りの向上が図
られる。
【００２１】また、ワイヤ３をループにすることでその
起立した状態を成形時においても保持しやすい。また、
ワイヤ３の両端が同じ電極パッド２上にボンディングさ
れるので、狭い間隔で電極を形成できる。この発明の第
２の実施の形態を図３および図４に基づいて説明する。
図３はこの発明の第２の実施の形態の樹脂封止型半導体
装置の断面図、図４はこの発明の第２の実施の形態の半
導体装置についてその製造工程に沿って説明するための
工程断面図である。図３に示すように、この実施の形態
ではワイヤ３の一端がパッド電極２上にボンディングさ
れ、他端がパッド電極２近傍でこのパッド電極２と分離
したパッド９にボンディングされている。その他の構成
は、第１の実施の形態と同様である。
【００２２】次にこの半導体装置の製造方法について説
明する。まず図４（ａ）に示すように、シリコンウエハ
にパターン形成した後、個片に切り分けられた半導体チ
ップ１の表面にチップ上パッド電極２を形成する。次に
図４（ｂ）に示すようにチップ上パッド電極２上に金等
の金属細線からなるワイヤ３によりループを形成する。
この時、ワイヤ３のループは一端がチップ上パッド電極
２上にボンディングされるとともに他端がチップ上パッ
ド電極２近傍でこのパッド電極２と分離したパッド９に
ボンディングされる。
【００２３】次に図４（ｃ）に示すように、液状封止樹
脂４をワイヤ３が表面に露出するように塗布する。この
後、液状封止樹脂４の表面が乾換する程度で柔軟性を持
った状態に仮硬化する。次に図４（ｄ）に示すように、
柔軟性を持った状態の封止材のワイヤ３が露出した樹脂
表面を金型５で押圧することによって、半導体装置全体
を所定の厚さ８に成形するとともに封止材のワイヤ３が
露出した部分を所定の高さにする（図３）。すなわち、
金型５にはワイヤ３が表面に露出した部分に突起６が形
成してあり、金型５を開放すると樹脂表面に窪み７が形
成される。各窪み７内に金等の金属細線からなるワイヤ
３の頂部が露出する。これを外部との接続用電極して用
いる。
【００２４】また別の実施の形態として、金型にはワイ
ヤ３が表面に露出した部分に窪みが形成してあり、金型
を開放すると樹脂表面に突起が形成されるようにしても
よい。この場合、各突起表面に金等の金属細線からなる
ワイヤ３が露出する。以上のようにこの実施の形態によ
れば、第１の実施の形態と同様にワイヤをループにする
ことでその起立した状態を成形時においても保持しやす
い。また、ワイヤの両端が上記のように別の位置にボン
ディングされるので安定した状態で接続される。
【００２５】この発明の第３の実施の形態を図５および
図６に基づいて説明する。図５はこの発明の第３の実施
の形態の樹脂封止型半導体装置の断面図、図６はこの発
明の第３の実施の形態の半導体装置についてその製造工
程に沿って説明するための工程断面図である。図５に示
すように、この実施の形態ではワイヤ３の一端がパッド
電極２上にボンディングされ、他端が封止材の表面に露
出するように垂直に立ち上がったワイヤ３を形成してい
る。その他の構成は、第１の実施の形態と同様である。
【００２６】次にこの半導体装置の製造方法について説
明する。まず図６（ａ）に示すように、シリコンウエハ
にパターン形成した後、個片に切り分けられた半導体チ
ップ１の表面にチップ上パッド電極２を形成する。次に
図６（ｂ）に示すようにチップ上パッド電極２上に金等
の金属細線からなるワイヤ３を形成する。この時、ワイ
ヤ３は一端がチップ上パッド電極２上にボンディングさ
れるとともに、そこを起点にある程度の長さで切断し、
液状封止樹脂４を塗布した際に樹脂の表面に露出するよ
うに垂直に立ち上がったワイヤ３を形成する。
【００２７】次に図６（ｃ）に示すように、液状封止樹
脂４をワイヤ３が表面に露出するように塗布する。この
後、液状封止樹脂４の表面が乾操する程度で柔軟性を持
った状態に仮硬化する。次に図６（ｄ）に示すように柔
軟性を持った状態の封止材のワイヤ３が露出した樹脂表
面を金型５で押圧することによって、半導体装置全体を
所定の厚さ８に成形するとともに封止材のワイヤ３が露
出した部分を所定の高さにする（図５）。すなわち、金
型５にはワイヤ３が表面に露出した部分に突起６が形成
してあり、金型５を開放すると樹脂表面に窪み７が形成
される。各窪み７内に金等の金属細線からなるワイヤ３
の他端が露出する。これを外部との接続用電極して用い
る。
【００２８】また別の実施の形態として、金型にはワイ
ヤ３が表面に露出した部分に窪みが形成してあり、金型
を開放すると樹脂表面に突起が形成されるようにしても
よい。この場合、各突起表面に金等の金属細線からなる
ワイヤ３が露出する。以上のようにこの実施の形態によ
れば、ワイヤ３の一端がパッド電極２上にボンディング
され、他端が封止材の表面に露出するように垂直に立ち
上がったワイヤ３を形成したので、１回のボンディング
で電極を形成することができ、構造が簡単で容易に製造
できる。
【００２９】この発明の第４の実施の形態を図７および
図８に基づいて説明する。図７はこの発明の第４の実施
の形態の樹脂封止型半導体装置の断面図、図８はこの発
明の第４の実施の形態の半導体装置についてその製造工
程に沿って説明するための工程断面図である。図７に示
すように、この実施の形態の半導体装置は第１の実施の
形態の半導体装置と同様であるが製造方法が異なる。
【００３０】すなわち、図８（ａ）に示すように、シリ
コンウエハ１０にパターン形成した後、個片に切り分け
られる前の半導体チップ１の表面にチップ上パッド電極
２を形成する。次に図８（ｂ）に示すように、チップ上
パッド電極２上に金等の金属細線からなるワイヤ３によ
りループを形成する。この時のループの形状は第１の実
施の形態の図１（ｂ）に示したものと同様である。
【００３１】次に図８（ｃ）に示すように、液状封止樹
脂４をワイヤ３が表面に露出するようにウエハ１０上の
全域に塗布する。この後、液状封止樹脂４の表面が乾燥
する程度で柔軟性を持った状態に仮硬化する。次に図８
（ｄ）に示すように、柔軟性を持った状態の封止材のワ
イヤ３が露出した樹脂表面を金型５で押圧することによ
って、半導体装置全体を所定の厚さ８に成形するととも
に封止材のワイヤ３が露出した部分を所定の高さにする
（図７）。すなわち、金型５にはワイヤ３が表面に露出
した部分に突起６が形成してあり、金型５を開放すると
樹脂表面に窪み７が形成される。各窪み７内に金等の金
属細線からなるワイヤ３の頂部が露出する。これを外部
との接続用電極して用いる。この後、図７に示すよう
に、ウエハ１０をチップ個片に切り分けて単体の半導体
装置を形成する。
【００３２】また別の実施の形態として、金型にはワイ
ヤ３が表面に露出した部分に窪みが形成してあり、金型
を開放すると樹脂表面に突起が形成されるようにしても
よい。この場合、各突起表面に金等の金属細線からなる
ワイヤ３が露出する。以上のようにこの実施の形態によ
れば、ウエハ１０の状態で外部との接続用電極となるワ
イヤ３を形成するので、さらに生産性が向上する。その
他の構成効果は、第１の実施の形態と同様である。
【００３３】この発明の第５の実施の形態を図９に基づ
いて説明する。図９はこの発明の第５の実施の形態の半
導体装置の実装構造について説明するための断面図であ
る。プリント基板１１に実装される半導体装置は、第１
の実施の形態の半導体装置と同様であり、半導体チップ
１、ワイヤ３、液状封止樹脂４からなる封止材を備えて
いる。プリント基板１１にはランドパターン１２が形成
されている。このランドパターン１２の形成面側に対
し、半導体装置のワイヤ３の露出面側を対向させて、パ
ッド電極２上の封止材の表面に露出したワイヤ３とラン
ドパターン１２とを中間物１３を介して接合し両者を電
気的に接続することにより、半導体装置をプリント基板
１１に搭載固定する。
【００３４】この実施の形態によれば、半導体装置をプ
リント基板１１上に搭載するに際して小型化、薄型化を
図ることができる。この発明の第６の実施の形態を図１
０に基づいて説明する。図１０はこの発明の第６の実施
の形態の半導体装置の実装構造について説明するための
断面図である。プリント基板１１に実装される半導体装
置は複数の半導体装置で構成され、各半導体装置は第１
の実施の形態の半導体装置と同様であり、半導体チップ
１、ワイヤ３、液状封止樹脂４からなる封止材を備えて
いる。また、プリント基板１１には半導体装置を収納す
る凹部１１ａが形成され、その周囲にランドパターン１
２が形成されている。実装状態では、複数の半導体装置
を、それぞれのワイヤ露出面側を対向させて、パッド電
極２上の封止材の表面に露出したワイヤ３どうしを中間
物１３を介して接合し両者を電気的に接続する。さら
に、半導体装置どうしの接続に用いなかった他の露出し
たワイヤ３をランドパターン１２と中間物１３を介して
接合し両者を電気的に接続することにより、半導体装置
をプリント基板１１に搭載固定する。この場合、複数の
半導体装置のうちの一部の半導体装置を凹部１１ａに収
納することで薄型化を図ることができる。
【００３５】この実施の形態によれば、半導体装置どう
しを電気的、機械構造的に直接に近い状態で接続するこ
とができ、半導体装置のコンパクトなハイブリッド化が
可能となる。なお、第４の実施の形態の製造方法を第
２、第３の実施の形態に適用してもよい。また、第５、
第６の実施の形態において、第２または第３の実施の形
態の半導体装置を用いてもよい。
【００３６】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、半導体チップのパッド電極にボンディングした
ワイヤの一部を封止材の表面に露出させてこれを外部と
の接続用電極として用いるため、従来のようなリードフ
レームが不要になる。これにより、半導体装置の小型化
および薄型化が図られ高密度実装が可能になる。また、
部品点数や材料が少なくなり、コストの低減が速成され
るとともに、製造組立が容易に行われる。さらに、リー
ドが突出しないため取扱いが容易になり、またリード変
形に基づく接合不良等がなくなり製造上の品質が安定し
歩留りの向上が図られる。
【００３７】請求項２では、ワイヤの一端をパッド電極
上にボンディングし、他端を同じパッド電極上にボンデ
ィングすることにより、パッド電極上にワイヤのループ
を形成したので、封止材の表面に露出したワイヤのルー
プの頂部が外部との接続用電極となる。この場合、ワイ
ヤをループにすることでその起立した状態を成形時等に
おいても保持しやすい。また、ワイヤの両端が同じ電極
パッド上にボンディングされるので、狭い間隔で電極を
形成できる。
【００３８】請求項３では、ワイヤの一端をパッド電極
上にボンディングし、他端をパッド電極近傍でこのパッ
ド電極と分離した位置にボンディングすることにより、
ワイヤのループが形成され請求項２と同様に封止材の表
面に露出したワイヤのループの頂部が外部との接続用電
極となり、ワイヤをループにすることでその起立した状
態を成形時等においても保持しやすい。また、ワイヤの
両端が上記のように別の位置にボンディングされるので
安定した状態で接続される。
【００３９】請求項４では、ワイヤの一端をパッド電極
上にボンディングし、他端を封止材の表面に露出するよ
うに垂直に立ち上げたので、封止材の表面から露出した
他端が外部との接続用電極となる。また、１回のボンデ
ィングで電極を形成するので構造が簡単で容易に製造で
きる。この発明の請求項５記載の半導体装置によれば、
複数の半導体装置のワイヤ露出面側を対向させ、パッド
電極上の封止材の表面に露出する前記ワイヤどうしを中
間物を介して接続するので、半導体装置どうしを電気
的、機械構造的に直接に近い状態で接続することがで
き、半導体装置のコンパクトなハイブリッド化が可能と
なる。
【００４０】この発明の請求項６記載の半導体装置の製
造方法によれば、半導体チップの表面に形成されたパッ
ド電極上にワイヤを形成し、ワイヤの一部が表面に露出
するように液状封止樹脂を半導体チップ上に塗布し、液
状封止樹脂を表面が乾燥する程度に柔軟性を持った状態
で仮硬化し、液状封止樹脂を仮硬化した状態の封止材の
表面を押圧することによって全体を所定の厚さに成形す
るとともに封止材のワイヤが露出した部分を所定の高さ
にするので、従来のようなリードフレームが不要とな
り、半導体装置の小型化および薄型化が図られ高密度実
装が可能になる。また、部品点数や材料が少なくなり、
コストの低減、生産性の向上を図ることができる。ま
た、樹脂成形の際、液状封止樹脂を用いているのでワイ
ヤの変形を防止できる。さらに、リードが突出しないた
め取扱いが容易になり、またリード変形に基づく接合不
良等がなくなり歩留りの向上が図られる。また、封止材
のワイヤが露出した部分が外部との接続用電極となり、
この部分を成形によって所定の高さにするので、樹脂成
形と同時に電極を所定位置に形成できる。
【００４１】この発明の請求項７記載の半導体装置の製
造方法によれば、ウエハ上で複数の半導体チップの表面
に形成されたパッド電極上にワイヤを形成し、ワイヤの
一部が表面に露出するように液状封止樹脂をウエハ全域
に塗布し、液状封止樹脂を表面が乾燥する程度に柔軟性
を持った状態で仮硬化し、液状封止樹脂を仮硬化した状
態の封止材の表面を押圧することによって全体を所定の
厚さに成形するとともに封止材のワイヤが露出した部分
を所定の高さにし、封止材を成形したウエハを半導体チ
ップの個片に切り分けるので、従来のようなリードフレ
ームが不要となり、半導体装置の小型化および薄型化が
図られ高密度実装が可能になる。また、ウエハの状態で
外部との接続用電極となるワイヤを形成するので、さら
に生産性が向上する。その他、請求項５と同様の作用効
果がある。
【００４２】この発明の請求項８記載の半導体装置の実
装構造によれば、プリント基板のパターン形成面側に対
し半導体装置のワイヤ露出面側を対向させ、パッド電極
上の封止材の表面に露出するワイヤをプリント基板のパ
ターンに中間物を介して接続するので、半導体装置をプ
リント基板上に搭載するに際して小型化、薄型化を図る
ことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の断
面図である。
【図２】この発明の第１の実施の形態の半導体装置の製
造工程順の断面図である。
【図３】この発明の第２の実施の形態の半導体装置の断
面図である。
【図４】この発明の第２の実施の形態の半導体装置の製
造工程順の断面図である。
【図５】この発明の第３の実施の形態の半導体装置の断
面図である。
【図６】この発明の第３の実施の形態の半導体装置の製
造工程順の断面図である。
【図７】この発明の第４の実施の形態の半導体装置の断
面図である。
【図８】この発明の第４の実施の形態の半導体装置の製
造工程順の断面図である。
【図９】この発明の第５の実施の形態の半導体装置の実
装構造の断面図である。
【図１０】この発明の第６の実施の形態の半導体装置の
実装構造の断面図である。
【図１１】従来の半導体装置の断面図である。
【符号の説明】
１ 半導体チップ ２ チップ上パッド電極 ３ ワイヤ ４ 液状封止樹脂 ５ 金型 ６ 突起 ７ 窪み ８ 半導体装置の所定厚さ ９ 分離したパッド １０ シリコンウエハ １１ プリント基板 １２ ランドパターン １３ 中間物 １４ 半導体チップ １５ 接着剤 １６ ダイパッド １７ 内部リード １８ 外部リード １９ ボンディングワイヤ ２０ パッド電極 ２１ 樹脂モールド体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲濱▼谷 毅 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 パッド電極を有する半導体チップと、前
    記パッド電極にボンディングされたワイヤと、前記パッ
    ド電極面を覆って前記半導体チップを封止する封止材と
    を備え、前記ワイヤの一部が前記封止材の表面に露出し
    ていることを特徴とする半導体装置。
  2. 【請求項２】 ワイヤの一端をパッド電極上にボンディ
    ングし、他端を同じパッド電極上にボンディングするこ
    とにより、前記パッド電極上にワイヤのループを形成し
    た請求項１記載の半導体装置。
  3. 【請求項３】 ワイヤの一端をパッド電極上にボンディ
    ングし、他端を前記パッド電極近傍でこのパッド電極と
    分離した位置にボンディングした請求項１記載の半導体
    装置。
  4. 【請求項４】 ワイヤの一端をパッド電極上にボンディ
    ングし、他端を封止材の表面に露出するように垂直に立
    ち上げた請求項１記載の半導体装置。
  5. 【請求項５】 パッド電極を有する半導体チップと、前
    記パッド電極にボンディングされたワイヤと、このワイ
    ヤの一部が表面に露出した状態で前記パッド電極面を覆
    って前記半導体チップを封止する封止材とを有する複数
    の半導体装置を備え、前記複数の半導体装置のワイヤ露
    出面側を対向させ、前記パッド電極上の前記封止材の表
    面に露出する前記ワイヤどうしを中間物を介して接続し
    たことを特徴とする半導体装置。
  6. 【請求項６】 半導体チップの表面に形成されたパッド
    電極上にワイヤを形成する工程と、前記ワイヤの一部が
    表面に露出するように液状封止樹脂を前記半導体チップ
    上に塗布する工程と、前記液状封止樹脂を表面が乾燥す
    る程度に柔軟性を持った状態で仮硬化する工程と、前記
    液状封止樹脂を仮硬化した状態の封止材の表面を押圧す
    ることによって全体を所定の厚さに成形するとともに前
    記封止材の前記ワイヤが露出した部分を所定の高さにす
    る工程とを含む半導体装置の製造方法。
  7. 【請求項７】 ウエハ上で複数の半導体チップの表面に
    形成されたパッド電極上にワイヤを形成する工程と、前
    記ワイヤの一部が表面に露出するように液状封止樹脂を
    前記ウエハ全域に塗布する工程と、前記液状封止樹脂を
    表面が乾燥する程度に柔軟性を持った状態で仮硬化する
    工程と、前記液状封止樹脂を仮硬化した状態の封止材の
    表面を押圧することによって全体を所定の厚さに成形す
    るとともに、前記封止材の前記ワイヤが露出した部分を
    所定の高さにする工程と、前記封止材を成形した前記ウ
    エハを前記半導体チップの個片に切り分ける工程とを含
    む半導体装置の製造方法。
  8. 【請求項８】 パッド電極を有する半導体チップと、前
    記パッド電極にボンディングされたワイヤと、このワイ
    ヤの一部が表面に露出した状態で前記パッド電極面を覆
    って前記半導体チップを封止する封止材とを有する半導
    体装置と、パターン形成したプリント基板とを備え、前
    記プリント基板のパターン形成面側に対し前記半導体装
    置のワイヤ露出面側を対向させ、前記パッド電極上の前
    記封止材の表面に露出する前記ワイヤを前記プリント基
    板のパターンに中間物を介して接続したことを特徴とす
    る半導体装置の実装構造。
JP10059147A 1998-03-11 1998-03-11 半導体装置及びその製造方法並びに半導体装置の実装構造 Pending JPH11260856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10059147A JPH11260856A (ja) 1998-03-11 1998-03-11 半導体装置及びその製造方法並びに半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10059147A JPH11260856A (ja) 1998-03-11 1998-03-11 半導体装置及びその製造方法並びに半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH11260856A true JPH11260856A (ja) 1999-09-24

Family

ID=13104946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10059147A Pending JPH11260856A (ja) 1998-03-11 1998-03-11 半導体装置及びその製造方法並びに半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JPH11260856A (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
JP2015508240A (ja) * 2012-02-24 2015-03-16 インヴェンサス・コーポレイション 封止面へのワイヤボンドを有するパッケージオンパッケージアセンブリのための方法
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
JP2015508240A (ja) * 2012-02-24 2015-03-16 インヴェンサス・コーポレイション 封止面へのワイヤボンドを有するパッケージオンパッケージアセンブリのための方法
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Similar Documents

Publication Publication Date Title
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US4974057A (en) Semiconductor device package with circuit board and resin
US6177725B1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
JP2972096B2 (ja) 樹脂封止型半導体装置
JPS5966157A (ja) 半導体装置及びその製造方法
US20020109216A1 (en) Integrated electronic device and integration method
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JP3259377B2 (ja) 半導体装置
JPS61147555A (ja) 半導体装置
JP2634249B2 (ja) 半導体集積回路モジュール
JP3036339B2 (ja) 半導体装置
JP2824175B2 (ja) 半導体装置及びその製造方法
JP2600617B2 (ja) 半導体装置およびその製造方法
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JPH08279575A (ja) 半導体パッケージ
JPH08162596A (ja) リードフレーム及び半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2582534B2 (ja) 半導体装置の製造方法
JPH06349870A (ja) 半導体装置及びその製造方法
JPH11162998A (ja) 半導体装置およびその製造方法
JPH1126643A (ja) 半導体装置