KR100800478B1 - 적층형 반도체 패키지 및 그의 제조방법 - Google Patents

적층형 반도체 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR100800478B1
KR100800478B1 KR1020060067099A KR20060067099A KR100800478B1 KR 100800478 B1 KR100800478 B1 KR 100800478B1 KR 1020060067099 A KR1020060067099 A KR 1020060067099A KR 20060067099 A KR20060067099 A KR 20060067099A KR 100800478 B1 KR100800478 B1 KR 100800478B1
Authority
KR
South Korea
Prior art keywords
package
substrate
semiconductor chip
disposed
protective layer
Prior art date
Application number
KR1020060067099A
Other languages
English (en)
Other versions
KR20080007893A (ko
Inventor
최영신
김영룡
염근대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060067099A priority Critical patent/KR100800478B1/ko
Priority to US11/812,580 priority patent/US20080017968A1/en
Publication of KR20080007893A publication Critical patent/KR20080007893A/ko
Application granted granted Critical
Publication of KR100800478B1 publication Critical patent/KR100800478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

적층형 반도체 패키지 및 그의 제조방법을 제공한다. 상기 적층형 반도체 패키지는 하부 단위 패키지 및 상부 단위 패키지를 구비한다. 상기 하부 단위 패키지는 기판과 상기 기판의 상면 상에 배치된 반도체 칩을 구비한다. 상기 기판의 상면 상에 범프가 배치되고, 상기 반도체 칩을 덮는 보호층이 배치되되, 상기 보호층은 상기 범프의 일부를 노출시키는 비아홀을 갖는다. 상기 상부 단위 패키지는 상기 보호층 상에 배치되고, 하면 상에 내부 연결 솔더볼을 구비한다. 상기 내부 연결 솔더볼은 상기 비아홀 내에 삽입되어 상기 범프에 접속한다.

Description

적층형 반도체 패키지 및 그의 제조방법{Stack type semiconductor package and method of fabricating the same}
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 적층형 반도체 패키지의 제조방법을 나타낸 단면도들이다.
도 2는 본 발명의 다른 실시예에 따른 단위 패키지의 제조방법을 나타내는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.
본 발명은 반도체 패키지에 관한 것으로서, 특히 다수 개의 단위 패키지가 적층된 적층형 반도체 패키지에 관한 것이다.
반도체 제품에 대한 소형화가 가속화됨에 따라, 반도체 칩 자체의 고집적화와 더불어, 반도체 패키지의 경박단소화가 요구되고 있다. 이를 위해, 다수개의 패키지를 적층한 적층형 반도체 패키지가 개발되기에 이르렀다.
이러한 적층형 반도체 패키지에 있어서는 적층되는 단위 패키지들 사이의 신뢰성 있는 전기적 접속이 중요하다. 구체적으로, 상기 적층형 반도체 패키지의 일 예로서, 하부에 볼 그리드 어레이(Ball Grid Array; 이하, BGA라 한다)형 패키지가 위치하고, 상기 BGA 패키지 상에 다른 BGA형 패키지가 적층된 적층형 패키지를 들 수 있다. 이러한 패키지에 있어서, 상기 상부 BGA형 패키지의 솔더볼은 상기 하부 BGA형 패키지의 볼 랜드 상에 실장되어 전기적으로 접속된다. 그러나, 이러한 적층형 반도체 패키지에 물리적 충격이 가해지는 경우, 상기 솔더볼과 상기 볼 랜드 사이의 접속이 깨질 수 있다.
따라서, 상기 솔더볼과 상기 볼 랜드 사이의 신뢰성 있는 전기적 접속을 구현하기 위한 획기적인 방안이 필요한 실정이다.
본 발명이 이루고자 하는 기술적 과제는 적층되는 단위 패키지들 사이의 신뢰성 있는 전기적 접속을 구현할 수 있는 적층형 반도체 패키지 및 그의 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 적층형 반도체 패키지를 제공한다. 상기 적층형 반도체 패키지는 하부 단위 패키지 및 상부 단위 패키지를 구비한다. 상기 하부 단위 패키지는 기판과 상기 기판의 상면 상에 배치된 반도체 칩을 구비한다. 상기 기판의 상면 상에 범프가 배치되고, 상기 반도체 칩을 덮는 보호층이 배치되되, 상기 보호층은 상기 범프의 일부를 노출시키는 비아홀을 갖는다. 상기 상부 단위 패키지는 상기 보호층 상에 배치되고, 하면 상에 내부 연결 솔더볼(internal connection solder ball)을 구비한다. 상기 내부 연결 솔더볼은 상기 비아홀 내에 삽입되어 상기 범프에 접속한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 적층형 반도체 패키지의 제조방법을 제공한다. 상기 제조방법에 있어, 먼저 하부 반도체 패키지를 형성한다. 상기 하부 반도체 패키지를 형성하는 것은 기판의 상면 상에 범프를 형성하는 것을 구비한다. 상기 기판의 상면 상에 반도체 칩을 배치한다. 상기 기판 상에 상기 반도체 칩을 덮고, 상기 범프의 일부를 노출시키는 비아홀을 구비하는 보호층을 형성한다. 상기 보호층 상에 상부 반도체 패키지를 배치시킨다. 상기 상부 반도체 패키지는 하면 상에 내부 연결 솔더볼을 구비하고, 상기 내부 연결 솔더볼은 상기 비아홀 내에 삽입되어 상기 범프에 접속된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 적층형 반도체 패키지의 제조방법을 나타낸 단면도들이다.
도 1a를 참조하면, 기판(100)을 제공한다. 상기 기판(100)은 인쇄회로기판, 테이프, 리드 프레임 또는 웨이퍼일 수 있으나, 바람직하게는 상면 상에 범프 패드(110b) 및 와이어 본딩 패드(110a)를 구비하고, 하면 상에 볼 랜드(110c)를 구비하는 인쇄회로기판일 수 있다. 상기 인쇄회로기판(100)은 상기 범프 패드(110b), 상기 와이어 본딩 패드(110a) 및 상기 볼 랜드(110c) 상에 배치된 솔더 레지스트층(115)을 구비한다. 상기 솔더 레지스트층(115)은 개구부들을 구비하는데, 상기 개구부들 내에 상기 범프 패드(110b), 상기 와이어 본딩 패드(110a) 및 상기 볼 랜드(110c)의 일부들이 각각 노출된다.
상기 개구부 내에 노출된 상기 범프 패드(110b) 상에 범프(120)를 형성한다. 상기 범프(120)는 금, 은, 구리, 니켈, 알루미늄, 주석, 납, 백금, 비스무스, 인듐, 이들 각각의 합금 또는 이들 중 둘 이상의 합금으로 이루어질 수 있다. 상기 범프(120)를 형성하는 것은 무전해/전해 도금, 증착, 스퍼터링 또는 스크린 프린팅 을 사용하여 수행할 수 있다. 이 때, 상기 범프(120)의 높이(120h1)는 후술하는 보호층의 높이에 따라 다르게 형성될 수 있다.
이어서, 상기 인쇄회로기판(100)의 상면 상에 절연 접착제(160)를 사용하여 반도체 칩(150)을 부착한다. 상기 반도체 칩(150)의 단자 패드(미도시)와 와이어 본딩 패드(110a)를 도전성 와이어(165)를 사용하여 연결한다.
도 1b를 참조하면, 상기 인쇄회로기판(100) 상에 상기 반도체 칩(150), 상기 도전성 와이어(165) 및 상기 범프(120)를 덮는 보호층(170)를 형성한다. 상기 보호층(170)은 에폭시 수지 등을 사용하여 형성할 수 있다.
이어서, 상기 보호층(170) 내에 상기 범프(120)를 노출시키는 비아홀(170a)을 형성한다. 상기 비아홀(170a)은 레이저를 사용하여 형성할 수 있다.
도 1c를 참조하면, 상기 개구부 내에 노출된 상기 볼 랜드(110c) 상에 솔더볼(190)을 배치한 후, 열처리하여 상기 솔더 볼(190)과 상기 볼 랜드(110c)를 전기적으로 접속시킨다. 이로써, 단위 패키지(P1)를 완성한다.
도 1d를 참조하면, 상기 단위 패키지들(P1)을 다수 개 적층한다. 이 때, 상부에 위치한 단위 패키지 즉, 상부 단위 패키지의 하면 상에 배치된 솔더 볼 즉, 내부 연결 솔더볼(190_2)을 상기 하부에 위치한 단위 패키지 즉, 하부 단위 패키지의 비아홀(170a) 내에 삽입하여 상기 내부 연결 솔더볼(190_2)을 상기 하부 단위 패키지의 범프(120)에 접속시킨다. 이로써, 상기 단위 패키지들(P1)을 전기적으로 접속시켜 적층형 반도체 패키지를 제조할 수 있다.
이와 같이, 상부 단위 패키지의 내부 연결 솔더볼(190_2)을 하부 단위 패키지의 보호층(170) 내에 형성된 비아홀(170a) 내에 삽입시키되, 상기 비아홀(170a) 내에 노출된 범프(120)에 접속시킴으로써, 적층된 단위 패키지들 사이의 신뢰성있는 접속이 가능하게 된다. 구체적으로, 적층된 단위 패키지들 사이의 연결 부위 즉, 상기 내부 연결 솔더볼(190_2)과 상기 범프(120) 사이의 접속부위가 상기 비아홀(170a) 내에 위치하여, 상기 적층형 반도체 패키지에 물리적 충격이 가해지더라도 상기 접속부위가 끊어질 염려는 극히 적다. 또한, 상기 범프(120)를 형성함으로써, 상기 범프(120)가 없는 경우에 비해 상기 내부 연결 솔더볼(190_2)의 높이를 줄일 수 있다. 따라서, 작은 크기의 솔더볼을 사용할 수 있어 상기 솔더볼들 사이의 피치를 미세하게 할 수 있고, 결과적으로 고집적화를 구현할 수 있다.
한편, 상기 최하부에 위치한 단위 패키지에 구비된 솔더볼은 외부 연결 솔더볼(external connection solder ball; 190_1)이며, 상기 최상부에 위치한 단위 패키지에는 상기 범프(120) 및 상기 비아홀(170a)을 형성하지 않을 수 있다.
도 2는 본 발명의 다른 실시예에 따른 단위 패키지의 제조방법을 나타내는 단면도이다. 본 실시예에 따른 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1c을 참조하여 설명한 단위 패키지의 제조방법과 유사하다.
도 2를 참조하면, 도 1a를 참조하여 설명한 방법에 따라 제조된 결과물 즉, 반도체 칩(150)과 범프(120)가 배치된 인쇄회로기판(100)을 하부 몰드 다이(lower mold die; Mb) 상에 배치시키고, 상기 인쇄회로기판(100) 상에 상부 몰드 다이(Mu) 를 배치시킨다. 상기 상부 몰드 다이(Mu)는 하부로 돌출된 몰드 핀(Mp)을 구비하고, 상기 몰드 핀(Mp)은 상기 범프(120)에 정렬되도록 배치된다.
상기 인쇄회로기판(100)과 상기 상부 몰드 다이(Mu) 사이의 공간에 몰딩재(170_m)를 충전한다.
그 후, 상기 몰드 다이들(Mu, Mb)을 제거하면, 도 1b에 도시된 보호층(170)을 구비하는 구조체를 형성할 수 있다. 이 때, 상기 보호층(170)은 상기 몰드 핀(Mp)로 인해 형성된 비아홀(170a)을 갖는다. 이와 같이 상기 보호층(170)을 형성함과 동시에 상기 비아홀(170a)을 형성하는 경우, 도 1a 내지 도 1c를 참조하여 설명한 실시예에 비해 공정단계를 감소시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다. 본 실시예에 따른 제조방법은 후술하는 것을 제외하고는 도 1a 내지 도 1d을 참조하여 설명한 적층형 반도체 패키지와 유사하다.
도 3을 참조하면, 적층형 패키지 내에 구비되는 단위 패키지는 도 1a 내지 도 1d를 참조하여 설명한 단위 패키지와 달리 멀티 칩 패키지(Multi Chip Package; P2) 타입이다.
구체적으로, 단위 패키지(P2)는 인쇄회로기판(100) 상에 반도체 칩(150) 즉, 제1 반도체 칩(150)을 접착제(160)를 사용하여 실장한 후, 상기 제1 반도체 칩(150) 상에 접착제(161)를 사용하여 다른 반도체 칩(151) 즉, 제2 반도체 칩(151)을 실장한다. 이 후, 전도성 와이어(165)를 사용하여 상기 제1 반도체 칩(150)의 단자 패드(미도시)를 와이어 본딩 패드(110a)에 연결하고, 상기 제2 반 도체 칩(151)의 단자 패드(미도시)를 다른 와이어 본딩 패드(미도시)에 연결한다.
그 후, 상기 제1 및 제2 반도체 칩들(150, 151)과 범프(120)를 덮는 보호층(170)을 형성한다. 본 실시예에서 상기 보호층(170)의 높이(170h2)는 도 1c의 보호층(170)의 높이(170h1)에 비해 크다. 이 경우, 상기 범프(120)의 높이(120h2)를 도 1c의 범프의 높이(120h1)에 비해 크게 형성할 수 있다. 그 결과, 상기 범프(120) 상에 접속되는 상부 단위 패키지의 내부 연결 솔더볼(190_2)의 크기를 증가시키지 않을 수 있다. 따라서, 상기 솔더볼들(190) 사이의 피치를 줄일 수 있어 집적도를 높일수 있다.
도 4는 본 발명의 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.
도 4를 참조하면, 적층형 반도체 패키지의 하부 단위 패키지는 도 3에 도시된 멀티 칩 패키지(P2)이고, 상부 단위 패키지는 웨이퍼 레벨 패키지(Wafer Level Package; P3)이다. 상기 멀티 칩 패키지(P2)에 대한 설명은 도 3을 참조하여 설명한 부분을 참조하기로 한다. 상기 웨이퍼 레벨 패키지(P3)는 반도체 칩(200) 상에 본드 패드(205)를 형성하고, 상기 본드 패드(205) 상에 상기 본드 패드(205)의 일부를 노출시키는 개구부를 구비하는 솔더 레지스트층(210)을 형성하고, 상기 노출된 본드 패드(205) 상에 솔더볼(290)을 배치시킴으로써 제조할 수 있다. 이러한 상부 단위 패키지 즉, 웨이퍼 레벨 패키지(P3)의 솔더볼 즉, 내부 연결 솔더볼(290)을 상기 하부 단위 패키지(P2)의 비아홀(170a) 내에 삽입하여 상기 내부 연 결 솔더볼(290)을 상기 하부 단위 패키지(P2)의 범프(120)에 접속시킨다. 이로써, 상기 단위 패키지들(P2, P3)을 전기적으로 접속시켜 적층형 반도체 패키지를 제조할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.
도 5를 참조하면, 적층형 반도체 패키지의 하부 단위 패키지는 도 3에 도시된 멀티 칩 패키지(P2)이고, 상부 단위 패키지는 플립칩 패키지(Flip Chip Package; P4)이다. 상기 멀티 칩 패키지(P2)에 대한 설명은 도 3을 참조하여 설명한 부분을 참조하기로 한다.
상기 플립칩 패키지(P4)는 반도체 칩(350)의 본드 패드(미도시) 상에 도전성 돌기(365)를 형성하고, 상기 도전성 돌기(365)가 형성된 반도체 칩(350)을 뒤집어서 회로기판(300) 상에 배치시킨다. 상기 회로기판(300)은 그의 상면 상에 배치된 상부 볼 랜드(310a)와 그의 하면 상에 배치된 하부 볼 랜드(310b)를 구비하며, 상기 상부 볼 랜드(310a)와 상기 하부 볼 랜드(310b)를 각각 노출시키는 개구부들을 구비하는 솔더 레지스트층(315)을 구비한다. 상기 도전성 돌기(365)는 상기 상부 볼 랜드(310a)에 접속된다. 상기 도전성 돌기(365) 주변에 돌기 보호층(370)을 형성한다. 한편, 상기 하부 볼 랜드(310b) 상에 솔더볼(390)을 배치한다.
이러한 상부 단위 패키지 즉, 플립칩 패키지(P4)의 솔더볼 즉, 내부 연결 솔더볼(390)을 상기 하부 단위 패키지(P2)의 비아홀(170a) 내에 삽입하여 상기 내부 연결 솔더볼(390)을 상기 하부 단위 패키지(P2)의 범프(120)에 접속시킨다. 이로 써, 상기 단위 패키지들(P4, P2)을 전기적으로 접속시켜 적층형 반도체 패키지를 제조할 수 있다.
도 6는 본 발명의 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.
도 6을 참조하면, 적층형 반도체 패키지의 하부 단위 패키지는 도 5를 참조하여 설명한 플립칩 패키지(P4)이고, 상부 단위 패키지는 도 3을 참조하여 설명한 멀티 칩 패키지(P2)이다. 상기 멀티 칩 패키지(P2)에 대해서는 도 3을 참조하여 설명한 부분을 참조할 수 있다.
상기 플립칩 패키지(P4)는 반도체 칩(350)의 본드 패드(미도시) 상에 도전성 돌기(365)를 형성하고, 상기 도전성 돌기(365)가 형성된 반도체 칩(350)을 뒤집어서 회로기판(300) 상에 배치시킨다. 상기 회로기판(300)은 그의 상면 상에 배치된 상부 볼 랜드(310a), 범프 패드(310c) 및 그의 하면 상에 배치된 하부 볼 랜드(310b)를 구비하며, 상기 상부 볼 랜드(310a), 상기 범프 패드(310c) 및 상기 하부 볼 랜드(310b)를 각각 노출시키는 개구부들을 구비하는 솔더 레지스트층(315)을 구비한다. 상기 도전성 돌기(365)는 상기 상부 볼 랜드(310a)에 접속된다. 한편, 상기 범프 패드(310c) 상에 범프(320)를 형성한다.
이 후, 상기 회로기판(300) 상에 상기 반도체 칩(350), 상기 도전성 돌기(365) 및 상기 범프(320)를 덮는 보호층(370)를 형성한다. 상기 보호층(370) 내에 상기 범프(320)를 노출시키는 비아홀(370a)을 형성한다. 상기 비아홀(370a)은 레이저를 사용하여 형성할 수도 있고, 몰드 다이(도 2의 Mb, Mu)를 사용하여 상기 보호층(370)을 형성함과 동시에 형성할 수 있다.
이어서, 상기 상부 단위 패키지 즉, 멀티 칩 패키지(P2)의 솔더볼 즉, 내부 연결 솔더볼(190)을 상기 하부 단위 패키지(P4)의 비아홀(370a) 내에 삽입하여 상기 내부 연결 솔더볼(190)을 상기 하부 단위 패키지(P4)의 범프(320)에 접속시킨다. 이로써, 상기 단위 패키지들(P2, P4)을 전기적으로 접속시켜 적층형 반도체 패키지를 제조할 수 있다.
상술한 바와 같이 본 발명에 따르면, 상부 단위 패키지의 내부 연결 솔더볼을 하부 단위 패키지의 보호층 내에 형성된 비아홀 내에 삽입시키되, 상기 비아홀 내에 노출된 범프에 접속시킴으로써, 적층된 단위 패키지들 사이의 신뢰성있는 접속이 가능하게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 기판; 상기 기판의 상면 상에 배치된 반도체 칩; 상기 기판의 상면 상에 배치된 범프; 및 상기 반도체 칩을 덮는 보호층을 구비하되, 상기 보호층은 상기 범프의 일부를 노출시키는 비아홀을 갖는 하부 단위 패키지; 및
    상기 보호층 상에 배치된 상부 단위 패키지를 포함하되,
    상기 상부 단위 패키지는 그의 하면 상에 내부 연결 솔더볼(internal connection solder ball)을 구비하고, 상기 내부 연결 솔더볼은 상기 비아홀 내에 삽입되어 상기 범프에 접속하는 것을 특징으로 하는 적층형 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 범프는 상기 기판에 구비된 범프 패드 상에 배치된 것을 특징으로 하는 적층형 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 하부 단위 패키지는 상기 기판의 하면 상에 배치된 외부 접속 솔더 볼을 더 구비하는 것을 특징으로 하는 적층형 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 반도체 칩은 상기 기판과 도전성 와이어에 의해 전기적으로 연결된 것 을 특징으로 하는 적층형 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 반도체 칩 상에 배치된 다른 반도체 칩을 더 포함하고, 상기 보호층은 상기 반도체 칩들을 덮는 것을 특징으로 하는 적층형 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 반도체 칩은 플립되어 상기 기판 상에 배치된 것을 특징으로 하는 적층형 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 상부 단위 패키지는 웨이퍼 레벨 패키지, 플립 칩 패키지 또는 와이어 본딩 BGA(Ball Grid Array) 패키지인 것을 특징으로 하는 적층형 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 보호층은 에폭시 수지를 함유하는 것을 특징으로 하는 적층형 반도체 패키지.
  9. 기판의 상면 상에 범프를 형성하고; 상기 기판의 상면 상에 반도체 칩을 배치하고; 상기 기판 상에 상기 반도체 칩을 덮고, 상기 범프의 일부를 노출시키는 비아홀을 구비하는 보호층을 형성하여 하부 반도체 패키지를 형성하고,
    상기 보호층 상에 상부 반도체 패키지를 배치시키되, 상기 상부 반도체 패키지는 그의 하면 상에 내부 연결 솔더볼을 구비하고, 상기 내부 연결 솔더볼은 상기 비아홀 내에 삽입되어 상기 범프에 접속되는 것을 포함하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  10. 제 9 항에 있어서,
    상기 비아홀을 구비하는 보호층을 형성하는 것은
    상기 기판 상에 상기 반도체 칩을 덮는 보호층을 형성하고,
    레이저를 사용하여 상기 비아홀을 형성하는 것을 포함하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  11. 제 9 항에 있어서,
    상기 비아홀을 구비하는 보호층을 형성하는 것은
    상기 범프 및 상기 반도체 칩이 배치된 기판을 하부 몰드 다이 상에 배치시키고, 상기 기판 상에 상기 범프에 대응하는 몰드 핀을 구비하는 상부 몰드 다이를 배치시킨 후, 상기 기판과 상기 상부 몰드 다이 사이의 공간에 몰딩재를 충전하는 것을 포함하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  12. 제 9 항에 있어서,
    상기 범프는 상기 기판에 구비된 범프 패드 상에 형성하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  13. 제 9 항에 있어서,
    상기 기판의 하면 상에 외부 접속 솔더 볼을 형성하는 것을 더 구비하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  14. 제 9 항에 있어서,
    상기 반도체 칩을 상기 기판과 도전성 와이어에 의해 전기적으로 연결하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  15. 제 9 항에 있어서,
    상기 반도체 칩 상에 다른 반도체 칩을 배치하는 것을 더 포함하고, 상기 보호층은 상기 반도체 칩들을 덮도록 형성하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  16. 제 9 항에 있어서,
    상기 반도체 칩은 플립되어 상기 기판 상에 배치된 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  17. 제 9 항에 있어서,
    상기 상부 단위 패키지는 웨이퍼 레벨 패키지, 플립 칩 패키지 또는 와이어 본딩 BGA(Ball Grid Array) 패키지인 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
  18. 제 9 항에 있어서,
    상기 보호층은 에폭시 수지를 함유하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.
KR1020060067099A 2006-07-18 2006-07-18 적층형 반도체 패키지 및 그의 제조방법 KR100800478B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060067099A KR100800478B1 (ko) 2006-07-18 2006-07-18 적층형 반도체 패키지 및 그의 제조방법
US11/812,580 US20080017968A1 (en) 2006-07-18 2007-06-20 Stack type semiconductor package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060067099A KR100800478B1 (ko) 2006-07-18 2006-07-18 적층형 반도체 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080007893A KR20080007893A (ko) 2008-01-23
KR100800478B1 true KR100800478B1 (ko) 2008-02-04

Family

ID=38970659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060067099A KR100800478B1 (ko) 2006-07-18 2006-07-18 적층형 반도체 패키지 및 그의 제조방법

Country Status (2)

Country Link
US (1) US20080017968A1 (ko)
KR (1) KR100800478B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119348B1 (ko) 2010-07-23 2012-03-07 삼성전기주식회사 반도체 모듈 및 그 제조방법
US8653640B2 (en) 2011-05-31 2014-02-18 Samsung Electronics Co., Ltd. Semiconductor package apparatus
US8928132B2 (en) 2011-02-17 2015-01-06 Samsung Electronics Co., Ltd. Semiconductor package having through silicon via (TSV) interposer and method of manufacturing the semiconductor package

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US7994645B2 (en) * 2007-07-10 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with wire-in-film isolation barrier
JP5145896B2 (ja) * 2007-11-21 2013-02-20 富士通株式会社 電子装置および電子装置製造方法
KR100914172B1 (ko) * 2008-02-18 2009-08-28 앰코 테크놀로지 코리아 주식회사 코인볼을 이용한 반도체 패키지
KR101020612B1 (ko) * 2008-05-13 2011-03-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
US8189344B2 (en) 2008-06-09 2012-05-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US8183673B2 (en) * 2008-10-21 2012-05-22 Samsung Electronics Co., Ltd. Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
KR20100075204A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법
US20170117214A1 (en) * 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
KR101534680B1 (ko) 2009-02-23 2015-07-07 삼성전자주식회사 적층형 반도체 패키지
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
CN101958261B (zh) * 2009-08-25 2012-09-05 日月光半导体制造股份有限公司 半导体工艺及可堆栈式半导体封装结构
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US20110147908A1 (en) * 2009-12-17 2011-06-23 Peng Sun Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
KR101685652B1 (ko) * 2009-12-17 2016-12-13 삼성전자주식회사 반도체 패키지들, 그들의 적층 구조와 그 제조 방법들
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US20110175218A1 (en) * 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
KR101228623B1 (ko) * 2010-03-04 2013-02-01 한미반도체 주식회사 적층형 반도체 패키지의 제조방법
US9922955B2 (en) * 2010-03-04 2018-03-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming package-on-package structure electrically interconnected through TSV in WLCSP
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
KR101151257B1 (ko) * 2010-06-03 2012-06-14 앰코 테크놀로지 코리아 주식회사 리드프레임을 이용한 적층형 패키지
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8304296B2 (en) 2010-06-23 2012-11-06 Stats Chippac Ltd. Semiconductor packaging system with multipart conductive pillars and method of manufacture thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US20120080787A1 (en) * 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
KR101711045B1 (ko) 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
KR101828386B1 (ko) * 2011-02-15 2018-02-13 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US9171792B2 (en) * 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR20120131530A (ko) 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8633100B2 (en) 2011-06-17 2014-01-21 Stats Chippac Ltd. Method of manufacturing integrated circuit packaging system with support structure
KR20130007049A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
JP2013021237A (ja) * 2011-07-13 2013-01-31 Apic Yamada Corp 半導体装置およびその製造方法
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
TWI418009B (zh) * 2011-12-08 2013-12-01 Unimicron Technology Corp 層疊封裝的封裝結構及其製法
US8546194B2 (en) * 2011-12-14 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9171790B2 (en) * 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8901726B2 (en) * 2012-12-07 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structure and method of manufacturing the same
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9412723B2 (en) 2013-03-14 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structures and methods for forming the same
CN104051356A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 叠层封装结构及其形成方法
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
JP2015015302A (ja) * 2013-07-03 2015-01-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
CN104701270B (zh) * 2013-12-04 2017-12-19 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
EP3087599A4 (en) * 2013-12-23 2017-12-13 Intel Corporation Package on package architecture and method for making
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR20150094304A (ko) * 2014-02-11 2015-08-19 에스티에스반도체통신 주식회사 적층형 패키지 제조방법
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
CN104979314A (zh) * 2014-04-09 2015-10-14 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
CN104103536A (zh) * 2014-07-15 2014-10-15 南通富士通微电子股份有限公司 Pop封装方法
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9582085B2 (en) * 2014-09-30 2017-02-28 Apple Inc. Electronic devices with molded insulator and via structures
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101640341B1 (ko) * 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9704792B2 (en) 2015-03-04 2017-07-11 Mediatek Inc. Semiconductor package assembly
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10297575B2 (en) * 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die
KR20170129983A (ko) 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
US9997471B2 (en) 2016-07-25 2018-06-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10867924B2 (en) * 2017-07-06 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with redistribution structure and pre-made substrate on opposing sides for dual-side metal routing
KR102358323B1 (ko) 2017-07-17 2022-02-04 삼성전자주식회사 반도체 패키지
US11430724B2 (en) * 2017-12-30 2022-08-30 Intel Corporation Ultra-thin, hyper-density semiconductor packages
US20190279924A1 (en) * 2018-03-09 2019-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN110875257B (zh) * 2018-09-03 2021-09-28 联华电子股份有限公司 射频装置以及其制作方法
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
CN111162054B (zh) * 2019-12-31 2022-01-11 中芯集成电路（宁波）有限公司 一种晶圆级芯片封装方法及封装结构
US11362027B2 (en) 2020-02-28 2022-06-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063236A (ko) * 1999-12-22 2001-07-09 윤종용 적층 패키지와 그 제조 방법
KR20050045509A (ko) * 2003-11-11 2005-05-17 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907571A (en) * 1996-05-22 1999-05-25 Fuji Electric Co., Ltd. Semiconductor laser device and method for manufacturing the same
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063236A (ko) * 1999-12-22 2001-07-09 윤종용 적층 패키지와 그 제조 방법
KR20050045509A (ko) * 2003-11-11 2005-05-17 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119348B1 (ko) 2010-07-23 2012-03-07 삼성전기주식회사 반도체 모듈 및 그 제조방법
US8928132B2 (en) 2011-02-17 2015-01-06 Samsung Electronics Co., Ltd. Semiconductor package having through silicon via (TSV) interposer and method of manufacturing the semiconductor package
US8653640B2 (en) 2011-05-31 2014-02-18 Samsung Electronics Co., Ltd. Semiconductor package apparatus

Also Published As

Publication number Publication date
KR20080007893A (ko) 2008-01-23
US20080017968A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7242081B1 (en) Stacked package structure
US8399776B2 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
US9165900B2 (en) Semiconductor package and process for fabricating same
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US20180114781A1 (en) Package structure and manufacturing method thereof
US8623753B1 (en) Stackable protruding via package and method
EP2798675B1 (en) Method for a substrate core layer
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US6596560B1 (en) Method of making wafer level packaging and chip structure
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US20120132463A1 (en) Printed wiring board and method for manufacturing the same
US6873040B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
KR102448248B1 (ko) Pop형 반도체 패키지 및 그 제조 방법
US20220045008A1 (en) Semiconductor package and method of fabricating the same
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
TWI381509B (zh) 半導體封裝及其製造方法
US7276800B2 (en) Carrying structure of electronic components
CN112992872A (zh) 半导体封装件
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
KR100744138B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
US11393795B2 (en) Semiconductor package
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee