JP2005026413A - 半導体ウエハ、半導体素子およびその製造方法 - Google Patents

半導体ウエハ、半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2005026413A
JP2005026413A JP2003189574A JP2003189574A JP2005026413A JP 2005026413 A JP2005026413 A JP 2005026413A JP 2003189574 A JP2003189574 A JP 2003189574A JP 2003189574 A JP2003189574 A JP 2003189574A JP 2005026413 A JP2005026413 A JP 2005026413A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
forming
support plate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003189574A
Other languages
English (en)
Inventor
Yoshihiko Nemoto
義彦 根本
Masahiro Haruhara
昌宏 春原
Kenji Takahashi
健司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Toshiba Corp
Shinko Electric Industries Co Ltd
Original Assignee
Renesas Technology Corp
Toshiba Corp
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Shinko Electric Industries Co Ltd filed Critical Renesas Technology Corp
Priority to JP2003189574A priority Critical patent/JP2005026413A/ja
Priority to US10/751,657 priority patent/US7195988B2/en
Priority to KR1020040000616A priority patent/KR100661471B1/ko
Priority to TW093100651A priority patent/TWI265551B/zh
Priority to DE102004006494A priority patent/DE102004006494A1/de
Priority to CNB2004100080036A priority patent/CN1311523C/zh
Publication of JP2005026413A publication Critical patent/JP2005026413A/ja
Priority to US11/245,059 priority patent/US7709932B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/20—Optical components
    • H02S40/22—Light-reflecting or light-concentrating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】この発明は、半導体ウエハおよび支持板の貼合わせ前後の搬送系を変えることなく利用できるとともに、半導体ウエハの仕上がり精度並びに半導体ウエハおよび支持板の位置合わせ精度が緩和され、半導体素子の製造効率を向上させることができる半導体ウエハを得る。
【解決手段】この発明の半導体ウエハは、周縁部に、裏面の削除加工の厚さよりも大きく、かつ平坦面１ａから径の外側方向に延びた寸法が、半導体ウエハ１およびこの半導体ウエハ１とほぼ同一径の支持板の径寸法の仕上がり公差の最大最小差と、半導体ウエハ１および支持板の貼合わせ時に生じる位置合わせ誤差の最大値との合計値よりも大きく、裏面の削除により分離される段差部４が形成されている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体回路が形成される平坦面である表面に支持板が貼り合わされるとともに、裏面が削除加工され薄板化される半導体ウエハ、その半導体ウエハを用いて製造された半導体素子、およびその半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子の製造方法として、半導体回路が形成される平坦面である表面に半導体ウエハの機械的強度を補強するための支持板を貼り合わせ、その後半導体ウエハの裏面を削除加工して薄板化して半導体素子を製造するものが知られており、これに関連した半導体素子の製造方法が、例えば特許文献１に示されている。
【０００３】
【特許文献１】
特開平１０−３３５１９５号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、この場合、半導体ウエハの当初厚さを１／１０程度まで研削して薄くしなければならず、以下のような問題点があった。
即ち、一般に脆性が強く単結晶であるため劈開性のある半導体ウエハは薄くするにつれて、急速に割れやすくなるため、一定厚さ以下に研削した後の搬送はきわめて困難であり、そのために研削前に所定の剛性を有する支持板に貼り付けているが、貼り付ける支持板は、半導体ウエハの裏面の研削前の半導体ウエハと加工設備の搬送系を共通化する必要から、半導体ウエハと同一径にしている。ところが、例えば、半導体ウエハと支持板が共に許される公差の最大値であった場合、両者を貼り合わせた後の支持板付きの半導体ウエハ全体の外径寸法が、貼り合せ時に発生する位置合せの誤差の分だけさらに増大してしまい、許容される全体外径寸法より大きくなってしまい、後工程の加工設備の搬送系に掛からないことが生じる。そのため、例えばそれぞれの加工装置に適合する治具や、アタッチメントのようなものを作製し、その都度治具を用いたり、アタッチメントを交換しなければならないといったことが生じてしまい、製造効率が低下してしまうという問題点があった。
【０００５】
また、実際に半導体ウエハが支持板からはみ出した場合には、その部分は非常に割れやすいため、不良や汚染の原因となり、事実上半導体ウエハのはみ出しは許容されないため、半導体ウエハおよび支持板の寸法精度、並びに両者の貼合わせ位置精度は極めて高い精度が要求されるという問題点もあった。
【０００６】
この発明は、上記のような問題点を解決することを課題とするものであって、半導体ウエハおよび支持板の貼合わせ前後の搬送系を変えることなく利用できるとともに、半導体ウエハの仕上がり精度並びに半導体ウエハと支持板との位置合わせ精度を緩和することができ、半導体素子の製造効率を向上させることができる半導体ウエハを得ることを目的とする。
【０００７】
また、その半導体ウエハを用いて製造された半導体素子を得ることを目的とする。
【０００８】
さらに、その半導体素子の製造方法を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る半導体ウエハは、周縁部に、裏面の削除加工による仕上がり厚さよりも大きく、かつ平坦面から径の外側方向に延びた寸法が、前記半導体ウエハおよびこの半導体ウエハとほぼ同一径の支持板の径寸法の仕上がり公差の最大最小差と、前記半導体ウエハおよび支持板の貼合わせ時に生じる位置合わせ誤差の最大値との合計値よりも大きく、裏面の削除により分離される分離部が形成されている。
【００１０】
また、この発明に係る半導体素子は、半導体ウエハの裏面が削除され、分離部が除去されたベースと、このベースの表面に形成された半導体回路とを備えている。
【００１１】
また、この発明に係る半導体素子の製造方法は、分離部をウエハ本体の表面側の周縁部に形成して半導体ウエハを形成する工程と、前記半導体ウエハの表面の平坦面に半導体回路を形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成する工程と、このベースの裏面に加工処理をする工程とを含む。
【００１２】
また、この発明に係る半導体素子の製造方法は、ウエハ本体の表面の平坦面に半導体回路を形成する工程と、分離部をウエハ本体の表面側の周縁部に形成して半導体ウエハを形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成する工程と、このベースの裏面の加工処理をする工程とを含む。
【００１３】
また、この発明に係る半導体素子の製造方法は、ウエハ本体の表面の平坦面に半導体回路を形成する工程と、前記半導体回路から前記ウエハ本体に延びた複数個の孔を形成する工程と、前記ウエハ本体の周縁部に分離部を形成して半導体ウエハを形成する工程と、前記孔に導電材である金属を埋め込み、電極部を形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成するとともに前記電極部の端面を露出させる工程と、前記ベースの裏面を削除し、前記電極部を突出させる工程と、前記ベースの裏面において絶縁膜を形成する工程と、前記電極部の端面を加工して貫通電極を形成する工程とを含む。
【００１４】
【発明の実施の形態】
以下、この発明の各実施の形態について説明するが、各実施の形態において同一、相当部材、部位については、同一符号を付して説明する。
実施の形態１．
図１はこの発明の実施の形態１の半導体ウエハの部分側断面図、図２（Ｉ）〜図２（Ｖ）は半導体素子の製造方法の各工程を示す図、図３（Ｉ）〜図３（ＶＩ）は、図２（Ｖ）の次工程以降の半導体素子の製造方法の各工程を示す図である。
この半導体ウエハ１は、半導体回路２が形成される平坦面１ａである表面に支持板３が貼り合わされるとともに、裏面が研削加工され薄板化される。円盤状の半導体ウエハ１は、表面の周縁部に、分離部である段差部４が形成されている。段差部４は、表面から垂直方向に切断された垂直面４ｂとこの垂直面４ｂに対して水平方向に切断された底面４ａとから構成されている。段差部４の底面４ａは、裏面が研削削除された後のベース５の厚さ寸法よりも、深く、かつその底面４ａの幅寸法は、半導体ウエハ１およびこの半導体ウエハ１とほぼ同一径の支持板３の径寸法の仕上がり公差の最大最小差と、半導体ウエハ１および支持板３の貼合わせ時に生じる位置合わせ誤差の最大値との合計値よりも大きい。
【００１５】
上記半導体ウエハ１から各製造工程を経て半導体素子１２が製造されるが、以下、その各製造工程について説明する。
先ず、円盤状のウエハ本体の表面側の周縁部を段差加工で段差部４を形成して半導体ウエハ１を形成する（図２（Ｉ））。次に、半導体ウエハ１の表面の平坦面１ａに半導体回路２を形成する（図２（ＩＩ））。その後、段差部４を有する半導体ウエハ１の表面に接着材７を用いて半導体ウエハ１とほぼ同一径寸法の支持板３を貼り合わせる（図２（ＩＩＩ））。このとき、この図では半導体ウエハ１と支持板３との間では貼り合わせ誤差Ａが生じている。その次に、半導体ウエハ１の裏面を１／１０程度の仕上がり厚さになるまで削除して分離部である段差部４を除去してベース５を形成する（図２（ＩＶ））。次に、ベース５の裏面において絶縁膜８を形成する加工処理を行い、半導体素子体６を形成する（図２（Ｖ））。この結果、半導体素子体６が接着材７により支持板３に固定されたブロック１１が形成される。
【００１６】
引き続き、リング状のフレーム９の下面に張設された支持フィルム１０にブロック１１の裏面を貼り付ける（図３（Ｉ））。その後、ブロック１１の表面側から紫外線を照射し、接着材７の接着力を失わせ、支持板３を半導体素子体６から分離させる（図３（ＩＩ）、（ＩＩＩ））。次に、半導体素子体６をダイシングして複数個に分割して、半導体素子１２を形成する（図３（ＩＶ））。最後に、支持フィルム１０の裏面から紫外線を照射し、支持フィルム１０の表面上の接着層の接着力を失わせ、半導体素子１２を支持フィルム１０から剥離することで、半導体素子１２の製造が完了する（図３（Ｖ）、（ＶＩ））。
【００１７】
上記構成の半導体素子１２では、半導体回路２の形成工程の投入前に、半導体ウエハ１の周縁部に、半導体ウエハ１の仕上げ厚さより深く、かつ半導体ウエハ１およびこれと同一径の支持板３の仕上がり公差の最大最小差とこれらを貼り合せたときに生ずる位置合わせ誤差の最大値との合計値より大きい幅の段差部４を形成し、支持板３に貼り合わせた後、半導体ウエハ１の研削加工を行っているので、段差部４は研削加工により消失し、半導体ウエハ１の外径寸法よりも段差部４の分だけ外径寸法が小さいベース５が形成される。このとき、段差部４の幅寸法は、半導体ウエハ１および支持板３の仕上がり交差および位置合わせの両誤差を考慮に入れて、適切な幅になっているので、半導体ウエハ１の裏面が研削された後のベース５が支持板３の外周面から外側に突出することはない。
【００１８】
従って、支持板３とほぼ同径であり、表面に半導体回路２が形成された半導体ウエハ１の搬送系は、ベース５が形成される工程（図２（ＩＶ））後の各工程でもそのまま利用可能である。
また、半導体ウエハ１の裏面が研削された後のブロック１１の径寸法は、ほぼ支持板３の径寸法であり、ブロック１１の径寸法精度は、支持板３の径寸法精度で決まり、半導体ウエハ１の仕上がり精度並びに半導体ウエハおよび支持板３の位置合わせ精度は緩和される。
また、図２（ＩＶ）以降の工程では、ベース５の大きさは、支持板３の大きさよりも小さくなっているので、支持板３をベース５から分離する際には、この大きさの差を利用し、ベース５と重ならない支持板３の部分から、ベース５が貼り付けられている支持フィルム１０から離れる方向に支持板３を剥がすことが可能となり、ベースおよび支持板がほぼ同じ大きさのブロックが支持フィルム１０に貼り付けられている状態のときと比較して、支持板３をベース５から分離する作業性が向上する。
【００１９】
なお、上記半導体ウエハ１の分離部である段差部４は、底面４ａに対して垂直面４ｂを有しているが、図４に示すように底面４ａに対して傾斜面４ｃを有する形状の段差部４Ａであってもよいし、図５に示すように垂直面４ｂと平坦面１ａとが交差する部位に面取り部４ｄを有する形状の段差部４Ｂであってもよい。
【００２０】
また、図６に示すように、平坦面１ａから、周縁部に向かって徐々に肉厚が薄くなっている薄肉部４Ｃを有する半導体ウエハ１であってもよい。この場合、支持板３に固着された半導体ウエハ１の裏面は厚さＢになるまで研削することで、分離部である薄肉部４Ｃも削除され、前述したブロック１１と同様に、ブロック１１の径寸法は、支持板３の径寸法で決定され、先に述べた半導体ウエハ１と全く同様の作用効果が得られる。
【００２１】
また、図７に示すように、底面４ａの最内径側部に溝部４ｅを有し、かつ垂直面４ｂと平坦面１ａとが交差する部位に面取り部４ｄを有する形状の分離部である段差部４Ｄであってもよい。
【００２２】
実施の形態２．
図８（Ｉ）〜（ＩＶ）はこの発明の実施の形態２の半導体素子１２の製造方法の各工程の内、実施の形態１と異なる各工程について示す図である。
上記実施の形態１では、半導体ウエハ１の周縁部の薄肉化は、平坦面１ａに半導体回路２が形成される前に予め行われていたが、この場合には、半導体ウエハ１の仕上げ厚さや、半導体ウエハ１および支持板３を貼り合わせる装置の位置合わせ精度は、貼り合わせ前に決まっていなければならない。
実際には、品種や用途によって半導体ウエハ１の仕上げ厚さが異なることが多く、実施の形態１で述べた製造方法を採用したときには、品種や用途に応じて周縁部の加工形状を変えた半導体ウエハ１を予め用意しなければならない。
【００２３】
これに対して、この実施の形態では、円盤形状のウエハ本体５０の平坦面１ａに半導体回路２を形成した後、その半導体回路２の用途に従って、ウエハ本体５０の周縁部に所定幅で所定深さの段差加工による段差部４を形成することで（図８（Ｉ）〜（ＩＩＩ））、品種や用途によって仕上げ厚さが異なる場合に、固有の寸法の段差部４を予め用意しなくても、実施の形態１と同様な作用効果を得ることができる。なお、図８（ＩＶ）の製造工程以降の各工程は、図２（ＩＶ）、図３（Ｉ）〜図３（ＶＩ）に示した各製造工程と同様であり、その説明は省略する。
【００２４】
実施の形態３．
図９（Ｉ）〜図９（ＶＩ）はこの発明の実施の形態３の半導体素子体６の製造方法の各工程のうち、実施の形態１と異なる各工程について示す図である。
実施の形態２では、図８（ＩＩＩ）の工程で分離部である段差部４を形成したが、この実施の形態では、図９（ＩＩＩ）に示すように段差部４の代わりに、半導体ウエハ１の周縁部の所定位置に、半導体ウエハ１の裏面の研削による形成されたベース５の厚さよりも深い溝２６を形成し、溝２６およびその外周部を分離部とした点が異なる。
【００２５】
この例では、支持板３の貼り付けの後半導体ウエハ１の裏面を研削すると同時に、この溝２６の外側の半導体ウエハ１の外周部が分離され、ベース５が形成される。その後の製造工程は、図２（ＩＶ）、図３（Ｉ）〜図３（ＶＩ）に示した各製造工程と同様であり、また、この実施の形態の作用効果は、実施形態２と同様である。
【００２６】
実施の形態４．
図１０（Ｉ）〜図１０（ＶＩＩＩ）はこの発明の実施の形態４の半導体素子３０の製造方法の各工程を示す図である。
この半導体素子３０は、表面に形成された半導体回路２と電気的に接続された貫通電極２３を有しているが、この半導体素子３０は、ウエハ本体５０から各製造工程を経て半導体素子３０が製造される。以下、その各製造工程について説明する。
【００２７】
先ず、円盤状のウエハ本体５０の平坦面１ａに半導体回路２を形成する（図１０（Ｉ））。次に、半導体回路２からウエハ本体５０に延びた複数個の孔２０をエッチングにより形成すると同時に、その周縁部に段差部４を形成して半導体ウエハ１を形成する（図１０（ＩＩ））。その後、孔２０に導電材である金属を埋め込み、電極部２１を形成する（図１０（ＩＩＩ））。その後、分離部である段差部４を有する半導体ウエハ１の表面に接着材７を用いて半導体ウエハ１とほぼ同一径寸法の支持板３を貼り合わせる（図１０（ＩＶ））。その次に、半導体ウエハ１の裏面を１／１０程度の仕上がり厚さになるまで削除して段差部４を除去してベース５を形成する。なお、段差部４の深さと孔２０の深さが同じであるので、このとき段差部４の削除と同時に電極部２１の端面が露出する（図１０（Ｖ））。次に、ベース５の裏面をエッチングし、電極部２１を突出させる（図１０（ＶＩ））。その後、ベース５の裏面において絶縁膜２４を形成する加工処理を行った後、電極部２１の端面に金属を付着して貫通電極２３を形成して、半導体素子３０を有するブロック３１を形成する（図１０（ＶＩＩ）、（ＶＩＩＩ））。
【００２８】
その後は、実施の形態１〜３と同様に、紫外線照射により、ブロック３１から半導体素子３０を分離する。
【００２９】
この貫通電極２３を有する半導体素子３０では、ウエハ本体５０に対するエッチング加工によって孔２０を形成すると同時に、周縁部における段差部４を形成しており、わざわざ段差部４を形成する工程を設ける必要性が無い。そして、表面に半導体回路２が形成された半導体ウエハ１の搬送系は、ベース５が形成された工程（図１０（Ｖ））以降の工程でもそのまま利用可能である。
【００３０】
また、半導体ウエハ１の裏面が研削され、貫通電極２３が裏面から突出した後のブロック３１の径寸法は、支持板３の径寸法であり、ブロック３１の径寸法精度は、支持板３の径寸法精度で決まり、半導体ウエハ１の精度並びに半導体ウエハ１と支持板３との位置合わせ精度は緩和される。
また、段差部４の深さと孔２０の深さが同じであるので、段差部４の研削と同時に電極部２１の端面が露出し、段差部４の削除と電極部２１の端面露出とを同一工程で行うことができ、製造効率が向上する。
【００３１】
実施の形態５．
上記各実施の形態では、円盤形状の半導体ウエハ１について説明したが、図１１（ａ）、（ｂ）および図１２（ａ）、（ｂ）に示すように、半導体ウエハ１の裏面が研削削除された後のベース５の形状がドーナツ形状のものや、図１３（ａ）、（ｂ）および図１４（ａ）、（ｂ）に示すように、半導体ウエハ１の裏面が研削削除された後のベース５の形状がほぼ四角形状のものであってもこの発明は適用できる。
例えば、図１１（ａ）に示した半導体ウエハ１を用いて半導体素子１２を製造する場合、製造途中において、円盤状のウエハ本体の表面側の周縁部を段差加工で段差部４を有する半導体ウエハ１の表面の平坦面１ａに半導体回路２を形成し、その後半導体ウエハ１の表面に接着材７を用いて半導体ウエハ１とほぼ同一径寸法の支持板３を貼り合わせる（図１５（ａ））。その次に、半導体ウエハ１の裏面を仕上がり厚さになるまで削除して分離部である段差部４を除去して図１１（ｂ）に示すベース５を形成する（図１５（ｂ））。この後の工程は、実施の形態１で説明したものと同様である。
【００３２】
【発明の効果】
以上説明したように、この発明に係る半導体ウエハによれば、周縁部に、裏面の削除加工による仕上がり厚さよりも大きく、かつ平坦面から径の外側方向に延びた寸法が、前記半導体ウエハおよびこの半導体ウエハとほぼ同一径の支持板の径寸法の仕上がり公差の最大最小差と、半導体ウエハおよび支持板の貼合わせ時に生じる位置合わせ誤差の最大値との合計値よりも大きく、裏面の削除により分離される分離部が形成されているので、搬送系を半導体ウエハおよび支持板の貼合わせ後でも、その前と変えることなく利用できるとともに、半導体ウエハの仕上がり精度並びに半導体ウエハと支持板との位置合わせ精度を緩和することができ、その結果半導体素子の製造効率を向上させることができる。
【００３３】
また、この発明に係る半導体素子によれば、半導体ウエハの裏面が削除され、分離部が除去されたベースと、このベースの表面に形成された半導体回路とを備えた半導体素子体が複数個に分割されて構成されているので、製造効率が向上する。
【００３４】
また、この発明に係る半導体素子の製造方法によれば、分離部をウエハ本体の表面側の周縁部に形成して半導体ウエハを形成する工程と、前記半導体ウエハの表面の平坦面に半導体回路を形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成する工程と、このベースの裏面に加工処理をする工程とを含むので、搬送系を半導体ウエハおよび支持板の貼合わせ後でも、その前と変えることなく利用できるとともに、半導体ウエハの仕上がり精度並びに半導体ウエハおよび支持板の位置合わせ精度が緩和され、その結果半導体素子の製造効率を向上させることができる。
また、ベースの大きさは支持板の大きさよりも小さくなっているので、支持板をベースから分離する分離作業性が向上する。
【００３５】
また、この発明に係る半導体素子の製造方法によれば、ウエハ本体の表面の平坦面に半導体回路を形成する工程と、分離部をウエハ本体の表面側の周縁部に形成して半導体ウエハを形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成する工程と、このベースの裏面の加工処理をする工程とを含むので、搬送系を半導体ウエハおよび支持板の貼合わせ後でも、その前と変えることなく利用できるとともに、半導体ウエハの仕上がり精度並びに半導体ウエハおよび支持板の位置合わせ精度が緩和され、その結果半導体素子の製造効率を向上させることができる。
また、ベースの大きさは支持板の大きさよりも小さくなっているので、支持板をベースから分離する分離作業性が向上する。
また、品種や用途によって仕上げ厚さが異なる場合に、固有の寸法の分離部を予め用意しなくてもよい。
【００３６】
また、この発明に係る半導体素子の製造方法によれば、ウエハ本体の表面の平坦面に半導体回路を形成する工程と、前記半導体回路から前記ウエハ本体に延びた複数個の孔を形成する工程と、ウエハ本体の周縁部に分離部を形成して半導体ウエハを形成する工程と、前記孔に導電材である金属を埋め込み、電極部を形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成するとともに前記電極部の端面を露出させる工程と、前記ベースの裏面を削除し、前記電極部を突出させる工程と、前記ベースの裏面において絶縁膜を形成する工程と、前記電極部の端面を加工して貫通電極を形成する工程とを含むので、搬送系を半導体ウエハおよび支持板の貼合わせ後でも、その前と変えることなく利用できるとともに、半導体ウエハの仕上がり精度並びに半導体ウエハおよび支持板の位置合わせ精度が緩和され、その結果半導体素子の製造効率を向上させることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の半導体ウエハの部分断面図である。
【図２】この発明の実施の形態１の半導体素子の各製造工程を示す図である。
【図３】この発明の実施の形態１の半導体素子の各製造工程を示す図である。
【図４】この発明の実施の形態１の半導体ウエハの他の例を示す部分断面図である。
【図５】この発明の実施の形態１の半導体ウエハの他の例を示す部分断面図である。
【図６】この発明の実施の形態１の半導体ウエハの他の例を示す部分断面図である。
【図７】この発明の実施の形態１の半導体ウエハの他の例を示す部分断面図である。
【図８】この発明の実施の形態２の半導体素子の各製造工程を示す図である。
【図９】この発明の実施の形態３の半導体素子の各製造工程を示す図である。
【図１０】この発明の実施の形態４の半導体素子の各製造工程を示す図である。
【図１１】図１１（ａ）は異なる形状の半導体ウエハの平面図、図１１（ｂ）は図１１（ａ）の半導体ウエハが研削削除された後のベースの平面図である。
【図１２】図１２（ａ）はさらに異なる形状の半導体ウエハの平面図、図１２（ｂ）は図１２（ａ）の半導体ウエハが研削削除された後のベースの平面図である。
【図１３】図１３（ａ）はさらに異なる形状の半導体ウエハの平面図、図１３（ｂ）は図１３（ａ）の半導体ウエハが研削削除された後のベースの平面図である。
【図１４】図１４（ａ）はさらに異なる形状の半導体ウエハの平面図、図１４（ｂ）は図１４（ａ）の半導体ウエハが研削削除された後のベースの平面図である。
【図１５】図１５（ａ）は図１１（ａ）に示した半導体ウエハを用いて製造される半導体素子の製造の一工程を示す断面図、図１５（ｂ）は図１５（ａ）の次工程の断面図である。
【符号の説明】
１ 半導体ウエハ、１ａ 平坦面、２ 半導体回路、３ 支持板、４，４Ａ，４Ｂ，４Ｃ，４Ｄ 段差部（分離部）、４ａ 垂直面、４ｂ 底面、４ｃ 薄肉部（分離部）、５ ベース、６ 半導体素子体、７ 接着材、１１，３１ ブロック、１２ 半導体素子、２０ 孔、２１ 電極部、２３ 貫通電極、２４ 絶縁膜、２６ 溝、３０ 半導体素子、３１ ブロック、５０ ウエハ本体。

Claims (10)

  1. 半導体回路が形成される平坦面である表面に支持板が貼り合わされるとともに、裏面が削除加工され薄板化される半導体ウエハであって、
    周縁部には、前記裏面の削除加工による仕上がり厚さよりも大きく、かつ前記平坦面から径の外側方向に延びた寸法が、前記半導体ウエハおよびこの半導体ウエハとほぼ同一径の支持板の径寸法の仕上がり公差の最大最小差と、前記半導体ウエハおよび前記支持板の貼合わせ時に生じる位置合わせ誤差の最大値との合計値よりも大きく、裏面の削除により分離される分離部が形成されている半導体ウエハ。
  2. 前記分離部は、前記表面から垂直方向に切断された垂直面とこの垂直面に対して水平方向に切断された底面とから構成された段差部である請求項１に記載の半導体ウエハ。
  3. 前記分離部は、径方向の外側に向かって肉厚が漸次薄くなっている薄肉部である請求項１に記載の半導体ウエハ。
  4. 前記分離部は、前記裏面の削除加工の厚さよりも深い溝およびその外周部である請求項１に記載の半導体ウエハ。
  5. 請求項１ないし請求項４の何れかに記載の前記半導体ウエハの裏面が削除され、前記分離部が除去されたベースと、このベースの表面に形成された半導体回路とを備えた半導体素子体が複数個に分割されて構成された半導体素子。
  6. 請求項１ないし請求項４の何れかに記載の分離部をウエハ本体の表面側の周縁部に形成して半導体ウエハを形成する工程と、前記半導体ウエハの表面の平坦面に半導体回路を形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成する工程と、このベースの裏面に加工処理をする工程とを含む半導体素子の製造方法。
  7. ウエハ本体の表面の平坦面に半導体回路を形成する工程と、
    請求項１ないし請求項４の何れかに記載の分離部をウエハ本体の表面側の周縁部に形成して半導体ウエハを形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成する工程と、このベースの裏面の加工処理をする工程とを含む半導体素子の製造方法。
  8. ウエハ本体の表面の平坦面に半導体回路を形成する工程と、前記半導体回路から前記ウエハ本体に延びた複数個の孔を形成する工程と、前記ウエハ本体の周縁部に請求項１ないし請求項４の何れかに記載の分離部を形成して半導体ウエハを形成する工程と、前記孔に導電材である金属を埋め込み、電極部を形成する工程と、前記半導体ウエハの表面に接着材を用いて半導体ウエハとほぼ同一径寸法の支持板を貼り合わせる工程と、前記半導体ウエハの裏面を削除して前記分離部を除去してベースを形成するとともに前記電極部の端面を露出させる工程と、前記ベースの裏面を削除し、前記電極部を突出させる工程と、前記ベースの裏面において絶縁膜を形成する工程と、前記電極部の端面を加工して貫通電極を形成する工程とを含む半導体素子の製造方法。
  9. 前記孔を形成する工程と、前記分離部を形成して前記半導体ウエハを形成する工程とは同時である請求項８に記載の半導体素子の製造方法。
  10. 前記分離部は、請求項２に記載の段差部であり、前記孔の深さと、前記段差部の垂直面の高さとは同一である請求項８または請求項９に記載の半導体素子の製造方法。
JP2003189574A 2003-07-01 2003-07-01 半導体ウエハ、半導体素子およびその製造方法 Pending JP2005026413A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003189574A JP2005026413A (ja) 2003-07-01 2003-07-01 半導体ウエハ、半導体素子およびその製造方法
US10/751,657 US7195988B2 (en) 2003-07-01 2004-01-06 Semiconductor wafer and method of manufacturing a semiconductor device using a separation portion on a peripheral area of the semiconductor wafer
KR1020040000616A KR100661471B1 (ko) 2003-07-01 2004-01-06 반도체 웨이퍼 및 반도체소자의 제조방법
TW093100651A TWI265551B (en) 2003-07-01 2004-01-12 Semiconductor wafer, semiconductor device and method of manufacturing semiconductor device
DE102004006494A DE102004006494A1 (de) 2003-07-01 2004-02-10 Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
CNB2004100080036A CN1311523C (zh) 2003-07-01 2004-03-05 半导体晶片、半导体元件及其制造方法
US11/245,059 US7709932B2 (en) 2003-07-01 2005-10-07 Semiconductor wafer having a separation portion on a peripheral area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003189574A JP2005026413A (ja) 2003-07-01 2003-07-01 半導体ウエハ、半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005026413A true JP2005026413A (ja) 2005-01-27

Family

ID=33549791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003189574A Pending JP2005026413A (ja) 2003-07-01 2003-07-01 半導体ウエハ、半導体素子およびその製造方法

Country Status (6)

Country Link
US (2) US7195988B2 (ja)
JP (1) JP2005026413A (ja)
KR (1) KR100661471B1 (ja)
CN (1) CN1311523C (ja)
DE (1) DE102004006494A1 (ja)
TW (1) TWI265551B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
JP2014029999A (ja) * 2012-06-29 2014-02-13 Hitachi Chemical Co Ltd 仮固定用フィルム、仮固定用フィルムシート及び半導体装置の製造方法
JP2014033159A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014038991A (ja) * 2012-08-20 2014-02-27 Disco Abrasive Syst Ltd ウエーハの洗浄装置
JP2014041885A (ja) * 2012-08-21 2014-03-06 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053351A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014056910A (ja) * 2012-09-12 2014-03-27 Tokyo Electron Ltd 塗布処理装置、接合システム、塗布処理方法、プログラム及びコンピュータ記憶媒体
JP2014063919A (ja) * 2012-09-21 2014-04-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2015018967A (ja) * 2013-07-11 2015-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP2015523724A (ja) * 2012-06-12 2015-08-13 エリッヒ・タールナー 基板・製品基板組み合わせ体並びに基板・製品基板組み合わせ体を製造する装置及び方法
JP2017055089A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置の製造方法
JP2018182303A (ja) * 2017-04-19 2018-11-15 キヤノン株式会社 半導体基板、パターン形成方法および物品製造方法
US10325897B2 (en) 2016-11-14 2019-06-18 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method
US11830847B2 (en) 2020-09-10 2023-11-28 Kioxia Corporation Manufacturing method of semiconductor device and semiconductor device

Families Citing this family (228)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US8071438B2 (en) 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE102004018249B3 (de) * 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US8367524B2 (en) 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US7786551B2 (en) * 2005-09-16 2010-08-31 Stats Chippac Ltd. Integrated circuit system with wafer trimming
DE102006042026B4 (de) * 2006-09-07 2016-08-04 Infineon Technologies Ag Vorrichtung zum Halten eines Substrats und Verfahren zur Behandlung eines Substrats
US7988794B2 (en) * 2007-02-07 2011-08-02 Infineon Technologies Ag Semiconductor device and method
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
DE102008035055B3 (de) * 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8413905B2 (en) * 2009-10-05 2013-04-09 Visa U.S.A. Inc. Portable prescription transaction payment device
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
CN102110121B (zh) * 2009-12-24 2015-09-23 阿里巴巴集团控股有限公司 一种数据处理方法及其***
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
CN103928290B (zh) * 2013-01-11 2016-08-10 中芯国际集成电路制造(上海)有限公司 晶圆边缘的刻蚀方法
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
TWI671141B (zh) * 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
US8906745B1 (en) * 2013-09-12 2014-12-09 Micro Processing Technology, Inc. Method using fluid pressure to remove back metal from semiconductor wafer scribe streets
CN104576350B (zh) * 2013-10-23 2018-06-01 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN104716017B (zh) * 2013-12-13 2017-10-24 上海华虹宏力半导体制造有限公司 改善晶圆边缘处理的方法
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
KR102261814B1 (ko) * 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10388535B1 (en) * 2018-05-25 2019-08-20 Powertech Technology Inc. Wafer processing method with full edge trimming
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
JP7187115B2 (ja) * 2018-12-04 2022-12-12 株式会社ディスコ ウェーハの加工方法
CN113272938A (zh) * 2018-12-11 2021-08-17 超极存储器股份有限公司 半导体模块的制造方法
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
JP7103305B2 (ja) * 2019-05-29 2022-07-20 信越半導体株式会社 インゴットの切断方法
CN111063649B (zh) * 2019-12-03 2022-11-01 深圳市华星光电半导体显示技术有限公司 Micro LED的转移方法及转移装置
US11841296B2 (en) * 2021-12-02 2023-12-12 Globalfoundries U.S. Inc. Semiconductor substrates for electrical resistivity measurements
TWI810862B (zh) * 2022-03-24 2023-08-01 南茂科技股份有限公司 工件載具

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6088535U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
US5225235A (en) * 1987-05-18 1993-07-06 Osaka Titanium Co., Ltd. Semiconductor wafer and manufacturing method therefor
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
JPH0485827A (ja) 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JP2691244B2 (ja) 1990-11-28 1997-12-17 株式会社日立製作所 誘電体分離基板
JPH06215993A (ja) 1993-01-14 1994-08-05 Ube Ind Ltd 複合半導体基板及びその製造方法
US5384008A (en) * 1993-06-18 1995-01-24 Applied Materials, Inc. Process and apparatus for full wafer deposition
JPH0864500A (ja) * 1994-08-25 1996-03-08 Hitachi Ltd 信号処理方法および位置検出光学系の調整方法およびターゲットパターンならびに露光方法および露光装置
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JPH10270298A (ja) 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
JPH10335195A (ja) 1997-05-27 1998-12-18 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JP3390660B2 (ja) 1998-04-28 2003-03-24 株式会社日立製作所 誘電体分離基板の製造方法
US6146463A (en) * 1998-06-12 2000-11-14 Applied Materials, Inc. Apparatus and method for aligning a substrate on a support member
JP3515917B2 (ja) 1998-12-01 2004-04-05 シャープ株式会社 半導体装置の製造方法
US6551849B1 (en) * 1999-11-02 2003-04-22 Christopher J. Kenney Method for fabricating arrays of micro-needles
TW587332B (en) * 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
JP4846915B2 (ja) 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
TW475168B (en) * 2000-05-31 2002-02-01 Via Tech Inc Processing method for disk drive reading
JP2001345294A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002343972A (ja) 2001-05-15 2002-11-29 Sony Corp 半導体素子の製造方法
JP2003059852A (ja) * 2001-08-10 2003-02-28 Dainippon Screen Mfg Co Ltd 基板の熱処理装置
JP3802507B2 (ja) * 2002-05-20 2006-07-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
JP2015523724A (ja) * 2012-06-12 2015-08-13 エリッヒ・タールナー 基板・製品基板組み合わせ体並びに基板・製品基板組み合わせ体を製造する装置及び方法
US9343348B2 (en) 2012-06-12 2016-05-17 Erich Thallner Substrate-product substrate combination and device and method for producing a substrate-product substrate combination
JP2014029999A (ja) * 2012-06-29 2014-02-13 Hitachi Chemical Co Ltd 仮固定用フィルム、仮固定用フィルムシート及び半導体装置の製造方法
JP2014033159A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014038991A (ja) * 2012-08-20 2014-02-27 Disco Abrasive Syst Ltd ウエーハの洗浄装置
JP2014041885A (ja) * 2012-08-21 2014-03-06 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053351A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014056910A (ja) * 2012-09-12 2014-03-27 Tokyo Electron Ltd 塗布処理装置、接合システム、塗布処理方法、プログラム及びコンピュータ記憶媒体
JP2014063919A (ja) * 2012-09-21 2014-04-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2015018967A (ja) * 2013-07-11 2015-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
US9087873B2 (en) 2013-07-11 2015-07-21 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
JP2017055089A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置の製造方法
US10325897B2 (en) 2016-11-14 2019-06-18 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method
US10770447B2 (en) 2016-11-14 2020-09-08 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method
JP2018182303A (ja) * 2017-04-19 2018-11-15 キヤノン株式会社 半導体基板、パターン形成方法および物品製造方法
JP7025235B2 (ja) 2017-04-19 2022-02-24 キヤノン株式会社 パターン形成方法および物品製造方法
US11830847B2 (en) 2020-09-10 2023-11-28 Kioxia Corporation Manufacturing method of semiconductor device and semiconductor device

Also Published As

Publication number Publication date
CN1311523C (zh) 2007-04-18
TWI265551B (en) 2006-11-01
KR20050003974A (ko) 2005-01-12
US7195988B2 (en) 2007-03-27
CN1577733A (zh) 2005-02-09
US20050023647A1 (en) 2005-02-03
TW200503050A (en) 2005-01-16
KR100661471B1 (ko) 2006-12-27
DE102004006494A1 (de) 2005-01-27
US7709932B2 (en) 2010-05-04
US20060038260A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
JP2005026413A (ja) 半導体ウエハ、半導体素子およびその製造方法
TWI328838B (en) Semiconductor chip and fabrication method thereof
JP2002100588A (ja) 半導体装置の製造方法
JP2004055684A (ja) 半導体装置及びその製造方法
JP2006121053A (ja) 電子部品のための薄いガラスチップ及びその製造方法
JPH1022184A (ja) 基板張り合わせ装置
US20170011963A1 (en) Method for use in manufacturing a semiconductor device die
TWI354325B (ja)
JP6413129B2 (ja) 二重層転写のための機械的分離の方法
US7790569B2 (en) Production of semiconductor substrates with buried layers by joining (bonding) semiconductor wafers
JP4046645B2 (ja) 半導体デバイス及びその製造方法
CN104716017B (zh) 改善晶圆边缘处理的方法
JPH10256200A (ja) 半導体基板およびその製造方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
US20070184580A1 (en) Method of making a small substrate compatible for processing
JP3996557B2 (ja) 半導体接合ウエーハの製造方法
US20230154914A1 (en) Method of producing hybrid semiconductor wafer
JP2013086208A (ja) ウェーハの加工方法、電子部品の製造方法及び電子部品
JP2003257897A (ja) 半導体チップの形成方法
JP2004111799A (ja) 半導体チップの製造方法
CN112289694A (zh) 晶圆键合方法
JP2006126500A (ja) パターン形成方法
JPH05275319A (ja) Ｘ線リソグラフィマスクの製造方法およびｘ線リソグラフィマスク
JPH1115141A (ja) マスク基板の製造方法
JPS6238521A (ja) 磁気記録媒体及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041027

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602