CN103928290B - 晶圆边缘的刻蚀方法 - Google Patents

晶圆边缘的刻蚀方法 Download PDF

Info

Publication number
CN103928290B
CN103928290B CN201310011495.3A CN201310011495A CN103928290B CN 103928290 B CN103928290 B CN 103928290B CN 201310011495 A CN201310011495 A CN 201310011495A CN 103928290 B CN103928290 B CN 103928290B
Authority
CN
China
Prior art keywords
area
oxide layer
crystal round
round fringes
lithographic method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310011495.3A
Other languages
English (en)
Other versions
CN103928290A (zh
Inventor
张海洋
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310011495.3A priority Critical patent/CN103928290B/zh
Publication of CN103928290A publication Critical patent/CN103928290A/zh
Application granted granted Critical
Publication of CN103928290B publication Critical patent/CN103928290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种晶圆边缘的刻蚀方法，包括：提供晶圆，所述晶圆包括器件区和位于器件区边缘的***区，所述***区包括第一区域和第二区域，所述第一区域位于器件区和第二区域之间，且第二区域的上表面高于第一区域的上表面；对第一区域和第二区域的上表面进行氧化处理，形成氧化层，所述第二区域上的氧化层厚度大于第一区域上的氧化层厚度；去除第一区域上的氧化层以及第二区域上部分厚度的氧化层；刻蚀第二区域上剩余的氧化层以及***区，使第一区域的上表面与第二区域的上表面齐平。本发明晶圆边缘的刻蚀方法提高了晶圆边缘的平整度。

Description

晶圆边缘的刻蚀方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆边缘的刻蚀方法。
背景技术
半导体晶片一般是由单晶锭（如硅锭）制备的，所述单晶锭被修整和研磨成具有一个或多个用于晶片在后续程序中合适定向的平面或凹口，然后将所述单晶锭切成单个晶片。由于晶片的形状为圆形，故又称为“晶圆”。
在半导体制作工艺中，晶圆作为制作各类半导体器件（如MOS器件）的基底。一片晶圆上可制作多个半导体器件，且为了节约成本，通常在晶圆上制作相同的半导体器件。在晶圆上制作半导体器件之前，先在晶圆上形成若干个隔离沟槽，通过在隔离沟槽内填充氧化物形成浅沟槽隔离结构，定义出各半导体器件的有源区（Active Areas，简称AA）。
现有工艺中，在晶圆中形成隔离沟槽包括如下步骤：首先，参考图1，在晶圆100表面形成停止层102，并在晶圆100上表面上的部分停止层102上形成掩膜层104；接着，继续参考图1，在掩膜层104上形成刻蚀图形106，所述刻蚀图形106的位置和形状与所要形成的隔离沟槽的位置和形状对应；然后，参考图2，以图1中所述掩膜层104为掩模，沿刻蚀图形106刻蚀所述掩膜层104、停止层102和晶圆100，形成若干隔离沟槽108，并去除剩余的掩膜层104。
由于形成于晶圆100边缘附近半导体器件的成品率较低，通常，将晶圆100分为器件区和位于器件区边缘沿晶圆100半径方向宽度为5mm至15mm的***区，仅在器件区中形成半导体器件。相应的，在形成半导体器件之前，仅在器件区上方形成掩膜层104，并通过刻蚀工艺在器件区中形成隔离沟槽108。由于***区不用于形成半导体器件，并不在***区上方形成掩膜层104，在刻蚀形成隔离沟槽108的同时，刻蚀***区上的停止层102和***区。但是，在刻蚀形成隔离沟槽108时，越靠近晶圆100边缘，刻蚀气体等离子体密度越低，刻蚀工艺对晶圆100的刻蚀速率越小。即，刻蚀工艺对靠近晶圆100边缘的***区的刻蚀速率小于对靠近器件区的***区的刻蚀速率，在隔离沟槽108形成之后，剩余的***区从器件区边缘至晶圆边缘厚度递减，在***区形成硅斜面（bevel），晶圆100边缘的平整度差，对后续工艺的进行造成影响，进而影响形成于晶圆100上半导体器件的成品率。
为了改善晶圆边缘的平整度，提高形成于晶圆上半导体器件的成品率，现有工艺利用斜面刻蚀机（bevel etcher）对晶圆边缘的硅斜面进行等离子清洁。具体的，通过斜面刻蚀机中上等离子体隔断区域（Process Exclusion Zone，简称为PEZ）环和下等离子体隔断区域环控制用等离子体清洁的晶圆边缘的范围，通过射频电源将清洁工艺中的气体激励为等离子体，去除晶圆边缘的硅斜面。
然而，通过斜面刻蚀机去除晶圆边缘硅斜面的效果不佳，晶圆边缘的平整度较差。
更多晶圆边缘硅斜面的刻蚀方法请参考公开号为CN1779924A的中国专利申请。
发明内容
本发明解决的问题是提供一种晶圆边缘的刻蚀方法，提高晶圆边缘的平整度，进而提高形成于晶圆上半导体器件的成品率。
为解决上述问题，本发明提供了一种晶圆边缘的刻蚀方法，包括：
提供晶圆，所述晶圆包括器件区和位于器件区边缘的***区，所述***区包括第一区域和第二区域，所述第一区域位于器件区和第二区域之间，且第二区域的上表面高于第一区域的上表面；
对第一区域和第二区域的上表面进行氧化处理，形成氧化层，所述第二区域上的氧化层厚度大于第一区域上的氧化层厚度；
去除第一区域上的氧化层以及第二区域上部分厚度的氧化层；
刻蚀第二区域上剩余的氧化层以及***区，使第一区域的上表面与第二区域的上表面齐平。
与现有技术相比，本发明技术方案具有以下优点：
对于***区中第二区域上表面高于第一区域上表面的晶圆，先在第一区域和第二区域的上表面上形成氧化层，并使第二区域上的氧化层厚度大于第一区域上的氧化层厚度，再去除第一区域上的氧化层以及第二区域上部分厚度的氧化层，然后刻蚀第二区域上剩余的氧化层以及***区，使第一区域的上表面与第二区域的上表面齐平。由于第二区域上的氧化层厚度大于第一区域的氧化层厚度，在完全去除第一区域上的氧化层时，能够保证第二区域的上表面仍被氧化层覆盖；在刻蚀第二区域上剩余的氧化层以及***区时，由于刻蚀工艺对氧化层的刻蚀速率远小于对***区的刻蚀速率，可在去除第二区域上剩余的氧化层时，增大第一区域与第二区域的厚度差，在第二区域上氧化层被完全去除后，由于第二区域比第一区域更接近晶圆边缘，第二区域周围等离子体密度更高，刻蚀工艺对第二区域的刻蚀速率大于对第一区域的刻蚀速率，可通过刻蚀工艺使晶圆中第一区域的上表面逐渐与第二区域的上表面齐平，改善晶圆边缘的平整度，最终提高形成于晶圆中半导体器件的成品率。
进一步的，在斜面刻蚀机中刻蚀第二区域上剩余的氧化层以及***区时，斜面刻蚀机中上等离子体隔断区域环的温度大于由上等离子体隔断区域环和下等离子体隔断区域环构成的环形反应腔的温度，使刻蚀工艺对靠近上等离子体隔断区域环的第一区域的刻蚀速率增大，进而使刻蚀工艺对第一区域的刻蚀速率与对第二区域的刻蚀速率接近，逐步减小第一区域与第二区域的厚度差，最终通过刻蚀工艺使第一区域的上表面与第二区域的上表面齐平，提高晶圆边缘的平整度。
附图说明
图1~图2为现有工艺在晶圆上形成隔离沟槽的示意图；
图3~图8为本发明晶圆边缘的刻蚀方法一个实施例的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，在晶圆上形成隔离沟槽后，剩余的***区从器件区边缘至晶圆边缘厚度递增，在***区形成硅斜面，晶圆边缘的平整度差，影响了形成于晶圆中半导体器件的成品率。且现有通过斜面刻蚀机去除晶圆边缘斜面的效果不佳。
发明人经过研究发现，现有通过斜面刻蚀机去除晶圆边缘硅斜面效果不佳由以下原因造成：在通过斜面刻蚀机对晶圆边缘进行等离子清洁时，越靠近晶圆边缘，刻蚀等离子体的密度越大，对晶圆的刻蚀速率越大，即刻蚀工艺对***区的刻蚀速率由晶圆边缘至器件区边缘递减，易导致对晶圆边缘的过度刻蚀，使刻蚀之后晶圆边缘的厚度小于***区中其他部分的厚度，在改善晶圆边缘的平整度方面效果有限。
针对上述缺陷，本发明提供了一种晶圆边缘的刻蚀方法，对于***区中第二区域上表面高于第一区域上表面的晶圆，先对第一区域和第二区域的上表面进行氧化处理，形成氧化层，且使第二区域上的氧化层厚度大于第一区域上的氧化层厚度；再均匀刻蚀所述氧化层，在完全去除第一区域上的氧化层时，保证第二区域仍被氧化层覆盖；然后刻蚀第二区域上剩余的氧化层以及***区，由于刻蚀工艺对氧化层的刻蚀速率远小于对***区的刻蚀速率，可在去除第二区域上剩余的氧化层时，增大第一区域与第二区域的厚度差，在第二区域上氧化层被完全去除后，由于第二区域比第一区域更接近晶圆边缘，第二区域周围等离子体密度更高，刻蚀工艺对第二区域的刻蚀速率大于对第一区域的刻蚀速率，可通过刻蚀工艺使晶圆中第一区域的上表面逐渐与第二区域的上表面齐平，改善晶圆边缘的平整度，最终提高形成于晶圆中半导体器件的成品率。
下面结合附图进行详细说明。
参考图3~图8，通过对形成有隔离沟槽的晶圆边缘的刻蚀对本发明晶圆边缘的刻蚀方法做进一步说明。
参考图3，提供晶圆20，所述晶圆20包括器件区202和位于器件区202边缘的***区，所述***区包括第一区域204a和第二区域206a，所述第一区域204a位于器件区202和第二区域206a之间，且第二区域206a的上表面高于第一区域204a的上表面。
本实施例中，所述晶圆20的材料为硅。所述器件区202作为形成半导体器件的衬底。所述***区沿晶圆20半径方向上的宽度可根据具体的制作工艺进行调整，本发明对此不做限制。
本实施例中，所述第一区域204a的上表面为斜面，所述第二区域206a的上表面为水平面，第二区域206a的上表面高于第一区域204a的上表面。
在另一个实施例中，所述***区上表面为斜面，由第一区域204a靠近器件区202一侧边缘至第二区域206a远离第一区域204a一侧边缘的***区厚度递增。
在又一个实施例中，所述***区的上表面还可为阶梯状，且第二区域206a的上表面高于第一区域204a的上表面，但本发明不限于此。
参考图4，为图3中晶圆20沿AA方向的剖视图。器件区202中形成有隔离沟槽210，后续可通过在隔离沟槽210内填充氧化物形成浅沟槽隔离结构（图未示），以定义出形成于器件区202中半导体器件的有源区。
本实施例中，在形成图4中隔离沟槽210之前，还在所述晶圆20表面形成停止层208，作为后续形成浅沟槽隔离结构时化学机械研磨工艺中的阻挡层，避免化学机械研磨工艺对晶圆20造成损伤。所述停止层208的材料可为氮化硅。
形成图4中隔离沟槽210，并在隔离沟槽内形成浅沟槽隔离结构可包括如下步骤：
提供晶圆20；
形成覆盖晶圆20表面的停止层208；
在器件区202上表面上形成掩膜层（图未示），所述掩膜层中形成有刻蚀图形，所述刻蚀图形的形状和位置与后续形成隔离沟槽210的形状和位置对应；
以所述掩膜层为掩模，沿刻蚀图形刻蚀器件区202上的停止层208和器件区202，形成隔离沟槽210；
在所述隔离沟槽210内以及隔离沟槽210两侧的停止层208上形成氧化物（图未示）；
通过化学机械研磨工艺平坦化所述氧化物，至暴露器件区202上的停止层208，形成浅沟槽隔离结构（图未示）。
需要说明的是，由于第一区域204a和第二区域206a的上表面上并未沉积掩膜层，在形成隔离沟槽210的同时，还消耗了第一区域204a和第二区域206a上的停止层208以及部分厚度的第一区域204a和第二区域206a。
还需要说明的是，由于第一区域204a和第二区域206a靠近晶圆20边缘，而在刻蚀形成隔离沟槽210时，越靠近晶圆20边缘，刻蚀气体等离子体的密度越低，致使刻蚀工艺对第一区域204a的刻蚀速率大于对第二区域206a的刻蚀速率。在隔离沟槽210形成之后，第二区域206a的上表面高于第一区域204a的上表面，剩余的***区从器件区202边缘至晶圆20边缘厚度递增，在***区形成硅斜面。
参考图5，对图4中第一区域204a和第二区域206a的上表面进行氧化处理，形成氧化层212a。
对第一区域204a和第二区域206a的上表面进行氧化处理方法为含氧气体等离子体处理。所述含氧气体为氧气或者氧气与二氧化碳、氩气和氦气中的一种或者几种的混合气体。
较佳的，所述含氧气体为氧气与二氧化碳、氩气和氦气中的一种或者几种的混合气体，混合气体中的二氧化碳、氩气和/或氦气能够提高氧化处理的速率，并改善所形成氧化层的均匀性。
具体的，在斜面刻蚀机中对图4中第一区域204a和第二区域206a的上表面进行氧化处理，以通过斜面刻蚀机中上等离子体隔断区域环和下等离子体隔断区域环构成的环形反应腔对进行氧化处理的晶圆20表面进行限定，仅在第一区域204a和第二区域206a的上表面上形成氧化层212a。由于斜面刻蚀机的具体结构以及使用方法已为本领域技术人员所熟知，在此不再赘述。
在对第一区域204a和第二区域206a的上表面进行氧化处理时，由于第二区域206a周围含氧气体等离子体的密度大于第一区域204a周围含氧气体等离子体的密度，形成于第二区域206b上的氧化层212a的厚度大于形成于第一区域204b上氧化层212a的厚度。
参考图6，在斜面刻蚀机内去除图5中位于第一区域204b上的氧化层212a以及位于第二区域206b上部分厚度的氧化层212a，在第二区域206b上剩余部分厚度的氧化层212b。
本实施例中，去除位于第一区域204b上的氧化层212a以及位于第二区域206b上部分厚度的氧化层212a的方法为湿法刻蚀。所述湿法刻蚀的溶液为氢氟酸溶液，氢氟酸溶液中氢氟酸与水的体积比为1:100~1:2000。
由于湿法刻蚀工艺对第一区域204b上氧化层212a的去除速率与对第二区域206b上氧化层212a的去除速率相等，而第二区域206b上的氧化层212a的厚度大于第一区域204b上氧化层212a的厚度，在完全去除第一区域204b上的氧化层212a时，第二区域206b上还剩余部分厚度的氧化层212b。
在另一个实施例中，还可采用其他能够对氧化层212a均匀刻蚀的刻蚀方法去除第一区域204b上的氧化层212a以及位于第二区域206b上部分厚度的氧化层212a。
参考图7和图8，在斜面刻蚀机内刻蚀图6中第二区域206b上剩余的氧化层212b以及***区，使图8中第一区域204d的上表面与第二区域206c的上表面齐平。
本实施例中，刻蚀图6中第二区域206b上剩余的氧化层212b以及***区的气体为含氟气体，如CF4、C2F6和SF6中的一种或者几种。
在第二区域206b上的氧化层212b被完全去除之前，由于含氟气体对氧化层212b的刻蚀速率小于对材料为硅的第一区域204b的刻蚀速率，可在去除第二区域206b上的氧化层212b过程中，使去除第一区域204b的厚度大于去除氧化层212b的厚度。参考图7，在图6中氧化层212b被完全去除之后，第一区域204c上表面与第二区域206b上表面的厚度差增大。
在第二区域206b上的氧化层212b被完全去除后，由于第二区域206b比第一区域204c更接近晶圆20边缘，第二区域206b周围刻蚀气体等离子体密度更高，刻蚀工艺对图7中第二区域206b的刻蚀速率大于对第一区域204c的刻蚀速率，但由于第一区域204c上表面与第二区域206b上表面的厚度差较大，可通过刻蚀工艺使第一区域204d上表面与第二区域206c上表面齐平，改善晶圆20边缘的平整度，进而提高形成于半导体器件的成品率。
本实施例中，在斜面刻蚀机内刻蚀图6中第二区域206b上剩余的氧化层212b以及***区时，斜面刻蚀机中上等离子体隔断区域环的温度为0℃~150℃，斜面刻蚀机中上等离子体隔断区域环的温度大于由上等离子体隔断区域环和下等离子体隔断区域环构成的环形反应腔的温度。
由于斜面刻蚀机中上等离子体隔断区域环的温度大于反应腔的温度，使刻蚀工艺对靠近上等离子体隔断区域环的第一区域204b的刻蚀速率增大，进而使刻蚀工艺对靠近上等离子体隔断区域环的第一区域204b的刻蚀速率与对远离上等离子体隔断区域环的第一区域204b以及第二区域206b的刻蚀速率接近，最终通过刻蚀工艺使第一区域204d的上表面与第二区域206c的上表面齐平，提高晶圆20边缘的平整度。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种晶圆边缘的刻蚀方法，其特征在于，包括：
提供晶圆，所述晶圆包括器件区和位于器件区边缘的***区，所述***区包括第一区域和第二区域，所述第一区域位于器件区和第二区域之间，且第二区域的上表面高于第一区域的上表面；
对第一区域和第二区域的上表面进行氧化处理，形成氧化层，所述第二区域上的氧化层厚度大于第一区域上的氧化层厚度；
去除第一区域上的氧化层以及第二区域上部分厚度的氧化层；
刻蚀第二区域上剩余的氧化层以及***区，使第一区域的上表面与第二区域的上表面齐平。
2.如权利要求1所述的晶圆边缘的刻蚀方法，其特征在于，对第一区域和第二区域的上表面进行氧化处理、去除第一区域上的氧化层以及第二区域上部分厚度的氧化层在斜面刻蚀机中进行。
3.如权利要求1所述的晶圆边缘的刻蚀方法，其特征在于，对第一区域和第二区域的上表面进行氧化处理的方法为含氧气体等离子体处理。
4.如权利要求3所述的晶圆边缘的刻蚀方法，其特征在于，所述含氧气体为氧气或者氧气与二氧化碳、氦气和氩气中的一种或几种的混合气体。
5.如权利要求1所述的晶圆边缘的刻蚀方法，其特征在于，去除第一区域上的氧化层以及第二区域上部分厚度的氧化层的方法为湿法刻蚀。
6.如权利要求5所述的晶圆边缘的刻蚀方法，其特征在于，所述湿法刻蚀的溶液为氢氟酸溶液。
7.如权利要求6所述的晶圆边缘的刻蚀方法，其特征在于，所述氢氟酸溶液中氢氟酸与水的体积比为1:100～1:2000。
8.如权利要求1所述的晶圆边缘的刻蚀方法，其特征在于，刻蚀第二区域上剩余的氧化层以及***区在斜面刻蚀机中进行。
9.如权利要求8所述的晶圆边缘的刻蚀方法，其特征在于，刻蚀第二区域上剩余的氧化层以及***区时，斜面刻蚀机中上等离子体隔断区域环的温度为0℃～150℃，斜面刻蚀机中反应腔的温度小于上等离子体隔断区域环的温度。
10.如权利要求8所述的晶圆边缘的刻蚀方法，其特征在于，刻蚀第二区域上剩余的氧化层以及***区的气体为含氟气体。
11.如权利要求10所述的晶圆边缘的刻蚀方法，其特征在于，所述含氟气体为CF4、C2F6和SF6中的一种或者几种。
12.如权利要求1所述的晶圆边缘的刻蚀方法，其特征在于，所述***区上表面为斜面，由第一区域靠近器件区一侧边缘至第二区域远离第一区域一侧边缘的***区厚度递增。
CN201310011495.3A 2013-01-11 2013-01-11 晶圆边缘的刻蚀方法 Active CN103928290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310011495.3A CN103928290B (zh) 2013-01-11 2013-01-11 晶圆边缘的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310011495.3A CN103928290B (zh) 2013-01-11 2013-01-11 晶圆边缘的刻蚀方法

Publications (2)

Publication Number Publication Date
CN103928290A CN103928290A (zh) 2014-07-16
CN103928290B true CN103928290B (zh) 2016-08-10

Family

ID=51146472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310011495.3A Active CN103928290B (zh) 2013-01-11 2013-01-11 晶圆边缘的刻蚀方法

Country Status (1)

Country Link
CN (1) CN103928290B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816368B (zh) * 2015-12-01 2019-11-05 中芯国际集成电路制造(上海)有限公司 半导体结构和cmos晶体管的形成方法
CN108666203B (zh) * 2017-04-01 2020-11-27 中芯国际集成电路制造(上海)有限公司 改善晶圆边缘形貌的方法
CN109273358A (zh) * 2018-08-31 2019-01-25 上海华力集成电路制造有限公司 晶圆的侧墙刻蚀方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577733A (zh) * 2003-07-01 2005-02-09 三菱电机株式会社 半导体晶片、半导体元件及其制造方法
US7410885B2 (en) * 2005-07-29 2008-08-12 Advanced Micro Devices, Inc. Method of reducing contamination by removing an interlayer dielectric from the substrate edge
US7709393B2 (en) * 2005-12-28 2010-05-04 Dongbu Electronics Co., Ltd. Method for manufacturing semiconductor device
US7759259B2 (en) * 2007-05-07 2010-07-20 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
CN101866847A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(北京)有限公司 提高沟槽宽度均匀性的方法及装置
CN102136413A (zh) * 2009-12-11 2011-07-27 硅绝缘体技术有限公司 倒角基板布线方法
CN102640267A (zh) * 2009-12-17 2012-08-15 朗姆研究公司 用于处理倒角边缘的方法和装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227872A (ja) * 1995-02-20 1996-09-03 Takaoka Electric Mfg Co Ltd ベベルエッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577733A (zh) * 2003-07-01 2005-02-09 三菱电机株式会社 半导体晶片、半导体元件及其制造方法
US7410885B2 (en) * 2005-07-29 2008-08-12 Advanced Micro Devices, Inc. Method of reducing contamination by removing an interlayer dielectric from the substrate edge
US7709393B2 (en) * 2005-12-28 2010-05-04 Dongbu Electronics Co., Ltd. Method for manufacturing semiconductor device
US7759259B2 (en) * 2007-05-07 2010-07-20 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
CN101866847A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(北京)有限公司 提高沟槽宽度均匀性的方法及装置
CN102136413A (zh) * 2009-12-11 2011-07-27 硅绝缘体技术有限公司 倒角基板布线方法
CN102640267A (zh) * 2009-12-17 2012-08-15 朗姆研究公司 用于处理倒角边缘的方法和装置

Also Published As

Publication number Publication date
CN103928290A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
CN100405578C (zh) 半导体结构及其制造方法
US9543409B2 (en) Production of spacers at flanks of a transistor gate
TWI518777B (zh) Semiconductor substrate manufacturing method
CN103515321B (zh) 半导体器件的侧墙形成方法
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
CN103794490B (zh) 自对准双图形的形成方法
CN103928290B (zh) 晶圆边缘的刻蚀方法
TW201618182A (zh) 高深寬比的淺溝槽隔離蝕刻方法
CN106783866A (zh) 闪存器件的制造方法
JPH11135489A (ja) 半導体のエッチング方法
CN111128713A (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN105374737B (zh) 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
CN110391184B (zh) 第零层层间膜的制造方法
CN110379705A (zh) 第零层层间膜的制造方法
CN107742608A (zh) 双重图形侧墙掩膜刻蚀工艺
TW202101577A (zh) 在自對準多重圖案化中間隔物輪廓之重塑方法
CN101127319A (zh) 减小sti边缘漏电的方法
CN104362088B (zh) 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法
CN105244259A (zh) 一种多重图形化掩膜层的结构及制作方法
CN107342221A (zh) 一种SiC基GaN晶体的深孔刻蚀方法
CN104752225B (zh) 晶体管的形成方法
CN104241129B (zh) 金属栅极晶体管的形成方法
CN104465364B (zh) 一种消除有源区损伤的多晶硅刻蚀方法
US20130017665A1 (en) Methods of forming isolation structure and semiconductor structure
CN101452905A (zh) 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant