JPH0837169A - 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 - Google Patents
半導体基板の研削方法及び研削装置及び半導体装置の製造方法Info
- Publication number
- JPH0837169A JPH0837169A JP17384994A JP17384994A JPH0837169A JP H0837169 A JPH0837169 A JP H0837169A JP 17384994 A JP17384994 A JP 17384994A JP 17384994 A JP17384994 A JP 17384994A JP H0837169 A JPH0837169 A JP H0837169A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- grinding
- back surface
- ground
- peripheral edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】半導体基板の裏面研削に際し、半導体基板周縁
部のチッピングや割れを防止し、裏面研削工程での歩留
を向上させること。 【構成】半導体基板１を所望の厚さに研削した状態で、
半導体基板１の周縁部が面取りされた状態になるよう
に、裏面に対し傾斜させて半導体基板１の裏面周縁部を
研削する。その後、この研削によって形成される傾斜面
１ａの一部が残存するように、半導体基板１の裏面全面
を均等に研削する。 【効果】半導体基板の裏面側の周縁部を、裏面に対し傾
斜させて研削した後、裏面側の周縁部の傾斜面を残存さ
せながら、裏面を均等に研削することにより、裏面研削
後残存した裏面側の周縁部の傾斜面が、面取り形状とな
るため、チッピングや割れを防止することができる。
部のチッピングや割れを防止し、裏面研削工程での歩留
を向上させること。 【構成】半導体基板１を所望の厚さに研削した状態で、
半導体基板１の周縁部が面取りされた状態になるよう
に、裏面に対し傾斜させて半導体基板１の裏面周縁部を
研削する。その後、この研削によって形成される傾斜面
１ａの一部が残存するように、半導体基板１の裏面全面
を均等に研削する。 【効果】半導体基板の裏面側の周縁部を、裏面に対し傾
斜させて研削した後、裏面側の周縁部の傾斜面を残存さ
せながら、裏面を均等に研削することにより、裏面研削
後残存した裏面側の周縁部の傾斜面が、面取り形状とな
るため、チッピングや割れを防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置製造分野に
関するものであり、特に、半導体基板の裏面を研削する
方法に利用して有効なものである。
関するものであり、特に、半導体基板の裏面を研削する
方法に利用して有効なものである。
【０００２】
【従来の技術】トランジスタや半導体集積回路（ＩＣ）
のような半導体装置の製造において、半導体基板の主表
面に素子を形成するために、半導体基板表面に不純物注
入、拡散、ホトリソグラフィ、エッチング、ＣＶＤ等の
処理を施している。この際に、半導体基板を各処理の工
程間で移載、搬送しているため、半導体基板の周縁部に
チッピングが発生し、その破片が半導体基板表面に付着
するという問題があった。この問題を解決するために、
従来は特公昭５３−３８５９４号公報に開示されている
ように、半導体基板の周縁部に面取りを施すことが行わ
れている（図７（ａ））。また最近は、半導体基板の口
径が６インチ、あるいは８インチと大口径化しており、
その強度を維持するために板厚を従来のものより、厚く
することでチッピングや割れを防止している。ところ
が、パッケージにペレットを封止する際、パッケージ厚
が規格化されているため、あらかじめ半導体基板の板厚
を４００〜５００μｍ程度に薄くしておく必要がある。
その中でも特にＩＣカードや面実装型のＩＣにおいて
は、板厚を２００〜３００μｍ程度まで薄くして、ペレ
ットに分割することが必須となっている。
のような半導体装置の製造において、半導体基板の主表
面に素子を形成するために、半導体基板表面に不純物注
入、拡散、ホトリソグラフィ、エッチング、ＣＶＤ等の
処理を施している。この際に、半導体基板を各処理の工
程間で移載、搬送しているため、半導体基板の周縁部に
チッピングが発生し、その破片が半導体基板表面に付着
するという問題があった。この問題を解決するために、
従来は特公昭５３−３８５９４号公報に開示されている
ように、半導体基板の周縁部に面取りを施すことが行わ
れている（図７（ａ））。また最近は、半導体基板の口
径が６インチ、あるいは８インチと大口径化しており、
その強度を維持するために板厚を従来のものより、厚く
することでチッピングや割れを防止している。ところ
が、パッケージにペレットを封止する際、パッケージ厚
が規格化されているため、あらかじめ半導体基板の板厚
を４００〜５００μｍ程度に薄くしておく必要がある。
その中でも特にＩＣカードや面実装型のＩＣにおいて
は、板厚を２００〜３００μｍ程度まで薄くして、ペレ
ットに分割することが必須となっている。
【０００３】半導体基板を薄くする技術として、半導体
基板の裏面を機械的に研削する方法が広く用いられてい
る。尚、半導体基板の研削方法については、例えば特公
昭６３−１２７４１号公報等に記載されている。
基板の裏面を機械的に研削する方法が広く用いられてい
る。尚、半導体基板の研削方法については、例えば特公
昭６３−１２７４１号公報等に記載されている。
【０００４】
【発明が解決しようとする課題】半導体基板の裏面を研
削する際、表面に形成された素子を保護するためにレジ
ストまたはテープ等の保護膜を形成させた後に、パッケ
ージ仕様によって規定された厚さまで裏面を研削する
が、裏面研削を行うことにより、半導体基板周縁部の面
取りの断面形状は、図７（ｂ）及び（ｃ）に示すような
鋭角形状に変化する。この形状は、裏面研削する半導体
基板の厚さによって大きく異なり、薄くなるに従い、よ
り鋭角形状になる。さらに半導体基板が薄くなると、基
板自体の強度も極端に低下してしまう。特に最近の大口
径化した半導体基板については、強度の低下が著しい。
よって、鋭角部１７ｂに裏面研削中のストレス、または
後処理工程での衝撃がわずかでも加わると、簡単にチッ
ピングが発生していた。更に、チッピング個所が切れ目
となり、わずかな衝撃で割れやすくなってしまう。
削する際、表面に形成された素子を保護するためにレジ
ストまたはテープ等の保護膜を形成させた後に、パッケ
ージ仕様によって規定された厚さまで裏面を研削する
が、裏面研削を行うことにより、半導体基板周縁部の面
取りの断面形状は、図７（ｂ）及び（ｃ）に示すような
鋭角形状に変化する。この形状は、裏面研削する半導体
基板の厚さによって大きく異なり、薄くなるに従い、よ
り鋭角形状になる。さらに半導体基板が薄くなると、基
板自体の強度も極端に低下してしまう。特に最近の大口
径化した半導体基板については、強度の低下が著しい。
よって、鋭角部１７ｂに裏面研削中のストレス、または
後処理工程での衝撃がわずかでも加わると、簡単にチッ
ピングが発生していた。更に、チッピング個所が切れ目
となり、わずかな衝撃で割れやすくなってしまう。
【０００５】そこで、本発明の目的は、半導体基板の裏
面研削に際し、半導体基板周縁部のチッピングや割れを
防止し、裏面研削工程での歩留を向上させることにあ
る。
面研削に際し、半導体基板周縁部のチッピングや割れを
防止し、裏面研削工程での歩留を向上させることにあ
る。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体基板の裏面側の周縁
部を、裏面に対し傾斜させて研削した後、裏面側の周縁
部の傾斜面を残存させながら、裏面の全面を研削するこ
とにより前記半導体基板を所望の厚さにするものであ
る。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体基板の裏面側の周縁
部を、裏面に対し傾斜させて研削した後、裏面側の周縁
部の傾斜面を残存させながら、裏面の全面を研削するこ
とにより前記半導体基板を所望の厚さにするものであ
る。
【０００８】
【作用】上記手段によると、裏面研削後残存した裏面側
の周縁部の傾斜面が、面取り形状となるため、チッピン
グや割れを防止することができる。
の周縁部の傾斜面が、面取り形状となるため、チッピン
グや割れを防止することができる。
【０００９】
【実施例１】以下、本発明の一実施例を図面を用いて説
明する。図１に本発明の半導体装置の製造フロー図、図
２に半導体基板１の研削方法を示す。まず、予め周縁部
が面取りされている半導体基板１の表面に、不純物注
入、拡散、ホトリソグラフィ、エッチング、ＣＶＤ等の
処理を施すことにより、集積回路を構成する素子を形成
する。次に、半導体基板１表面に形成された素子を保護
するためにレジストまたはテープ等の保護膜を形成し、
研削装置を用いて半導体基板の裏面研削を行う。この
際、半導体基板１を所望の厚さに研削した状態で、半導
体基板１の周縁部が面取りされた状態になるように、裏
面に対し傾斜させて半導体基板１の裏面周縁部を研削す
る。その後、この研削によって形成される傾斜面１ａの
一部が残存するように、半導体基板１の裏面全面を均等
に研削する。この方法によると、予め半導体基板１の裏
面周縁部に傾斜面１ａを形成しておくので、裏面研削後
も面取りされた状態となっている。従って、裏面研削中
及びその後の後処理工程において、チッピングやそれに
伴う割れを減少させることができる。尚、傾斜面１ａを
素子形成前、例えば半導体基板自体を形成する際に、裏
面側に形成しておくと、素子形成後、従来通り裏面研削
のみ行えばよい。
明する。図１に本発明の半導体装置の製造フロー図、図
２に半導体基板１の研削方法を示す。まず、予め周縁部
が面取りされている半導体基板１の表面に、不純物注
入、拡散、ホトリソグラフィ、エッチング、ＣＶＤ等の
処理を施すことにより、集積回路を構成する素子を形成
する。次に、半導体基板１表面に形成された素子を保護
するためにレジストまたはテープ等の保護膜を形成し、
研削装置を用いて半導体基板の裏面研削を行う。この
際、半導体基板１を所望の厚さに研削した状態で、半導
体基板１の周縁部が面取りされた状態になるように、裏
面に対し傾斜させて半導体基板１の裏面周縁部を研削す
る。その後、この研削によって形成される傾斜面１ａの
一部が残存するように、半導体基板１の裏面全面を均等
に研削する。この方法によると、予め半導体基板１の裏
面周縁部に傾斜面１ａを形成しておくので、裏面研削後
も面取りされた状態となっている。従って、裏面研削中
及びその後の後処理工程において、チッピングやそれに
伴う割れを減少させることができる。尚、傾斜面１ａを
素子形成前、例えば半導体基板自体を形成する際に、裏
面側に形成しておくと、素子形成後、従来通り裏面研削
のみ行えばよい。
【００１０】裏面研削を終了した半導体基板１は、洗浄
後、プローブ検査、ダイシング、組立、パッケージング
等の工程を経て、個々の半導体装置に加工される。尚、
洗浄後、薄くなった半導体基板１を補強するために、裏
面からＵＶテープ等の補強材を張付けてもよい。その場
合は、ダイシング工程まで張付けておき、ペレットのピ
ックアップ時に補強材から剥がすと、裏面研削した薄さ
でペレット取付け基板にマウントすることができる。
後、プローブ検査、ダイシング、組立、パッケージング
等の工程を経て、個々の半導体装置に加工される。尚、
洗浄後、薄くなった半導体基板１を補強するために、裏
面からＵＶテープ等の補強材を張付けてもよい。その場
合は、ダイシング工程まで張付けておき、ペレットのピ
ックアップ時に補強材から剥がすと、裏面研削した薄さ
でペレット取付け基板にマウントすることができる。
【００１１】次に、本発明に用いる半導体基板の研削装
置について説明する。図３に研削装置３の主要部を示
す。研削装置３の主要部は、半導体基板１を載置、固定
し、研削の際回転運動を行うステージ４と、円盤上の支
持体６の表面に砥石５が取り付けられ、上下動及び回転
動作が可能な研削部材７から構成される。本発明では、
ステージ４に傾きθを加えることにより、半導体基板１
の裏面周縁部に傾斜部１ａを形成することを可能として
いる。まず、半導体基板１を表面を載置面としてステー
ジ４に固定する。次に、ステージ４をθ傾けて回転させ
るとともに、研削部材７を回転させながら下降させて半
導体基板１の周縁部を研削していく。このような研削方
法で傾斜部１ａが形成された後、ステージ４を支持体６
の表面に平行な状態に戻し、傾斜部１ａを残存させなが
ら半導体基板１の裏面を均等に研削する。この研削装置
３は、ステージ４を傾けるだけで傾斜面１ａを形成でき
るため、機構面で大幅な改造を必要としない。従って、
簡単に本発明の裏面研削に対応することができる。
置について説明する。図３に研削装置３の主要部を示
す。研削装置３の主要部は、半導体基板１を載置、固定
し、研削の際回転運動を行うステージ４と、円盤上の支
持体６の表面に砥石５が取り付けられ、上下動及び回転
動作が可能な研削部材７から構成される。本発明では、
ステージ４に傾きθを加えることにより、半導体基板１
の裏面周縁部に傾斜部１ａを形成することを可能として
いる。まず、半導体基板１を表面を載置面としてステー
ジ４に固定する。次に、ステージ４をθ傾けて回転させ
るとともに、研削部材７を回転させながら下降させて半
導体基板１の周縁部を研削していく。このような研削方
法で傾斜部１ａが形成された後、ステージ４を支持体６
の表面に平行な状態に戻し、傾斜部１ａを残存させなが
ら半導体基板１の裏面を均等に研削する。この研削装置
３は、ステージ４を傾けるだけで傾斜面１ａを形成でき
るため、機構面で大幅な改造を必要としない。従って、
簡単に本発明の裏面研削に対応することができる。
【００１２】
【実施例２】本実施例では、面取り処理と裏面研削を同
時に行う方法について説明する。図４に本実施例での半
導体装置の製造フロー図、図５に半導体基板８の研削方
法を示す。まず、予め周縁部が面取りされている半導体
基板８の表面に、不純物注入、拡散、ホトリソグラフ
ィ、エッチング、ＣＶＤ等の処理を施すことにより、集
積回路を構成する素子を形成する。次に、半導体基板８
表面に形成された素子を保護するためにレジストまたは
テープ等の保護膜９を形成し、研削装置を用いて半導体
基板の裏面研削を行う。本実施例では、半導体基板８を
所望の厚さに研削した状態で、半導体基板８の周縁部が
面取りされた状態になるように、裏面研削と同時に裏面
周縁部の面取りを行う。図６に、本実施例に用いる研削
装置１０の主要部を示す。研削装置１０の主要部は、半
導体基板８を載置、固定し、研削の際回転運動を行うス
テージ１１と、円盤上の支持体１２の表面に砥石１３が
取り付けられ、上下動及び回転動作が可能な研削部材１
４から構成される。本発明では、研削部材１４による裏
面研削と同時に周縁部の面取りを行う面取り用砥石１６
を設けている。まず、半導体基板８を表面を載置面とし
てステージ１１に固定する。次に、研削部材１４を回転
させながら下降させて半導体基板８の裏面を均等に研削
するとともに、面取り用砥石１６を回転させながら半導
体基板８の裏面側周縁部へ接触させて面取りを行う。こ
の方法により、裏面研削中及びその後の後処理工程にお
いて、チッピングやそれに伴う割れを減少させることが
できるとともに、従来の裏面研削時間内で、半導体基板
の裏面研削と面取りとを両方行うことができる。
時に行う方法について説明する。図４に本実施例での半
導体装置の製造フロー図、図５に半導体基板８の研削方
法を示す。まず、予め周縁部が面取りされている半導体
基板８の表面に、不純物注入、拡散、ホトリソグラフ
ィ、エッチング、ＣＶＤ等の処理を施すことにより、集
積回路を構成する素子を形成する。次に、半導体基板８
表面に形成された素子を保護するためにレジストまたは
テープ等の保護膜９を形成し、研削装置を用いて半導体
基板の裏面研削を行う。本実施例では、半導体基板８を
所望の厚さに研削した状態で、半導体基板８の周縁部が
面取りされた状態になるように、裏面研削と同時に裏面
周縁部の面取りを行う。図６に、本実施例に用いる研削
装置１０の主要部を示す。研削装置１０の主要部は、半
導体基板８を載置、固定し、研削の際回転運動を行うス
テージ１１と、円盤上の支持体１２の表面に砥石１３が
取り付けられ、上下動及び回転動作が可能な研削部材１
４から構成される。本発明では、研削部材１４による裏
面研削と同時に周縁部の面取りを行う面取り用砥石１６
を設けている。まず、半導体基板８を表面を載置面とし
てステージ１１に固定する。次に、研削部材１４を回転
させながら下降させて半導体基板８の裏面を均等に研削
するとともに、面取り用砥石１６を回転させながら半導
体基板８の裏面側周縁部へ接触させて面取りを行う。こ
の方法により、裏面研削中及びその後の後処理工程にお
いて、チッピングやそれに伴う割れを減少させることが
できるとともに、従来の裏面研削時間内で、半導体基板
の裏面研削と面取りとを両方行うことができる。
【００１３】裏面研削を終了した半導体基板８は、洗浄
後、プローブ検査、ダイシング、組立、パッケージング
等の工程を経て、個々の半導体装置に加工される。
後、プローブ検査、ダイシング、組立、パッケージング
等の工程を経て、個々の半導体装置に加工される。
【００１４】以下、本発明の作用効果について説明す
る。
る。
【００１５】（１）半導体基板の裏面側の周縁部を、裏
面に対し傾斜させて研削した後、裏面側の周縁部の傾斜
面を残存させながら、裏面を均等に研削することによ
り、裏面研削後残存した裏面側の周縁部の傾斜面が、面
取り形状となるため、チッピングや割れを防止すること
ができる。
面に対し傾斜させて研削した後、裏面側の周縁部の傾斜
面を残存させながら、裏面を均等に研削することによ
り、裏面研削後残存した裏面側の周縁部の傾斜面が、面
取り形状となるため、チッピングや割れを防止すること
ができる。
【００１６】（２）予め周縁部が面取り処理されている
半導体基板の裏面側の周縁部を、裏面に対し傾斜させて
研削した後、裏面側の周縁部の傾斜面を残存させなが
ら、裏面を均等に研削するので、表面側の面取りを新た
に行わなくてもよい。
半導体基板の裏面側の周縁部を、裏面に対し傾斜させて
研削した後、裏面側の周縁部の傾斜面を残存させなが
ら、裏面を均等に研削するので、表面側の面取りを新た
に行わなくてもよい。
【００１７】（３）裏面側の周縁部の傾斜面を、半導体
基板へ素子を形成する前に形成しておくことにより、素
子形成後、従来通り裏面研削のみを行うことができる。
基板へ素子を形成する前に形成しておくことにより、素
子形成後、従来通り裏面研削のみを行うことができる。
【００１８】（４）半導体基板の裏面を研削すると同時
に、裏面側の周縁部を面取り処理することにより、裏面
研削中及びその後の後処理工程において、チッピングや
それに伴う割れを減少させることができるとともに、従
来の裏面研削時間内で、半導体基板の裏面研削と面取り
とを両方行うことができる。
に、裏面側の周縁部を面取り処理することにより、裏面
研削中及びその後の後処理工程において、チッピングや
それに伴う割れを減少させることができるとともに、従
来の裏面研削時間内で、半導体基板の裏面研削と面取り
とを両方行うことができる。
【００１９】（５）研削装置を、ステージまたは研削部
材に傾きを加えた状態で研削可能としたので、研削装置
に新たに研削部材を追加せずに半導体基板の裏面側の周
縁部を、裏面に対し傾斜させて研削することができる。
材に傾きを加えた状態で研削可能としたので、研削装置
に新たに研削部材を追加せずに半導体基板の裏面側の周
縁部を、裏面に対し傾斜させて研削することができる。
【００２０】（６）半導体装置の製造方法に、半導体基
板の裏面側の周縁部を、裏面に対し傾斜させて研削した
後、裏面側の周縁部の傾斜面を残存させながら、裏面を
均等に研削する工程を具備することにより、薄型パッケ
ージのＩＣやＩＣカードの製造歩留を向上させることが
できる。
板の裏面側の周縁部を、裏面に対し傾斜させて研削した
後、裏面側の周縁部の傾斜面を残存させながら、裏面を
均等に研削する工程を具備することにより、薄型パッケ
ージのＩＣやＩＣカードの製造歩留を向上させることが
できる。
【００２１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２２】すなわち、半導体基板の裏面側の周縁部
を、裏面に対し傾斜させて研削した後、裏面側の周縁部
の傾斜面を残存させながら、裏面を均等に研削すること
により、裏面研削後残存した裏面側の周縁部の傾斜面
が、面取り形状となるため、チッピングや割れを防止す
ることができる。
を、裏面に対し傾斜させて研削した後、裏面側の周縁部
の傾斜面を残存させながら、裏面を均等に研削すること
により、裏面研削後残存した裏面側の周縁部の傾斜面
が、面取り形状となるため、チッピングや割れを防止す
ることができる。
【００２３】
【図１】本発明の一実施例である半導体装置の製造方法
の製造フロー図である。
の製造フロー図である。
【図２】（ａ）は、面取り処理された半導体基板の断面
を示す。（ｂ）は、半導体基板の裏面周縁部に傾斜面を
形成した状態の断面図である。（ｃ）は、傾斜面を一部
残存させて、半導体基板の裏面を均等に研削した状態の
断面図を示す。
を示す。（ｂ）は、半導体基板の裏面周縁部に傾斜面を
形成した状態の断面図である。（ｃ）は、傾斜面を一部
残存させて、半導体基板の裏面を均等に研削した状態の
断面図を示す。
【図３】本発明の一実施例である研削装置の主要部を示
す図である。
す図である。
【図４】本発明の他の実施例である半導体装置の製造方
法の製造フロー図である。
法の製造フロー図である。
【図５】（ａ）は、面取りされた半導体基板の断面を示
す。（ｂ）は、裏面研削と同時に面取り処理を施した状
態の半導体基板の断面図である。
す。（ｂ）は、裏面研削と同時に面取り処理を施した状
態の半導体基板の断面図である。
【図６】本発明の他の実施例である研削装置の主要部を
示す図である。
示す図である。
【図７】（ａ）は、面取り処理された半導体基板の断面
を示す。（ｂ）は、従来の裏面研削の状態を示す半導体
基板の断面図である。（ｃ）は、（ｂ）の半導体基板の
周縁部の拡大図である。
を示す。（ｂ）は、従来の裏面研削の状態を示す半導体
基板の断面図である。（ｃ）は、（ｂ）の半導体基板の
周縁部の拡大図である。
１……半導体基板，１ａ……傾斜面，２……保護膜，３
……研削装置，４……ステージ，５……砥石，６……支
持体，７……研削部材，８……半導体基板，９……保護
膜，１０……研削装置，１１……ステージ，１２……支
持部材，１３……砥石，１４……研削部材，１５……ス
ピンドル，１６……面取り用砥石，１７……半導体基
板，１７ａ……研削面，１７ｂ……鋭角部，１８……保
護膜
……研削装置，４……ステージ，５……砥石，６……支
持体，７……研削部材，８……半導体基板，９……保護
膜，１０……研削装置，１１……ステージ，１２……支
持部材，１３……砥石，１４……研削部材，１５……ス
ピンドル，１６……面取り用砥石，１７……半導体基
板，１７ａ……研削面，１７ｂ……鋭角部，１８……保
護膜
Claims (6)
- 【請求項１】半導体基板の裏面全面を研削し、板厚を薄
くする半導体基板の研削方法であって、前記半導体基板
の裏面側の周縁部を、前記裏面に対し傾斜させて研削し
た後、前記裏面側の周縁部の傾斜面を残存させながら、
前記裏面を均等に研削することにより前記半導体基板を
所望の厚さにすることを特徴とする半導体基板の研削方
法。 - 【請求項２】前記半導体基板は、予め周縁部が面取り処
理されていることを特徴とする請求項１記載の半導体基
板の研削方法。 - 【請求項３】前記裏面側の周縁部の傾斜面は、前記半導
体基板へ素子を形成する前に形成しておくことを特徴と
する請求項１又は２記載の半導体基板の研削方法。 - 【請求項４】半導体基板の裏面全面を研削し、板厚を薄
くする半導体基板の研削方法であって、前記半導体基板
の裏面を研削すると同時に、裏面側の周縁部を面取り処
理することを特徴とする半導体基板の研削方法。 - 【請求項５】半導体基板を固定し回転動作を行うステー
ジと、円盤上の支持体の表面に砥石が取り付けられ、前
記ステージに平行な状態で回転動作することにより前記
半導体基板の研削面を研削する研削部材とから構成され
る研削装置であって、前記ステージまたは前記研削部材
に傾きを加えた状態で研削可能な研削装置。 - 【請求項６】請求項１乃至３のいずれか１項に記載の半
導体基板の研削方法を備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17384994A JPH0837169A (ja) | 1994-07-26 | 1994-07-26 | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17384994A JPH0837169A (ja) | 1994-07-26 | 1994-07-26 | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837169A true JPH0837169A (ja) | 1996-02-06 |
Family
ID=15968300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17384994A Pending JPH0837169A (ja) | 1994-07-26 | 1994-07-26 | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837169A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0971398A1 (en) * | 1998-07-08 | 2000-01-12 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for semiconductor wafer |
| EP1484792A1 (en) * | 2002-03-14 | 2004-12-08 | Disco Corporation | Method for grinding rear surface of semiconductor wafer |
| US6930023B2 (en) | 2000-05-16 | 2005-08-16 | Shin-Etsu Handotai Co, Ltd. | Semiconductor wafer thinning method, and thin semiconductor wafer |
| WO2011161906A1 (ja) * | 2010-06-21 | 2011-12-29 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法と製造装置 |
| JP2013131588A (ja) * | 2011-12-21 | 2013-07-04 | Mitsubishi Electric Corp | ウェハの製造方法および半導体装置の製造方法 |
| JP2014027000A (ja) * | 2012-07-24 | 2014-02-06 | Disco Abrasive Syst Ltd | 研削装置 |
-
1994
- 1994-07-26 JP JP17384994A patent/JPH0837169A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0971398A1 (en) * | 1998-07-08 | 2000-01-12 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for semiconductor wafer |
| US6930023B2 (en) | 2000-05-16 | 2005-08-16 | Shin-Etsu Handotai Co, Ltd. | Semiconductor wafer thinning method, and thin semiconductor wafer |
| EP1484792A1 (en) * | 2002-03-14 | 2004-12-08 | Disco Corporation | Method for grinding rear surface of semiconductor wafer |
| EP1484792A4 (en) * | 2002-03-14 | 2006-08-02 | Disco Corp | METHOD FOR GRINDING THE BACK OF A SEMICONDUCTOR WAFER |
| WO2011161906A1 (ja) * | 2010-06-21 | 2011-12-29 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法と製造装置 |
| JPWO2011161906A1 (ja) * | 2010-06-21 | 2013-08-19 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法と製造装置 |
| JP2013131588A (ja) * | 2011-12-21 | 2013-07-04 | Mitsubishi Electric Corp | ウェハの製造方法および半導体装置の製造方法 |
| JP2014027000A (ja) * | 2012-07-24 | 2014-02-06 | Disco Abrasive Syst Ltd | 研削装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699774B2 (en) | Wafer splitting method using cleavage | |
| US8029335B2 (en) | Wafer processing method | |
| JP3303294B2 (ja) | 半導体保護テープの切断方法 | |
| US8435417B2 (en) | Method of manufacturing semiconductor device | |
| JP2002093752A (ja) | 半導体素子分離方法及び半導体素子分離装置 | |
| TWI767022B (zh) | 基板處理方法及基板處理系統 | |
| JP2007165706A (ja) | 半導体集積回路装置の製造方法 | |
| EP0475259A2 (en) | Semiconductor element manufacturing process | |
| CN1619779A (zh) | 半导体晶片的制造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP2658135B2 (ja) | 半導体基板 | |
| US7498236B2 (en) | Silicon wafer thinning end point method | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2010239161A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1167701A (ja) | 貼り合わせｓｏｉ基板の製造方法及びこれに用いる保護剤塗布装置 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| JP2008108837A (ja) | 半導体ウエハの研削装置および半導体装置の製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP3964029B2 (ja) | 半導体基板の製造方法 | |
| KR20020061737A (ko) | 반도체 제조장치 및 반도체 제조장치의 웨이퍼 가공방법 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| WO2016056124A1 (ja) | 半導体装置の製造方法 | |
| JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002120132A (ja) | 個片化された半導体チップ厚みの均一化方法 | |
| JPH1116861A (ja) | 半導体装置の製造方法 |