JP2004111799A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP2004111799A JP2004111799A JP2002274923A JP2002274923A JP2004111799A JP 2004111799 A JP2004111799 A JP 2004111799A JP 2002274923 A JP2002274923 A JP 2002274923A JP 2002274923 A JP2002274923 A JP 2002274923A JP 2004111799 A JP2004111799 A JP 2004111799A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chamfered
- chamfering
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【課題】半導体チップの製造における半導体ウエハーの薄化に際して問題となる前記ウエハーの周辺部のクラックやチッピングを防止する。
【解決手段】半導体チップが多数形成されている面取りしたウエハーの表面に保護テープを貼り付ける工程（Ａ）、前記ウエハーの裏面を薄化する工程（Ｂ）、前記ウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程（Ｃ）、及び前記ウエハー表面の保護テープを剥離する工程（Ｄ）を有する半導体チップの製造方法において、前記工程（Ａ）の前に前記ウエハーの端面を再面取りし、前記再面取りしたウエハーの表面に前記保護テープを貼り付け、前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングして薄化することを特徴とする。
【選択図】 図１
【解決手段】半導体チップが多数形成されている面取りしたウエハーの表面に保護テープを貼り付ける工程（Ａ）、前記ウエハーの裏面を薄化する工程（Ｂ）、前記ウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程（Ｃ）、及び前記ウエハー表面の保護テープを剥離する工程（Ｄ）を有する半導体チップの製造方法において、前記工程（Ａ）の前に前記ウエハーの端面を再面取りし、前記再面取りしたウエハーの表面に前記保護テープを貼り付け、前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングして薄化することを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハーを薄片化して半導体チップを製造する方法、特にウエハーの薄化に際して問題となるウエハー周辺部のクラックやチッピングを防止して半導体チップを製造する方法に関する。
【０００２】
【従来の技術】
特開平５−２９４５５号公報には、半導体ウエハーを薄化して半導体チップを製造する方法が記載されている。具体的には、当該公報に記載の半導体チップの製造方法は、図４に示す内容のものであって、図４（ａ）に示すように半導体ウエハー１の表面に表面保護シート２を貼った後、図４（ｂ）に示すように前記半導体ウエハーの裏面を研削する工程と、図４（ｃ）に示すように前記半導体ウエハーの裏面に裏面シート３を貼ると同時に前記裏面シート外周にフレーム４を貼る工程と、図４（ｄ）に示すように前記表面保護シート２をはがして図４（ｅ）に示すように前記記半導体ウエハーを個々のチップに分割するダイシング工程とからなるものである。
【０００３】
【発明が解決しようとする課題】
上記公報に記載の方法において製造する半導体チップの厚さを２５〜５０μｍ（具体的には、例えば５０μｍ程度）に形成しようとすると、半導体ウエハーを薄化する工程でチッピングやクラックが前記ウエハーの端面に発生して、内部の素子を破壊してしまったり、或いはその後の工程のダイシングテープの貼付け工程、マウント工程、ダイシング工程や薄化後のウエハーの搬送中に破損してしまい良品率が低下してしまうといった問題が生ずることがあることが判明した。こうした問題の生起は、半導体ウエハーの周辺端面部を、通常、ラウンド面取りと呼ばれる角を取った形状にして、前工程における冶具との接触時に傷や欠けが生じないようにすることに起因する。図１（ａ）及び図１（ｂ）は、ラウンド面取された半導体ウエハーを薄化する際に生じる問題を説明するための図である。本発明者によるテストでは、特に所望の厚さが５０μｍ以下の厚さになってくると薄化したウエハーの端面は物理的に鋭角になってしまい、ウエハー端面からのチッピングやクラックの発生頻度が多くなり上述した問題が生じ易くなることが判明した。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決した半導体チップの製造方法を提供する。本発明の半導体チップの製造方法は、半導体チップが多数形成されている面取りしたウエハーの表面に保護テープを貼り付ける工程（Ａ）、前記ウエハーの裏面を薄化する工程（Ｂ）、前記ウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程（Ｃ）、及び前記ウエハー表面の保護テープを剥離する工程（Ｄ）を有する半導体チップの製造方法において、前記工程（Ａ）の前に前記ウエハーの端面を再面取りし、前記再面取りしたウエハーの表面に前記保護テープを貼り付け、前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングして薄化することを特徴とする。
本発明の半導体チップの製造方法においては、前記ウエハー端面の再面取りは、略垂直の面取り角度で行い、且つ最初の面取りの始点と最初の面取りにおける所望厚さに到る点との間まで再面取りすることが好ましい。更に、前記再面取りが垂直部とＲ面取り部からなるものであることが好ましい。
【０００５】
【実施態様例】
以下に、図を用いて本発明の実施態様例を説明するが、本発明はこれに限定されるものではない。
【０００６】
本発明の第一の実施態様例を図１及び図３を用いて説明する。図１は、既に面取りされている半導体ウエハー（制御用ＩＣウエハー）［図１（ａ）及び図１（ｂ）］と本発明により前記ウエハーを再面取りして得られるウエハーの形態［図１（ｃ）及び図１（ｄ）］を示す。図３は、既に面取りされている半導体ウエハー（制御用ＩＣウエハー）を再面取りした後、ウエハーの薄化、ウエハーの切断、及びチップ分離を順次行って半導体チップを製造する本発明の半導体チップの製造工程を示すフローチャートである。
【０００７】
図１（ａ）は既に面取りされている半導体ウエハー（制御用ＩＣウエハー）の外観図であり、図１（ｂ）は図１（ａ）に示すウエハーの端面の拡大図であり、図１（ｃ）は図１（ａ）に示すウエハーの端面を略垂直に再面取りした端面の拡大図であり、図１（ｄ）は図１（ｃ）に示す再面取りしたウエハーを薄化した後のウエハー端面の拡大図である。図１（ａ）乃至 図１（ｄ）に徴して明らかなように、ウエハーの再面取りは、既存の面取り（最初に行った面取り）の始点と該既存の面取りの所望厚さに到る点との間まで再面取りすることで、前記再面取り時に薄化工程でウエハーの端面が物理的に鋭角になってしまうことがないので、ウエハー表面にダメージを与えることがなく、ウエハー端面からのチッピングやクラックの発生頻度が多くなることを防止することができる。 図１（ｃ）に示すように再面取りした半導体ウエハー（図３の［制御用ＩＣウエハー］−［端面の再研磨］参照）の表面に保護テープを貼り付け（図３の［表面保護テープ貼付け］参照）、該ウエハーの裏面を研削及び／又は研磨及び／又はエッチングすることで図１（ｄ）に示すような薄化した（図３の［研削、研磨］参照）ウエハーを安定して作製することができる。
【０００８】
その後、図３のフローチャートの［研削、研磨］以降の処理手順に従ってウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程と、前記ウエハー表面の保護テープを剥離する工程と、前記半導体ウエハーを個々のチップに分割するダイシング工程とを経てウエハーを半導体チップに個片化する。
【０００９】
図２は本発明の第二の実施態様例を示す。 図２（ｃ）及び図２（ｄ）は、それぞれ図１（ｃ）及び図１（ｄ）に対応するものである。図２（ｃ）は、既に面取りされている半導体ウエハー（制御用ＩＣウエハー）の端面を略垂直に再面取りするとともに前記再面取りが垂直部とＲ面取り部からなる端面の拡大図であり、図２（ｄ）は、図２（ｃ）に示すウエハーを薄化した後の端面の拡大図である。
本実施態様例では、上記第一の実施態様例で示したように、ウエハーの再面取りの垂直部は既存の面取りの始点と既存の面取りの所望厚さに到る点との間まで再面取りし、更に前記再面取りしたウエハーの表面側を再面取りのＲ面取り部とすることで、再面取り時にウエハー表面側へのダメージをより一層防止することができる。薄化工程での効果は上記記第一の実施態様例と同様で、ウエハーの端面は物理的に鋭角になってしまうことがなく、ウエハー端面からのチッピングやクラックの発生頻度が多くなることを防止することができる。
【００１０】
図２（ｃ）に示すように再面取りしたウエハーの表面に、上記記第一の実施態様例で述べたように、保護テープを貼り付け、次いで前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングすることで図２（ｄ）に示すような薄化したウエハーを安定して作製することができる。その後、上記記第一の実施態様例におけると同様に、図３のフローチャートの［研削、研磨］以降の処理手順に従って、ウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程と、前記ウエハー表面の保護テープを剥離する工程と、前記半導体ウエハーを個々のチップに分割するダイシング工程とを経てウエハーを半導体チップに個片化する。
【００１１】
【発明の効果】
以上詳細に説明したように、本発明によれば、既に面取りされている半導体ウエハーの端面を再面取りし、その際既存の面取りの始点と既存の面取りの所望厚さに到る点との間まで再面取りし、その後前記ウエハーの表面に保護テープを貼り付け、前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングすることにことによりウエハー端面からのクラックを防止してウエハーの薄化を行うことができ、これによりその後の個片化工程における良品率の向上が達成される。 特にウエハーの厚さが５０μｍ以下の超薄化と個片化とを可能とする上で極めて効果的である。更に、前記再面取りを垂直部とＲ面取り部からなるように構成することで、ウエハー表面側へのダメージをより一層減少せしめることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施態様例を示す図である。
【図２】本発明の第二の実施態様例を示す図である。
【図３】本発明の半導体チップの製造方法の工程を示すフロー図である。
【図４】従来の半導体ウエハーを薄化して半導体チップを製造する方法の工程を示すフロー図である。
【符号の説明】
１ 半導体ウエハー
２ 表面保護シート
３ 裏面シート
４ フレーム
１１ 半導体チップ（制御用ＩＣ）
【発明の属する技術分野】
本発明は、半導体ウエハーを薄片化して半導体チップを製造する方法、特にウエハーの薄化に際して問題となるウエハー周辺部のクラックやチッピングを防止して半導体チップを製造する方法に関する。
【０００２】
【従来の技術】
特開平５−２９４５５号公報には、半導体ウエハーを薄化して半導体チップを製造する方法が記載されている。具体的には、当該公報に記載の半導体チップの製造方法は、図４に示す内容のものであって、図４（ａ）に示すように半導体ウエハー１の表面に表面保護シート２を貼った後、図４（ｂ）に示すように前記半導体ウエハーの裏面を研削する工程と、図４（ｃ）に示すように前記半導体ウエハーの裏面に裏面シート３を貼ると同時に前記裏面シート外周にフレーム４を貼る工程と、図４（ｄ）に示すように前記表面保護シート２をはがして図４（ｅ）に示すように前記記半導体ウエハーを個々のチップに分割するダイシング工程とからなるものである。
【０００３】
【発明が解決しようとする課題】
上記公報に記載の方法において製造する半導体チップの厚さを２５〜５０μｍ（具体的には、例えば５０μｍ程度）に形成しようとすると、半導体ウエハーを薄化する工程でチッピングやクラックが前記ウエハーの端面に発生して、内部の素子を破壊してしまったり、或いはその後の工程のダイシングテープの貼付け工程、マウント工程、ダイシング工程や薄化後のウエハーの搬送中に破損してしまい良品率が低下してしまうといった問題が生ずることがあることが判明した。こうした問題の生起は、半導体ウエハーの周辺端面部を、通常、ラウンド面取りと呼ばれる角を取った形状にして、前工程における冶具との接触時に傷や欠けが生じないようにすることに起因する。図１（ａ）及び図１（ｂ）は、ラウンド面取された半導体ウエハーを薄化する際に生じる問題を説明するための図である。本発明者によるテストでは、特に所望の厚さが５０μｍ以下の厚さになってくると薄化したウエハーの端面は物理的に鋭角になってしまい、ウエハー端面からのチッピングやクラックの発生頻度が多くなり上述した問題が生じ易くなることが判明した。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決した半導体チップの製造方法を提供する。本発明の半導体チップの製造方法は、半導体チップが多数形成されている面取りしたウエハーの表面に保護テープを貼り付ける工程（Ａ）、前記ウエハーの裏面を薄化する工程（Ｂ）、前記ウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程（Ｃ）、及び前記ウエハー表面の保護テープを剥離する工程（Ｄ）を有する半導体チップの製造方法において、前記工程（Ａ）の前に前記ウエハーの端面を再面取りし、前記再面取りしたウエハーの表面に前記保護テープを貼り付け、前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングして薄化することを特徴とする。
本発明の半導体チップの製造方法においては、前記ウエハー端面の再面取りは、略垂直の面取り角度で行い、且つ最初の面取りの始点と最初の面取りにおける所望厚さに到る点との間まで再面取りすることが好ましい。更に、前記再面取りが垂直部とＲ面取り部からなるものであることが好ましい。
【０００５】
【実施態様例】
以下に、図を用いて本発明の実施態様例を説明するが、本発明はこれに限定されるものではない。
【０００６】
本発明の第一の実施態様例を図１及び図３を用いて説明する。図１は、既に面取りされている半導体ウエハー（制御用ＩＣウエハー）［図１（ａ）及び図１（ｂ）］と本発明により前記ウエハーを再面取りして得られるウエハーの形態［図１（ｃ）及び図１（ｄ）］を示す。図３は、既に面取りされている半導体ウエハー（制御用ＩＣウエハー）を再面取りした後、ウエハーの薄化、ウエハーの切断、及びチップ分離を順次行って半導体チップを製造する本発明の半導体チップの製造工程を示すフローチャートである。
【０００７】
図１（ａ）は既に面取りされている半導体ウエハー（制御用ＩＣウエハー）の外観図であり、図１（ｂ）は図１（ａ）に示すウエハーの端面の拡大図であり、図１（ｃ）は図１（ａ）に示すウエハーの端面を略垂直に再面取りした端面の拡大図であり、図１（ｄ）は図１（ｃ）に示す再面取りしたウエハーを薄化した後のウエハー端面の拡大図である。図１（ａ）乃至 図１（ｄ）に徴して明らかなように、ウエハーの再面取りは、既存の面取り（最初に行った面取り）の始点と該既存の面取りの所望厚さに到る点との間まで再面取りすることで、前記再面取り時に薄化工程でウエハーの端面が物理的に鋭角になってしまうことがないので、ウエハー表面にダメージを与えることがなく、ウエハー端面からのチッピングやクラックの発生頻度が多くなることを防止することができる。 図１（ｃ）に示すように再面取りした半導体ウエハー（図３の［制御用ＩＣウエハー］−［端面の再研磨］参照）の表面に保護テープを貼り付け（図３の［表面保護テープ貼付け］参照）、該ウエハーの裏面を研削及び／又は研磨及び／又はエッチングすることで図１（ｄ）に示すような薄化した（図３の［研削、研磨］参照）ウエハーを安定して作製することができる。
【０００８】
その後、図３のフローチャートの［研削、研磨］以降の処理手順に従ってウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程と、前記ウエハー表面の保護テープを剥離する工程と、前記半導体ウエハーを個々のチップに分割するダイシング工程とを経てウエハーを半導体チップに個片化する。
【０００９】
図２は本発明の第二の実施態様例を示す。 図２（ｃ）及び図２（ｄ）は、それぞれ図１（ｃ）及び図１（ｄ）に対応するものである。図２（ｃ）は、既に面取りされている半導体ウエハー（制御用ＩＣウエハー）の端面を略垂直に再面取りするとともに前記再面取りが垂直部とＲ面取り部からなる端面の拡大図であり、図２（ｄ）は、図２（ｃ）に示すウエハーを薄化した後の端面の拡大図である。
本実施態様例では、上記第一の実施態様例で示したように、ウエハーの再面取りの垂直部は既存の面取りの始点と既存の面取りの所望厚さに到る点との間まで再面取りし、更に前記再面取りしたウエハーの表面側を再面取りのＲ面取り部とすることで、再面取り時にウエハー表面側へのダメージをより一層防止することができる。薄化工程での効果は上記記第一の実施態様例と同様で、ウエハーの端面は物理的に鋭角になってしまうことがなく、ウエハー端面からのチッピングやクラックの発生頻度が多くなることを防止することができる。
【００１０】
図２（ｃ）に示すように再面取りしたウエハーの表面に、上記記第一の実施態様例で述べたように、保護テープを貼り付け、次いで前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングすることで図２（ｄ）に示すような薄化したウエハーを安定して作製することができる。その後、上記記第一の実施態様例におけると同様に、図３のフローチャートの［研削、研磨］以降の処理手順に従って、ウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程と、前記ウエハー表面の保護テープを剥離する工程と、前記半導体ウエハーを個々のチップに分割するダイシング工程とを経てウエハーを半導体チップに個片化する。
【００１１】
【発明の効果】
以上詳細に説明したように、本発明によれば、既に面取りされている半導体ウエハーの端面を再面取りし、その際既存の面取りの始点と既存の面取りの所望厚さに到る点との間まで再面取りし、その後前記ウエハーの表面に保護テープを貼り付け、前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングすることにことによりウエハー端面からのクラックを防止してウエハーの薄化を行うことができ、これによりその後の個片化工程における良品率の向上が達成される。 特にウエハーの厚さが５０μｍ以下の超薄化と個片化とを可能とする上で極めて効果的である。更に、前記再面取りを垂直部とＲ面取り部からなるように構成することで、ウエハー表面側へのダメージをより一層減少せしめることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施態様例を示す図である。
【図２】本発明の第二の実施態様例を示す図である。
【図３】本発明の半導体チップの製造方法の工程を示すフロー図である。
【図４】従来の半導体ウエハーを薄化して半導体チップを製造する方法の工程を示すフロー図である。
【符号の説明】
１ 半導体ウエハー
２ 表面保護シート
３ 裏面シート
４ フレーム
１１ 半導体チップ（制御用ＩＣ）
Claims (3)
- 半導体チップが多数形成されている面取りしたウエハーの表面に保護テープを貼り付ける工程（Ａ）、前記ウエハーの裏面を薄化する工程（Ｂ）、前記ウエハーの裏面にダイシングテープを貼り、前記ウエハーをダイシング用フレームにマウントする工程（Ｃ）、及び前記ウエハー表面の保護テープを剥離する工程（Ｄ）を有する半導体チップの製造方法において、前記工程（Ａ）の前に前記ウエハーの端面を再面取りし、前記再面取りしたウエハーの表面に前記保護テープを貼り付け、前記ウエハーの裏面を研削及び／又は研磨及び／又はエッチングして薄化することを特徴とする半導体チップの製造方法。
- 前記ウエハー端面の再面取りは、略垂直の面取り角度で行い、且つ最初の面取りの始点と最初の面取りの所望厚さに到る点との間まで再面取りすることを特徴とする請求項１に記載の半導体チップの製造方法。
- 前記再面取りが垂直部とＲ面取り部からなることを特徴とする請求項２に記載の半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274923A JP2004111799A (ja) | 2002-09-20 | 2002-09-20 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274923A JP2004111799A (ja) | 2002-09-20 | 2002-09-20 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111799A true JP2004111799A (ja) | 2004-04-08 |
| JP2004111799A5 JP2004111799A5 (ja) | 2005-06-23 |
Family
ID=32271265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002274923A Pending JP2004111799A (ja) | 2002-09-20 | 2002-09-20 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004111799A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335521A (ja) * | 2006-06-13 | 2007-12-27 | Tokyo Seimitsu Co Ltd | ウェーハ外周部研削方法 |
| CN109360852A (zh) * | 2018-08-14 | 2019-02-19 | 上海芯石微电子有限公司 | 一种降低芯片减薄碎片率的硅片倒角结构及方法 |
| CN111952414A (zh) * | 2020-08-21 | 2020-11-17 | 晶科绿能(上海)管理有限公司 | 硅基半导体器件的切割后钝化方法和硅基半导体器件 |
-
2002
- 2002-09-20 JP JP2002274923A patent/JP2004111799A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335521A (ja) * | 2006-06-13 | 2007-12-27 | Tokyo Seimitsu Co Ltd | ウェーハ外周部研削方法 |
| CN109360852A (zh) * | 2018-08-14 | 2019-02-19 | 上海芯石微电子有限公司 | 一种降低芯片减薄碎片率的硅片倒角结构及方法 |
| CN111952414A (zh) * | 2020-08-21 | 2020-11-17 | 晶科绿能(上海)管理有限公司 | 硅基半导体器件的切割后钝化方法和硅基半导体器件 |
| CN111952414B (zh) * | 2020-08-21 | 2023-02-28 | 晶科绿能(上海)管理有限公司 | 硅基半导体器件的切割后钝化方法和硅基半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699774B2 (en) | Wafer splitting method using cleavage | |
| US8198705B2 (en) | Ultra-thin die and method of fabricating same | |
| US9601437B2 (en) | Plasma etching and stealth dicing laser process | |
| US9076859B2 (en) | Method of manufacturing semiconductor chips | |
| TWI248110B (en) | Semiconductor device and manufacturing method thereof | |
| JP2006344816A (ja) | 半導体チップの製造方法 | |
| US8435417B2 (en) | Method of manufacturing semiconductor device | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JP4198966B2 (ja) | 半導体装置の製造方法 | |
| CN110931428A (zh) | 分割多个半导体管芯的方法 | |
| JP2004146487A (ja) | 半導体装置の製造方法 | |
| JP2001127010A (ja) | 半導体装置及びその製造方法 | |
| US7498236B2 (en) | Silicon wafer thinning end point method | |
| US20090023364A1 (en) | Method of making a wafer having an asymmetric edge profile | |
| JP2004111799A (ja) | 半導体チップの製造方法 | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| JP4046645B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JP5181209B2 (ja) | 半導体ウエハのダイシング方法 | |
| US20090298231A1 (en) | Cmos process for fabrication of ultra small or non standard size or shape semiconductor die | |
| CN111490011A (zh) | 对准半导体晶圆以进行分割的方法 | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2004031619A (ja) | 半導体素子の製造方法 | |
| JP2001230166A (ja) | 半導体基板およびその製造方法 | |
| JP2003257897A (ja) | 半導体チップの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071017 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071023 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080507 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |