JP2002368190A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002368190A5 JP2002368190A5 JP2002012775A JP2002012775A JP2002368190A5 JP 2002368190 A5 JP2002368190 A5 JP 2002368190A5 JP 2002012775 A JP2002012775 A JP 2002012775A JP 2002012775 A JP2002012775 A JP 2002012775A JP 2002368190 A5 JP2002368190 A5 JP 2002368190A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- wiring board
- electrodes
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- (a)主面上に複数の電極を有する配線基板を準備する工程と、
(b)主面および裏面を有しており、前記主面上に複数の電極と複数の半導体素子とを有する第1の半導体チップを準備する工程と、
(c)主面および裏面を有しており、前記主面上に複数の電極と複数の半導体素子とを有するとともに、前記第1の半導体チップより薄い第2の半導体チップを準備する工程と、
(d)前記第1の半導体チップの主面を前記配線基板の主面に向かい合わせて、かつ前記第1の半導体チップの複数の電極が前記配線基板の複数の電極と対向するように、前記第1の半導体チップを前記配線基板の主面上に配置する工程と、
(e)前記(d)工程後に前記第1の半導体チップの裏面に圧力を加え、前記第1の半導体チップの複数の電極と前記配線基板の複数の電極とを電気的に接続する工程と、
(f)前記(e)工程後に、前記第1の半導体チップの裏面上に前記第2の半導体チップを、前記第1の半導体チップの裏面と前記第2の半導体チップの裏面とが接着材を介して向かい合う様に前記(e)工程時に加えた圧力より小さな圧力を加えて配置する工程と、
(g)前記第2の半導体チップの複数の電極と前記配線基板の複数の電極とを複数のワイヤを介して電気的に接続する工程と、
(h)前記第1、第2の半導体チップおよび前記複数のワイヤを封止する樹脂封止体を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法であって、前記(e)工程時に、前記第1の半導体チップに圧力と同時に熱を加えることを特徴とする半導体装置の製造方法。
- 請求項2記載の半導体装置の製造方法であって、前記(e)工程時に加えた熱によって、前記第1の半導体チップの主面と前記配線基板の主面との間で熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して前記第1の半導体チップを前記配線基板の主面上に固定することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記(e)工程時に、前記第1の半導体チップに圧力と同時に超音波を加えることを特徴とする半導体装置の製造方法。
- 請求項4記載の半導体装置の製造方法であって、前記第1の半導体チップの電極に突起電極として金バンプが形成され、前記(e)工程時に、前記第1の半導体チップに圧力と同時に超音波を加えて、超音波金−金接続によって前記第1の半導体チップと前記配線基板とを接続することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記第1の半導体チップの複数の電極のそれぞれは、前記第1の半導体チップの主面上に形成されたパッドと、前記パッド上に配置された突起電極とによって構成されることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記(h)工程後に、前記配線基板の主面と反対側の裏面上に、前記配線基板の複数の電極と電気的に接続する複数の外部電極である突起電極を形成する工程をさらに有することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記(e)工程と(f)工程の間にさらに、
(i)主面および裏面を有しており、前記主面上に複数の電極と複数の半導体素子とを有する第3の半導体チップを準備する工程と、
(j)前記第3の半導体チップの主面を前記配線基板の主面に向かい合わせて、かつ前記第3の半導体チップの複数の電極が前記配線基板の複数の電極と対向するように、前記第3の半導体チップを前記配線基板の主面上に配置する工程と、
(k)前記(j)工程後に前記第3の半導体チップの裏面に圧力を加え、前記第3の半導体チップの複数の電極と前記配線基板の複数の電極とを電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法であって、前記(k)工程後にさらに、
(l)主面および裏面を有しており、前記主面上に形成された複数の電極と複数の半導体素子とを有するとともに、前記第3の半導体チップより薄い第4の半導体チップを準備する工程と、
(m)前記第3の半導体チップの裏面上に前記第4の半導体チップを、前記第3の半導体チップの裏面と前記第4の半導体チップの裏面とが接着材を介して向かい合う様に前記(k)工程時に加えた圧力よりも小さな圧力を加えて配置する工程と、
(n)前記第4の半導体チップの複数の電極と前記配線基板の複数の電極とを複数のワイヤを介して電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。 - (a)互いに向かい合う第1および第2の側面と、前記第1および第2の側面と接しており、互いに向かい合う第3および第4の側面を有するキャビティ、および前記第1の側面上に形成された樹脂注入口を持つ金型を準備する工程と、
(b)主面を有する配線基板、前記配線基板の主面上に固定された第1の半導体チップ、前記第1の半導体チップの上に固定された第2の半導体チップを準備する工程と、
(c)前記配線基板、前記第1および第2の半導体チップを前記キャビティの内部に配置する工程と、
(d)前記(c)工程後、前記樹脂注入口より樹脂を注入して、前記第1および第2の半導体チップを封止する工程とを有する半導体装置の製造方法であって、
前記(c)工程において、前記キャビティの第3の側面と平行な断面において、前記第1の半導体チップの長さは、前記第2の半導体チップの長さよりも長くなるように、前記配線基板、第1および第2の半導体チップを配置することを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法であって、前記(c)工程において、前記キャビティの第1の側面と平行な断面において、前記第1の半導体チップの長さは、前記第2の半導体チップの長さよりも短くなるように、前記配線基板、前記第1および第2の半導体チップを配置することを特徴とする半導体装置の製造方法。
- 請求項10記載の半導体装置の製造方法であって、前記金型は、前記第2の側面上に形成された空気孔を有することを特徴とする半導体装置の製造方法。
- (a)互いに向かい合う第1および第2の側面と、前記第1および第2の側面と接しており、互いに向かい合う第3および第4の側面を有するキャビティ、および前記第1の側面上に形成された複数の樹脂注入口を持つ金型を準備する工程と、
(b)主面を有するとともに複数のデバイス領域が形成された配線基板、前記配線基板の複数のデバイス領域のそれぞれに固定された第1の半導体チップ、前記第1の半導体チップ上に固定された第2の半導体チップを準備する工程と、
(c)前記配線基板、前記複数の第1および第2の半導体チップを前記キャビティの内部に配置して前記複数のデバイス領域を前記キャビティによって一括で覆う工程と、
(d)前記(c)工程後、それぞれのデバイス領域に対応した複数の樹脂注入口より樹脂を注入して、前記複数の第1および第2の半導体チップを一括で封止する工程とを有する半導体装置の製造方法であって、
前記(c)工程において、前記キャビティの第3の側面と平行な断面において、それぞれの前記第1の半導体チップの長さは、前記第1の半導体チップに積層された前記第2の半導体チップの長さよりも長くなるように、前記配線基板、前記複数の第1および第2の半導体チップを配置することを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002012775A JP3839323B2 (ja) | 2001-04-06 | 2002-01-22 | 半導体装置の製造方法 |
US10/086,717 US6951774B2 (en) | 2001-04-06 | 2002-03-04 | Semiconductor device and method of manufacturing the same |
TW091103953A TWI286806B (en) | 2001-04-06 | 2002-03-04 | Semiconductor device and method for manufacturing the same |
KR1020020012170A KR100818423B1 (ko) | 2001-04-06 | 2002-03-07 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-108603 | 2001-04-06 | ||
JP2001108603 | 2001-04-06 | ||
JP2002012775A JP3839323B2 (ja) | 2001-04-06 | 2002-01-22 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002368190A JP2002368190A (ja) | 2002-12-20 |
JP2002368190A5 true JP2002368190A5 (ja) | 2005-07-28 |
JP3839323B2 JP3839323B2 (ja) | 2006-11-01 |
Family
ID=26613215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002012775A Expired - Fee Related JP3839323B2 (ja) | 2001-04-06 | 2002-01-22 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6951774B2 (ja) |
JP (1) | JP3839323B2 (ja) |
KR (1) | KR100818423B1 (ja) |
TW (1) | TWI286806B (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979904B2 (en) * | 2002-04-19 | 2005-12-27 | Micron Technology, Inc. | Integrated circuit package having reduced interconnects |
US6682955B2 (en) * | 2002-05-08 | 2004-01-27 | Micron Technology, Inc. | Stacked die module and techniques for forming a stacked die module |
JP2006502596A (ja) * | 2002-10-08 | 2006-01-19 | チップパック,インク. | 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール |
US7034387B2 (en) | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
KR100618812B1 (ko) * | 2002-11-18 | 2006-09-05 | 삼성전자주식회사 | 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지 |
JP2004179442A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | マルチチップモジュール |
JP3689694B2 (ja) | 2002-12-27 | 2005-08-31 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
EP1434264A3 (en) * | 2002-12-27 | 2017-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method using the transfer technique |
JP3819851B2 (ja) | 2003-01-29 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US6936929B1 (en) * | 2003-03-17 | 2005-08-30 | National Semiconductor Corporation | Multichip packages with exposed dice |
KR20040087501A (ko) | 2003-04-08 | 2004-10-14 | 삼성전자주식회사 | 센터 패드 반도체 칩의 패키지 및 그 제조방법 |
CN1799195B (zh) * | 2003-06-03 | 2010-06-02 | Nxp股份有限公司 | 低通滤波器和电子器件 |
FR2857157B1 (fr) * | 2003-07-01 | 2005-09-23 | 3D Plus Sa | Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant |
JP4538830B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
US7629695B2 (en) * | 2004-05-20 | 2009-12-08 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
US7224075B2 (en) * | 2004-08-13 | 2007-05-29 | Intel Corporation | Methods and systems for attaching die in stacked-die packages |
US7332801B2 (en) * | 2004-09-30 | 2008-02-19 | Intel Corporation | Electronic device |
US7163839B2 (en) * | 2005-04-27 | 2007-01-16 | Spansion Llc | Multi-chip module and method of manufacture |
US8586413B2 (en) * | 2005-05-04 | 2013-11-19 | Spansion Llc | Multi-chip module having a support structure and method of manufacture |
JP2007048958A (ja) * | 2005-08-10 | 2007-02-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
WO2007023852A1 (ja) | 2005-08-24 | 2007-03-01 | Fujitsu Limited | 半導体装置及びその製造方法 |
US8410594B2 (en) * | 2006-01-11 | 2013-04-02 | Stats Chippac Ltd. | Inter-stacking module system |
US7750482B2 (en) * | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
JP4910512B2 (ja) * | 2006-06-30 | 2012-04-04 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
JP2008078367A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
JP2009182104A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 半導体パッケージ |
US8816487B2 (en) * | 2008-03-18 | 2014-08-26 | Stats Chippac Ltd. | Integrated circuit packaging system with package-in-package and method of manufacture thereof |
US20090278262A1 (en) * | 2008-05-09 | 2009-11-12 | Boon Keat Tan | Multi-chip package including component supporting die overhang and system including same |
JP5557439B2 (ja) * | 2008-10-24 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
KR101708272B1 (ko) * | 2009-10-28 | 2017-02-21 | 삼성전자주식회사 | 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법 |
KR20110123504A (ko) * | 2010-05-07 | 2011-11-15 | 주식회사 하이닉스반도체 | 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지 |
JP2011258757A (ja) * | 2010-06-09 | 2011-12-22 | Toshiba Corp | 半導体装置 |
US9030837B2 (en) | 2011-06-10 | 2015-05-12 | Scott Moncrieff | Injection molded control panel with in-molded decorated plastic film that includes an internal connector |
KR102387541B1 (ko) * | 2015-03-25 | 2022-04-18 | 삼성전자주식회사 | 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지 |
KR101696638B1 (ko) * | 2015-06-25 | 2017-01-16 | 크루셜텍 (주) | 센서 패키지 및 이의 제조방법 |
JP6489965B2 (ja) * | 2015-07-14 | 2019-03-27 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
KR102190568B1 (ko) * | 2016-01-12 | 2020-12-18 | 앰코테크놀로지코리아(주) | 핑거 프린트 센서용 반도체 패키지 및 이의 제조 방법 |
US9666538B1 (en) * | 2016-03-10 | 2017-05-30 | Analog Devices, Inc. | Semiconductor package with barrier for radio frequency absorber |
CN108387831B (zh) * | 2018-06-04 | 2024-01-26 | 华北电力大学 | 一种3000a半导体器件的功率循环试验*** |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63104343A (ja) * | 1986-10-21 | 1988-05-09 | Mitsubishi Electric Corp | 半導体装置 |
JPS63179537A (ja) * | 1987-01-21 | 1988-07-23 | Fujitsu Ltd | 半導体装置の実装方法 |
JPH03106622A (ja) * | 1989-09-20 | 1991-05-07 | Matsushita Electric Ind Co Ltd | 半導体モールド成形方法 |
US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
JPH0513665A (ja) * | 1991-06-28 | 1993-01-22 | Nec Corp | Tabチツプ実装方法 |
US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
JP3423766B2 (ja) * | 1994-03-11 | 2003-07-07 | Towa株式会社 | 電子部品の樹脂封止成形方法及び金型装置 |
JP3129928B2 (ja) * | 1995-03-30 | 2001-01-31 | シャープ株式会社 | 樹脂封止型半導体装置 |
US5817545A (en) * | 1996-01-24 | 1998-10-06 | Cornell Research Foundation, Inc. | Pressurized underfill encapsulation of integrated circuits |
US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
US5696031A (en) * | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
JP3572833B2 (ja) * | 1996-12-19 | 2004-10-06 | 株式会社デンソー | 樹脂封止型半導体装置の製造方法 |
TW337036B (en) | 1997-09-19 | 1998-07-21 | Utron Technology Inc | Poly-wafer stacked package |
JPH11219984A (ja) | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
JP3512657B2 (ja) | 1998-12-22 | 2004-03-31 | シャープ株式会社 | 半導体装置 |
JP3565319B2 (ja) | 1999-04-14 | 2004-09-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP4338834B2 (ja) * | 1999-08-06 | 2009-10-07 | 日本テキサス・インスツルメンツ株式会社 | 超音波振動を用いた半導体チップの実装方法 |
US6309916B1 (en) * | 1999-11-17 | 2001-10-30 | Amkor Technology, Inc | Method of molding plastic semiconductor packages |
US6413801B1 (en) * | 2000-05-02 | 2002-07-02 | Advanced Semiconductor Engineering, Inc. | Method of molding semiconductor device and molding die for use therein |
US6632704B2 (en) * | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
-
2002
- 2002-01-22 JP JP2002012775A patent/JP3839323B2/ja not_active Expired - Fee Related
- 2002-03-04 TW TW091103953A patent/TWI286806B/zh not_active IP Right Cessation
- 2002-03-04 US US10/086,717 patent/US6951774B2/en not_active Expired - Fee Related
- 2002-03-07 KR KR1020020012170A patent/KR100818423B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002368190A5 (ja) | ||
JP3839323B2 (ja) | 半導体装置の製造方法 | |
JP5745554B2 (ja) | 積層パッケージングの改良 | |
JP4406497B2 (ja) | スタックドチップサイズパッケージの製造方法 | |
KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
US7871865B2 (en) | Stress free package and laminate-based isolator package | |
JP3733114B2 (ja) | プラスチックパッケージベース及びエアキャビティ型パッケージ | |
JP2009289908A5 (ja) | ||
JP3494901B2 (ja) | 半導体集積回路装置 | |
JP5673423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006261485A5 (ja) | ||
JP2010287710A5 (ja) | 半導体装置の製造方法 | |
JP2009194189A5 (ja) | ||
US20080009096A1 (en) | Package-on-package and method of fabricating the same | |
US7200924B2 (en) | Method of packaging electronic parts | |
JP2004014823A5 (ja) | ||
TWI385738B (zh) | Method for Eliminating Bubble of Adhesive Adhesive Layer in Semiconductor Packaging | |
JP2019192667A5 (ja) | ||
JPH1027880A (ja) | 半導体装置 | |
TWI623249B (zh) | 指紋辨識模組及其製造方法 | |
TW201106458A (en) | Package structure with cavity and manufacturing method thereof | |
JP2004007051A (ja) | 封止用部材およびこれを用いた表面弾性波装置の製造方法 | |
JP2006066551A5 (ja) | ||
TWI435434B (zh) | 省略中介板之半導體封裝方法及其使用之底晶片 | |
JP3419398B2 (ja) | 半導体装置の製造方法 |