JP2002368190A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002368190A JP2002368190A JP2002012775A JP2002012775A JP2002368190A JP 2002368190 A JP2002368190 A JP 2002368190A JP 2002012775 A JP2002012775 A JP 2002012775A JP 2002012775 A JP2002012775 A JP 2002012775A JP 2002368190 A JP2002368190 A JP 2002368190A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- main surface
- semiconductor
- electrodes
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 1129
- 238000004519 manufacturing process Methods 0.000 title claims description 76
- 238000000034 method Methods 0.000 title claims description 73
- 239000000758 substrate Substances 0.000 claims abstract description 182
- 238000007789 sealing Methods 0.000 claims abstract description 25
- 239000000853 adhesive Substances 0.000 claims description 106
- 230000001070 adhesive effect Effects 0.000 claims description 106
- 229920005989 resin Polymers 0.000 claims description 104
- 239000011347 resin Substances 0.000 claims description 104
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 42
- 239000010931 gold Substances 0.000 claims description 39
- 229910052737 gold Inorganic materials 0.000 claims description 38
- 229920001187 thermosetting polymer Polymers 0.000 claims description 31
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 14
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 46
- 239000000463 material Substances 0.000 description 46
- 238000000465 moulding Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 238000005336 cracking Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 238000001721 transfer moulding Methods 0.000 description 7
- 238000002788 crimping Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 101001112229 Homo sapiens Neutrophil cytosol factor 1 Proteins 0.000 description 2
- 102100023620 Neutrophil cytosol factor 1 Human genes 0.000 description 2
- 101100322791 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ago1 gene Proteins 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101100441252 Caenorhabditis elegans csp-2 gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
cを有し、かつ裏面3b上に複数の半田ボール11を有
する個片基板3と、主面1bおよび裏面1cを有し、か
つ主面1b上に複数のパッド1aと複数の半導体素子と
を有する第1の半導体チップ1と、主面2bおよび裏面
2cを有し、かつ主面2b上に複数のパッド2aと複数
の半導体素子とを有するとともに、第1の半導体チップ
1より厚さの薄い第2の半導体チップ2と、個片基板3
のチップ支持面3a上に形成され、かつ第1の半導体チ
ップ1および第2の半導体チップ2を封止する樹脂封止
体6と、第2の半導体チップ2のパッド2aとこれに対
応する個片基板3の接続端子3cとを接続するワイヤ4
とからなり、第1の半導体チップ1より第2の半導体チ
ップ2を薄くしてスタック構造の薄形化を図る。
Description
関し、特にスタック構造の半導体装置の小形化に適用し
て有効な技術に関する。
有する半導体装置(半導体パッケージ)において、複数
の半導体チップを1つのパッケージに納めた構造の一例
としてスタック構造が知られている。
ップを、例えば、2段に積層し、これを樹脂モールドし
てパッケージとしている。
造方法については、例えば、特開平2000−1883
69号公報、特開平2000−299431号公報およ
び特開平11−219984号公報にその記載がある。
特開平2000−188369号公報に開示されている
ように、フェースアップ実装され、ワイヤボンディング
接続されたチップの上にさらに別のチップを積層して実
装する構造においては、上のチップが下のチップの電極
を覆わない形状である必要があり、チップサイズの制約
が大きい。
431号公報や特開平11−219984号公報に開示
されているように、下層の半導体チップがフェースダウ
ン実装によるフリップチップ接続、かつ、上層の半導体
チップがフェースアップ実装によるワイヤボンディング
接続される構造においては、前記のようなチップサイズ
の制約は無く、より自由度の高い構造となる。
号公報には、上層の半導体チップの一部が突出する構造
の半導体装置における上層の半導体チップのワイヤボン
ディング性の向上を図る技術が記載されている。
は、チップ積層構造を有し、かつSMT(Surface Moun
t Technology) によって、厚膜配線基板上に実装するこ
とができる半導体装置パッケージおよびその製造方法に
ついて記載されている。
造の半導体装置を携帯電話器などの携帯機器に実装する
場合、半導体装置の小形化とともに、薄形化も要求され
る。しかしながら、さらなる半導体装置の薄形化を追求
するにあたって、チップ強度の低下という新たな課題が
発生した。
を樹脂封止する手段として、トランスファーモールド法
を採用するのが生産性を向上するために望ましい。しか
し、前記チップ積層構造にトランスファーモールド法を
採用するにあたって、ボイドの発生という、また別の新
たな課題が発生した。
造の半導体装置およびその製造方法を提供することにあ
る。
イズの制約を低減するスタック構造の半導体装置および
その製造方法を提供することにある。
止時のボイド発生やチップ割れを防止するスタック構造
の半導体装置およびその製造方法を提供することにあ
る。
び目的と新規な特徴は、本明細書の記述および添付図面
から明らかになるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
半導体チップと、これの上に前記第1の半導体チップよ
り薄い第2の半導体チップとが積層された半導体装置で
あり、第1の半導体チップは、その主面の電極が配線基
板の電極と対向するように、第1の半導体チップの主面
と配線基板の主面とが向かい合って配置され、第2の半
導体チップは、配線基板の主面上に第1の半導体チップ
を介して配置されているものである。
けて簡単に示す。すなわち、 1.互いに向かい合う第1および第2の側面と、前記第
1および第2の側面と接しており、互いに向かい合う第
3および第4の側面を有するキャビティ、および前記第
1の側面上に形成された樹脂注入口を持つ金型を準備す
る工程と、主面を有する配線基板、前記配線基板の主面
上に固定された第1の半導体チップ、前記第1の半導体
チップの上に固定された第2の半導体チップを準備する
工程と、前記配線基板、前記第1および第2の半導体チ
ップを前記キャビティの内部に配置する工程と、前記第
1および第2の半導体チップを配置後、前記樹脂注入口
より樹脂を注入して、前記第1および第2の半導体チッ
プを封止する工程とを有する半導体装置の製造方法であ
り、前記第1および第2の半導体チップを配置する工程
において、前記キャビティの第3の側面と平行な断面に
おいて、前記第1の半導体チップの長さは、前記第2の
半導体チップの長さよりも長くなるように、前記配線基
板、第1および第2の半導体チップを配置するものであ
る。 2.互いに向かい合う第1および第2の側面と、前記第
1および第2の側面と接しており、互いに向かい合う第
3および第4の側面を有するキャビティ、および前記第
1の側面上に形成された複数の樹脂注入口を持つ金型を
準備する工程と、主面を有するとともに複数のデバイス
領域が形成された配線基板、前記配線基板の複数のデバ
イス領域のそれぞれに固定された第1の半導体チップ、
前記第1の半導体チップ上に固定された第2の半導体チ
ップを準備する工程と、前記配線基板、前記複数の第1
および第2の半導体チップを前記キャビティの内部に配
置して前記複数のデバイス領域を前記キャビティによっ
て一括で覆う工程と、前記複数のデバイス領域を前記キ
ャビティによって一括で覆う工程後、それぞれのデバイ
ス領域に対応した複数の樹脂注入口より樹脂を注入し
て、前記複数の第1および第2の半導体チップを一括で
封止する工程とを有する半導体装置の製造方法であり、
前記複数のデバイス領域を前記キャビティによって一括
で覆う工程において、前記キャビティの第3の側面と平
行な断面において、それぞれの前記第1の半導体チップ
の長さは、前記第1の半導体チップに積層された前記第
2の半導体チップの長さよりも長くなるように、前記配
線基板、前記複数の第1および第2の半導体チップを配
置するものである。
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。
数など(個数、数値、量、範囲などを含む)に言及する
場合、特に明示した場合および原理的に明らかに特定の
数に限定される場合などを除き、その特定の数に限定さ
れるものではなく、特定の数以上でも以下でも良いもの
とする。
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
態1の半導体装置(スタック構造のCSP)の構造の一
例を示す断面図、図2は図1に示すCSPの構造を示す
部分断面図、図3は図1に示すCSPの組み立てにおけ
るウェハへのダイボンドフィルム貼り付け状態の一例を
示す部分断面図、図4は図1に示すCSPの組み立てに
おけるウェハダイシングの一例を示す部分断面図、図5
は図1に示すCSPの組み立ての一例を示す部分断面図
であり、(a)は第1チップマウントを示す図、(b)
は第1チップ熱圧着を示す図、図6は図1に示すCSP
の組み立ての一例を示す部分断面図であり、(a)は第
2チップマウントを示す図、(b)は第2チップワイヤ
ボンディングを示す図である。
装置は、個片基板3(配線基板)上に2つの半導体チッ
プが積層されたスタック構造のものであるとともに、個
片基板3のチップ支持面3a(主面)側において第1の
半導体チップ1とこれに積層された第2の半導体チップ
2とが樹脂モールドによって封止された樹脂封止形のも
のである。
と同等か、もしくはそれより若干大きい程度の半導体パ
ッケージである。すなわち、前記半導体装置は、スタッ
ク構造のCSP9である。
対側の面(以降、裏面3bという)には、外部端子であ
り、かつ突起電極である複数の半田ボール11がマトリ
クス配置で設けられている。
3に示すような複数(ここでは、例えば、3個×13個
=39個のマトリクス配列)のデバイス領域7aが形成
された配線基板である多数個取り基板7を用いて、ダイ
シングライン7bによって区画形成された複数のデバイ
ス領域7aを一括に覆う状態で樹脂モールドし(以降、
これを一括モールドという)、これによって形成された
図27(b)に示す一括モールド部8をモールド後にダ
イシングして個片化したものである。
あるチップ支持面3aおよび裏面3bを有しており、か
つチップ支持面3a上に図8に示すような複数の接続端
子3c(電極)を有するとともに、裏面3b上に複数の
半田ボール11を有する個片基板3と、主面1bおよび
裏面1cを有しており、かつ主面1b上に複数のパッド
1a(電極)と複数の半導体素子とを有する第1の半導
体チップ1と、主面2bおよび裏面2cを有しており、
かつ主面2b上に複数のパッド2a(電極)と複数の半
導体素子とを有するとともに、第1の半導体チップ1よ
り厚さの薄い第2の半導体チップ2と、個片基板3のチ
ップ支持面3a上に形成されており、かつ第1の半導体
チップ1および第2の半導体チップ2を封止する樹脂封
止体6と、第2の半導体チップ2のパッド2aとこれに
対応する個片基板3の接続端子3cとを接続する複数の
ワイヤ4とからなる。
板3のチップ支持面3a上に第1の半導体チップ1の複
数のパッド1aが個片基板3の接続端子3cと対向する
ように、第1の半導体チップ1の主面1bと個片基板3
のチップ支持面3aとが向かい合って配置されている。
と個片基板3のチップ支持面3aとの間は、薄膜のNC
F(非導電フィルム:Non-Conductive Film)12などの
接着材を介して固定されている。
以外のACF(異方性導電フィルム:Anisotropic Cond
uctive Film)などを用いてもよく、あるいは、その他の
接着材を用いてもよい。
に、フリップチップ接続を行う際に用いられる接着材で
あり、エポキシ樹脂を主成分とする熱硬化性の樹脂によ
って形成されたテープ状のフィルムである。
ド1aは、これに対応する個片基板3の複数の接続端子
3cと圧接している。
aに設けられた突起電極である金バンプ1dと、個片基
板3の接続端子3cとが圧接されている。
ヤボンディング技術を利用して半導体チップの電極に設
けられた突起電極であり、CSP9の組み立てにおいて
は、予め、第1の半導体チップ1のパッド1aに設けて
おく。
3のチップ支持面3a上に第1の半導体チップ1を介し
て配置されており、第1の半導体チップ1および第2の
半導体チップ2は、ダイボンドフィルム材5(接着材)
を介してお互いの裏面1c,2cが向かい合って個片基
板3のチップ支持面3a上に配置されている。
いて、下層側の第1の半導体チップ1が個片基板3に対
してフェースダウン実装でフリップチップ接続され、一
方、上層側の第2の半導体チップ2は、第1の半導体チ
ップ1の裏面1cにフェースアップ実装されてワイヤボ
ンディング接続されており、その際、図2に示すよう
に、上層側の第2の半導体チップ2の厚さ(t2)が、下
層側の第1の半導体チップ1の厚さ(t1)より薄くなっ
ている(t1 ≧t2)。
μmなどであるが、ただし、これらの数値に限定される
ものではない。
である第2の半導体チップ2の厚さを第1の半導体チッ
プ1の厚さより薄くすることについての説明をする。
られる半導体素子は、その実装高さが低いことが要求さ
れる。そのために、半導体チップは薄く加工されたもの
を使用する必要がある。近年の薄形半導体素子に用いら
れる半導体チップは200μm以下の厚さに加工された
ものが多い。
れやすさは、半導体チップの厚さが薄いほど顕著にな
る。したがって、本実施の形態1のCSP9では、大き
な荷重が加わる第1の半導体チップ1を厚くし、第2の
半導体チップ2を第1の半導体チップ1より薄くしてい
る。
る際の荷重が10〜20kgfであり、第2の半導体チ
ップ2を熱圧着する際の荷重は1kgfである。
着する荷重を、第2の半導体チップ2を熱圧着する荷重
よりも大きくするのには以下のような理由がある。
5(b)に示すように、熱圧着ヘッド20からの圧力に
よって、金バンプ1dが配線基板3(個片基板)上の接
続端子3cと圧接した状態で熱を加え、熱硬化性樹脂を
硬化させて金バンプ1dと接続端子3cとの接続を確保
するものである。この時、金バンプ1dの高さにばらつ
きが生じた場合でも、金バンプ1dと接続端子3cとの
接続を確実に確保するためには、熱圧着ヘッド20から
加える圧力によって、金バンプ1d、接続端子3c、も
しくは接続端子3cの下の配線基板3を弾性または塑性
変形させることが有効である。
板3上の接続端子3cと接続する第1の半導体チップ1
の接続信頼性を確保するためには、大きな圧着力が必要
であり、第1の半導体チップ1には、こうした圧着力に
耐えるだけの強度、すなわちチップの厚さが必要とな
る。
れ、ワイヤ4を介して接続端子3cと接続する第2の半
導体チップ2を第1の半導体チップ1上に配置する際に
加える圧力を小さくすることで、第2の半導体チップ2
を薄くしても、チップ割れの不良を防ぐことができる。
第2の半導体チップ2の両者とも、実装荷重によって割
れることなく、また、接続端子3cとの接続信頼性を低
下させることもなく、CSP9の薄形化を図って所望の
実装高さを実現できる。
ェースダウン実装でフリップチップ接続することによ
り、第1の半導体チップ1の裏面1cに積層される第2
の半導体チップ2の平面方向の大きさを第1の半導体チ
ップ1より小さくすることも、あるいは大きくすること
も可能になり、チップサイズの制約を大幅に低減でき
る。
プサイズの組み合わせの自由度が広がり、小形のマルチ
チップモジュールを実現できる。
1のバス周波数は、第2の半導体チップ2のバス周波数
よりも大きくなっている。
チップとし、また、第2の半導体チップ2をメモリチッ
プとする。
ックチップを下層側にフェースダウン実装して、金バン
プ1dを介して個片基板3の接続端子3cと接続するこ
とによって、入出力部のインダクタンスを抑えることが
できるためである。
つ、バス周波数を大きくすることができ、ロジックチッ
プの性能をシステムが要求する十分な値にまで引き出す
ことができる。
半導体チップ2であるメモリチップは、ノイズの発生を
抑えるために電流の時間変化量を制限した範囲でも、要
求される性能を十分に発揮することができるとともに、
ロジックチップ(第1の半導体チップ1)とメモリチッ
プ(第2の半導体チップ2)とを積層することによって
CSP9の小形化を実現できる。
チップ1および第2の半導体チップ2は、例えば、シリ
コンなどによって形成され、かつそれぞれの主面1b,
2bには半導体集積回路が形成されるとともに、主面1
b,2bの周縁部には接続用の電極である複数のパッド
1a,2aが形成されている。
ールド用の樹脂は、例えば、熱硬化性のエポキシ樹脂な
どである。
りエポキシ基板である。
3aに、ワイヤ4および金バンプ1dとの接続を図る複
数の接続端子3cが形成され、また、その裏面3bに
は、半田ボール11が搭載される図14(b)に示すよ
うな複数のバンプランド3dが露出して配置されてい
る。
れるワイヤ4は、例えば、金線である。
通して接続された外部端子である複数の半田ボール3
は、個片基板3の裏面3bにマトリクス配置で設けられ
ている。
法の概要について説明する。
ち、図3と図4に示す半導体チップ形成工程、図5
(a)に示す第1の半導体チップマウント工程、図5
(b)に示す第1の半導体チップ熱圧着工程、図6
(a)に示す第2の半導体チップマウント工程および図
6(b)に示すワイヤボンディング工程について説明す
る。
子3cを有する個片基板3(配線基板)を準備する。
導体チップ2を準備する。
し、かつ主面1b上に複数のパッド1aおよび複数の半
導体素子を有する第1の半導体チップと、同様に、主面
2bおよび裏面2cを有し、かつ主面2b上に複数のパ
ッド2aおよび複数の半導体素子を有するとともに、第
1の半導体チップ1より薄い第2の半導体チップ2とを
準備する。
せる第2の半導体チップ2については、図3に示すよう
に、予め半導体ウェハ17の状態でその裏面17bにダ
イボンドフィルム材5を貼り付けておき、その後、ダイ
シングによって個片化して第2の半導体チップ2を取得
する。
体ウェハ17の主面(回路面)17aの反対側の裏面1
7bをバックグラインドにより、所望の厚さに研削した
後、エポキシ樹脂などからなるダイボンドフィルム材5
を半導体ウェハ17の裏面17b全体に貼り付ける。
18上に、主面17aを下に向けた半導体ウェハ17を
載置する。その際、120℃は、ダイボンドフィルム材
5が硬化をしない温度で、かつダイボンドフィルム材5
が半導体ウェハ17に密着しやすい温度である。
ダイボンドフィルム材5をかぶせ、ローラ14をダイボ
ンドフィルム材5の上から半導体ウェハ17上で転が
し、気泡を押し出しながら貼り付ける。
いるダイボンドフィルム材5を切り落とし、さらに、ダ
イボンドフィルム材5に添付されている保護シート15
を剥離する。
ィルム材5が貼られた半導体ウェハ17を、固定リング
19によって支持されたダイシング用のUVテープであ
るダイシングテープ16に貼り付ける。
ダイシングを行って半導体ウェハ17を切り分け(個片
化)、これによって、第2の半導体チップ2を取得す
る。
みは、ダイシングブレード10がダイボンドフィルム材
5を完全に切る深さまで行う。これは、次の工程である
ダイボンド工程において、ダイボンドフィルム材5が切
れていないと、半導体チップをダイシングテープ16か
ら剥がす際に、半導体チップのみが突き上げられて半導
体チップからダイボンドフィルム材5が剥がれてしまう
ことを防ぐためである。
7b全体に一括でダイボンドフィルム材5を貼った後に
ダイシングして個々の第2の半導体チップ2を取得する
ことにより、個片化された半導体チップに後からダイボ
ンドフィルム材5を貼る場合と比べて、作業性が向上
し、コストダウンを図ることができる。
ップ1のマウントを行う。
ド1aのそれぞれは、第1の半導体チップ1の主面1b
上に形成されたパッド1aと、パッド1a上に配置され
た突起電極である金バンプ1dとによって構成される。
個片基板3のチップ支持面3aに向かい合わせ、第1の
半導体チップ1の複数のパッド1aが個片基板3の複数
の接続端子3cと対向するように第1の半導体チップ1
を個片基板3のチップ支持面3a上に配置する。
に圧力を加えて第1の半導体チップ1の複数のパッド1
aと個片基板3の複数の接続端子3cとを電気的に接続
する。
個片基板3のチップ支持面3aの第1の半導体チップ1
搭載エリアに第1の半導体チップ1より若干大きめに切
断したNCF12(接着材)を配置し、続いて、第1の
半導体チップ1のパッド1aが個片基板3の接続端子3
cと対向するように、かつパッド1aとこれに対応する
接続端子3cとを位置決めして第1の半導体チップ1を
個片基板3のチップ支持面3a上に配置し、その後、第
1の半導体チップ1の裏面1cに1〜5Kgf程度の極
僅かな荷重を付与する。
つきささり、第1の半導体チップ1が個片基板3上に仮
固定される。
ヘッド20によって第1の半導体チップ1の裏面1cに
圧力を加える。また、前記圧力と同時に熱圧着ヘッド2
0から熱も加える。
面1bと個片基板3のチップ支持面3aとの間でNCF
12の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介
して第1の半導体チップ1を個片基板3のチップ支持面
3a上に固定する。
が、個片基板3とほぼ同じ程度の大きさのものである。
熱されたダイボンドステージ21上に載置し、第1の半
導体チップ1の裏面1cを300℃前後に加熱された熱
圧着ヘッド20で加圧する。この際の加圧荷重は、第1
の半導体チップ1の1バンプあたり50〜100gf程
度である。例えば、CSP9が200バンプのものであ
れば、10〜20kgf程度の荷重を熱圧着ヘッド20
によって第1の半導体チップ1に付与する。
度となり、溶融・硬化することにより、第1の半導体チ
ップ1のパッド1a上の金バンプ1dと、個片基板3の
接続端子3cとが接触して電気的に導通する。
熱圧着ヘッド20からの加圧荷重によって、金バンプ1
d、接続端子3c、もしくは接続端子3cの下の配線基
板3を弾性または塑性変形させた状態で熱硬化性樹脂を
硬化させるため、金バンプ1dの高さにばらつきが有る
場合、もしくは、第1の半導体チップ1または第2の半
導体チップ2動作時の発熱によって、熱硬化性樹脂が熱
膨張した場合でも、金バンプ1dと接続端子3c間の接
続信頼性を十分に確保することができる。
ップ接続が、例えば、金−金接続で行われる場合、すな
わち、個片基板3の接続端子3cの表面に金めっきが施
されている場合には、NCF12やACFなどのフィル
ム状の接着材は使用せずに、第1の半導体チップ1に圧
力と同時に超音波を加えて超音波金−金接続によって第
1の半導体チップ1と個片基板3とを接続することも可
能である。
bの保護、接続信頼性の確保、モールド時のチップ割れ
の防止のため、チップ接続後、個片基板3と第1の半導
体チップ1との間に絶縁性の樹脂を流し込んでアンダー
フィル封止を行う。
プ2のマウントを行う。
上に第1の半導体チップ1よりは厚さが薄く形成された
第2の半導体チップ2を、第1の半導体チップ1の裏面
1cと第2の半導体チップ2の裏面2cとがダイボンド
フィルム材5を介して向かい合うように配置するととも
に、圧着ヘッド(常温)によって第1の半導体チップ1
のダイボンドの際に付与した圧力(CSP9が200バ
ンプの場合、10〜20kgf程度の荷重)より小さな
圧力を加えつつ配置する。
cには、予めダイボンドフィルム材5が貼り付けられて
いるため、フリップチップ接続された第1の半導体チッ
プ1の裏面1cに、熱と小さな荷重とによってダイボン
ドフィルム材5を接着材として第2の半導体チップ2を
固着する。また、この際、ダイボンドフィルム材5を硬
化させるための加熱は、ダイボンドステージ21によっ
て行い、前記圧着ヘッドの温度はダイボンドステージ2
1の温度よりも低く、例えば、常温に設定するのが良
い。
の第2の半導体チップ2の主面2bの大きさが、例え
ば、50mm2 程度の場合、1kgf程度で、かつ、温
度は160℃程度である。
半導体チップ2の複数のパッド2aとそれぞれに対応す
る個片基板3の複数の接続端子3cとをワイヤボンディ
ングによる金線のワイヤ4を介して電気的に接続する。
導体チップ2および複数のワイヤ4を樹脂封止する。
側において、トランスファーモールドによって第1の半
導体チップ1、第2の半導体チップ2および複数のワイ
ヤ4を樹脂封止して樹脂封止体6を形成する。
基板3の複数の接続端子3cと電気的に接続する複数の
突起電極である半田ボール11を搭載する。
成された側と反対側の裏面3bに露出する各バンプラン
ド3dに、半田ボール11をリフローなどによって搭載
してCSP9の外部電極を形成する。
態2の半導体装置(スタック構造のCSP)の構造の一
例を示す部分断面図、図8は図7に示すCSPの組み立
てにおけるワイヤリング状態の一例を示す拡大平面図、
図9は図7に示すCSPの組み立ての一例を示す部分断
面図であり、(a)は第1チップマウントを示す図、
(b)は第1チップ熱圧着を示す図、図10は図7に示
すCSPの組み立ての一例を示す部分断面図であり、
(a)は第2チップマウントを示す図、(b)は第2チ
ップワイヤボンディングを示す図である。
導体装置の組み立て手順における全工程の一例を示す製
造プロセスフロー図、図12は本発明の実施の形態2の
半導体装置の組み立て手順における詳細工程の一例を示
す製造プロセスフロー図、図13は本発明の実施の形態
2の半導体装置の組み立てにおける多数個取り基板の構
造の一例を示す平面図、図14は図13に示す多数個取
り基板の一部を拡大して示す拡大部分図であり、(a)
は図13のA部の詳細を示す平面図であり、(b)は
(a)の裏面側の底面図、図15は本発明の実施の形態
2の半導体装置の組み立てに用いられる第1および第2
の半導体チップの平面図であり、(a)は第1の半導体
チップの図、(b)は第2の半導体チップの図、図16
は図15に示す第1の半導体チップの構造の一例を示す
図であり、(a)は拡大部分側面図、(b)は拡大部分
平面図、図17は本発明の実施の形態2の半導体装置の
組み立てにおける第1のNCF貼り付け工程の一例を示
す平面図、図18は図17に示す第1のNCF貼り付け
工程の詳細を示す平面図であり、(a)はNCF配置前
の図、(b)はNCF貼り付け後の図、図19は図17
に示す第1のNCF貼り付けに対する第1の半導体チッ
プの配置状態を示す図であり、(a)は第1の半導体チ
ップ配置状態の図、(b)はコレットによる押圧状態を
示す図、図20は第1の半導体チップのダイボンド方法
の一例を示す図であり、(a)は第1の半導体チップマ
ウント状態の図、(b)は第1の半導体チップ熱圧着後
の図、図21は図17に示す第1のNCF貼り付けに対
する第1の半導体チップのダイボンド後の構造の一例を
示す平面図、図22は図17に示す第1のNCF貼り付
けに対する第2のNCF貼り付け後の構造の一例を示す
平面図、図23は図22に示す第2のNCF貼り付けに
対する第1と第3の半導体チップの実装完了構造を示す
図であり、(a)は平面図であり、(b)は(a)のB
部の詳細を示す拡大部分平面図、図24は図22に示す
第2のNCF貼り付けに対する第2と第4の半導体チッ
プのダイボンド後の構造の一例を示す平面図、図25は
第2と第4の半導体チップのワイヤボンディング後の構
造を示す図であり、(a)は平面図であり、(b)は
(a)のC部の詳細を示す拡大部分平面図、図26は第
2の半導体チップのワイヤボンディング状態の一例を示
す平面図であり、(a)はワイヤボンディング前の図、
(b)はワイヤボンディング後の図、図27は一括モー
ルドが行われる多数個取り基板の構造の一例を示す平面
図であり、(a)は一括モールド前の図、(b)は一括
モールド後の図、図28は本発明の実施の形態2の半導
体装置の組み立ての一括モールド方法における樹脂流入
方向の一例を示す平面図、図29は図28に示す一括モ
ールド方法の一例を示す図であり、(a)は図28のD
−D線に沿った断面の一括モールド時の部分断面図、
(b)は図28のE−E線に沿った断面の一括モールド
時の部分断面図、図30は図28に示す一括モールド方
法に対する変形例の一括モールド方法における樹脂流入
方向の一例を示す平面図、図31は図30に示す変形例
の一括モールド方法を示す図であり、(a)は図30の
F−F線に沿った断面の一括モールド時の部分断面図、
(b)は図30のG−G線に沿った断面の一括モールド
時の部分断面図、図32は本発明の実施の形態2の半導
体装置の組み立てにおける一括モールド後の多数個取り
基板の構造の一例を示す平面図、図33は本発明の実施
の形態2の半導体装置の組み立ての第1のNCF貼り付
け工程に対する変形例の第1のNCF貼り付け工程を示
す平面図、図34は図1に示すスタック構造のCSPに
対する変形例のCSPの構造を示す断面図である。
たCSP9もしくは本実施の形態2で説明するCSP2
2の組み立てにおける特徴部分を説明するものである。
構造のものであり、実施の形態1のCSP9と同様に、
下層側の第1の半導体チップ1がフェースダウン実装で
フリップチップ接続され、かつ第1の半導体チップ1に
積層される第2の半導体チップ2かフェースアップ実装
でワイヤボンディング接続されるとともに、第1の半導
体チップ1より第2の半導体チップ2の方がその厚さが
薄いものであるが、実施の形態1との相違点は、図7に
示すように、第2の半導体チップ2の対向する少なくと
も2辺が、第1の半導体チップ1の外周より平面的に突
出してはみ出している(オーバーハングしている)点で
ある。
(ACFも同じ)は、熱圧着する際に、一度溶融して液
状になる。
ヘッド20によって10〜20kgf程度の荷重が第1
の半導体チップ1の裏面1cにかかると、第1の半導体
チップ1の下のNCF12は押し出されて、第1の半導
体チップ1の端部よりはみ出る。
になる。その際、第1の半導体チップ1の端部からはみ
出す量は、初期のNCF12の厚さから圧着後の厚さを
差し引いた余り分である。はみ出したNCF12は、第
1の半導体チップ1の側面に沿って這い上がり、第1の
半導体チップ1の裏面1cまで到達する。
チップ1の大きさより大きくしておくことにより、図9
(b)に示すように、第1の半導体チップ1の裏面1c
と同一の高さでNCF12のはみ出した箇所に平坦部1
2aを形成できる。
12の厚さを変えることにより、調整可能である。
の半導体チップ1の裏面1cへの第2の半導体チップ2
の積層を行って第2の半導体チップ2のマウントを行
う。
後、図10(b)に示すように、ワイヤボンディングを
行って第2の半導体チップ2のパッド2aと個片基板3
の接続端子3cとをワイヤ4によって電気的に接続す
る。
ワイヤボンディングの方法については、実施の形態1で
説明した第2の半導体チップ2のマウント方法およびワ
イヤボンディング方法と同じである。
プロセスフロー図にしたがって説明する。
は、図11の製造プロセスフロー図をさらに詳しく示し
たものである。
持面3aおよびチップ支持面3a上に形成された複数の
第1接続端子3e(第1の電極)および複数の第2接続
端子3f(第2の電極)を有する図13に示す配線基板
である多数個取り基板7を準備する。
イス領域7aおよびこれと千鳥配列のデバイス領域7a
における第1の半導体チップ1と接続する電極を第1接
続端子3eとし、このデバイス領域7aと隣接する他の
千鳥配列のデバイス領域7aの第3の半導体チップと接
続する電極を第2接続端子3fとする。
す第3の半導体チップ26は、第1の半導体チップ1と
同じ構造で、かつ、下層側に配置されるものである。
基板3となるデバイス領域7aの裏面3b側には、図1
4(b)に示すようなバンプランド3dがマトリクス配
列で露出している。
ド1aに形成された複数の金バンプ1dと、複数の半導
体素子とを有する図15(a)に示す複数の第1の半導
体チップ1、および、主面2bおよび主面2b上に形成
された複数のパッド2aと、複数の半導体素子とを有す
る図15(b)に示す複数の第2の半導体チップ2をそ
れぞれ準備する。
半導体チップ2の準備については、図11に示すよう
に、第1の半導体チップ1では、ステップS21のバッ
クグラインド、ステップS22のダイシング、ステップ
S23の治具詰めおよびステップS24の金(Au)バ
ンプ形成を実施の形態1で説明した方法で行って図16
(a), (b)に示すように準備し、一方、第2の半導
体チップ2では、ステップS31のバックグラインド、
ステップS32のダイボンドフィルム貼り付けおよびス
テップS33のダイシングを実施の形態1で説明した方
法で行って準備する。
後、まず、図12の製造プロセスフロー図の工程NO.
8に示す基板ベークを行う。
上(例えば、125℃でベーク時間4時間程度である)
の熱処理を行う。
吸収しやすいため、この水分を除去するための処理であ
り、これにより、第1の半導体チップ1の熱圧着時、多
数個取り基板7に気泡が形成されることを防止できると
ともに、水分含有による密着性の低下を防ぐことができ
る。
り基板7のチップ支持面3a上にNCF12などの接着
材を介して第1の半導体チップ1を配置し、その後、前
記接着材を熱処理して硬化させて第1の半導体チップ1
を多数個取り基板7上に固定する手順となる。
の貼り付けを行う。
12bを用い、多数個取り基板7の千鳥配列のそれぞれ
のデバイス領域7aの図18(a)に示す複数の第1接
続端子3e上に、図18(b)に示すように第1NCF
12bを配置する。
て多数個取り基板7のデバイス領域7a上に配置される
第1および第2の部分を有している。
に、個片化(前記第1および第2の部分)された複数の
第1NCF12bを千鳥配列で配置する。
すように、千鳥配列で配置された複数の第1NCF12
bのうちの何れか1つ(例えば、角部に配置された第1
NCF12b)の上に第1の半導体チップ1を配置し、
熱圧着によって第1の半導体チップ1を固定する。すな
わち、図11に示すステップS2の第1の半導体チップ
1のフリップチップ搭載を行って、さらに、ステップS
3に示す熱圧着を行う。
ように、70℃程度に加熱されたダイボンドステージ2
1上で、315℃程度に加熱された熱圧着ヘッド20に
よって第1の半導体チップ1の裏面1cから荷重を加え
て熱圧着する。
(b)に示すように第1の半導体チップ1は第1NCF
12bを介して固定されて、第1の半導体チップ1の複
数の金バンプ1dと多数個取り基板7のデバイス領域7
aの第1接続端子3eとが電気的に接続するとともに、
第1NCF12bは第1の半導体チップ1の外周にはみ
出した状態となる。
囲Pは、熱圧着ヘッド20からの熱の影響で、基板温度
が第1NCF12bの熱硬化性樹脂を硬化させる程度ま
で上昇する範囲を示しており、複数の第1NCF12b
を千鳥配列などの配列で配置する際には、それぞれの隣
接する第1NCF12bが範囲Pに入らないように配置
しなければならない。
響を回避可能な程度の間隔をそれぞれに持って複数の第
1NCF12bを千鳥配列などの配列で配置する。
影響で、隣接する第1NCF12bの熱圧着前の熱硬化
を防ぐことができるとともに、範囲Pに入らない程度に
あるまとまった数の第1NCF12bを配置してそれぞ
れの上に第1の半導体チップ1配置後、連続して第1の
半導体チップ1を複数個熱圧着することにより、第1の
半導体チップ1のマウント処理を効率良く行うことがで
きる。
鳥配列で第1の半導体チップ1の熱圧着を完了させる。
7aのうち、第1の半導体チップ1を搭載した千鳥配列
のデバイス領域7aに隣接するまだ第1の半導体チップ
1を搭載していない他の千鳥配列のデバイス領域7aの
複数の第2接続端子3f上に第2NCF12c(第2の
接着材)を配置する。
の第1の半導体チップ1のそれぞれの隣に、個片化され
た複数の第2NCF12cを同じく千鳥配列で配置す
る。
配置された第2NCF12c上に図23に示す複数の第
3の半導体チップ26を搭載し、この第3の半導体チッ
プ26を前記同様の方法で熱圧着ヘッド20により熱圧
着する。
の第3の半導体チップ26が多数個取り基板7の複数の
デバイス領域7aのチップ支持面3a上に固定されると
ともに、それぞれの第3の半導体チップ26の複数の金
バンプ1d(図16参照)と、図14(a)に示す多数
個取り基板7のデバイス領域7aの複数の第2接続端子
3fとが電気的に接続される。
すように、多数個取り基板7上に搭載される下層側の半
導体チップである第1の半導体チップ1および第3の半
導体チップ26のマウントを完了する。
12cは、熱硬化性樹脂によって形成されたフィルムで
ある。したがって、熱圧着ヘッド20およびダイボンド
ステージ21による荷重と熱とで第1NCF12bおよ
び第2NCF12cの熱硬化性樹脂が熱硬化し、これに
よって熱圧着が行われる。
ように、まず、ある複数(ここでは千鳥配列の場合を説
明したが、千鳥配列以外の複数であってもよい)の第1
NCF12bの配置を行い、さらに、図21に示すよう
に、この第1NCF12b上へ複数の第1の半導体チッ
プ1よりなる第1の半導体チップ群の搭載を済ませた
後、図22に示すように、残りの第2NCF12cを配
置してこれの上に、図23に示すように複数の第3の半
導体チップ26よりなる第2の半導体チップ群の搭載を
行って複数の第1の半導体チップ1と複数の第3の半導
体チップ26すなわち下層側の半導体チップの実装を完
了する場合を説明した。
接するデバイス領域7aへの熱影響が無視できる場合に
は、先に、NCF12の配置を全数完成させ、その後、
まとめて複数の第1の半導体チップ1および複数の第3
の半導体チップ26の熱圧着によるダイボンド(マウン
ト)を行っても良く、この場合には、NCF12を第1
NCF12bと第2NCF12cとに分ける必要がな
く、かつ、第1の半導体チップ1の搭載についても、1
つの工程で行うことができるため、NCF12の実装と
下層側の半導体チップの搭載とを効率良く行うことが可
能になる。
するデバイス領域7aへの熱影響が非常に大きく、例え
ば、対角線方向に隣接するデバイス領域7a同士での熱
影響さえ無視できない場合には、全ての隣接するデバイ
ス領域7aには同時にNCF12を配置しないように、
全体の数の4分の1ずつNCF12を配置し、4回に分
けて第1の半導体チップ1を実装するようにしてもよ
い。
半導体チップ2の搭載を行う。
うに、第1の半導体チップ1の全数実装後に第2の半導
体チップ2を搭載する場合である。
載については、実施の形態1で説明した第2の半導体チ
ップ2の搭載方法と同じである。
c上に第1の半導体チップ1よりは厚さが薄く形成され
た第2の半導体チップ2を、第1の半導体チップ1の裏
面1cと第2の半導体チップ2の裏面2cとがダイボン
ドフィルム材5(図6(a)参照)を介して向かい合う
ように配置するとともに、図5(b)に示す熱圧着ヘッ
ド20によって第1の半導体チップ1のダイボンドの際
に付与した圧力(CSP22が200バンプの場合、1
0〜20kgf程度の荷重)より小さな圧力を加えつつ
配置する。
1の半導体チップ1の裏面1cに、熱と荷重とによって
ダイボンドフィルム材5を接着材として第2の半導体チ
ップ2を固着する(図26(a)参照)。
の第2の半導体チップ2の主面2bの大きさが、例え
ば、50mm2 程度の場合、1kgf程度で、かつ、温
度は160℃程度である。
プ2および複数の第4の半導体チップ27の熱圧着を行
っていき、第2の半導体チップ2と第4の半導体チップ
27の実装を、図24に示すように全数完了させる。
27は、第2の半導体チップ2と同じ構造で、かつ前記
複数の第3の半導体チップ26の上にそれぞれ配置され
るものである。
の半導体チップ2および第4の半導体チップ27の複数
のパッド2aと、それぞれに対応するデバイス領域7a
である個片基板3の複数の第1接続端子3eまたは第2
接続端子3fとをワイヤボンディングによる金線のワイ
ヤ4を介して電気的に接続する(図25(b)、図26
(b)参照)。
に示すように、順次第2の半導体チップ2に対して行っ
ていき、第4の半導体チップ27を含む第2の半導体チ
ップ2のワイヤボンディングを全数完了させる。
の半導体チップ1(第3の半導体チップ26を含む)、
第2の半導体チップ2(第4の半導体チップ27を含
む)および複数のワイヤ4の樹脂封止である樹脂モール
ドを行う。
のデバイス領域7aを1つのキャビティ13aで覆って
一括にモールドし、その後、ダイシングを行って個片化
する一括モールド:MAP(Mold Array Package) 方式
の場合を説明する。
(b)に示すように、互いに向かい合う第1の側面13
bおよび第2の側面13cと、第1の側面13bおよび
第2の側面13cと接しており、かつ互いに向かい合う
第3の側面13dおよび第4の側面13e、さらに、前
記第1〜第4の側面13eに隣接する上面13jおよび
下面13kを有するキャビティ13a、および第1の側
面13b上に形成された複数の樹脂注入口13fを持つ
金型であるモールド金型13を準備する。
hと下型13iとからなり、第1の側面13bと第2の
側面13cと第3の側面13dと第4の側面13eおよ
び上面13jとを有するキャビティ13aがモールド金
型13の上型13hに形成されている。
は、第2の側面13c上にベントホールとして空気孔1
3gが形成されている。
た配線基板である多数個取り基板7と、多数個取り基板
7の複数のデバイス領域7aのそれぞれに固定された第
1の半導体チップ1と、第1の半導体チップ1上に固定
された第2の半導体チップ2とを準備する。
イヤボンディング後の多数個取り基板7を準備する。
(モールド金型13の樹脂注入口13fに対応する側)
の端部には複数の金メッキ部7cが形成されている。こ
れは、モールドによって形成される図27(b)に示す
樹脂ゲート部8aの多数個取り基板7からの剥離を容易
にするためのものである。
個取り基板7、複数の第1の半導体チップ1および第2
の半導体チップ2をキャビティ13aの内部で下型13
iに配置して図29(b)に示すように複数のデバイス
領域7aを上型13hのキャビティ13aによって一括
で覆う。
ビティ13aの第3の側面13dと平行な断面(図29
(a)の断面のこと)において、それぞれの第1の半導
体チップ1の長さが、第1の半導体チップ1に積層され
た第2の半導体チップ2の長さよりも長くなるように複
数の第1の半導体チップ1および第2の半導体チップ2
を配置する。
なわちキャビティ13aの第1の側面13bと平行な断
面(図29(b)のこと)においては、第1の半導体チ
ップ1の長さが、第2の半導体チップ2の長さよりも短
くなるように、第1の半導体チップ1および第2の半導
体チップ2を配置する。
半導体チップ2の関係を、図28に示す樹脂流入方向に
対して、第1の半導体チップ1の長さが、第2の半導体
チップ2の長さよりも長くなるような関係とする。
方向では、第1の半導体チップ1の長さが、第2の半導
体チップ2の長さよりも短くなるような関係である。
締めを行った後、それぞれのデバイス領域7aに対応し
た複数の樹脂注入口13fより樹脂(レジン)を注入し
て、複数の第1の半導体チップ1および第2の半導体チ
ップ2を一括で樹脂封止する。
して、第1の半導体チップ1の裏面1cと第2の半導体
チップ2との間に段差が生じ、上層側の第2の半導体チ
ップ2の方が引っ込んでいるため、図29(a)に示す
ようなレジンの流れ23となり、第2の半導体チップ2
の主面2b上に樹脂(レジン)が容易に回り込み、キャ
ビティ13a内の空気を空気孔13gから追い出すこと
ができる。
2b上でのボイドの発生を抑えることができ、モールド
性を向上できる。
13a内において樹脂流入方向に平行な方向に対して、
図30および図31(a)に示すように、第2の半導体
チップ2が、第1の半導体チップ1の外周より平面的に
突出する部分を有するように、両者を配置してもよく、
その場合、第2の半導体チップ2の突出する部分と多数
個取り基板7のチップ支持面3aとの間を接着材である
NCF12によって充填する。
締めを行った後、それぞれのデバイス領域7aに対応し
た複数の樹脂注入口13fより樹脂(レジン)を注入し
て、複数の第1の半導体チップ1および第2の半導体チ
ップ2を一括で樹脂封止する。
分と多数個取り基板7のチップ支持面3aとの間がNC
F12によって充填されていない場合には、キャビティ
13aの第1の側面13bから遠い側の第2の半導体チ
ップ2が突出する部分の下に、樹脂の未充填部分(ボイ
ド)が発生する可能性が高くなる。トランスファーモー
ルド法においては、モールド工程の最終段階に樹脂に非
常に圧力をかけて、樹脂中のボイドを排除または圧縮す
ることでボイドの体積を減らすことが可能であるが、前
記のようにチップの下に大きなボイドがある状態で樹脂
に圧力をかけると、チップが割れる恐れがある。
の半導体チップ2の突出する部分と多数個取り基板7の
チップ支持面3aとの間は、モールド工程前に予めNC
F12によって充填されているので、トランスファーモ
ールド工程時に圧力をかけたとしてもチップが割れる問
題を回避することができる。
上に、図27(b)、図32に示すような一括モールド
部8と複数の樹脂ゲート部8aとが形成される。
ール搭載を行って多数個取り基板7のデバイス領域7a
のバンプランド3dにはんだボールの仮止めを行う。
のリフローを行って、前記はんだボールのバンプランド
3dへの固定を行う。
のダイシングを行って個々のパッケージに個片化する。
びステップS11の電気試験を行ってCSP22の組み
立てを完了する。
形態3の半導体装置(スタック構造のCSP)の構造の
一例を樹脂封止体を透過して示す平面図、図36は図3
5に示すJ−J線に沿って切断した断面の構造を示す拡
大部分断面図、図37は図35に示すCSPに組み込ま
れる第1の半導体チップの構造の一例を示す平面図、図
38は図35に示すCSPの組み立ての第1の半導体チ
ップのマウント状態の一例を示す拡大部分断面図、図3
9は図35に示すCSPの組み立ての第1の半導体チッ
プの熱圧着状態の一例を示す拡大部分断面図、図40は
図39に示す熱圧着工程における熱圧着後の接着材の形
状の一例を示す拡大部分断面図、図41は図35に示す
CSPの組み立ての第2および第3の半導体チップのマ
ウント状態の一例を示す拡大部分断面図、図42は図3
5に示すCSPの組み立てのワイヤボンディング状態の
一例を示す拡大部分断面図、図43は図35に示すCS
Pの変形例の組み立ての第1の半導体チップと第2の半
導体チップの接着方法の一例を示す拡大部分断面図、図
44は図35に示すCSPの変形例の組み立ての第1の
半導体チップへの突起電極の形成方法の一例を示す拡大
部分断面図、図45は図35に示すCSPの変形例の組
み立ての第1の半導体チップの配線基板への接着方法の
一例を示す拡大部分断面図、図46は図35に示すCS
Pの変形例の組み立ての第1および第2の半導体チップ
の熱圧着状態の一例を示す拡大部分断面図、図47は図
35に示すCSPの変形例の組み立ての第3の半導体チ
ップの熱圧着状態の一例を示す拡大部分断面図である。
は、個片基板3(配線基板)上に3つの半導体チップが
積層されたスタック構造のものであるとともに、個片基
板3のチップ支持面3a(主面)側において第1の半導
体チップ1と、第1の半導体チップ1上に積層された第
2の半導体チップ2と、第2の半導体チップ2上に積層
された第3の半導体チップ29とが樹脂モールドによっ
て封止された樹脂封止形のものであり、チップ3層のス
タック構造のCSP30である。
図36に示すように、3段めの半導体チップである第3
の半導体チップ29の主面29bに形成された電極であ
る複数のパッド29aが、第1の半導体チップ1および
第2の半導体チップ2のそれぞれの端部より外側の位置
に配置されていることであり、その際、第2の半導体チ
ップ2の第1の半導体チップ1からはみ出した箇所の裏
面2cと、第3の半導体チップ29の第2の半導体チッ
プ2からはみ出した箇所の裏面29cにも接着材である
NCF12が配置されていることである。
ップ29の各パッド29aの下側にもNCF12が配置
されている構造の半導体パッケージである。
面29bの各パッド29aに対応した裏面29c側の領
域をNCF12で支えることが可能なため、第3の半導
体チップ29に対してもワイヤボンディングを行うこと
ができ、第3の半導体チップ29のパッド29aも、第
2の半導体チップ2と同様にワイヤ4と接続されてい
る。
の半導体チップ1の主面1bと個片基板3のチップ支持
面3aとの間に形成された第1の部分である第1チップ
接合部12dと、第1の半導体チップ1を配置する領域
の外側であり、かつ第2の半導体チップ2の裏面2cと
個片基板3のチップ支持面3aの間に形成された第2の
部分であるはみ出し部12eと、第1の半導体チップ1
を配置する領域および第2の半導体チップ2を配置する
領域の外側であり、かつ第3の半導体チップ29の裏面
29cと個片基板3のチップ支持面3aとの間に形成さ
れた第3の部分であるはみ出し部12fとを有してい
る。
部12eが、第1チップ接合部12dよりも厚く、さら
に、はみ出し部12fが、はみ出し部12eよりも厚く
形成されている。
Fなどが好ましいが、NCF12やACF以外のもので
あってもよい。
体チップ29は、それぞれ第1の半導体チップ1の裏面
1cと、第2の半導体チップ2の主面2bにダイボンド
フィルム材5によって接着されている。
5などの接着材は、熱硬化性のものりであり、熱硬化性
樹脂を含んでいる。
導体チップは、例えば、第1の半導体チップ1がマイコ
ンであり、第2の半導体チップ2がSRAM(Static Ra
ndomAccess Memory) であり、第3の半導体チップ29
がFlashメモリなどであるが、それぞれの半導体チ
ップの機能については、前記した機能に限定されること
なく、他の機能のものであってもよい。
造については、実施の形態1のCSP9と同様であるた
め、その重複説明は省略する。
方法について説明する。
の裏面3bを有するとともに、チップ支持面3a上に複
数の接続端子(電極)3cを有する個片基板3(配線基
板)を準備する。
導体チップ2と第3の半導体チップ29を準備する。
し、かつ主面1b上に複数のパッド1aおよび複数の半
導体素子を有する第1の半導体チップと、同様に、主面
2bおよび裏面2cを有し、かつ主面2b上に複数のパ
ッド2aおよび複数の半導体素子を有する第2の半導体
チップ2と、同様に、主面29bおよび裏面29cを有
し、かつ主面29b上に複数のパッド29aおよび複数
の半導体素子を有する第3の半導体チップ29を準備す
る。
1a上には突起電極である金バンプ1dが形成されてい
る。
体チップ1は、図37に示すように、正方形で、かつそ
の主面1bの外周部に複数のパッド1aが並んで配置さ
れた外周パッド配列のものである。
体チップ1のマウントを行う。
ップ1の主面1bを個片基板3のチップ支持面3aに向
かい合わせ、第1の半導体チップ1の複数のパッド1a
が個片基板3の複数の接続端子3cと対向するように第
1の半導体チップ1を個片基板3のチップ支持面3a上
に配置する。
に圧力を加えて第1の半導体チップ1の複数のパッド1
aと個片基板3の複数の接続端子3cとを電気的に接続
する。
3aの第1の半導体チップ1搭載エリアに第1の半導体
チップ1より大きめに切断したNCF12(接着材)を
配置し、続いて、第1の半導体チップ1のパッド1aが
個片基板3の接続端子3cと対向するように、かつパッ
ド1aとこれに対応する接続端子3cとを位置決めして
第1の半導体チップ1を個片基板3のチップ支持面3a
上に配置し、その後、第1の半導体チップ1の裏面1c
に荷重を印加する。
突きささり、第1の半導体チップ1が個片基板3上に仮
固定される。
28aを有する熱圧着用治具である熱圧着へッド28に
よって、第1の半導体チップ1の裏面1cに圧力を加え
る。また、前記圧力と同時に熱圧着へッド28から熱も
加える。
面1bと個片基板3のチップ支持面3aとの間でNCF
12の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介
して第1の半導体チップ1を個片基板3のチップ支持面
3a上に固定する。
8aは、第1の半導体チップ1上に搭載する第2の半導
体チップ2と略同じ形状で、かつ略同じ大きさに形成さ
れている。具体的には、突起部28aの平面方向(加圧
方向と直角の方向)の大きさは、第2の半導体チップ2
より僅かに大きく、かつ突起部28aの突出分の高さ
は、第2の半導体チップ2の厚さより僅かに小さく形成
されている。
プ1が加圧・加熱された際に、この圧力によって第1の
半導体チップ1の外側周囲にはみ出すとともに、はみ出
し部12eとはみ出し部12fを形成するための所望の
厚さを有しているものである。
1の半導体チップ1の裏面1cを加圧すると、NCF1
2が第1の半導体チップ1の外側周囲にはみ出すととも
に、熱圧着へッド28の突起部28aに応じた形状のは
み出し部(第2の部分)12eと、はみ出し部(第3の
部分)12fが形成される。
すように、第1チップ接合部12dと、これより厚いは
み出し部12eと、さらに、はみ出し部12eより厚い
はみ出し部12fとが形成される。
eの厚さの差は、熱圧着へッド28の突起部28aの高
さが第2の半導体チップ2の厚さより僅かに小さく形成
されているため、第2の半導体チップ2の厚さより小さ
くなる。
後に加熱されたダイボンドステージ21上に載置し、第
1の半導体チップ1の裏面1cを300℃前後に加熱さ
れた熱圧着ヘッド28で加圧する。
・硬化することにより、第1の半導体チップ1のパッド
1a上の金バンプ1dと、個片基板3の接続端子3cと
が接触して電気的に導通する。
2および第3の半導体チップ29のマウントを行う。
体チップ29は、予め両者を接着しておく。
裏面29cに貼り付けられたダイボンドフィルム材5に
よって第2の半導体チップ2の主面2bと第3の半導体
チップ29の裏面29cとが接着されている。
パッド29aが、第2の半導体チップ2より外側に配置
されるように第1の半導体チップ1と第2の半導体チッ
プ2を接着する。なお、第2の半導体チップ2の裏面2
cにも、同様のダイボンドフィルム材5が貼り付けられ
ている。
の半導体チップ29とが接着された状態で、第2の半導
体チップ2の裏面2cが第1の半導体チップ1の裏面1
cと向かい合うように第1の半導体チップ1上に第2の
半導体チップ2および第3の半導体チップ29を配置す
る。
数のパッド29aは、第1の半導体チップ1より外側に
位置し、かつ第2の半導体チップ2より外側に配置され
た状態となる。
らその主面29bに対して荷重および熱を印加して、第
2の半導体チップ2および第3の半導体チップ29の熱
圧着を行う。
および第3の半導体チップ29の裏面29cにそれぞれ
貼り付けられたダイボンドフィルム材5が接着材となっ
て第2の半導体チップ2および第3の半導体チップ29
が熱圧着される。
fとはみ出し部12eの厚さの差が第2の半導体チップ
2の厚さより僅かに小さいため、NCF12の一部すな
わちはみ出し部12fは、第1の半導体チップ1の外側
に配置された第3の半導体チップ29の複数のパッド2
9aと、個片基板3のチップ支持面3aとの間における
第3の半導体チップ29の裏面29cとはみ出し部12
fとの間隔(隙間)が、第3の半導体チップ29の厚さ
よりも小さくなるように配置された状態となる。
第3の半導体チップ29の裏面29cとの間に形成され
る隙間は、第3の半導体チップ29の厚さよりも遥かに
小さいものである。
チップ29のマウント完了により、第3の半導体チップ
29の各パッド29aが、第1の半導体チップ1と第2
の半導体チップ2の外側に配置された状態となる。
導体チップ2の複数のパッド2aおよび第3の半導体チ
ップ29の複数のパッド29aとそれぞれに対応する個
片基板3の複数の接続端子3cとをワイヤボンディング
による金線のワイヤ4を介して電気的に接続する。
ワイヤボンディングを行う。第2の半導体チップ2のワ
イヤボンディングでは、第1の半導体チップ1より外側
に配置された第2の半導体チップ2のパッド2aに対し
て、その裏面2c側に配置されたNCF12のはみ出し
部12eがワイヤボンディング時の荷重受けとなるた
め、ワイヤボンディング時の第2の半導体チップ2の割
れを防止することができる。
ンディングを終えた後、第3の半導体チップ29に対し
てのワイヤボンディングを行う。
ングでは、第2の半導体チップ2より外側に配置された
第3の半導体チップ29の各パッド29aに対して、そ
の裏面29c側に配置されたNCF12のはみ出し部1
2fがワイヤボンディング時の荷重受けとなるため、ワ
イヤボンディング時の第3の半導体チップ29の割れを
防止することができる。
体チップ29の裏面29cとの間に形成される隙間は、
第3の半導体チップ29の厚さよりも遥かに小さく、は
み出し部12fがワイヤボンディング時の荷重を確実に
受けることができるため、第3の半導体チップ29の割
れを防ぐことができる。
導体チップ2、第3の半導体チップ29および複数のワ
イヤ4を樹脂封止する。
側において、トランスファーモールディングによって第
1の半導体チップ1、第2の半導体チップ2、第3の半
導体チップ29および複数のワイヤ4を樹脂封止して樹
脂封止体6を形成する。
金型クランプ時などの荷重が第3の半導体チップ29に
印加された際にも、NCF12のはみ出し部12fが荷
重受けとなるため、第3の半導体チップ29の割れを防
ぐことができる。
の裏面3b上に、個片基板3の複数の接続端子3cと電
気的に接続する複数の突起電極である半田ボール11を
搭載する。
る各バンプランド3d(図14参照)に、半田ボール1
1をリフローなどによって搭載してCSP30の外部電
極を形成する。
方法の変形例について説明する。
チップ1と第2の半導体チップ2を接着する。ここで
は、第1の半導体チップ1の裏面1cと第2の半導体チ
ップ2の裏面2cとを向き合わせて配置して接着する。
その際、予め第1の半導体チップ1の裏面1cにダイボ
ンドフィルム材5を貼り付けておき、両者を熱圧着用治
具である熱圧着へッド33を用いた熱圧着によってダイ
ボンドフィルム材5を介して接着する。
体チップ1の各パッド1a上に突起電極である図45に
示すような金バンプ1dを形成する。
技術を利用して第1の半導体チップ1のパッド1aに金
バンプ1dを形成する。つまり、ボンディングツールで
あるキャピラリ32によってワイヤ4を案内し、ワイヤ
ボンディングと同様にして第1の半導体チップ1のパッ
ド1a上に金バンプ1dを形成する。
第1の半導体チップ1搭載エリアに第1の半導体チップ
1より大きめに切断したNCF12を配置し、続いて、
第1の半導体チップ1のパッド1aが個片基板3の接続
端子3cと対向するように、かつパッド1aとこれに対
応する接続端子3cとを位置決めして第1の半導体チッ
プ1および第2の半導体チップ2を個片基板3のチップ
支持面3a上に配置する。
上に、第2の半導体チップ2と接着された第1の半導体
チップ1を、その主面1bが個片基板3のチップ支持面
3aに向き合うように配置する。
を行い、複数の金バンプ1dを介して第1の半導体チッ
プ1と個片基板3の複数の接続端子3cとを電気的に接
続するとともに、第1の半導体チップ1の主面1bと個
片基板3のチップ支持面3aとの間をNCF12で接着
する。
体チップ2の主面2b側から熱圧着へッド33によって
第2の半導体チップ2を介して荷重と熱を印加する。
面1bと個片基板3のチップ支持面3aとの間でNCF
12の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介
して第1の半導体チップ1が個片基板3のチップ支持面
3a上に固定され、さらに、第1の半導体チップ1のパ
ッド1a上の金バンプ1dと個片基板3の接続端子3c
とが接触して電気的に導通する。
1が加圧・加熱された際に、この圧力によって第1の半
導体チップ1の外側周囲にはみ出すとともに、はみ出し
部12eおよびはみ出し部12fを形成するための所望
の厚さを有しているものである。
へッド33によって第2の半導体チップ2を介して第1
の半導体チップ1を加圧すると、NCF12が第1の半
導体チップ1の外側周囲にはみ出すとともに、第2の半
導体チップ2の第1の半導体チップ1より突出した裏面
2c側にはみ出し部(第2の部分)12eが形成され、
さらにその外側に、はみ出し部(第3の部分)12fが
形成される。
り、第2の半導体チップ2の主面2bとはみ出し部12
fとは、ほぼ同一の高さ、または僅かにはみ出し部12
fの方が低く形成される。
上に、第3の半導体チップ29をその裏面29cが第2
の半導体チップ2の主面2bに向き合うように接着す
る。
パッド29aが、第1の半導体チップ1と第2の半導体
チップ2より外側の位置に配置されるように第3の半導
体チップ29を第2の半導体チップ2上に配置する。
のパッド29aが、第1の半導体チップ1と第2の半導
体チップ2より外側に配置されるとともに、予めダイボ
ンドフィルム材5が裏面29cに貼り付けられた第3の
半導体チップ29をその裏面29cを第2の半導体チッ
プ2の主面2bに向けてこの主面2b上に配置し、その
後、図47に示すように、第3の半導体チップ29の上
方から熱圧着へッド33により第3の半導体チップ29
の主面29bに対して加圧・加熱を行って両者を接着す
る。
1の半導体チップ1の裏面1c上に熱硬化性樹脂を含む
ダイボンドフィルム材5を介して接着されるとともに、
第3の半導体チップ29は、第2の半導体チップ2の主
面2b上に、同様に熱硬化性樹脂を含むダイボンドフィ
ルム材5を介して接着された状態となり、その際、第3
の半導体チップ29の複数のパッド29aは、第1の半
導体チップ1と第2の半導体チップ2の外側の位置に配
置されている。
ディングと同様の方法でワイヤボンディングを行う。
配置された第2の半導体チップ2のパッド2aに対し
て、その裏面2c側に配置されたNCF12のはみ出し
部12eがワイヤボンディング時の荷重受けとなるた
め、ワイヤボンディング時の第2の半導体チップ2の割
れを防止することができる。
配置された第3の半導体チップ29の各パッド29aに
対して、その裏面29c側に配置されたNCF12のは
み出し部12fがワイヤボンディング時の荷重受けとな
るため、ワイヤボンディング時の第3の半導体チップ2
9の割れを防止することができる。
へッド33の先端(加圧面)の形状を平坦な面にするこ
とができ、前記した本実施の形態3の一例の熱圧着へッ
ド28に比較してその形状を簡単な形状にすることがで
きる。
それによって得られるその他の効果については、前記し
た本実施の形態3の一例と同様であるため、その重複説
明は省略する。
形態4の半導体装置(スタック構造のCSP)の構造の
一例を樹脂封止体を透過して示す平面図、図49は図4
8に示すCSPに組み込まれる第1の半導体チップの構
造の一例を示す平面図、図50は図48に示すCSPの
組み立てにおける第1の半導体チップのマウント状態の
一例をK−K線に沿って切断した箇所で示す拡大部分断
面図、図51は図48に示すCSPの組み立てにおける
第2の半導体チップのマウント状態の一例を示す拡大部
分断面図、図52は図48に示すCSPの組み立てにお
ける第3の半導体チップのマウント状態の一例を示す拡
大部分断面図、図53は図48に示すCSPの組み立て
におけるワイヤボンディング状態の一例を示す拡大部分
断面図、図54は図48に示すCSPのK−K線に沿っ
て切断した断面の構造を示す拡大部分断面図である。
態3のCSP30と同様に、個片基板3上に3つの半導
体チップが積層されたスタック構造のCSP31(図4
8参照)であるが、実施の形態3のCSP30との構造
の相違点は、3段めの半導体チップである第3の半導体
チップ29の複数のパッド29aが、2段めの第2の半
導体チップ2の端部より内側の領域で、かつ1段めの第
1の半導体チップ1より外側の位置に配置されているこ
とである。
第1の半導体チップ1の主面1bと個片基板3のチップ
支持面3aとの間に形成された第1の部分である第1チ
ップ接合部12dと、第1の半導体チップ1を配置する
領域の外側であり、かつ第2の半導体チップ2の裏面2
cと個片基板3のチップ支持面3aの間に形成された第
2の部分であるはみ出し部12eとを有しており、第3
の半導体チップ29の各パッド29aは、第2の半導体
チップ2上に配置されているため、はみ出し部12e
は、第2の半導体チップ2の各パッド29aの裏面2c
側と第3の半導体チップ29の各パッド29aの裏面2
9c側とに配置されていることになる。
2のはみ出し部12eは、第2の半導体チップ2の複数
のパッド2aが配置された領域を支持するとともに、さ
らにこの第2の半導体チップ2を介して第3の半導体チ
ップ29の複数のパッド29aが配置された領域も支持
している。
半導体チップ1は、図49に示すように、長方形で、か
つその主面1bの幅方向の中央付近に複数のパッド1a
が長手方向に平行に並んで配置されたセンタパッド配列
のものである。
体チップは、例えば、第1の半導体チップ1がDRAM
(Dynamic Random Access Memory) であり、第2の半導
体チップ2がSRAM(Static Random Access Memory)
であり、第3の半導体チップ29がFlashメモリな
どであるが、それぞれの半導体チップの機能について
は、前記した機能に限定されることなく、他の機能のも
のであってもよい。
造については、実施の形態3のCSP30と同様である
ため、その重複説明は省略する。
方法について説明する。
端子3cを有する個片基板3、第1の半導体チップ1、
第2の半導体チップ2および第3の半導体チップ29を
準備する。
示すようなセンタパッド配列のものであり、各パッド1
a上には、実施の形態3と同様に突起電極である金バン
プ1dが形成されている。
1のマウントを行う。
個片基板3のチップ支持面3aに向かい合わせ、第1の
半導体チップ1の複数のパッド1aが個片基板3の複数
の接続端子3cと対向するように第1の半導体チップ1
を個片基板3のチップ支持面3a上に配置する。
に圧力を加えて第1の半導体チップ1の複数のパッド1
aと個片基板3の複数の接続端子3cとを電気的に接続
する。
3aの第1の半導体チップ1搭載エリアに第1の半導体
チップ1より大きめに切断したNCF12を配置し、続
いて、第1の半導体チップ1のパッド1aが個片基板3
の接続端子3cと対向するように、かつパッド1aとこ
れに対応する接続端子3cとを位置決めして第1の半導
体チップ1を個片基板3のチップ支持面3a上に配置
し、その後、第1の半導体チップ1の裏面1cに荷重を
印加する。
突きささり、第1の半導体チップ1が個片基板3上に仮
固定される。
によって、第1の半導体チップ1の裏面1cに圧力を加
え、これと同時に熱圧着へッド33から熱も加える。
面1bと個片基板3のチップ支持面3aとの間でNCF
12の熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介
して第1の半導体チップ1を個片基板3のチップ支持面
3a上に固定する。その結果、第1の半導体チップ1の
パッド1a上の金バンプ1dと、個片基板3の接続端子
3cとが接触して電気的に導通する。
1が加圧・加熱された際に、この圧力によって第1の半
導体チップ1の外側周囲にはみ出すが、熱圧着へッド3
3の加圧面によって覆われているため、はみ出し部12
eが形成される。
1cとはみ出し部12eとがほぼ同一の高さ、または、
はみ出し部12eの方が僅かに低く形成される。
2のマウントを行う。
c上に、第2の半導体チップ2をその裏面2cが第1の
半導体チップ1の裏面1cに向き合うように接着する。
体チップ2の複数のパッド2aが、第1の半導体チップ
1より外側の位置に配置されるように第2の半導体チッ
プ2を第1の半導体チップ1上に配置する。
パッド2aが、第1の半導体チップ1より外側に位置し
て、かつNCF12のはみ出し部12e上に配置される
とともに、予めダイボンドフィルム材5が裏面2cに貼
り付けられた第2の半導体チップ2をその裏面2cを第
1の半導体チップ1の裏面1cに向けてこの裏面1c上
に配置し、その後、第2の半導体チップ2の上方から熱
圧着へッド33によって第2の半導体チップ2の主面2
bに対して加圧・加熱を行って両者を接着する。
1の半導体チップ1の裏面1c上に熱硬化性樹脂を含む
ダイボンドフィルム材5を介して接着された状態とな
り、その際、第2の半導体チップ2の複数のパッド2a
は、第1の半導体チップ1の外側の位置に配置されてい
る。
29のマウントを行う。
b上に、第3の半導体チップ29をその裏面29cが第
2の半導体チップ2の主面2bに向き合うように接着す
る。その際、第3の半導体チップ29の複数のパッド2
9aが、第2の半導体チップ2の複数のパッド2aが配
置されている領域より内側で、かつ第1の半導体チップ
1より外側に配置されるように第3の半導体チップ29
を第2の半導体チップ2上に配置する。
ら熱圧着へッド33により第3の半導体チップ29の主
面29bに対して加圧・加熱を行って両者を接着する。
第2の半導体チップ2の主面2b上に、熱硬化性樹脂を
含むダイボンドフィルム材5を介して接着された状態と
なり、その際、第3の半導体チップ29の複数のパッド
29aは、第2の半導体チップ2の複数のパッド2aが
配置されている領域より内側で、かつ第1の半導体チッ
プ1より外側に配置された状態となる。
の半導体チップ1より突出した領域がNCF12のはみ
出し部12eによって支持されるとともに、第3の半導
体チップ29の複数のパッド29aが配置された領域が
第2の半導体チップ2を介して同じくはみ出し部12e
によって支持された状態となる。
ィングを行う。
パッド2aおよび第3の半導体チップ29の複数のパッ
ド29aとそれぞれに対応する個片基板3の複数の接続
端子3cとをワイヤボンディングによって電気的に接続
する。
ワイヤボンディングを行う。
部12eは、第1の半導体チップ1の外側に配置された
第2の半導体チップ2の複数のパッド2aが配置された
領域の裏面2cとはみ出し部12eとの間隔(隙間)
が、第2の半導体チップ2の厚さよりも小さくなるよう
に配置された状態である。
ヤボンディングでは、第1の半導体チップ1より外側に
配置された第2の半導体チップ2の複数のパッド2aそ
れぞれに対して、その裏面2c側に配置されたNCF1
2のはみ出し部12eがワイヤボンディング時の荷重受
けとなるため、ワイヤボンディング時の第2の半導体チ
ップ2の割れを防止することができる。
ンディングを終えた後、第3の半導体チップ29に対し
てのワイヤボンディングを行う。第3の半導体チップ2
9のワイヤボンディングでは、第2の半導体チップ2と
その裏面2c側に配置されたNCF12のはみ出し部1
2eとがワイヤボンディング時の荷重受けとなるため、
ワイヤボンディング時の第3の半導体チップ29の割れ
を防止することができる。
導体チップ2、第3の半導体チップ29および複数のワ
イヤ4をトランスファーモールディングによって樹脂封
止し、これによって図54に示すような樹脂封止体6を
形成する。
金型クランプ時などの荷重が第3の半導体チップ29に
印加された際にも、NCF12のはみ出し部12eが荷
重受けとなるため、第3の半導体チップ29の割れを防
ぐことができる。
基板3の複数の接続端子3cと電気的に接続する複数の
突起電極である半田ボール11を搭載する。
る各バンプランド3d(図14参照)に、半田ボール1
1をリフローなどによって搭載してCSP31の外部電
極を形成する。
も、熱圧着へッド33の先端(加圧面)の形状を平坦な
面にすることができ、前記実施の形態3の一例の熱圧着
へッド28に比較してその形状を簡単な形状にすること
ができる。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
続端子3cとの接続信頼性を確保するために、複数の第
1の半導体チップ1に対して個別に熱圧着を行うため、
作業効率の低下が懸念される。そこで、熱圧着の作業効
率の向上を図る対策として、熱圧着時、NCF12など
の第1の接着材に施す熱処理の温度を、前記第2の接着
材に施す熱処理の温度よりも高くすることで下層側の第
1の半導体チップ1の第1の接着材の硬化時間を早め、
これによって、熱圧着全体の作業効率の向上を図ること
ができる。
温度を高くすると、基板とチップの熱膨張係数の差によ
り、熱硬化後の第1の半導体チップ1の反りが大きくな
り、第1の半導体チップ1のマウント終了後の第1の半
導体チップ1の反りが大きくなる。
ト終了後の第1の半導体チップ1の平坦度は悪化する。
このように、第1の半導体チップ1が反っていることが
原因で、その上に搭載される第2の半導体チップ2が傾
いてしまうと、ワイヤボンディングが良好に行えず、第
2の半導体チップ2と接続端子3cとの接続信頼性の低
下を招いてしまうことになる。
搭載した後、第2の半導体チップ2を実施の形態1で説
明したダイボンドフィルム材5などの第2の接着材を介
して第1の半導体チップ1の裏面1c上に配置し、この
第2の半導体チップ2を圧着ヘッドによって保持した状
態で、前記第2の接着材に熱処理を施して硬化させ、第
2の半導体チップ2を前記第2の接着材を介して第1の
半導体チップ1上に固定する。
導体チップ2から離す。
2の半導体チップ2を保持した状態で第2の半導体チッ
プ2の固定を行うことによって、反った第1の半導体チ
ップ1の上でも平坦度を低下させることなく第2の半導
体チップ2を固定することができる。
面2cには、予めダイボンドフィルム材5が貼り付けら
れた状態で、チップが個片化されているため、複数のデ
バイス領域7aに対して個片化されたNCF12を配置
する必要がある第1の半導体チップ1の実装工程に比較
して、作業効率を上げることができる。
説明したような複数のデバイス領域7aに対して順次積
層のダイボンドを行う際には、まず、図23に示すよう
に、1つのデバイス領域7aでの第1の半導体チップ1
の搭載を前記方法で熱圧着し、その後、第3の半導体チ
ップ26(ここでの第3の半導体チップは、前記実施の
形態2で説明したのと同様に、第1の半導体チップ1と
同じ構造で、かつ下層側に配置されるものである)を準
備した後、第3の半導体チップ26を多数個取り基板7
の他のデバイス領域7aに第3の接着材を介して配置す
る。
て硬化させ、第3の半導体チップ26を前記第3の接着
材を介して多数個取り基板7の他のデバイス領域7a上
に固定する。
続いて、第2の半導体チップ2をダイボンドフィルム材
5などの第2の接着材を介して前記第1の半導体チップ
1上に配置する。
ドなどの治具によって保持した状態で、前記第2の接着
材に熱処理を施して硬化させ、第2の半導体チップ2を
前記第2の接着材を介して第1の半導体チップ1上に固
定する。
から離す。
の第4の半導体チップ27は、前記実施の形態2で説明
した第2の半導体チップ2と同じ構造で、かつ上層側に
配置されるものである)を準備し、続いて、第4の半導
体チップ27をダイボンドフィルム材5などの第4の接
着材を介して前記第3の半導体チップ26上に配置す
る。
ッドなどの治具によって保持した状態で、前記第4の接
着材に熱処理を施して硬化させ、第4の半導体チップ2
7を前記第4の接着材を介して第3の半導体チップ26
上に固定する。
7から離す。
材として、複数の第1NCF12bを、図17に示すよ
うに、千鳥配列で配置する場合を説明したが、前記第1
の接着材の配列は千鳥配列に限られるものではない。例
えば、接着材の特性や、熱圧着工程の設定によって熱圧
着ヘッド20による隣接するデバイス領域7aへの熱影
響が無視できる場合には、隣接する複数のデバイス領域
7aに第1の接着材を予め配置するようにしても問題な
いが、あまり多数のデバイス領域7aに第1の接着材を
配置すると、ダイボンドステージ21からの熱に長時間
さらされることによって、NCF12が熱硬化してしま
う場合がある。このような場合には、図33の変形例に
示すように、例えば、1列ごとに第1NCF12bの配
置を行い、この1列(3つ)の第1NCF12b上への
第1の半導体チップ1の搭載を済ませた後、隣の列に移
動して1列ずつ順次、第1NCF12bと第1の半導体
チップ1の搭載を行うようにしてもよい。
装置が、2つの半導体チップを積層したスタック構造の
ものを説明したが、半導体チップの積層数は、図34の
変形例に示すように3層またはそれ以上であってもよ
い。
する場合でも、フェースダウン実装する半導体チップよ
りフェースアップ実装する半導体チップの厚さを薄く
し、かつフェースダウン実装工程の加圧力を大きくする
ことによって、接続信頼性を低下させずに、また、チッ
プ割れの発生を防ぎつつCSP25の薄形化を実現する
ことができる。
CSP25では、3段めの半導体チップ24に対して行
われるワイヤボンディングは、基板側を1stボンディ
ングとし、チップ側を2ndボンディングとしており、
これによって、樹脂封止体6の高さを低く抑えてCSP
25の高さが高くならないようにしている。
造において、下層側の第1の半導体チップ1をロジック
チップとし、上層側の第2の半導体チップ2をメモリチ
ップとする場合を説明したが、下層側および上層側の半
導体チップの機能については、特に限定されるものでは
ない。
の組み立てとして、多数個取り基板7を用い、かつ一括
モールド方式を採用する場合を説明したが、予め、個々
に分割された個片基板3を用いて組み立ててもよく、さ
らに、多数個取り基板7を用いて、かつ1つのデバイス
領域7aに1つのキャビティ13aが対応した単数モー
ルド方式で組み立ててもよい。
として、下層側のフリップチップ接続がNCF12やA
CFなどのフィルム状のものを用いて行われ、上層側の
ダイボンドがダイボンドフィルム材5を用いて行われる
場合について説明したが、前記接着材は、ペースト状の
ものなどであってもよい。
装置がCSP9,22,25の場合について説明した
が、前記半導体装置は、スタック構造で、かつ積層され
た半導体チップが配線基板に搭載され、さらに、最下層
の半導体チップよりその上層の半導体チップの厚さが薄
ければ、例えば、BGA(Ball Grid Array)やLGA
(Land Grid Array)などの他の半導体装置であってもよ
い。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
側の半導体チップより上層側の半導体チップの厚さを薄
くすることにより、半導体装置の薄形化を図ることがで
きる。
構造のCSP)の構造の一例を示す断面図である。
る。
のダイボンドフィルム貼り付け状態の一例を示す部分断
面図である。
イシングの一例を示す部分断面図である。
の一例を示す部分断面図であり、(a)は第1チップマ
ウントを示す図、(b)は第1チップ熱圧着を示す図で
ある。
の一例を示す部分断面図であり、(a)は第2チップマ
ウントを示す図、(b)は第2チップワイヤボンディン
グを示す図である。
構造のCSP)の構造の一例を示す部分断面図である。
ング状態の一例を示す拡大平面図である。
の一例を示す部分断面図であり、(a)は第1チップマ
ウントを示す図、(b)は第1チップ熱圧着を示す図で
ある。
ての一例を示す部分断面図であり、(a)は第2チップ
マウントを示す図、(b)は第2チップワイヤボンディ
ングを示す図である。
て手順における全工程の一例を示す製造プロセスフロー
図である。
て手順における詳細工程の一例を示す製造プロセスフロ
ー図である。
てにおける多数個取り基板の構造の一例を示す平面図で
ある。
板の一部を拡大して示す拡大部分図であり、(a)は図
13のA部の詳細を示す平面図であり、(b)は(a)
の裏面側の底面図である。
導体装置の組み立てに用いられる第1および第2の半導
体チップの平面図であり、(a)は第1の半導体チップ
の図、(b)は第2の半導体チップの図である。
チップの構造の一例を示す図であり、(a)は拡大部分
側面図、(b)は拡大部分平面図である。
てにおける第1のNCF貼り付け工程の一例を示す平面
図である。
貼り付け工程の詳細を示す平面図であり、(a)はNC
F配置前の図、(b)はNCF貼り付け後の図である。
貼り付けに対する第1の半導体チップの配置状態を示す
図であり、(a)は第1の半導体チップ配置状態の図、
(b)はコレットによる押圧状態を示す図である。
ボンド方法の一例を示す図であり、(a)は第1の半導
体チップマウント状態の図、(b)は第1の半導体チッ
プ熱圧着後の図である。
第1の半導体チップのダイボンド後の構造の一例を示す
平面図である。
第2のNCF貼り付け後の構造の一例を示す平面図であ
る。
貼り付けに対する第1と第3の半導体チップの実装完了
構造を示す図であり、(a)は平面図であり、(b)は
(a)のB部の詳細を示す拡大部分平面図である。
第2と第4の半導体チップのダイボンド後の構造の一例
を示す平面図である。
のワイヤボンディング後の構造を示す図であり、(a)
は平面図であり、(b)は(a)のC部の詳細を示す拡
大部分平面図である。
ヤボンディング状態の一例を示す平面図であり、(a)
はワイヤボンディング前の図、(b)はワイヤボンディ
ング後の図である。
数個取り基板の構造の一例を示す平面図であり、(a)
は一括モールド前の図、(b)は一括モールド後の図で
ある。
ての一括モールド方法における樹脂流入方向の一例を示
す平面図である。
方法の一例を示す図であり、(a)は図28のD−D線
に沿った断面の一括モールド時の部分断面図、(b)は
図28のE−E線に沿った断面の一括モールド時の部分
断面図である。
例の一括モールド方法における樹脂流入方向の一例を示
す平面図である。
モールド方法を示す図であり、(a)は図30のF−F
線に沿った断面の一括モールド時の部分断面図、(b)
は図30のG−G線に沿った断面の一括モールド時の部
分断面図である。
てにおける一括モールド後の多数個取り基板の構造の一
例を示す平面図である。
ての第1のNCF貼り付け工程に対する変形例の第1の
NCF貼り付け工程を示す平面図である。
形例のCSPの構造を示す断面図である。
ク構造のCSP)の構造の一例を樹脂封止体を透過して
示す平面図である。
の構造を示す拡大部分断面図である。
導体チップの構造の一例を示す平面図である。
の半導体チップのマウント状態の一例を示す拡大部分断
面図である。
の半導体チップの熱圧着状態の一例を示す拡大部分断面
図である。
接着材の形状の一例を示す拡大部分断面図である。
および第3の半導体チップのマウント状態の一例を示す
拡大部分断面図である。
ヤボンディング状態の一例を示す拡大部分断面図であ
る。
ける第1の半導体チップと第2の半導体チップの接着方
法の一例を示す拡大部分断面図である。
ける第1の半導体チップへの突起電極の形成方法の一例
を示す拡大部分断面図である。
ける第1の半導体チップの配線基板への接着方法の一例
を示す拡大部分断面図である。
ける第1および第2の半導体チップの熱圧着状態の一例
を示す拡大部分断面図である。
ける第3の半導体チップの熱圧着状態の一例を示す拡大
部分断面図である。
ク構造のCSP)の構造の一例を樹脂封止体を透過して
示す平面図である。
導体チップの構造の一例を示す平面図である。
の半導体チップのマウント状態の一例をK−K線に沿っ
て切断した箇所で示す拡大部分断面図である。
の半導体チップのマウント状態の一例を示す拡大部分断
面図である。
の半導体チップのマウント状態の一例を示す拡大部分断
面図である。
ヤボンディング状態の一例を示す拡大部分断面図であ
る。
した断面の構造を示す拡大部分断面図である。
Claims (43)
- 【請求項1】 主面および裏面を有しており、前記主面
上に複数の電極を有するとともに、前記裏面上に複数の
外部電極を有する配線基板と、 主面および裏面を有しており、前記主面上に複数の電極
と複数の半導体素子とを有する第1の半導体チップと、 主面および裏面を有しており、前記主面上に複数の電極
と複数の半導体素子とを有するとともに、前記第1の半
導体チップより薄い第2の半導体チップと、 前記配線基板の主面上に形成されており、前記第1およ
び第2の半導体チップを封止する樹脂封止体とを有する
半導体装置であって、 前記第1の半導体チップは、前記配線基板の主面上に前
記第1の半導体チップの複数の電極が前記配線基板の複
数の電極と対向するように、前記第1の半導体チップの
主面と前記配線基板の主面とが向かい合って配置されて
おり、 前記第2の半導体チップは、前記配線基板の主面上に前
記第1の半導体チップを介して配置されていることを特
徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置であって、前
記第1および第2の半導体チップは、接着材を介してお
互いの裏面が向かい合って前記配線基板の主面上に配置
されていることを特徴とする半導体装置。 - 【請求項3】 請求項2記載の半導体装置であって、前
記第2の半導体チップの複数の電極と、前記配線基板の
複数の電極とのそれぞれを電気的に接続する複数のワイ
ヤを有することを特徴とする半導体装置。 - 【請求項4】 請求項3記載の半導体装置であって、前
記第1の半導体チップの複数の電極は、前記配線基板の
複数の電極と圧接していることを特徴とする半導体装
置。 - 【請求項5】 請求項4記載の半導体装置であって、前
記第1の半導体チップの主面と、前記配線基板の主面と
の間は接着材を介して固定されていることを特徴とする
半導体装置。 - 【請求項6】 請求項1記載の半導体装置であって、前
記第1の半導体チップのバス周波数は、前記第2の半導
体チップのバス周波数よりも大きいことを特徴とする半
導体装置。 - 【請求項7】 請求項6記載の半導体装置であって、前
記第1の半導体チップはロジックチップであり、前記第
2の半導体チップはメモリチップであることを特徴とす
る半導体装置。 - 【請求項8】 (a)主面上に複数の電極を有する配線
基板を準備する工程と、 (b)主面および裏面を有しており、前記主面上に複数
の電極と複数の半導体素子とを有する第1の半導体チッ
プを準備する工程と、 (c)主面および裏面を有しており、前記主面上に複数
の電極と複数の半導体素子とを有するとともに、前記第
1の半導体チップより薄い第2の半導体チップを準備す
る工程と、 (d)前記第1の半導体チップの主面を前記配線基板の
主面に向かい合わせて、かつ前記第1の半導体チップの
複数の電極が前記配線基板の複数の電極と対向するよう
に、前記第1の半導体チップを前記配線基板の主面上に
配置する工程と、 (e)前記(d)工程後に前記第1の半導体チップの裏
面に圧力を加え、前記第1の半導体チップの複数の電極
と前記配線基板の複数の電極とを電気的に接続する工程
と、 (f)前記(e)工程後に、前記第1の半導体チップの
裏面上に前記第2の半導体チップを、前記第1の半導体
チップの裏面と前記第2の半導体チップの裏面とが接着
材を介して向かい合う様に前記(e)工程時に加えた圧
力より小さな圧力を加えて配置する工程と、 (g)前記第2の半導体チップの複数の電極と前記配線
基板の複数の電極とを複数のワイヤを介して電気的に接
続する工程と、 (h)前記第1、第2の半導体チップおよび前記複数の
ワイヤを封止する樹脂封止体を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項9】 請求項8記載の半導体装置の製造方法で
あって、前記(e)工程時に、前記第1の半導体チップ
に圧力と同時に熱を加えることを特徴とする半導体装置
の製造方法。 - 【請求項10】 請求項9記載の半導体装置の製造方法
であって、前記(e)工程時に加えた熱によって、前記
第1の半導体チップの主面と前記配線基板の主面との間
で熱硬化性樹脂を硬化させ、前記熱硬化性樹脂を介して
前記第1の半導体チップを前記配線基板の主面上に固定
することを特徴とする半導体装置の製造方法。 - 【請求項11】 請求項8記載の半導体装置の製造方法
であって、前記(e)工程時に、前記第1の半導体チッ
プに圧力と同時に超音波を加えることを特徴とする半導
体装置の製造方法。 - 【請求項12】 請求項11記載の半導体装置の製造方
法であって、前記第1の半導体チップの電極に突起電極
として金バンプが形成され、前記(e)工程時に、前記
第1の半導体チップに圧力と同時に超音波を加えて、超
音波金−金接続によって前記第1の半導体チップと前記
配線基板とを接続することを特徴とする半導体装置の製
造方法。 - 【請求項13】 請求項8記載の半導体装置の製造方法
であって、前記第1の半導体チップの複数の電極のそれ
ぞれは、前記第1の半導体チップの主面上に形成された
パッドと、前記パッド上に配置された突起電極とによっ
て構成されることを特徴とする半導体装置の製造方法。 - 【請求項14】 請求項8記載の半導体装置の製造方法
であって、前記(h)工程後に、前記配線基板の主面と
反対側の裏面上に、前記配線基板の複数の電極と電気的
に接続する複数の外部電極である突起電極を形成する工
程をさらに有することを特徴とする半導体装置の製造方
法。 - 【請求項15】 請求項8記載の半導体装置の製造方法
であって、前記(e)工程と(f)工程の間にさらに、 (i)主面および裏面を有しており、前記主面上に複数
の電極と複数の半導体素子とを有する第3の半導体チッ
プを準備する工程と、 (j)前記第3の半導体チップの主面を前記配線基板の
主面に向かい合わせて、かつ前記第3の半導体チップの
複数の電極が前記配線基板の複数の電極と対向するよう
に、前記第3の半導体チップを前記配線基板の主面上に
配置する工程と、 (k)前記(j)工程後に前記第3の半導体チップの裏
面に圧力を加え、前記第3の半導体チップの複数の電極
と前記配線基板の複数の電極とを電気的に接続する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項16】 請求項15記載の半導体装置の製造方
法であって、前記(k)工程後にさらに、 (l)主面および裏面を有しており、前記主面上に形成
された複数の電極と複数の半導体素子とを有するととも
に、前記第3の半導体チップより薄い第4の半導体チッ
プを準備する工程と、 (m)前記第3の半導体チップの裏面上に前記第4の半
導体チップを、前記第3の半導体チップの裏面と前記第
4の半導体チップの裏面とが接着材を介して向かい合う
様に前記(k)工程時に加えた圧力よりも小さな圧力を
加えて配置する工程と、 (n)前記第4の半導体チップの複数の電極と前記配線
基板の複数の電極とを複数のワイヤを介して電気的に接
続する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項17】 (a)互いに向かい合う第1および第
2の側面と、前記第1および第2の側面と接しており、
互いに向かい合う第3および第4の側面を有するキャビ
ティ、および前記第1の側面上に形成された樹脂注入口
を持つ金型を準備する工程と、 (b)主面を有する配線基板、前記配線基板の主面上に
固定された第1の半導体チップ、前記第1の半導体チッ
プの上に固定された第2の半導体チップを準備する工程
と、 (c)前記配線基板、前記第1および第2の半導体チッ
プを前記キャビティの内部に配置する工程と、(d)前
記(c)工程後、前記樹脂注入口より樹脂を注入して、
前記第1およ び第2の半導体チップを封止する工程とを有する半導体
装置の製造方法であって、 前記(c)工程において、前記キャビティの第3の側面
と平行な断面において、前記第1の半導体チップの長さ
は、前記第2の半導体チップの長さよりも長くなるよう
に、前記配線基板、第1および第2の半導体チップを配
置することを特徴とする半導体装置の製造方法。 - 【請求項18】 請求項17記載の半導体装置の製造方
法であって、前記(c)工程において、前記キャビティ
の第1の側面と平行な断面において、前記第1の半導体
チップの長さは、前記第2の半導体チップの長さよりも
短くなるように、前記配線基板、前記第1および第2の
半導体チップを配置することを特徴とする半導体装置の
製造方法。 - 【請求項19】 請求項17記載の半導体装置の製造方
法であって、前記金型は、前記第2の側面上に形成され
た空気孔を有することを特徴とする半導体装置の製造方
法。 - 【請求項20】 (a)互いに向かい合う第1および第
2の側面と、前記第1および第2の側面と接しており、
互いに向かい合う第3および第4の側面を有するキャビ
ティ、および前記第1の側面上に形成された複数の樹脂
注入口を持つ金型を準備する工程と、 (b)主面を有するとともに複数のデバイス領域が形成
された配線基板、前記配線基板の複数のデバイス領域の
それぞれに固定された第1の半導体チップ、前記第1の
半導体チップ上に固定された第2の半導体チップを準備
する工程と、 (c)前記配線基板、前記複数の第1および第2の半導
体チップを前記キャビティの内部に配置して前記複数の
デバイス領域を前記キャビティによって一括で覆う工程
と、 (d)前記(c)工程後、それぞれのデバイス領域に対
応した複数の樹脂注入口より樹脂を注入して、前記複数
の第1および第2の半導体チップを一括で封止する工程
とを有する半導体装置の製造方法であって、前記(c)
工程において、前記キャビティの第3の側面と平行な断
面において、それぞれの前記第1の半導体チップの長さ
は、前記第1の半導体チップに積層された前記第2の半
導体チップの長さよりも長くなるように、前記配線基
板、前記複数の第1および第2の半導体チップを配置す
ることを特徴とする半導体装置の製造方法。 - 【請求項21】 (a)互いに向かい合う第1および第
2の側面と、前記第1および第2の側面と接しており、
互いに向かい合う第3および第4の側面を有するキャビ
ティ、および前記第1の側面上に形成された樹脂注入口
を持つ金型を準備する工程と、 (b)主面を有する配線基板、前記配線基板の主面上に
接着材を介して固定された第1の半導体チップ、前記第
1の半導体チップの上に固定された第2の半導体チップ
を準備する工程と、 (c)前記配線基板、前記第1および第2の半導体チッ
プを前記キャビティの内部に配置する工程と、 (d)前記(c)工程後、前記樹脂注入口より樹脂を注
入して、前記第1および第2の半導体チップを封止する
工程とを有する半導体装置の製造方法であって、 前記(b)工程において、前記第2の半導体チップは、
前記第1の半導体チップの外周より平面的に突出する部
分を有しており、前記第2の半導体チップの突出する部
分と前記配線基板の主面との間は、前記接着材によって
充填されていることを特徴とする半導体装置の製造方
法。 - 【請求項22】 請求項21記載の半導体装置の製造方
法であって、前記(d)工程において、前記樹脂を注入
する際、前記樹脂が硬化する前に樹脂に圧力を加えるこ
とを特徴とする半導体装置の製造方法。 - 【請求項23】 (a)互いに向かい合う第1および第
2の側面と、前記第1および第2の側面と接しており、
互いに向かい合う第3および第4の側面を有するキャビ
ティ、および前記第1の側面上に形成された樹脂注入口
を持つ金型を準備する工程と、 (b)主面を有する配線基板、前記配線基板の主面上に
接着材を介して固定された第1の半導体チップ、前記第
1の半導体チップの上に固定された第2の半導体チップ
を準備する工程と、 (c)前記配線基板、前記第1および第2の半導体チッ
プを前記キャビティの内部に配置する工程と、 (d)前記(c)工程後、前記樹脂注入口より樹脂を注
入して、前記第1および第2の半導体チップを封止する
工程とを有する半導体装置の製造方法であって、 前記(b)工程において、前記第2の半導体チップは、
前記第1の半導体チップの外周より、前記キャビティの
第2の側面に向かって突出する部分を有しており、前記
第2の半導体チップの突出する部分と前記配線基板の主
面との間は、前記接着材によって充填されていることを
特徴とする半導体装置の製造方法。 - 【請求項24】 請求項23記載の半導体装置の製造方
法であって、前記(d)工程において、前記樹脂を注入
する際、前記樹脂が硬化する前に樹脂に圧力を加えるこ
とを特徴とする半導体装置の製造方法。 - 【請求項25】 (a)主面および前記主面上に形成さ
れた第1および第2の複数の電極を有する配線基板を準
備する工程と、 (b)主面および前記主面上に形成された複数の突起電
極、複数の半導体素子をそれぞれ有する複数の半導体チ
ップよりなる第1の半導体チップ群および第2の半導体
チップ群を準備する工程と、 (c)前記配線基板の第1の複数の電極上に第1の接着
材を配置する工程と、 (d)前記(c)工程後に、前記第1の半導体チップ群
を構成する複数の半導体チップを熱圧着し、前記第1の
接着材を介して前記配線基板の主面上に固定するととも
に、前記第1の半導体チップ群を構成する複数の半導体
チップそれぞれの複数の突起電極と、前記配線基板の第
1の複数の電極とを電気的に接続する工程と、 (e)前記(d)工程後に、前記配線基板の第2の複数
の電極上に第2の接着材を配置する工程と、 (f)前記(e)工程後に、前記第2の半導体チップ群
を構成する複数の半導体チップを熱圧着し、前記第2の
接着材を介して前記配線基板の主面上に固定するととも
に、前記第2の半導体チップ群を構成する複数の半導体
チップそれぞれの複数の突起電極と、前記配線基板の第
2の複数の電極とを電気的に接続する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項26】 請求項25記載の半導体装置の製造方
法であって、前記(c)工程において、前記第1の接着
材は、互いに分離して前記配線基板の主面上に配置され
る第1および第2の部分を有しており、前記(e)工程
において、前記第2の接着材を、前記第1の接着材の、
第1の部分と第2の部分の間に配置することを特徴とす
る半導体装置の製造方法。 - 【請求項27】 請求項25記載の半導体装置の製造方
法であって、前記(c)工程において、個片化された複
数の前記第1の接着材を千鳥配列で配置し、前記(e)
工程において、それぞれの前記第1の接着材の隣に個片
化された複数の前記第2の接着材を千鳥配列で配置する
ことを特徴とする半導体装置の製造方法。 - 【請求項28】 請求項25記載の半導体装置の製造方
法であって、前記第1および第2の接着材は、熱硬化性
樹脂であって、前記第1の接着材を前記(d)工程にお
いて熱硬化させ、前記第2の接着材を前記(f)工程に
おいて熱硬化させることを特徴とする半導体装置の製造
方法。 - 【請求項29】 請求項25記載の半導体装置の製造方
法であって、前記第1および第2の接着材は、熱硬化性
樹脂によって形成されたフィルムであることを特徴とす
る半導体装置の製造方法。 - 【請求項30】 (a)主面と、前記主面上に形成され
た複数の電極とを有する配線基板を準備する工程と、 (b)主面と、前記主面上に形成された複数の電極およ
び複数の半導体素子とを有する第1の半導体チップを準
備する工程と、 (c)前記第1の半導体チップを前記配線基板の主面上
に第1の接着材を介して配置する工程と、 (d)前記第1の接着材に熱処理を施して硬化させ、前
記第1の半導体チップを前記第1の接着材を介して前記
配線基板の主面上に固定する工程と、 (e)主面と、前記主面上に形成された複数の電極およ
び複数の半導体素子とを有する第2の半導体チップを準
備する工程と、 (f)前記(d)工程後に、前記第2の半導体チップを
第2の接着材を介して前記第1の半導体チップ上に配置
する工程と、 (g)前記第2の半導体チップを治具によって保持した
状態で、前記第2の接着材に熱処理を施して硬化させ、
前記第2の半導体チップを前記第2の接着材を介して前
記第1の半導体チップ上に固定する工程と、(h)前記
(g)工程後に、前記治具を前記第2の半導体チップか
ら離す工程 とを有することを特徴とする半導体装置の製造方法。 - 【請求項31】 請求項30記載の半導体装置の製造方
法であって、前記(d)工程と(f)工程の間にさら
に、 (i)主面と、前記主面上に形成された複数の電極およ
び複数の半導体素子とを有する第3の半導体チップを準
備する工程と、 (j)前記第3の半導体チップを前記配線基板の主面上
に第3の接着材を介して配置する工程と、 (k)前記第3の接着材に熱処理を施して硬化させ、前
記第3の半導体チップを前記第3の接着材を介して前記
配線基板の主面上に固定する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項32】 請求項31記載の半導体装置の製造方
法であって、前記(k)工程後にさらに、 (l)主面と、前記主面上に形成された複数の電極およ
び複数の半導体素子とを有する第4の半導体チップを準
備する工程と、 (m)前記(d)工程後に、前記第4の半導体チップを
第4の接着材を介して前記第3の半導体チップ上に配置
する工程と、 (n)前記第4の半導体チップを治具によって保持した
状態で、前記第4の接着材に熱処理を施して硬化させ、
前記第4の半導体チップを前記第4の接着材を介して前
記第3の半導体チップ上に固定する工程と、 (o)前記(g)工程後に、前記治具を前記第4の半導
体チップから離す工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項33】 請求項30記載の半導体装置の製造方
法であって、前記(d)工程において、前記第1の接着
材に施す熱処理の温度は、前記(g)工程において、前
記第2の接着材に施す熱処理の温度よりも高いことを特
徴とする半導体装置の製造方法。 - 【請求項34】 (a)主面と、前記主面上に形成され
た複数の電極とを有する配線基板を準備する工程と、 (b)前記配線基板に100℃以上の熱処理を施す工程
と、 (c)前記(b)工程後に、前記配線基板の主面上に接
着材を介して半導体チップを配置する工程と、 (d)前記接着材に熱処理を施し、前記接着材を硬化さ
せて前記半導体チップを前記配線基板の主面上に固定す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項35】 配線基板の主面上に、第1の半導体チ
ップ、第2の半導体チップおよび第3の半導体チップを
重ねて搭載した半導体装置の製造方法であって、 主面、前記主面の反対側の裏面、および前記主面上に形
成された複数の電極を有する配線基板を準備する工程
と、 主面と、前記主面上に形成された複数の突起電極を有す
る第1の半導体チップを準備する工程と、 主面と、前記主面上に形成された複数の電極を有する第
2の半導体チップを準備する工程と、 主面と、前記主面上に形成された複数の電極を有する第
3の半導体チップを準備する工程と、 前記配線基板の主面上に、前記第1の半導体チップを、
前記第1の半導体チップの主面が前記配線基板の主面に
向き合う様に配置し、前記第2の半導体チップを、前記
第2の半導体チップの裏面が前記第1の半導体チップの
裏面に向き合う様に配置し、前記第3の半導体チップ
を、前記第3の半導体チップの裏面が前記第2の半導体
チップの主面に向き合う様に配置し、かつ前記複数の突
起電極を介して前記第1の半導体チップと前記配線基板
の複数の電極を電気的に接続し、前記第1の半導体チッ
プの主面と前記配線基板の主面の間を接着材で接着する
工程と、 前記各半導体チップを配線基板上に配置する工程の後
に、前記第2の半導体チップの複数の電極と、前記配線
基板の複数の電極をそれぞれワイヤを介して電気的に接
続する工程と、 前記各半導体チップを配線基板上に配置する工程の後
に、前記第3の半導体チップの複数の電極と、前記配線
基板の複数の電極をそれぞれワイヤを介して電気的に接
続する工程とを有しており、 前記各半導体チップを配線基板上に配置する工程におい
て、前記第3の半導体チップの複数の電極が、前記第1
の半導体チップを配置する領域の外側に位置する様に、
前記第3の半導体チップを配置し、 前記第3の半導体チップの複数の電極を電気的に接続す
る工程において、前記接着材の一部を、前記第1の半導
体チップの外側に配置された前記第3の半導体チップの
複数の電極と、前記配線基板の主面との間に、前記第3
の半導体チップの裏面と前記接着材との間隔が、前記第
3の半導体チップの厚さよりも小さくなる様に配置した
状態で、前記ワイヤを前記第3の半導体チップの複数の
電極に接続することを特徴とする半導体装置の製造方
法。 - 【請求項36】 請求項35記載の半導体装置の製造方
法であって、前記第1の半導体チップの主面と、前記配
線基板の主面との間に形成された前記接着材の第1の部
分と、前記第1の半導体チップを配置する領域の外側で
あって、前記第2の半導体チップの裏面と、前記配線基
板の主面の間に形成された前記接着材の第2の部分と、
前記第1の半導体チップを配置する領域および第2の半
導体チップを配置する領域の外側であって、前記第3の
半導体チップの裏面と、前記配線基板の主面との間に形
成された前記接着材の第3の部分とを形成することを特
徴とする半導体装置の製造方法。 - 【請求項37】 請求項36記載の半導体装置の製造方
法であって、前記接着材の第2の部分は前記接着材の第
1の部分よりも厚く、前記接着材の第3の部分は前記接
着材の第2の部分よりも厚く形成されていることを特徴
とする半導体装置の製造方法。 - 【請求項38】 請求項37記載の半導体装置の製造方
法であって、前記各半導体チップを配線基板上に配置す
る工程は、 前記配線基板の主面上に、前記第1の半導体チップを、
前記第1の半導体チップの主面が前記配線基板の主面に
向き合う様に熱圧着用治具を用いて熱圧着し、かつ前記
複数の突起電極を介して前記第1の半導体チップと前記
配線基板の複数の電極を電気的に接続し、前記第1の半
導体チップの主面と前記配線基板の主面の間を接着材で
接着する工程と、 前記第1の半導体チップを配置する工程の後に、前記第
2の半導体チップを、前記第2の半導体チップの裏面が
前記第1の半導体チップの裏面に向き合う様に接着する
工程と、 前記第2の半導体チップを配置する工程の後に、前記第
3の半導体チップを、前記第3の半導体チップの裏面が
前記第2の半導体チップの主面に向き合う様に接着する
工程とを有していることを特徴とする半導体装置の製造
方法。 - 【請求項39】 請求項38記載の半導体装置の製造方
法であって、前記第1の半導体チップを配置する工程に
おいて、前記熱圧着用治具が有する突起部によって、前
記接着材の第2の部分と、前記接着材の第3の部分の厚
みに差を設けることを特徴とする半導体装置の製造方
法。 - 【請求項40】 請求項38記載の半導体装置の製造方
法であって、前記接着材が熱硬化性樹脂を含むことを特
徴とする半導体装置の製造方法。 - 【請求項41】 請求項37記載の半導体装置の製造方
法であって、前記各半導体チップを配線基板上に配置す
る工程は、 前記第1の半導体チップの裏面上に、前記第2の半導体
チップを、前記第2の半導体チップの裏面が前記第1の
半導体チップの裏面に向き合う様に接着する工程と、 前記第2の半導体チップを接着する工程の後に、前記配
線基板の主面上に、前記第1の半導体チップを、前記第
1の半導体チップの主面が前記配線基板の主面に向き合
う様に熱圧着用治具を用いて熱圧着し、かつ前記複数の
突起電極を介して前記第1の半導体チップと前記配線基
板の複数の電極を電気的に接続し、前記第1の半導体チ
ップの主面と前記配線基板の主面の間を接着材で接着す
る工程と、 前記第1の半導体チップを接着する工程の後に、前記第
2の半導体チップの主面上に、前記第3の半導体チップ
を、前記第3の半導体チップの裏面が前記第2の半導体
チップの主面に向き合う様に接着する工程とを有してい
ることを特徴とする半導体装置の製造方法。 - 【請求項42】 請求項41記載の半導体装置の製造方
法であって、前記第2の半導体チップは、前記第1の半
導体チップの裏面上に、熱硬化性樹脂を含む接着材を介
して接着されており、前記第3の半導体チップは、前記
第2の半導体チップの主面上に、熱硬化性樹脂を含む接
着材を介して接着されていることを特徴とする半導体装
置の製造方法。 - 【請求項43】 配線基板の主面上に、第1の半導体チ
ップ、第2の半導体チップおよび第3の半導体チップを
重ねて搭載した半導体装置の製造方法であって、 主面、前記主面の反対側の裏面、および前記主面上に形
成された複数の電極を有する配線基板を準備する工程
と、 主面と、前記主面上に形成された複数の突起電極を有す
る第1の半導体チップを準備する工程と、 主面と、前記主面上に形成された複数の電極を有する第
2の半導体チップを準備する工程と、 主面と、前記主面上に形成された複数の電極を有する第
3の半導体チップを準備する工程と、 前記配線基板の主面上に、前記第1の半導体チップを、
前記第1の半導体チップの主面が前記配線基板の主面に
向き合う様に配置し、前記第2の半導体チップを、前記
第2の半導体チップの裏面が前記第1の半導体チップの
裏面に向き合う様に配置し、前記第3の半導体チップ
を、前記第3の半導体チップの裏面が前記第2の半導体
チップの主面に向き合う様に配置し、かつ前記複数の突
起電極を介して前記第1の半導体チップと前記配線基板
の複数の電極を電気的に接続し、前記第1の半導体チッ
プの主面と前記配線基板の主面の間を接着材で接着する
工程と、 前記各半導体チップを配線基板上に配置する工程の後
に、前記第2の半導体チップの複数の電極と、前記配線
基板の複数の電極をそれぞれワイヤを介して電気的に接
続する工程と、 前記各半導体チップを配線基板上に配置する工程の後
に、前記第3の半導体チップの複数の電極と、前記配線
基板の複数の電極をそれぞれワイヤを介して電気的に接
続する工程とを有しており、 前記各半導体チップを配線基板上に配置する工程におい
て、前記第3の半導体チップの複数の電極が、前記第2
の半導体チップを配置する領域の内側で、かつ前記第1
の半導体チップを配置する領域の外側に位置する様に、
前記第3の半導体チップを配置し、 前記第3の半導体チップの複数の電極を電気的に接続す
る工程において、前記接着材の一部を、前記第1の半導
体チップの外側に配置された前記第3の半導体チップの
複数の電極と、前記配線基板の主面との間に、前記第2
の半導体チップの裏面と前記接着材との間隔が、前記第
3の半導体チップの厚さよりも小さくなる様に配置した
状態で、前記ワイヤを前記第3の半導体チップの複数の
電極に接続することを特徴とする半導体装置の製造方
法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002012775A JP3839323B2 (ja) | 2001-04-06 | 2002-01-22 | 半導体装置の製造方法 |
US10/086,717 US6951774B2 (en) | 2001-04-06 | 2002-03-04 | Semiconductor device and method of manufacturing the same |
TW091103953A TWI286806B (en) | 2001-04-06 | 2002-03-04 | Semiconductor device and method for manufacturing the same |
KR1020020012170A KR100818423B1 (ko) | 2001-04-06 | 2002-03-07 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-108603 | 2001-04-06 | ||
JP2001108603 | 2001-04-06 | ||
JP2002012775A JP3839323B2 (ja) | 2001-04-06 | 2002-01-22 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002368190A true JP2002368190A (ja) | 2002-12-20 |
JP2002368190A5 JP2002368190A5 (ja) | 2005-07-28 |
JP3839323B2 JP3839323B2 (ja) | 2006-11-01 |
Family
ID=26613215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002012775A Expired - Fee Related JP3839323B2 (ja) | 2001-04-06 | 2002-01-22 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6951774B2 (ja) |
JP (1) | JP3839323B2 (ja) |
KR (1) | KR100818423B1 (ja) |
TW (1) | TWI286806B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992396B2 (en) | 2002-12-27 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7087455B2 (en) | 2003-01-29 | 2006-08-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method for the same |
JP2006526928A (ja) * | 2003-06-03 | 2006-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ローパスフィルタおよび電子装置 |
JP2007048958A (ja) * | 2005-08-10 | 2007-02-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
WO2007023852A1 (ja) * | 2005-08-24 | 2007-03-01 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2008010759A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
JP2008509572A (ja) * | 2004-08-13 | 2008-03-27 | インテル コーポレイション | スタックダイパッケージにおいてダイを取り付ける方法及び装置 |
JP2009182104A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 半導体パッケージ |
JP2011097048A (ja) * | 2009-10-28 | 2011-05-12 | Samsung Electronics Co Ltd | 半導体パッケージの製造装置及び半導体パッケージの製造方法 |
JP2017022301A (ja) * | 2015-07-14 | 2017-01-26 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979904B2 (en) * | 2002-04-19 | 2005-12-27 | Micron Technology, Inc. | Integrated circuit package having reduced interconnects |
US6682955B2 (en) * | 2002-05-08 | 2004-01-27 | Micron Technology, Inc. | Stacked die module and techniques for forming a stacked die module |
JP2006502596A (ja) * | 2002-10-08 | 2006-01-19 | チップパック,インク. | 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール |
US7034387B2 (en) | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
KR100618812B1 (ko) * | 2002-11-18 | 2006-09-05 | 삼성전자주식회사 | 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지 |
JP2004179442A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | マルチチップモジュール |
EP1434264A3 (en) * | 2002-12-27 | 2017-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method using the transfer technique |
US6936929B1 (en) * | 2003-03-17 | 2005-08-30 | National Semiconductor Corporation | Multichip packages with exposed dice |
KR20040087501A (ko) | 2003-04-08 | 2004-10-14 | 삼성전자주식회사 | 센터 패드 반도체 칩의 패키지 및 그 제조방법 |
FR2857157B1 (fr) * | 2003-07-01 | 2005-09-23 | 3D Plus Sa | Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant |
JP4538830B2 (ja) * | 2004-03-30 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
US7629695B2 (en) * | 2004-05-20 | 2009-12-08 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
US7332801B2 (en) * | 2004-09-30 | 2008-02-19 | Intel Corporation | Electronic device |
US7163839B2 (en) * | 2005-04-27 | 2007-01-16 | Spansion Llc | Multi-chip module and method of manufacture |
US8586413B2 (en) * | 2005-05-04 | 2013-11-19 | Spansion Llc | Multi-chip module having a support structure and method of manufacture |
US8410594B2 (en) * | 2006-01-11 | 2013-04-02 | Stats Chippac Ltd. | Inter-stacking module system |
US7750482B2 (en) * | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
JP2008078367A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
US8816487B2 (en) * | 2008-03-18 | 2014-08-26 | Stats Chippac Ltd. | Integrated circuit packaging system with package-in-package and method of manufacture thereof |
US20090278262A1 (en) * | 2008-05-09 | 2009-11-12 | Boon Keat Tan | Multi-chip package including component supporting die overhang and system including same |
JP5557439B2 (ja) * | 2008-10-24 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
KR20110123504A (ko) * | 2010-05-07 | 2011-11-15 | 주식회사 하이닉스반도체 | 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지 |
JP2011258757A (ja) * | 2010-06-09 | 2011-12-22 | Toshiba Corp | 半導体装置 |
US9030837B2 (en) | 2011-06-10 | 2015-05-12 | Scott Moncrieff | Injection molded control panel with in-molded decorated plastic film that includes an internal connector |
KR102387541B1 (ko) * | 2015-03-25 | 2022-04-18 | 삼성전자주식회사 | 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지 |
KR101696638B1 (ko) * | 2015-06-25 | 2017-01-16 | 크루셜텍 (주) | 센서 패키지 및 이의 제조방법 |
KR102190568B1 (ko) * | 2016-01-12 | 2020-12-18 | 앰코테크놀로지코리아(주) | 핑거 프린트 센서용 반도체 패키지 및 이의 제조 방법 |
US9666538B1 (en) * | 2016-03-10 | 2017-05-30 | Analog Devices, Inc. | Semiconductor package with barrier for radio frequency absorber |
CN108387831B (zh) * | 2018-06-04 | 2024-01-26 | 华北电力大学 | 一种3000a半导体器件的功率循环试验*** |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63104343A (ja) * | 1986-10-21 | 1988-05-09 | Mitsubishi Electric Corp | 半導体装置 |
JPS63179537A (ja) * | 1987-01-21 | 1988-07-23 | Fujitsu Ltd | 半導体装置の実装方法 |
JPH03106622A (ja) * | 1989-09-20 | 1991-05-07 | Matsushita Electric Ind Co Ltd | 半導体モールド成形方法 |
US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
JPH0513665A (ja) * | 1991-06-28 | 1993-01-22 | Nec Corp | Tabチツプ実装方法 |
US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
JP3423766B2 (ja) * | 1994-03-11 | 2003-07-07 | Towa株式会社 | 電子部品の樹脂封止成形方法及び金型装置 |
JP3129928B2 (ja) * | 1995-03-30 | 2001-01-31 | シャープ株式会社 | 樹脂封止型半導体装置 |
US5817545A (en) * | 1996-01-24 | 1998-10-06 | Cornell Research Foundation, Inc. | Pressurized underfill encapsulation of integrated circuits |
US7166495B2 (en) * | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
US5696031A (en) * | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
JP3572833B2 (ja) * | 1996-12-19 | 2004-10-06 | 株式会社デンソー | 樹脂封止型半導体装置の製造方法 |
TW337036B (en) | 1997-09-19 | 1998-07-21 | Utron Technology Inc | Poly-wafer stacked package |
JPH11219984A (ja) | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
JP3512657B2 (ja) | 1998-12-22 | 2004-03-31 | シャープ株式会社 | 半導体装置 |
JP3565319B2 (ja) | 1999-04-14 | 2004-09-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP4338834B2 (ja) * | 1999-08-06 | 2009-10-07 | 日本テキサス・インスツルメンツ株式会社 | 超音波振動を用いた半導体チップの実装方法 |
US6309916B1 (en) * | 1999-11-17 | 2001-10-30 | Amkor Technology, Inc | Method of molding plastic semiconductor packages |
US6413801B1 (en) * | 2000-05-02 | 2002-07-02 | Advanced Semiconductor Engineering, Inc. | Method of molding semiconductor device and molding die for use therein |
US6632704B2 (en) * | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
-
2002
- 2002-01-22 JP JP2002012775A patent/JP3839323B2/ja not_active Expired - Fee Related
- 2002-03-04 TW TW091103953A patent/TWI286806B/zh not_active IP Right Cessation
- 2002-03-04 US US10/086,717 patent/US6951774B2/en not_active Expired - Fee Related
- 2002-03-07 KR KR1020020012170A patent/KR100818423B1/ko not_active IP Right Cessation
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992396B2 (en) | 2002-12-27 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7087455B2 (en) | 2003-01-29 | 2006-08-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method for the same |
JP2006526928A (ja) * | 2003-06-03 | 2006-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ローパスフィルタおよび電子装置 |
JP4704329B2 (ja) * | 2003-06-03 | 2011-06-15 | エヌエックスピー ビー ヴィ | ローパスフィルタおよび電子装置 |
JP2008509572A (ja) * | 2004-08-13 | 2008-03-27 | インテル コーポレイション | スタックダイパッケージにおいてダイを取り付ける方法及び装置 |
JP4732456B2 (ja) * | 2004-08-13 | 2011-07-27 | インテル コーポレイション | スタックダイパッケージにおいてダイを取り付ける方法及び装置 |
JP2007048958A (ja) * | 2005-08-10 | 2007-02-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
WO2007023852A1 (ja) * | 2005-08-24 | 2007-03-01 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP4998268B2 (ja) * | 2005-08-24 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US8841776B2 (en) | 2005-08-24 | 2014-09-23 | Fujitsu Semiconductor Limited | Stacked semiconductor chips having double adhesive insulating layer interposed therebetween |
JP2008010759A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
JP2009182104A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 半導体パッケージ |
JP2011097048A (ja) * | 2009-10-28 | 2011-05-12 | Samsung Electronics Co Ltd | 半導体パッケージの製造装置及び半導体パッケージの製造方法 |
US9028736B2 (en) | 2009-10-28 | 2015-05-12 | Samsung Electronics Co., Ltd. | Apparatuses and methods for fabricating semiconductor packages |
JP2017022301A (ja) * | 2015-07-14 | 2017-01-26 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3839323B2 (ja) | 2006-11-01 |
US20020151103A1 (en) | 2002-10-17 |
KR100818423B1 (ko) | 2008-04-01 |
TWI286806B (en) | 2007-09-11 |
KR20020077650A (ko) | 2002-10-12 |
US6951774B2 (en) | 2005-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3839323B2 (ja) | 半導体装置の製造方法 | |
US5952725A (en) | Stacked semiconductor devices | |
US7598121B2 (en) | Method of manufacturing a semiconductor device | |
US7371612B2 (en) | Method of fabrication of stacked semiconductor devices | |
US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
US8815645B2 (en) | Multi-chip stacking method to reduce voids between stacked chips | |
KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
JP4595265B2 (ja) | 半導体装置の製造方法 | |
JP2004031607A (ja) | 半導体装置及びその製造方法 | |
JP2003332521A (ja) | 半導体装置及びその製造方法 | |
US8093104B1 (en) | Multi-chip stacking method to reduce voids between stacked chips | |
JP2003273317A (ja) | 半導体装置及びその製造方法 | |
US8980692B2 (en) | Semiconductor device manufacturing method | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2002110718A (ja) | 半導体装置の製造方法 | |
JP2003273279A (ja) | 半導体装置およびその製造方法 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP3561209B2 (ja) | フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法 | |
JP3419398B2 (ja) | 半導体装置の製造方法 | |
JP2005142452A (ja) | 半導体装置及びその製造方法 | |
JPH06209071A (ja) | 樹脂封止半導体装置およびその製造方法 | |
JP2002237566A (ja) | 半導体装置の3次元実装構造体とその製造方法 | |
JPH07326710A (ja) | 半導体実装構造 | |
JP2011243800A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060802 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3839323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |