KR20040087501A - 센터 패드 반도체 칩의 패키지 및 그 제조방법 - Google Patents

센터 패드 반도체 칩의 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20040087501A
KR20040087501A KR1020030021922A KR20030021922A KR20040087501A KR 20040087501 A KR20040087501 A KR 20040087501A KR 1020030021922 A KR1020030021922 A KR 1020030021922A KR 20030021922 A KR20030021922 A KR 20030021922A KR 20040087501 A KR20040087501 A KR 20040087501A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding
center pad
dam
insulating
Prior art date
Application number
KR1020030021922A
Other languages
English (en)
Inventor
김동국
이창철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030021922A priority Critical patent/KR20040087501A/ko
Priority to US10/787,679 priority patent/US7298032B2/en
Priority to JP2004107243A priority patent/JP2004312008A/ja
Priority to TW093109027A priority patent/TWI258823B/zh
Priority to DE200410018434 priority patent/DE102004018434A1/de
Priority to IT000691A priority patent/ITMI20040691A1/it
Priority to CNA2004100477958A priority patent/CN1551351A/zh
Publication of KR20040087501A publication Critical patent/KR20040087501A/ko
Priority to US11/868,382 priority patent/US20080026506A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

절연 댐을 갖는 센터 패드 반도체 칩의 패키지 방법과 그 센터 패드 반도체 칩을 하부 반도체 칩으로 구비하는 스택형 패키지 및 그 스택형 패키지의 제조 방법에 대하여 개시한다. 본 발명에 의한 센터 패드 반도체 칩의 패키지 방법에 의하면, 기판에 접합되어 있는 센터 패드 반도체 칩 상의 에지에 다이 접합 장치 또는 와이어 본딩 장치를 사용하여 절연 댐을 형성하거나, 웨이퍼 상태의 반도체 칩에 디스펜싱법 또는 스크린 프린팅법을 사용하여 절연 댐을 형성한다. 그리고, 통상적인 패키지 제조 공정을 실시한다. 또한, 본 발명의 스택형 패키지에 의하면, 절연 댐을 갖는 센터 패드 반도체 칩 패키지 상에 상부 반도체 칩을 스택시킴으로써 스택형 패키지를 만든다. 따라서, 본 발명에 의하면 센터 패드 반도체 칩을 하부 반도체 칩으로 구비한 스택형 패키지를 제조할 수 있다.

Description

센터 패드 반도체 칩의 패키지 및 그 제조방법{A package of a semiconductor chip with center pads and packaging method thereof}
본 발명은 센터 패드 반도체 칩 패키지 및 그 반도체 칩의 패키지 방법에 관한 것으로서, 보다 구체적으로는 절연 댐을 갖는 센터 패드 반도체 칩의 패키지 방법과 그 방법에 의하여 제조된 반도체 칩을 하부 반도체 칩으로 구비한 스택형 패키지 및 그 스택형 패키지의 제조 방법에 관한 것이다.
팹(fab)에서 소정의 공정이 완료된 반도체 칩에는 외부 단자와의 전기적인 접속을 위하여 본딩 패드(bonding pad)가 형성되어 있다. 형성된 본딩 패드의 위치에 따라 반도체 칩은 여러 가지로 분류된다. 예를 들어, 본딩 패드는 반도체 칩의 중앙부 또는 가장자리(edge)에 위치할 수 있는데, 이 중에서 전자의 경우를 센터 패드 반도체 칩(semiconductor chip with center pads)이라고 하고, 후자를 에지 패드 반도체 칩(semiconductor chip with edge pads)이라고 한다. 센터 패드 반도체 칩에는 일반적으로 본딩 패드가 반도체 칩의 중앙부에 1열 또는 2열로 길게 형성되어 있다.
이와 같은 센터 패드 반도체 칩은 그 내부의 레이 아웃을 단순화할 수 있고 또한 소형화에 적합한 특징을 가지고 있다. 따라서, 디램(DRAM) 반도체 장치에서는 센터 패드가 많이 사용된다. 또한, 센터 패드 반도체 칩은 에지 패드 반도체 칩에비하여 본딩 와이어(bonding wire)의 길이가 긴 것이 특징이다.
그런데, 본딩 와이어의 길이가 길면 고집적화에 장애 요소가 될 수 있다. 예컨대, 본딩 와이어의 길이 증가로 전체 저항이 증가할 수 있으며, 그 결과 반도체 장치의 발열량도 증가할 수 있다. 이것은 반도체 장치의 특성을 열화시킬 수 있는 요소가 될 수 있다.
아울러, 와이어의 길이가 길기 때문에, 후속 공정 예컨대 에폭시 수지를 이용한 몰딩 공정에서 와이어의 스위핑(sweeping) 정도가 심하게 발생할 수 있다. 그리고, 아주 작은 충격에서도 와이어가 아래로 처져서 와이어가 반도체 칩의 상면에 접촉될 수가 있다. 이 경우, 와이어간 또는 와이어와 반도체 칩의 단락 현상으로 인하여 반도체 장치의 불량이 생길 염려가 있다.
이와 같은 긴 본딩 와이어로 인하여 나타나는 문제점을 해결하기 위하여 도입된 방식이 LOC(Lead On Chip) 패키지이다. 도 1에는 종래 기술에 의한 센터 패드 반도체 칩의 LOC(Lead On Chip) 패키지에 대한 개략적인 단면도가 도시되어 있다.
도 1을 참조하면, LOC 패키지에서는 리드(120)의 일부 즉 내부 리드(120a)가 반도체 칩(110) 상에 위치한다. 따라서, 반도체 칩(110)의 중앙에 위치한 본딩 패드(115)에서 내부 리드(120a)까지의 거리가 짧아진다. LOC 패키지에서는 본딩 와이어(130)의 길이를 짧게 할 수 있기 때문에, 단락으로 인한 불량 발생 등의 문제를 해결할 수 있다. 이외에도 LOC 패키지는 그 내부에 다른 패키지 방법에 비하여 큰 사이즈의 반도체 칩을 탑재할 수 있을 뿐만이 아니라, 반도체 장치의 신뢰성도 우수한 장점이 있다.
그러나, LOC 패키지 방식은 칩 사이즈가 아주 작아지는 경우에는 반도체 칩 상에 내부 리드를 배열할 공간이 부족하게 되는 단점이 있다. 또한, LOC 패키지의 리드 프레임은 동일한 핀(pin) 수를 갖더라도 반도체 칩의 크기에 따라서 리드 프레임의 크기도 바뀌어야 하며, 본딩 패드의 위치가 변하면 리드의 위치도 바뀌어야 하므로 호환성이 떨어지는 단점이 있다. 결과적으로, LOC 패키지 방식은 소형 패키지에는 부적합할 뿐만이 아니라, 다양한 제품을 생산하는 경우에는 생산비용이 증가하고 제작 기간도 늘어나는 문제점이 있다.
센터 패드 반도체 칩에 대하여 긴 본딩 와이어에 의한 단락 현상을 방지할 수 있고, LOC 패키지의 문제점을 해결하기 위한 한 가지 방법은 일본 특허출원 특개평 제11-245102호에 개시되어 있다. 상기 출원에 의하면 본딩 패드와 리드 사이의 반도체 칩 외부 공간에 별도로 절연층을 반도체 칩의 높이보다 높게 형성하여 본딩 와이어가 아래로 처지는 것을 방지한다. 따라서, 본딩 와이어가 아래로 처지더라도 절연층이 지지해주기 때문에, 본딩 와이어가 반도체 칩과 접촉하는 것을 방지할 수 있다.
한편, 센터 패드 반도체 칩의 경우에는 이를 하부 반도체 칩으로 구비한 스택형 패키지를 제조하기가 용이하지 않다. 즉, 하부 반도체 칩이 센터 패드형인 경우에는, 칩의 상면으로 많은 본딩 와이어가 존재하기 때문에 그 위에 다른 반도체 칩을 적층하여 스택형 패키지를 제조하기가 어렵다. 스택형 패키지를 제조할 때 이러한 문제점을 방지하기 위해서는 하부 반도체 칩으로는 에지 패드형이나 이와 유사한 구조를 가진 것을 사용할 필요가 있다.
따라서, 스택형 패키지를 제조하기 위해서는 종래의 센터 패드형으로 생산하든 반도체 칩을 에지 패드 반도체 칩으로 제조할 필요가 있다. 이를 위해서는 팹 공정에서 재배선을 위한 추가적인 공정을 실시해야 한다.
그렇지 않고, 센터 패드 반도체 칩을 스택형 패키지의 하부 반도체 칩으로 사용하는 경우에는, 본딩 패드의 접속 단자가 반도체 칩의 가장자리에 위치하도록 센터 패드 반도체 칩의 상부에 도전체 패턴을 추가로 형성할 필요가 있다. 그러나, 이 경우에도 별도의 공정이 추가되므로 설비 투자비용이 증가하고 제조 비용이 상승할 뿐만이 아니라 생산 기간도 증가하는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 LOC 패키지를 사용하지 않으면서 본딩 와이어와 반도체 칩간의 단락 현상을 방지할 수 있고, 아울러 제조 공정이 간단한 센터 패드 반도체 칩의 패키지 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 센터 패드 반도체 칩을 하부 반도체 칩으로 구비하는 스택형 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 센터 패드 반도체 칩을 하부 반도체 칩으로 구비하는 스택형 패키지의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 LOC(Lead On Chip) 패키지에 대한 개략적인 단면도이다.
도 2는 팹(fab) 공정이 완료된 실리콘 웨이퍼에 다수의 반도체 칩이 어레이되어 있는 웨이퍼의 개략적인 평면도이다.
도 3은 본 발명에 따른 센터 패드 반도체 칩의 패키지 방법을 설명하기 위한 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따라 도 3의 결과물 상에 절연 댐을 형성하는 과정을 설명하기 위한 개략적인 단면도이다.
도 5a는 본 발명의 일 실시예에 따라 웨지 본딩(wedge bonding) 방식으로 와이어 본딩된 반도체 칩 패키지에 대한 개략적인 단면도이다.
도 5b는 본 발명의 다른 실시예에 따라 포워드 볼 본딩(foward ball bonding) 방식으로 와이어 본딩된 반도체 칩 패키지에 대한 개략적인 단면도이다.
도 5c는 본 발명의 또 다른 실시예에 따라 범프 리버스 볼 본딩(bump reverse ball bonding) 방식으로 와이어 본딩된 반도체 칩 패키지에 대한 개략적인 단면도이다.
도 6은 본 발명의 다른 실시예에 따라 도 3의 결과물 상에 와이어 본딩하는 과정을 설명하기 위한 개략적인 단면도이다.
도 7a 및 도 7b는 본 발명의 각 실시예에 따른 절연 댐과 본딩 와이어의 위치 차이를 보여주기 위한 부분 확대도이다.
도 8은 본 발명의 또 다른 실시예에 따라서 웨이퍼 상태의 반도체 칩에 절연 댐을 형성하는 과정을 설명하기 위한 개략적인 평면도이다.
도 9는 도 8의 절연 댐 형성 공정에서 사용될 수 있는 프린팅 마스크의 일 예를 도시하고 있는 개략적인 평면도이다.
도 10 내지 도 12는 본 발명의 일 실시예에 따라 센터 패드 하부 반도체 칩을 포함하는 스택형 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 개략적인 단면도이다.
도 13은 본 발명의 다른 실시예에 따라 제조된 센터 패드 하부 반도체 칩을 포함하는 스택형 패키지의 일 예를 도시하고 있는 개략적인 단면도이다.
( 도면의 주요 부분에 대한 참조 부호의 설명 )
110, 210 : 센터 패드 반도체 칩
310 : 반도체 칩 120, : 리드
220 : 접속 단자 130, 230 : 본딩 와이어
140, 240, 340 : 접합재 115, 215, 315 : 본딩 패드
150, 250 : 성형 수지
200, 300 : 다이 패드 또는 인쇄 회로 기판
260 : 절연 댐 270 : 접착 및 절연용 막
370 : 솔더 볼(solder ball)
상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 센터 패드 반도체 칩의 패키지 방법은 다수의 센터 패드 반도체 칩이 어레이되어 있는 웨이퍼를 절단하는 웨이퍼 절단 단계, 다이 접합 장치(die bonder) 또는 와이어 본딩 장치를 이용하여 리드 프레임 또는 기판 상에 반도체 칩을 접합시키는 칩 접합 단계 및 상기 다이 접착 장치를 이용하여 상기 접착된 반도체 칩 상의 에지(edge)에 절연 댐을 형성하는 절연 댐 형성 단계를 포함한다.
상기한 실시예의 일 측면에 의하면, 상기한 반도체 칩의 본딩 패드와 상기한 리드 프레임 또는 기판의 접속 단자를 와이어로 연결하는 와이어 본딩 단계를 절연 댐 형성 단계 이전에 수행하거나 또는 절연 댐 형성 단계 이후에도 수행할 수가 있다.
본 실시예에 의하면 센터 패드 반도체 칩의 에지에 절연 댐을 형성하기 때문에, 후속 공정 과정에서 발생하는 충격이나 성형 수지를 이용한 몰딩 공정에서 본딩 와이어가 밑으로 처지는 현상을 방지할 수 있다. 아울러, 다이 접합 장치 또는 와이어 본딩 장치를 사용하여 절연 댐을 형성하기 때문에, 공정 설비에 대한 추가적인 지출을 없앨 수 있고 공정도 간단하게 수행할 수 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의하면, 다수의 센터 패드 반도체 칩이 어레이 되어 있는 웨이퍼의 반도체 칩 상의 에지에 절연 댐을 형성하는 절연 댐 형성 단계, 웨이퍼를 절단하는 웨이퍼 절단 단계, 리드 프레임 또는 기판 상에 센터 패드 반도체 칩을 접합시키는 칩 접합 단계 및 센터 패드 반도체 칩의 본딩 패드와 리드 프레임 또는 기판의 접속 단자를 와이어로 연결하는 와이어 본딩 단계를 포함한다.
상기한 실시예의 일 측면에 의하면, 절연 댐은 절연성 물질을 사용하여 웨이퍼의 스크라이브 라인 상에는 도포되지 않도록 디스펜싱법 또는 프린팅법으로 형성할 수 있다.
상기한 본 발명의 실시예들에서 절연 댐의 폭은 본딩 패드와 반도체 칩의 에지 사이의 거리의 1/2 이하가 되도록 형성하는 것이 바람직하고, 절연 댐의 높이는 25㎛ 내지 200㎛가 되도록 형성하는 것이 바람직하다.
상기한 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 하부 센터 패드 하부 반도체 칩을 구비하는 스택형 반도체 칩 패키지는 접속 단자를 가진 리드 프레임 또는 기판, 상기한 리드 프레임 또는 기판 상에 접합된 하부 센터 패드 반도체 칩, 상기한 하부 센터 패드 반도체 칩 상의 에지에 형성된 절연 댐, 상기한 접속 단자와 상기한 본딩 패드를 연결하는 본딩 와이어, 상기한 하부 반도체 칩 상의 전면에 형성된 접착 및 접착성 물질 및 상기한 접착 및 절연성 물질에 의하여 하부 센터 패드 반도체 칩 상에 접착된 상부 반도체 칩을 포함한다.
상기 실시예에 의하면 스택형 반도체 칩 패키지에서 하부 반도체 칩이 센터 패드 반도체 칩이며, 또한 본딩 와이어가 반도체 칩의 중앙에 배열된 본딩 패드에서부터 접합 단자에 연결되어 있다.
본 실시예의 일 측면에 의하면 상부 반도체 칩의 밑면에는 절연 물질이 부착되어 있는 것이 바람직하다. 절연 물질은 센터 패드 하부 반도체 칩의 본딩 와이어와 상부 반도체 칩이 서로 전기적으로 연결되어 단락되는 현상을 방지할 수 있다. 그리고, 상부 반도체 칩은 하나 또는 그 이상일 수 있으며, 상부 반도체 칩의 종류도 센터 패드형이거나 에지 패드형일 수 있다.
그리고, 본 실시예의 다른 측면에 의하면 하부 센터 패드 반도체 칩의 본딩와이어는 포워드 볼 본딩(forward ball bonding) 방식, 범프 리버스 볼 본딩(bump reverse ball bonding) 방식 또는 웨지 본딩(wedge bonding) 방식일 수 있다. 이 중에서, 웨지 본딩 방식은 스택형 반도체 칩의 전체 높이를 낮출 수 있는 장점이 있다.
상기한 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법은 다이 접합 장치를 이용하여 리드 프레임 또는 기판 상에 하부 센터 패드 반도체 칩을 접합시키는 하부 칩 접합 단계, 상기한 하부 센터 패드 반도체 칩 상의 에지에 절연 댐을 형성하는 절연 댐 형성 단계, 와이어 본딩 장치를 이용하여 상기한 하부 센트 패드 반도체 칩의 본딩 패드와 접속 단자를 와이어로 연결하는 와이어 본딩 단계, 상기한 하부 센트 패드 반도체 칩 상에 접착 및 절연 물질을 도포하는 접착 및 절연성 물질 도포 단계, 상기한 접착 및 절연성 물질 상에 상부 반도체 칩을 접착시키는 상부 칩 접착 단계를 포함한다.
본 실시예에 의하면, 상기 실시예에 의하면 스택형 반도체 칩 패키지에서 하부 반도체 칩이 센터 패드 반도체 칩이며, 또한 이것을 하부 반도체 칩에 대한 재배선 공정이나 도전체 패턴 형성 공정과 같은 추가적인 공정 없이 제조할 수 있다.
본 실시예의 일 측면에 의하면 와이어 본딩 단계와 절연 댐 형성 단계는 순서를 바꾸어 실시할 수 있다. 그리고, 상기한 다이 접합 장치 또는 와이어 본딩 장치를 이용하여 절연 댐을 형성할 수 있다.
상기한 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법은 다수의 센터 패드 반도체 칩이 어레이 되어 있는 웨이퍼의 반도체 칩 상의 에지에 절연 댐을 형성하는 절연 댐 형성 단계, 상기 웨이퍼를 절단하는 웨이퍼 절단 단계, 리드 프레임 또는 기판 상에 절단된 센터 패드 반도체 칩을 접합시키는 하부 센터 패드 반도체 칩 접합 단계, 상기한 하부 센터 패드 반도체 칩의 본딩 패드와 상기한 접속 단자를 와이어로 연결하는 와이어 본딩 단계, 상기한 하부 센터 패드 반도체 칩 상에 접착 및 절연성 물질을 도포하는 접착 및 절연성 물질 도포 단계, 상기한 절연성 접착제 상에 상부 반도체 칩을 접착시키는 상부 칩 접착 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것이다. 도면들에 있어서, 각 부분들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 구성 요소가 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
( 실시예 1)
먼저, 본딩 와이어와 반도체 칩 사이의 단락 현상을 방지할 수 있는 센터 패드 반도체 칩의 패키지 방법에 대한 일 예를 기술하기로 한다.
도 2에는 실리콘 웨이퍼에 다수의 센터 패드 반도체 칩이 어레이된 상태가 개략적으로 도시되어 있다. 도시된 반도체 칩은 팹(FAB) 공정에서 소정의 공정을 완료하고, 패키지 공정을 위하여 EDS(Electrical Die Sorting) 공정이 완료된 상태이다.
제1 실시예에서는 먼저, 웨이퍼(W)를 절단하여 각 칩(210)별로 나누는 웨이퍼 절단(wafer sawing) 공정 또는 다이싱(dicing) 공정을 실시한다. 다이싱 공정은 다이아몬드 블레이드 등을 사용하여 웨이퍼(200)에 있는 스크라이브 라인(scribe line)을 따라 각 반도체 칩을 분할하는 과정이다.
계속해서, 다이싱 공정의 결과 분할된 칩(210)을 인쇄 회로 기판(200)에 접합시키는 공정을 실시한다. 접합 공정은 다이 접합 장치(die bonder)에서 실시한다. 도 3에는 본 발명의 실시예에 따라 센터 패드 반도체 칩이 기판(200) 상에 부착된 상태가 개략적으로 도시되어 있다. 본 실시예에서는 반도체 칩(210)이 인쇄 회로 기판(200) 상에 부착되어 있으나, 칩은 패키지의 유형에 따라 리드 프레임, 인쇄 회로 기판 또는 필름 형태의 기판에 부착될 수도 있다.
도 3을 참조하면, 기판(200)에는 소정의 회로 배선(미도시)이 형성되어 있으며, 칩(210)과의 전기적 접속을 위한 접속 단자(220)도 다수 형성되어 있다. 그리고, 칩(210)은 접합 수단(240)에 의해 기판(200)에 부착되어 있다. 접합 수단(240)은 다이 접합 장치에서 디스펜싱 방식으로 기판(200) 상에 칩을 접합시키기 전에 도포한다. 또한, 본 실시예는 센터 패드 반도체 칩(210)의 경우에 적용되므로,칩(210)의 중앙부에는 본딩 패드(215)가 일 방향으로 길게 형성되어 있다. 도면에서는 본딩 패드(215)는 2열로 형성된 상태가 도시되어 있으나, 이것은 반도체 칩의 종류에 따라서 다를 수 있다.
계속해서, 기판(200)에 접합된 칩(210) 상에 절연 댐(insulating dam)을 형성한다. 도 4에는 도 3의 결과물 상에 절연 댐(260)이 형성된 반도체 칩(210)에 대한 단면도가 도시되어 있다.
도 4를 참조하면, 절연 댐(260)은 칩(210) 상의 양쪽 에지에 형성된다. 절연 댐(260)은 절연성 물질로 형성하는데, 예를 들어 액상의 비전도성 에폭시 수지 또는 이와 물성이 유사한 물질을 사용할 수 있다. 후술하는 바와 같이, 이를 하부 반도체 칩으로 구비하는 스택형 패키지를 제조하기 위하여 접착성이 있는 물질로 형성할 수도 있다.
그리고, 본 실시예에 의하면 절연 댐(260)을 별도의 추가적인 설비를 사용하지 않고 형성할 수 있는 장점이 있다. 즉, 전술한 칩 접합 공정에서 사용한 다이 접합 장치를 사용하여 절연 댐(260)을 형성할 수 있다. 다이 접합 장치는 액상의 물질을 디스펜싱하는 수단을 구비하고 있기 때문에, 이를 사용하면 간단하게 절연 댐(260)을 형성할 수 있다. 그러므로, 본 실시예에서는 1대의 다이 접합 장치를 사용하여, 개별 칩(210)을 기판(200)에 접합시키고, 접합된 칩(210)의 상면 양쪽 에지에 절연 재질을 디스펜싱함으로써 절연 댐(260)을 형성할 수 있다.
절연 댐(260)을 형성할 때는 이 절연 댐(260) 형성 물질이 칩(210)의 측면으로 흘러내리지 않도록 하는 것이 바람직하다. 그리고, 절연 댐(260)의 폭(d1)은 본딩 패드(215)와 칩(210)이 에지 사이의 거리(d2)의 1/2을 넘지 않도록 하는 것이 바람직하다. 또한, 절연 댐(260)의 높이(h)도 약 25㎛ 내지 약 200㎛ 사이가 되게 형성하는 것이 바람직하다.
절연 댐(260)을 형성한 다음에는 약 100℃ 이상의 고온에서 열처리를 실시한다. 이 공정은 접합 수단(240) 및 절연 댐(260) 물질을 동시에 경화시키기 위한 공정이다. 따라서, 본 실시예에 의하면 절연 댐(260) 형성 공정이 추가되어도 절연 댐(260)을 경화시키기 위한 열처리 공정을 별도로 실시할 필요는 없다.
계속해서, 와이어 본딩 공정을 실시한다. 본딩 와이어(230a, 230b, 230c)는 Au 또는 Cu 등을 포함하는 재질로 만들어진다. 와이어 본딩에는 여러 가지 방법 예컨대, 웨지 본딩(wedge bonding) 방식, 포워드 볼 본딩(foward ball bonding) 또는 범프 리버스 볼 본딩(bump reverse ball bonding) 방식 등이 사용될 수 있다. 그리고, 그 결과물은 각각 도 5a, 도 5b 및 도 5c에 도시되어 있다. 즉, 도 5a에는 본 발명의 일 실시예에 따라 웨지 본딩 방식의 본딩 와이어(230a)를 포함하는 반도체 칩 패키지가 도시되어 있으며, 도 5b에는 본 발명의 다른 실시예에 따라 포워드 볼 본딩 방식의 본딩 와이어(230b)를 포함하는 반도체 칩 패키지가 도시되어 있으며, 그리고 도 5c에는 본 발명의 또 다른 실시예에 따라 범프 리버스 볼 본딩 방식의 본딩 와이어(230c)를 포함하는 반도체 칩 패키지가 도시되어 있다.
도 5a, 도 5b 또는 도 5c를 참조하면, 본딩 와이어(230a, 230b, 230c)는 절연 댐(260)의 상면에 걸쳐 있거나 이와 근접하게 그 위에 위치하고 있다. 따라서, 패키지 공정의 진행 중에 발생하는 충격이나 몰딩 수지의 흐름에 의한 충격 등에 의하여 본딩 와이어(230a, 230b, 230c)가 하부로 처지는 현상이 발생하더라도, 본딩 와이어(230a, 230b, 230c)는 칩(210)의 상면이나 에지에 닿지는 않는다.
계속해서, 도면에 도시하지는 않았지만, 에폭시 수지 등을 사용하여 몰딩 공정 등을 실시하면 원하는 형상을 가진 반도체 칩 패키지를 만들 수 있다.
( 실시예 2)
계속해서, 본 발명에 의한 센터 패드 반도체 칩의 패키지 방법에 대한 두 번째 실시예에 대해서 설명한다.
본 실시예에서는 다이싱 공정 및 반도체 칩의 접합 공정까지는 제1 실시예와 동일한 방법으로 진행한다. 즉, 도 2 상태의 웨이퍼(W)를 절단하여 각 반도체 칩(210)으로 분리시키고, 계속해서 이를 인쇄 회로 기판(200)에 접합시킨다.
다음으로, 와이어 본딩 공정을 실시한다. 즉, 와이어 본딩 장치에서 반도체 칩(210)의 본딩 패드(215)와 기판(200)의 접속 단자(220)를 와이어로 연결한다. 와이어 본딩 방식은 전술한 제1 실시예에서와 같이 웨지 본딩 방식, 포워드 볼 본딩 방식 또는 범프 리버스 볼 본딩 방식 등을 사용할 수 있다. 도 7에는 웨지 본딩 방식으로 본딩 와이어(230)가 본딩 패드(215)와 접속 단자(230)에 연결되어 있는 상태가 도시되어 있다.
계속해서, 반도체 칩(210) 상의 에지에 절연 댐(260)을 형성한다. 절연 댐(260)은 다이 접합 장치 또는 와이어 본딩 장치를 사용하여 형성할 수 있다. 결국, 본 실시예와 제1 실시예의 차이점은 와이어 본딩 공정 및 절연 댐 형성 공정을 실시하는 순서 및 이 때 사용하는 장치에서 차이가 있다. 그러나, 절연 댐을 형성하는 재료, 절연 댐의 위치, 폭 및 두께 등의 범위는 제1 실시예에서 기술한 것과 동일할 수 있다.
상기한 공정 순서 상의 차이로 인하여, 제2 실시예는 그 구조에 있어서도 제1 실시예와 약간의 상이한 점이 있다. 도 7a 및 도 7b에는 본 발명의 제1 실시예 및 제2 실시예에 따라 형성된 절연 댐(260)과 본딩 와이어(230)의 관계가 각각 도시되어 있다. 도시된 부분은 도 5a에 도시된 센터 패드 반도체 칩 패키지에서 A부분에 상당하는 부분이다.
도 7a를 참조하면, 본딩 와이어(230)가 절연 댐(260) 상에 걸쳐 있다. 또한, 전술한 바와 같이 본딩 와이어(230)는 절연 댐(260) 보다 약간 높은 위치에 위치해 있을 수도 있다. 그러나, 도 7b를 참조하면, 본딩 와이어(230)는 절연 댐(260)의 전체 높이 보다 약간 낮은 높이에 위치하고 있다. 즉, 본딩 와이어(230)가 절연 댐(260)의 상부를 뚫고 지나가고 있는 형상이다. 이와 같은 구조는 와이어 본딩 공정을 실시한 다음에 절연 댐 형성 공정을 실시하기 때문에 가능하다.
제2 실시예에 의하면, 절연 댐(260)이 후속 열처리 공정에서 경화되기 때문에, 본딩 와이어(260)는 경화된 절연 댐(260)에 강하게 구속된다. 따라서, 본 실시예에 의하면 본딩 와이어(230)가 충격에 의하여 아래로 쳐지거나 옆으로 스위핑되는 현상을 더욱 효과적으로 방지할 수 있다. 그러나, 본 실시예의 방법을 사용하는 경우에도 본딩 와이어(230)의 높이가 도시된 것보다 높게 위치하거나 및/또는 절연댐(260)의 높이가 낮은 경우에는 도 7a와 같은 구조로 만들어 질 수도 있다.
계속해서, 접합 수단(240) 및 절연 댐(260)을 경화시키기 위하여 열처리 공정을 실시하고, 이후에 몰딩 공정을 실시하는 등의 후속 공정은 제1 실시예의 경우나 통상의 패키지 공정과 동일하다.
( 실시예 3 )
계속해서, 본 발명에 의한 센터 패드 반도체 칩의 패키지 방법에 대한 세 번째 실시예에 대해서 설명한다. 여기에서, 제1 실시예와 중복되는 공정에 대해서는 제1 실시예를 기술할 때 사용한 도면을 참조하여 간략하게 설명하기로 한다.
제3 실시예에서는 팹 공정 및 EDS 공정이 완료된 웨이퍼(W)에 어레이 되어 있는 각각의 반도체 칩에 절연 댐을 형성하는 공정을 먼저 실시한다. 즉, 도 2에 도시된 것과 같은 웨이퍼 상태에서 절연 댐 형성 공정을 실시한다. 이 웨이퍼(W)는 뒷면에 대한 그라인드(grind) 공정을 실시하기 전의 웨이퍼일 수도 있고, 아니면 뒷면에 대한 그라인드 공정을 실시한 후의 웨이퍼일 수도 있다.
절연 댐을 형성하는 첫 번째 방법은 제1 실시예에서 사용한 것과 동일한 방법을 사용하는 것이다. 즉, 액상의 절연성 에폭시 물질이나 이와 물성이 유사한 물질을 사용하여 디스펜싱법으로 각 반도체 칩(210) 상의 에지에 절연 댐을 만든다. 이 때, 절연 댐 형성 물질이 가로 및 세로 방향으로 뻗어 있는 스카라이브 라인에는 흘러내려 가지 않도록 하는 것이 바람직하다.
도 8에는 이와 같은 방법으로 절연 댐(260)이 형성된 웨이퍼(W)의 일부가 도시되어 있다. 도 8을 참조하면, 스크라이브 라인에 의하여 분할되어 있는 각각의반도체 칩(210)의 중앙에는 본딩 패드(215)가 배열되어 있으며, 본딩 패드(215)의 배열 방향과 평행한 방향으로 칩 상의 에지에 절연 댐(260)이 형성되어 있다.
절연 댐(260)을 형성하는 다른 방법은 스크린 프린팅(screen printing)법을 사용하는 것이다. 도 9에는 스크린 프린팅법에서 사용할 수 있는 스크린 마스크(400)의 일 예가 도시되어 있다. 도면에서 해치(hatch)된 부분은 금속 등에 의하여 막힌 부분이고, 긴 직사각형 모양의 패턴이 개구(open)된 부분이다.
스크린 프린팅법을 간단히 설명하면, 먼저 웨이퍼의 상면에 도 9에 도시된 것과 같은 스크린 마스크를 밀착시킨다. 스크린 마스크의 개구 영역은 각 반도체 칩의 에지에 해당하는 부분으로서, 절연 댐이 형성될 부분에 해당한다. 계속해서 액상의 절연성 에폭시 또는 이와 유사한 물성을 갖는 물질을 사용하여 프린팅을 한다. 그러면, 스크린의 개구 부분으로만 절연성 에폭시가 채워져 반도체 칩 상에 개구의 패턴 모양과 동일한 모양을 갖는 절연 댐이 만들어진다. 스크린 프린팅법을 사용하는 경우에도, 스크라이브 라인에는 절연 댐이 흘러내리지 않도록 하는 것이 바람직하다.
스크린 프린팅법을 사용하면 폭 및 높이가 균일한 절연 댐(260)을 형성할 수 있는 장점이 있다. 왜냐하면, 절연 댐(260)의 폭은 개구 패턴의 폭을 조절하면 임의로 조절할 수 있고, 절연 댐(260)의 높이도 스크린 마스크의 높이를 조절하면 임의로 조절할 수가 있기 때문이다.
디스펜싱법 또는 스크린 프린팅법을 사용하여 절연 댐(260)을 형성한 다음에는 열 처리 공정을 실시한다. 열처리는 약 100℃ 이상의 온도에서 실시하는 것이바람직하다. 열 처리의 결과, 액상의 에폭시 물질은 경화된다.
계속해서, 도면에 도시하지는 않았지만, 종래 기술에 의한 패키지 공정을 실시한다. 예를 들어, 절연 댐(260)이 형성된 반도체 칩이 어레이된 웨이퍼를 절단하는 공정 즉 다이싱 공정을 실시한다. 다음으로, 절단된 반도체 칩을 인쇄 회로 기판에 접합 물질로 접합시키고, 접합 물질을 경화시키기 위한 열처리를 실시한다. 계속해서, 와이어 본딩 및 몰딩 공정 등을 실시하면 패키지 공정이 완료된다.
상기한 실시예들은 센터 패드 반도체 칩에 대한 단일 칩 패키지 방법에 대한 본 발명의 실시예들이다. 이후에는, 상기한 패키지 방법을 사용하여 이 센터 패드 반도체 칩을 하부 칩으로 구비하는 스택형 칩 패키지를 제조하는 방법 및 그 결과물에 대하여 기술한다.
( 실시예 4 )
도 10 내지 도 12는 본 발명의 일 실시예에 따라 하부 센터 패드 반도체 칩을 구비하는 스택형 패키지의 제조 방법을 공정 순서에 따라 도시한 개략적인 단면도들이다. 여기서 도 12는 두 개의 반도체 칩으로 스택형 패키지를 형성한 최종적인 결과물이며, 도 13은 네 개의 반도체 칩으로 스택형 패키지를 형성한 최종적인 결과물이다.
먼저, 도 10을 참조하면, 하부 센터 패드 반도체 칩(210)이 인쇄 회로 기판(200)에 접합되어 있다. 칩의 패키지 유형에 따라서는 하부 반도체 칩(210)은 리드 프레임, 인쇄 회로 기판 또는 필름 형태의 기판에 부착될 수도 있다. 하부 반도체 칩(210)은 접착제 등의 접합 수단(240)에 의하여 기판(210)에 부착된다. 하부반도체 칩(210)은 센터 패드형이기 때문에, 본딩 패드(215)가 하부 반도체 칩(210)의 중앙부에 위치하고 있다. 그리고, 하부 반도체 칩(210) 상의 에지에는 절연 댐(260)이 형성되어 있다.
본딩 패드(215)와 접속 단자(220)를 연결하는 하부 본딩 와이어(230)는 절연 댐(260)의 상부를 지나거나 절연 댐(260)에 걸치도록 형성되어 있다. 도 12를 참조하면, 하부 본딩 와이어(230)가 웨지 방식으로 형성되어 있으나, 이외의 다른 방식으로 형성할 수도 있다. 그러나, 웨지 방식을 사용하면, 다른 방식에 비하여 하부 본딩 와이어(230)의 높이를 낮게 형성할 수 있기 때문에, 전체 패키지의 높이를 낮게 만들 수 있는 장점이 있다. 또한, 본딩 와이어(230)의 높이가 낮기 때문에, 본딩 와이어(230)가 절연 댐(260)에 근접하거나 걸쳐 있게 할 수 있다.
이상의 구조물은 전술한 제1 실시예 내지 제3 실시예 중의 한 가지 방법을 사용하여 형성할 수 있다.
계속해서, 도 10을 참조하면, 절연 댐(260) 및 본딩 와이어(230)가 구비된 하부 반도체 칩(210) 상에는 접착 및 절연용 물질(270)을 형성한다. 접착 및 절연용 물질(270)은 본딩 와이어(230)와 상부 반도체 칩(도 11참조, 310) 간의 단락 현상을 방지하고, 상부 반도체 칩(310)을 하부 반도체 칩(210)에 부착시키는 역할을 한다.
접착 및 절연용 물질(270)은 이 분야의 통상적인 기술을 사용하여 여러 가지 방식으로 형성할 수 있다. 예컨대, 절연 및 접착 특성을 가진 액상의 물질을 디스펜싱법으로, 절연 댐(260) 사이에 소정의 두께로 도포함으로써 형성할 수 있다. 접착 및 절연용 물질(270)은 절연 댐(260)을 형성하는 물질과 동일한 물질이나 이와 특성이 유사한 물질일 수 있다. 접착 및 절연용 물질(270)은 본딩 와이어(230)가 위치하는 높이 보다 약간 높은 높이까지 형성되도록 그 두께를 조절하는 것이 바람직하다.
도 11을 참조하면, 접착 및 절연용 물질(270) 상에는 상부 반도체 칩(310)을 부착한다. 상부 반도체 칩(310)은 하부 반도체 칩(210)과 같은 센터 패드형일 수도 있고 아니면 에지 패드형일 수도 있다. 즉, 본 실시예에 의한 스택형 반도체 칩 패키지에서는 하부 반도체 칩(210)은 센터 패드형이지만, 상부 반도체 칩(310)은 어떠한 유형의 반도체 칩이라도 상관이 없다.
그리고, 상부 반도체 칩(310)의 밑면에는 절연성 테이프(340)가 더 부착되어 있을 수도 있다. 절연성 테이프(340)는 상부 반도체 칩(310)과 하부 본딩 와이어(230) 사이의 단락을 방지하기 위한 수단이다. 그러나, 상부 반도체 칩(310)이 센터 패드형인 경우에도 그 상부에 절연 댐을 형성할 필요는 없다.
계속해서 도 11을 참조하면, 상부 반도체 칩(310)을 접착 및 절연용 물질(270) 상에 부착시킨 다음에는, 와이어 본딩 공정을 실시한다. 와이어 본딩 방식에는 제약이 없는데, 예컨대 도시된 것과 같이 범프 리버스 볼 본딩 방식을 사용할 수도 있다.
도 12를 참조하면, 성형 수지(350)를 사용하여 몰딩 공정을 실시한다. 몰딩 공정은 예를 들어, 트랜스퍼 몰딩 방법과 같이 이 분야의 통상적인 기술을 사용하여 실시한다. 그리고, 계속해서 인쇄 회로 기판(100)의 하부에 솔더 볼(370) 형성공정을 실시하면 도 12에 도시된 것과 같은 스택형 패키지가 완성된다.
도 13에는 본 발명의 다른 실시예에 따른 센터 패드 하부 반도체 칩을 구비하는 스택형 패키지가 도시되어 있다. 여기서는 4개의 칩으로 스택형 패키지를 형성한 구조가 도시되어 있다. 그러나, 본 실시예는 4개가 아닌 3개의 칩으로 스택형 패키지를 형성하는 경우에도 적용될 수 있다.
본 실시예에 의하여 3개 또는 4개의 반도체 칩으로 스택형 패키지를 형성한 경우, 하부의 반도체 칩은 센터 패드 반도체 칩이다. 그러나, 그 상부에 위치하는 반도체 칩은 센터 패드형이거나 에지 패드형일 수도 있으며, 이들의 조합일 수도 있다. 센터 패드형인 경우에도, 와이어 본딩 방식은 여러 가지 유형이 다 가능하며, 특정한 한 가지 방식에 한정되는 것은 아니다. 그리고, 이와 같은 구조의 패키지는 이 분야의 통상적인 기술이나 전술한 실시예에 기술된 방법을 사용하면 용이하게 형성할 수 있다.
본 발명에 따른 센터 패드 반도체 칩의 패키지 방법을 사용하면, LOC 구조의 패키지의 단점을 보완할 수 있다. 아울러, 종래 기술과 같이 반도체 칩의 상면에 추가적인 도전체 패턴을 형성하지 않고서도 본딩 와이어가 아래로 쳐져서 반도체 칩과 단락되는 현상을 방지할 수 있다. 또한, 본 발명에 의한 패키지 방법을 사용하면, 상기한 우수한 특성을 가진 센터 패드 반도체 칩의 패키지를 공정 설비를 추가로 설치 않고서 기존의 장비를 제조하여 절연 댐을 형성할 수 있다. 결과적으로, 생산된 제품의 불량을 방지할 수 있으며 생산 기간을 단축시킬 수 있기 때문에 전체적으로 생산 단가를 절감할 수 있다.
그리고, 본 발명에 따른 스택형 패키지 제조방법을 사용하면, 센터 패드 반도체 칩을 하부 반도체로 사용하여 그 상부에 다른 여러 가지 종류의 반도체 칩을 패키지할 수 있다. 또한, 하부 반도체 칩의 본딩 와이어와 상부 반도체 칩 사이에 단락 현상이 생기는 것을 효과적으로 방지할 수 있다.

Claims (31)

  1. (a) 다수의 센터 패드 반도체 칩(semiconductor chip with center pad)이 어레이되어 있는 웨이퍼를 절단(sawing)하는 웨이퍼 절단 단계;
    (b) 다이 접합 장치(die bonder) 또는 와이어 본딩 장치를 이용하여 리드 프레임 또는 기판 상에 상기 반도체 칩을 접합시키는 칩 접합 단계; 및
    (c) 상기 다이 접합 장치 또는 와이어 본딩 장치를 이용하여 상기 접착된 반도체 칩 상의 에지(edge on the chip)에 절연 댐(insulating dam)을 형성하는 절연 댐 형성 단계를 포함하는 센터 패드 반도체 칩의 패키지 방법.
  2. 제1항에 있어서, 상기 절연 댐 형성 단계 이후에, 상기 반도체 칩의 본딩 패드와 상기 리드 프레임 또는 상기 기판의 접속 단자를 와이어로 연결하는 와이어 본딩(wire bonding) 단계를 수행하고, 상기 절연 댐은 상기 다이 접합 장치를 사용하여 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  3. 제1항에 있어서, 상기 절연 댐 형성 단계 이전에 상기 반도체 칩의 본딩 패드와 상기 리드 프레임 또는 상기 기판의 접속 단자를 와이어로 연결하는 와이어 본딩 단계를 수행하고, 상기 절연 댐은 상기 다이 접합 장치 또는 상기 와이어 본딩 장치를 사용하여 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  4. (d) 다수의 센터 패드 반도체 칩이 어레이 되어 있는 웨이퍼의 상기 센터 패드 반도체 칩 상의 에지에 절연 댐을 형성하는 절연 댐 형성 단계;
    (e) 상기 웨이퍼를 절단하는 웨이퍼 절단(wafer sawing) 단계;
    (f) 상기 리드 프레임 또는 기판 상에 상기 센터 패드 반도체 칩을 접합시키는 칩 접합 단계; 및
    (g) 상기 반도체 칩의 본딩 패드와 상기 리드 프레임 또는 상기 기판의 접속 단자를 와이어로 연결하는 와이어 본딩 단계를 포함하는 센터 패드 반도체 칩의 패키지 방법.
  5. 제4항에 있어서, 상기 (d) 단계에서 상기 절연 댐은 절연성 물질을 사용하여 상기 스크라이브 라인 상에는 도포되지 않도록 디스펜싱(dispensing)법으로 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  6. 제4항에 있어서, 상기 (d) 단계에서 상기 절연 댐은 절연성 물질을 사용하여상기 스크라이브 라인 상에는 도포되지 않도록 프린팅(printing)법으로 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  7. 제1항 또는 제4항에 있어서, 상기 (c)단계 또는 상기 (d)단계에서 상기 절연 댐은 상기 본딩 패드의 배열 방향과 평행하도록 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  8. 제7항에 있어서, 상기 절연 댐의 폭은 상기 본딩 패드와 상기 반도체 칩의 에지 사이의 거리의 1/2 이하가 되도록 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  9. 제7항에 있어서, 상기 절연 댐의 높이는 25㎛ 내지 200㎛가 되도록 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  10. 제1항 또는 제4항에 있어서, 상기 (c)단계 또는 상기 (d)단계에서 상기 절연 댐은 액상의 절연성 물질을 상기 센터 패드 반도체 칩 상의 에지에 도포한 다음, 100℃ 이상 내지 200℃ 이하의 온도에서 경화시켜서 형성하는 것을 특징으로 하는 센터 패드 반도체 칩의 패키지 방법.
  11. 접속 단자를 가진 리드 프레임 또는 기판;
    상기 리드 프레임 또는 상기 기판 상에 접합된 하부 센터 패드 반도체 칩;
    상기 하부 센터 패드 반도체 칩 상의 에지에 형성된 절연 댐;
    상기 접속 단자와 상기 본딩 패드를 연결하는 본딩 와이어;
    상기 하부 반도체 칩 상의 전면에 형성된 접착 수단; 및
    상기 접착 수단에 의하여 상기 하부 센터 패드 반도체 칩 상에 접착된 상부 반도체 칩을 포함하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  12. 제11항에 있어서, 상기 상부 반도체 칩의 밑면에는 절연 물질이 부착되어 있는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  13. 제11항에 있어서, 상기 상부 반도체 칩은 하나 또는 그 이상인 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  14. 제11항에 있어서, 상기 하부 센터 패드 반도체 칩의 본딩 와이어는 포워드 볼 본딩(forward ball bonding) 방식, 범프 리버스 볼 본딩(bump reverse ball bonding) 방식 또는 웨지 본딩(wedge bonding) 방식으로 본딩되어 있는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  15. 제11항에 있어서, 상기 절연 댐의 폭은 상기 본딩 패드와 상기 반도체 칩의 에지 사이의 거리의 1/2 이하인 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  16. 제11항에 있어서, 상기 절연 댐의 높이는 25㎛ 내지 200㎛인 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  17. 제11항에 있어서, 상기 하부 센터 패드 반도체 칩의 본딩 와이어는 상기 절연 댐 상에 위치하거나 또는 상기 절연 댐의 내부를 통과하도록 형성되어 있는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  18. 제11항에 있어서, 상기 절연 댐 및 상기 접착 수단은 동일한 물질로 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지.
  19. (h) 다이 접합 장치를 이용하여 리드 프레임 또는 기판 상에 하부 센터 패드 반도체 칩을 접합시키는 하부 칩 접착 단계;
    (i) 상기 하부 센터 패드 반도체 칩 상의 에지에 절연 댐을 형성하는 절연 댐 형성 단계;
    (j) 와이어 본딩 장치를 이용하여 상기 하부 센트 패드 반도체 칩의 본딩 패드와 상기 리드 프레임 또는 상기 기판의 접속 단자를 와이어로 연결하는 와이어 본딩 단계;
    (k) 상기 하부 센트 패드 반도체 칩 상에 접착 및 절연성 물질을 도포하는 접착 및 절연성 물질 도포 단계;
    (l) 상기 접착 및 절연성 물질 상에 상부 반도체 칩을 접착시키는 상부 칩 접착 단계를 포함하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  20. 제19항에 있어서, 상기 (i)단계 및 상기 (j)단계는 순서를 바꾸어 실시할 수 있는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  21. 제19항에 있어서, 상기 (i)단계는 상기 다이 접합 장치 또는 상기 와이어 본딩 장치를 이용하여 실시하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  22. (m) 다수의 센터 패드 반도체 칩이 어레이 되어 있는 웨이퍼의 상기 반도체 칩 상의 에지에 절연 댐을 형성하는 절연 댐 형성 단계;
    (n) 상기 웨이퍼를 절단하는 웨이퍼 절단 단계;
    (o) 리드 프레임 또는 기판 상에 상기 센터 패드 반도체 칩을 접합시키는 하부 센터 패드 반도체 칩 접합 단계;
    (p) 상기 하부 센터 패드 반도체 칩의 본딩 패드와 상기 리드 프레임 또는 상기 기판의 접속 단자를 와이어로 연결하는 와이어 본딩 단계;
    (q) 상기 하부 센터 패드 반도체 칩 상에 접착 및 절연성 물질을 도포하는 접착 및 절연성 물질 도포 단계;
    (r) 상기 접착 및 절연성 물질 상에 상부 반도체 칩을 접착시키는 상부 칩 접착 단계를 포함하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  23. 제22항에 있어서, 상기 (m)단계에서 상기 절연 댐은 절연성 물질을 사용하여 상기 스크라이브 라인 상에는 도포되지 않도록 디스펜싱법으로 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  24. 제22항에 있어서, 상기 (m)단계에서 상기 절연 댐은 절연성 물질을 사용하여 상기 스크라이브 라인 상에는 도포되지 않도록 프린팅법으로 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  25. 제19항 또는 제22항에 있어서, 상기 (i)단계 또는 상기 (m)단계에서 상기 절연 댐은 상기 센터 패드의 배열 방향과 평행하도록 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  26. 제25항에 있어서, 상기 절연 댐은 폭이 상기 본딩 패드와 상기 하부 센터 패드 반도체 칩의 에지 사이의 거리의 1/2 이하가 되도록 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  27. 제25항에 있어서, 상기 절연 댐은 높이가 25㎛ 내지 200㎛가 되도록 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  28. 제19항 또는 제22항에 있어서, 상기 (i)단계 또는 상기 (m)단계에서 상기 절연 댐은 액상의 절연성 물질을 상기 하부 센터 패드 반도체 칩 상의 에지에 도포한 다음, 100℃ 이상 내지 200℃ 이하의 온도에서 경화시켜서 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  29. 제19항 또는 제22항에 있어서, 상기 (j)단계 또는 상기 (p)단계에서 상기 본딩 와이어는 포워드 볼 본딩(forward ball bonding) 방식, 범프 리버스 볼 본딩(bump reverse ball bonding) 방식 또는 웨지 본딩(wedge bonding) 방식으로 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체칩 패키지의 제조방법.
  30. 제19항 또는 제22항에 있어서, 상기 (r) 단계 이전에 상부 반도체 칩의 밑면에는 절연 물질을 부착하는 절연 물질 부착 단계를 더 포함하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
  31. 제19항 또는 제22항에 있어서, 상기 절연 댐과 상기 접착 및 절연성 물질은 동일한 물질로 형성하는 것을 특징으로 하는 하부 센터 패드 반도체 칩을 구비하는 스택형 반도체 칩 패키지의 제조방법.
KR1020030021922A 2003-04-08 2003-04-08 센터 패드 반도체 칩의 패키지 및 그 제조방법 KR20040087501A (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020030021922A KR20040087501A (ko) 2003-04-08 2003-04-08 센터 패드 반도체 칩의 패키지 및 그 제조방법
US10/787,679 US7298032B2 (en) 2003-04-08 2004-02-25 Semiconductor multi-chip package and fabrication method
JP2004107243A JP2004312008A (ja) 2003-04-08 2004-03-31 半導体マルチチップパッケージ及びその製造方法
TW093109027A TWI258823B (en) 2003-04-08 2004-04-01 Semiconductor multi-chip package and fabrication method
DE200410018434 DE102004018434A1 (de) 2003-04-08 2004-04-06 Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
IT000691A ITMI20040691A1 (it) 2003-04-08 2004-04-07 Pacchetto a chip multipli a semiconduttore e procedimento di fabbricazione
CNA2004100477958A CN1551351A (zh) 2003-04-08 2004-04-08 半导体多芯片封装和制备方法
US11/868,382 US20080026506A1 (en) 2003-04-08 2007-10-05 Semiconductor multi-chip package and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030021922A KR20040087501A (ko) 2003-04-08 2003-04-08 센터 패드 반도체 칩의 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040087501A true KR20040087501A (ko) 2004-10-14

Family

ID=33128971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030021922A KR20040087501A (ko) 2003-04-08 2003-04-08 센터 패드 반도체 칩의 패키지 및 그 제조방법

Country Status (3)

Country Link
US (1) US7298032B2 (ko)
KR (1) KR20040087501A (ko)
IT (1) ITMI20040691A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871693B1 (ko) * 2006-11-30 2008-12-05 삼성전자주식회사 반도체 칩 및 그의 제조 방법
KR100899664B1 (ko) * 2007-01-10 2009-05-27 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
KR100547354B1 (ko) * 2003-09-04 2006-01-26 삼성전기주식회사 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한ｂｇａ 패키지 및 그 제조 방법
US7250684B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Circular wire-bond pad, package made therewith, and method of assembling same
US7196425B2 (en) * 2004-09-30 2007-03-27 Stmicroelectronics, Inc. Copper interposer for reducing warping of integrated circuit packages and method of making IC packages
JP2006210802A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
US20060270104A1 (en) * 2005-05-03 2006-11-30 Octavio Trovarelli Method for attaching dice to a package and arrangement of dice in a package
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7671478B2 (en) * 2005-09-02 2010-03-02 Honeywell International Inc. Low height vertical sensor packaging
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US20080054429A1 (en) * 2006-08-25 2008-03-06 Bolken Todd O Spacers for separating components of semiconductor device assemblies, semiconductor device assemblies and systems including spacers and methods of making spacers
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
JP4823089B2 (ja) * 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
US20080191367A1 (en) * 2007-02-08 2008-08-14 Stats Chippac, Ltd. Semiconductor package wire bonding
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
US8134227B2 (en) * 2007-03-30 2012-03-13 Stats Chippac Ltd. Stacked integrated circuit package system with conductive spacer
KR100923562B1 (ko) 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US8421244B2 (en) * 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
JP2009021499A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 積層型半導体装置
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7994624B2 (en) * 2008-09-24 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with adhesive segment spacer
US7718471B1 (en) * 2008-11-12 2010-05-18 White Electronic Designs Corporation Method and apparatus for stacked die package with insulated wire bonds
JP2010177530A (ja) * 2009-01-30 2010-08-12 Elpida Memory Inc 半導体装置
JP2010199548A (ja) * 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法
US7894230B2 (en) * 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
US8633581B2 (en) * 2009-03-13 2014-01-21 Infineon Technologies Ag Semiconductor device
US8063492B2 (en) * 2009-04-27 2011-11-22 Powertech Technology, Inc. Multi-chip stacked package
US8460972B2 (en) * 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
US8843692B2 (en) 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
TWI457645B (zh) * 2010-07-22 2014-10-21 Innolux Corp 觸控式顯示裝置
US8815645B2 (en) * 2010-09-23 2014-08-26 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
CN102487025B (zh) * 2010-12-08 2016-07-06 飞思卡尔半导体公司 用于长结合导线的支撑体
US8687378B2 (en) * 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
TWI614858B (zh) * 2012-07-26 2018-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2014049733A (ja) * 2012-09-04 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9263377B2 (en) 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US10418330B2 (en) * 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
KR102215826B1 (ko) 2014-12-22 2021-02-16 삼성전자주식회사 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
TWI637476B (zh) * 2017-02-14 2018-10-01 來揚科技股份有限公司 雙晶片封裝結構
DE102019117789B4 (de) 2019-07-02 2023-06-01 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips
CN111668195A (zh) * 2020-06-19 2020-09-15 西安微电子技术研究所 一种中心键合点芯片的堆叠结构和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013138A (ko) 1995-08-30 1997-03-29 김광호 샌터 패드들 갖는 칩을 이용한 멀티칩 패키지의 제조방법
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
KR100226737B1 (ko) 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
KR100297451B1 (ko) 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6683385B2 (en) * 2002-04-23 2004-01-27 Ultratera Corporation Low profile stack semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871693B1 (ko) * 2006-11-30 2008-12-05 삼성전자주식회사 반도체 칩 및 그의 제조 방법
KR100899664B1 (ko) * 2007-01-10 2009-05-27 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
US7782688B2 (en) 2007-01-10 2010-08-24 Samsung Electronics Co., Ltd. Semiconductor memory device and test method thereof

Also Published As

Publication number Publication date
ITMI20040691A1 (it) 2004-07-07
US20040201088A1 (en) 2004-10-14
US7298032B2 (en) 2007-11-20

Similar Documents

Publication Publication Date Title
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
US7545048B2 (en) Stacked die package
KR100499289B1 (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
US6589813B1 (en) Chip size stack package and method of fabricating the same
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
US7911045B2 (en) Semiconductor element and semiconductor device
US6759745B2 (en) Semiconductor device and manufacturing method thereof
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
CN100521193C (zh) 设置在半导体器件中的中继板和半导体器件
US7466013B2 (en) Semiconductor die structure featuring a triple pad organization
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
JPH09330997A (ja) 半導体パッケージ用基板及びボールグリッドアレイ半導体パッケージ
KR20020012061A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US9373593B2 (en) Semiconductor device and method of manufacturing the same
US7834463B2 (en) Stack package having pattern die redistribution
US7226813B2 (en) Semiconductor package
KR100369204B1 (ko) 반도체 장치의 제조 방법
US20050098869A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR100652374B1 (ko) 반도체 멀티 칩 패키지 및 그 제조방법
KR20000028365A (ko) 반도체패키지의 제조 방법
TW200952128A (en) Method of verification test for semiconductor packaging processes and an utilized universal substrate

Legal Events

Date Code Title Description
A201 Request for examination