JP3689694B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3689694B2
JP3689694B2 JP2002381135A JP2002381135A JP3689694B2 JP 3689694 B2 JP3689694 B2 JP 3689694B2 JP 2002381135 A JP2002381135 A JP 2002381135A JP 2002381135 A JP2002381135 A JP 2002381135A JP 3689694 B2 JP3689694 B2 JP 3689694B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
adhesive layer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002381135A
Other languages
English (en)
Other versions
JP2004214360A (ja
Inventor
良之 新井
史人 伊藤
安武 矢口
嘉昭 竹岡
油井　　隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002381135A priority Critical patent/JP3689694B2/ja
Priority to US10/649,741 priority patent/US6992396B2/en
Priority to CNB031570135A priority patent/CN100421251C/zh
Publication of JP2004214360A publication Critical patent/JP2004214360A/ja
Application granted granted Critical
Publication of JP3689694B2 publication Critical patent/JP3689694B2/ja
Priority to US11/282,726 priority patent/US20060091563A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップが積み重ねられてなる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
複数の半導体チップが積み重ねられてなる半導体装置としては、例えばインターポーザー又はサブストレートと称される基板上に複数の半導体チップが、積み重なるように搭載され、それらをモールド樹脂により封止されてなる構造が知られており（例えば特許文献１）、この半導体装置はスタックトパッケージとも称される。半導体装置をこうしたチップ積層型構造にする目的は、半導体チップの実装密度を向上させる為である。
【０００３】
図５(a) 、(b) は、従来のチップ積層型半導体装置を示す。図５(a) は断面図であり、図５(b) は透視図である。
【０００４】
図５(a) 、(b) では、上面に電極パッド１０１ａを有し下面にランド１０１ｂを有する基板１０１の上に、第１の接着層１０２を介して、バンプ１０３ａを有する第１の半導体チップ１０３がバンプ１０３ａを下側にして搭載されている。第１の半導体チップ１０３の上に第２の接着層１０４を介して、上面に電極パッド１０５ａを有する第２の半導体チップ１０５が搭載されており、第２の半導体チップ１０５の電極パッド１０５ａと基板１０１の電極パッド１０１ａとはワイヤ１０７により電気的に接続されている。第１の半導体チップ１０３、第２の半導体チップ１０５及びワイヤ１０７はモールド樹脂１０８により封止されることにより、半導体装置が形成されている。
【０００５】
第１の接着層１０２は、フィルム状接着剤又は液状接着剤よりなり、基板１０１と第１の半導体チップ１０３との間におけるバンプ１０３ａを除く全ての領域に充填されることによって、第１の半導体チップ１０３を基板１０１のチップ搭載領域に強固に固定している。これにより、応力が基板１０１におけるチップ搭載領域全体に分散するので、半導体装置の信頼性が向上する。
【０００６】
【特許文献１】
特開平１１−２０４７２０号公報（第７頁、第３図）
【０００７】
【発明が解決しようとする課題】
ところで、従来のチップ積層型半導体装置においては、図５(a) 、(b) に示すように、第１の接着層１０２の周縁部が第１の半導体チップ１０３の周縁部から外側にはみ出しているため、該はみ出し部（フィレット）１０２ａに起因して、半導体装置の小型化が困難になるという第１の問題がある。すなわち、第２の半導体チップ１０５の電極パッド１０５ａと基板１０１の電極パッド１０１ａとを接続するワイヤ１０７は、第１の接着層１０２のはみ出し部１０２ａよりも外側に配置しなければならないため、つまり、基板１０１の電極パッド１０１ａを第１の接着層１０２のはみ出し部１０２ａよりも外側に配置しなければならないため、基板１０１の面積が大きくならざるを得ないので、半導体装置の小型化が困難になる。
【０００８】
また、従来のチップ積層型半導体装置においては、第１の接着層１０２のはみ出し部１０２ａに起因して、半導体装置の信頼性が低下するという第２の問題がある。すなわち、前述のように、ワイヤ１０７は、第１の接着層１０２のはみ出し部１０２ａよりも外側に配置しなければならないため、その長さが長くなってしまう。このため、モールド樹脂１０８をモールド金型に注入する工程において、ワイヤ１０７が流動するモールド樹脂１０８に押されて変形する現象（この現象はワイヤースイープ又はワイヤー流れと称される。）が発生するので、ワイヤ１０７が切断されたり、隣り合うワイヤ１０７同士が短絡したりするという不良が発生し易くなる。また、ワイヤ１０７の長さが長くなると、モールド樹脂１０８の流動性が阻害されるため、モールド樹脂１０８の未充填部が発生したり、モールド樹脂１０８内部にボイドが発生したりして、半導体装置１０８の信頼性が損なわれる場合もある。この第２の問題はワイヤ１０７の密度が高い半導体装置において顕著に現れる。
【０００９】
本発明は、前述の第１の問題及び第２の問題を一挙に解決し、チップ積層型半導体装置の小型化を実現すると共に信頼性を向上させることを目的とする。
【００１０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、電極パッドを有する基板と、基板の上に第１の接着層を介して搭載された第１の半導体チップと、第１の半導体チップの上に第２の接着層を介して搭載されており、上面に電極パッドを有する第２の半導体チップと、基板の電極パッドと前記第２の半導体チップの電極パッドとを接続するワイヤと、第１の半導体チップ、第２の半導体チップ及び前記ワイヤを封止しているモールド樹脂とを備え、第１の接着層の周縁部は第１の半導体チップから外側にはみ出しており、第２の半導体チップの周縁部は第１の半導体チップの周縁部よりも外側に突出しており、第２の半導体チップの中心は第１の半導体チップの中心に対してオフセットしていることを特徴とする。
【００１１】
本発明に係る半導体装置によると、第２の半導体チップの周縁部は第１の半導体チップの周縁部よりも外側に突出しているため、従来例におけるように、第１の接着層における第１の半導体チップから外側にはみ出している部分が占める面積分だけ基板の面積を大きくしなければならないという事情がなくなるので、半導体装置の小型化を実現することができる。また、従来例におけるように、第１の接着層におけるはみ出し部分よりも外側にワイヤを配置する分だけワイヤを長くしなければならないという事情がなくなるため、モールド樹脂をモールド金型に注入する工程において発生するワイヤースイープの影響を抑制できると共に、ワイヤ同士の短絡を防止することができるので、半導体装置の信頼性を向上させることができる。また、第１の接着層の周縁部が第１の半導体チップ１２から外側にはみ出す量に応じて、第１の半導体チップの周縁部から第２の半導体チップの周縁部を突出させる量を適宜調整することができる。
【００１２】
本発明に係る半導体装置において、第２の半導体チップの周縁部は第１の接着層の周縁部よりも外側に突出していることが好ましい。
【００１３】
このようにすると、第１の接着層の周縁部は第２の半導体チップの周縁部よりも突出しないため、半導体装置のより小型化を実現できると共に、半導体装置の信頼性をより向上させることができる。
【００１４】
本発明に係る半導体装置において、第２の半導体チップの中心は第１の半導体チップの中心に対して、第１の接着層の周縁部のうち第１の半導体チップから最も多く外側にはみ出している縁部の方向にオフセットしていることが好ましい。
【００１５】
このようにすると、第２の半導体チップの中心が第１の半導体チップの中心に対して、第１の接着層の周縁部のうち第１の半導体チップから最も多く外側にはみ出している縁部の方向にオフセットしているため、第１の接着層におけるはみ出し量が最も多い部分は第２の半導体チップの下に配置されるので、半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００１６】
本発明に係る半導体装置において、第２の半導体チップの中心は第１の半導体チップの中心に対して、第１の接着層の周縁部のうち基板からの表面高さが最も大きい縁部の方向にオフセットしていることが好ましい。
【００１７】
このようにすると、第１の接着層のはみ出し量が最も多い部分は第２の半導体チップの下に配置されるので、半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００１８】
本発明に係る半導体装置において、第２の半導体チップの中心は基板の中心とほぼ一致していることが好ましい。
【００１９】
このようにすると、半導体装置内部の応力バランスを基板の中心に対して対称に近づけることができ、また第２の半導体チップの縁部の４辺においてワイヤの長さ及びそのループ形状を均等に近づけることができるため、ワイヤを接続する際の作業の安定性が増すと共に、歩留りの向上及びその作業時間の短縮を実現することができる。
【００２０】
また、本発明に係る半導体装置の製造方法は、電極パッドを有する基板の上に第１の半導体チップを配置する第１の工程と、基板と第１の半導体チップとの間に接着剤を注入することにより、接着剤よりなり且つ周縁部が第１の半導体チップから外側にはみ出している第１の接着層を形成する第２の工程と、第１の半導体チップの上に第２の接着層を介して、上面の周縁部に電極パッドを有する第２の半導体チップを搭載する第３の工程と、基板の電極パッドと第２の半導体チップの電極パッドとをワイヤにより接続する第４の工程と、第１の半導体チップ、第２の半導体チップ及びワイヤをモールド樹脂により封止する第５の工程とを備え、第１の工程は、第１の半導体チップを、その中心が基板の中心に対して、第２の工程で接着剤が注入される方向と反対側の方向にオフセットするよう配置する工程を含み、第３の工程は、第２の半導体チップの周縁部を第１の半導体チップの周縁部よりも外側に突出させる工程を含むことを特徴とする。
【００２１】
本発明に係る半導体装置の製造方法によると、第２の半導体チップの周縁部を第１の半導体チップの周縁部よりも外側に突出させるため、従来例におけるように、第１の接着層における第１の半導体チップから外側にはみ出している部分が占める面積分だけ基板の面積を大きくしなければらないという事情がなくなるので、半導体装置の小型化を実現することができる。また、従来例におけるように、第１の接着層がはみ出す部分よりも外側にワイヤを配置する分だけワイヤを長くしなければならないという事情がなくなるため、モールド樹脂を封止する工程において発生するワイヤースイープの影響を抑制できると共に、ワイヤ同士の短絡を防止することができるので、半導体装置の信頼性を向上させることができる。また、接着剤が第１の半導体チップから外側に最も多くはみ出す部分は、接着剤を注入する縁部であるため、接着剤が第１の半導体チップから外側に最も多くはみ出す部分は、第２の半導体チップの下に配置されるので、半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００２２】
本発明に係る半導体装置の製造方法において、第３の工程は、第２の半導体チップの周縁部を第１の接着層の周縁部よりも外側に突出させる工程を含むことが好ましい。
【００２３】
このようにすると、第１の接着層の周縁部は第２の半導体チップの周縁部よりも突出しないため、半導体装置の更なる小型化を実現できると共に、半導体装置の信頼性をより向上させることができる。
【００２４】
本発明に係る半導体装置の製造方法において、第３の工程は、第２の半導体チップを、その中心が第１の半導体チップの中心に対してオフセットするように搭載する工程を含むことが好ましい。
【００２５】
このようにすると、第１の接着層の周縁部が第１の半導体チップ１２から外側にはみ出す量に応じて、第１の半導体チップの周縁部から第２の半導体チップの周縁部を突出させる量を適宜調整することができる。
【００２６】
本発明に係る半導体装置の製造方法において、第３の工程は、第２の半導体チップを、その中心が第１の半導体チップの中心に対して、第２の工程で接着剤が注入される縁部の方向にオフセットするように搭載する工程を含むことが好ましい。
【００２７】
このようにすると、接着剤が第１の半導体チップから外側に最も多くはみ出す部分は接着剤を注入する縁部であるため、接着剤が第１の半導体チップから外側に最も多くはみ出す部分は、第２の半導体チップの下に配置されるので、半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００２８】
本発明に係る半導体装置の製造方法において、第３の工程は、第２の半導体チップを、その中心が基板の中心とほぼ一致するように搭載する工程を含むことが好ましい。
【００２９】
このようにすると、半導体装置内部の応力バランスを基板の中心に対して対称に近づけることができ、また第２の半導体チップの縁部の４辺において、ワイヤの長さ及びそのループ形状を均等に近づけることができるため、ワイヤを接続する際の作業の安定性が増すと共に、歩留りの向上及びその作業時間の短縮を実現することができる。
【００３０】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１(a) 、(b) を参照しながら説明する。
【００３１】
図１(a) 、(b) は、本発明の第１の実施形態に係るチップ積層型半導体装置を示す。ここで図１(a) は断面図であり、図１(b) は平面図である。
【００３２】
図１(a) 、(b) に示すように、本半導体装置では上面におけるチップ搭載領域の外側に電極パッド１０ａを有し下面にランド１０ｂを有する方形状の基板１０の上に、第１の接着層１１を介して、バンプ１２ａを有する方形状の第１の半導体チップ１２がバンプ１２ａを下側にして搭載されている。第１の半導体チップ１２の上に第２の接着層１３を介して、上面の周縁部に電極パッド１４ａを有する方形状の第２の半導体チップ１４が搭載されており、第２の半導体チップ１４の電極パッド１４ａと基板１０の電極パッド１０ａとはワイヤ１５により電気的に接続されている。第１の半導体チップ１２、第２の半導体チップ１４及びワイヤ１５はモールド樹脂１６で封止されることにより、半導体装置が形成されている。
【００３３】
基板１０は、電極パッド１０ａとランド１０ｂとを電気的に接続する導体をその内部に有するシート状の絶縁体であって、第１の実施形態に係る半導体装置が搭載されるマザー基板（図示せず）と、第１の半導体チップ１２及び第２の半導体チップ１４との電気的接続を中継する役割を担っている。基板１０の絶縁体には、アルミナ等のセラミック、エポキシ、ＢＴレジン、ポリイミド等が使用され、内部の導体には銅やタングステン等が使用される。ランド１０ｂは、通常格子状に配置されており、マザー基板への実装に使用される。尚、図１(a)においては、ランド１０ｂを用いるＬＧＡ（Land Grid Array）タイプの半導体装置を示しているが、これはランド１０ｂに代えて金属ボールを用いるＢＧＡ(Ball Grid Array)タイプの半導体装置であってもよい。
【００３４】
第１の接着層１１は、基板１０と第１の半導体チップ１２とを強固に固定すると共に、基板１０とバンプ１２ａとのフリップチップ接続の信頼性を確保する役割を担っている。第１の接着層１１を構成する接着剤としては、エポキシ樹脂等を主剤とする熱硬化性樹脂を主として用いることができる。また、接着剤が熱により硬化する前の状態としては液状のもの又はフィルム状のものを用いることができ、要求される特性又は工法によって選択可能である。液状の接着剤を用いる工法としては、基板１０に搭載された第１の半導体チップ１２の外側に液状の接着剤を滴下する方法が挙げられる。このようにすると、液状の接着剤は毛細管現象によって基板１０と第１の半導体チップ１２との間に充填されるので、その後、硬化炉において硬化すると、第１の接着層１１が形成される。一方、フィルム状の接着剤を用いる工法としては、基板１０にフィルム状の接着剤を仮に貼り付けておき、該接着剤の上に第１の半導体チップ１２を熱により圧着する方法が挙げられる。第１の接着層１１は絶縁性であるが、第１の接着層１１の内部に導電性フィラーを分散させることにより、基板１０とバンプ１２ａとを電気的に接続してもよい。このとき、フィルム状の接着剤での工法は上述と同じであるが、接着剤が液状の場合は上述と異なる。それは、基板１０の上に液状の接着剤を塗布した後、該接着剤の上に第１の半導体チップ１２を搭載し、その後、液状の接着剤を熱硬化するという工法である。尚、導電性フィラーの有無にかかわらず、液状の接着剤はアンダーフィルと称されることがある。
【００３５】
図１(a) 、(b) は、本発明の第１の実施形態に係るチップ積層型半導体装置を示す。ここで図１(a) は断面図であり、図１(b) は透視図である。
【００３６】
第１の半導体チップ１２及び第２の半導体チップ１４としては、一般的にＳｉよりなるウェーハを用いるが、これに代えて、ＳｉＧｅ、ＧａＡｓ又はＧａＰ等の化合物半導体よりなるウェーハを用いることができる。尚、第１の半導体チップ１２と第２の半導体チップ１４とは同種材料でもよいし異種材料でもよい。
【００３７】
バンプ１２ａはＡｇ、Ａｕ、Ｃｕ又は半田等よりなり、バンプ１２ａの形成方法としては、印刷法、マスク蒸着法、スタッドバンプ法、めっき法又は転写法等が挙げられる。また、バンプ１２ａと基板１０との接続方法としては、半田バンプを溶融して接続する方法、バンプ１２ａに導電ペーストを付加して接着する方法、第１の接着層１１の硬化収縮によりバンプ１２ａを圧接する方法、又は超音波により接続する方法等が挙げられ、バンプ１２ａの材料に応じて適宜選択することができる。
【００３８】
ワイヤ１５は一般的にＡｕ、又はＡｌ等よりなり、第２の半導体チップ１４の電極パッド１４ａと基板１０の電極パッド１０ａとを電気的に接続する役割を担っている。ワイヤ１５を用いた接続方法としては、超音波併用熱圧着ボンディング法が主として用いられている。
【００３９】
モールド樹脂１６は一般的にエポキシ樹脂よりなる。硬下前のエポキシ樹脂の性状としては成形方法によって固形のもの又は液状のものを用いることができる。モールド樹脂１６の工法としては、固形の樹脂を用いる場合はトランスファ法、液状の樹脂を用いる場合はポッティング法や印刷法が挙げられる。トランスファ法では、タブレット状の樹脂をモールド金型内で一旦溶融した後、該樹脂をモールド金型内部で被封止体が保持されている空間に圧力をかけて注入し、その後硬化炉において硬化することによりモールド樹脂１６が形成される。また、ポッティング法では、被封止体に樹脂を塗布し、その後硬化炉において硬化するとモールド樹脂１６が形成される。また、印刷法では、スクリーンマスクを被封止体に密着させ、印刷スキージによってスクリーンマスクの開口部にモールド樹脂を転写し、スクリーンマスクを離した後、硬化炉において硬化するとモールド樹脂１６が形成される。ここで、印刷法におけるプロセスの一部を真空チャンバ内で行うと、ボイド対策として有効である。尚、一般にモールド樹脂１６には、６０重量％〜８０重量％程度のシリカフィラーが混入されている。
【００４０】
図１に示すように、本発明の第１の実施形態に係るチップ積層型半導体装置では、第１の接着層１１の周縁部が第１の半導体チップ１２の周縁部から外側にはみ出しているが、第２の半導体チップ１４の周縁部は、該はみ出し部１１ａよりも外側に突出している。すなわち、第１の接着層１１の周縁部は第２の半導体チップ１４の周縁部から外側に突出していない。このため、従来例のように、第１の接着層１１のはみ出し部１１ａが占める面積分だけ基板１０の面積を大きくしなければならないという事情がなくなるので、チップ積層型半導体装置の小型化を実現することができる。
【００４１】
また、第１の接着層１１の周縁部は第２の半導体チップ１４の周縁部から外側に突出していないので、従来例のように、第１の接着層１１のはみ出し部１１ａよりも外側にワイヤ１５を配置する分ワイヤ１５の長さを長くしなければならないという事情がなくなる。このため、硬化前のモールド樹脂１６となる樹脂をモールド金型に注入する工程において発生するワイヤースイープの影響を抑制できると共に、ワイヤ同士の短絡を防止することができるので、半導体装置の信頼性を向上させることができる。
【００４２】
次に、具体的な例を用いて説明する。例えば、第１の接着層１１としてフィルム状の樹脂よりなる接着剤から構成されている場合、第１の接着層１１のはみ出し部１１ａの長さとして、第１の半導体チップ１１の周縁部からはみ出し部１１ａの周縁部までの長さは最大１ｍｍ程度である。従って、第２の半導体チップ１４の周縁部が第１の半導体チップ１２の周縁部よりも外側に２ｍｍ程度ずつ縦横に突出しているとすると、第１の接着層１１のはみ出し部１１ａは第２の半導体チップ１４の周縁部よりも突出することはない。
【００４３】
ここで、第１の半導体チップ１２と第２の半導体チップ１４とについて、図１の場合とは異なり、上段と下段とを逆にして実装した場合を考える。すなわち、基板１０の上に第１の接着層１１を介して、第２の半導体チップ１４が搭載され、且つ、第２の半導体チップ１４の上に第２の接着層１３を介して、第１の半導体チップ１２が搭載され、且つ、ワイヤ１５によって第１の半導体チップ１２と基板１０とが電極パッドを介して接続されている場合（図示せず）を考える。前述の通り、第２の半導体チップ１４の長さが第１の半導体チップ１２の長さよりも２ｍｍ程度長く、第１の接着層１１のはみ出し部１１ａの長さが最大１ｍｍ程度であるとして考える。この場合、基板１０は、はみ出し部１１ａの最大の長さ（１ｍｍ程度×２）に対応する分の面積だけ余分に必要となる。これに対し、図１に示した半導体装置では、前述の通り、基板１０の面積を大きくする必要がない。従って、第１の半導体チップ１２と第２の半導体チップ１４とを上下逆にして搭載した場合に比べて、図１に示した半導体装置では、基板３を縦横２ｍｍ程度ずつ大きくする必要がなくなり、半導体装置の小型化を実現することができる。また、ワイヤ１５は、第２の半導体チップ１４から２ｍｍ小さい第１の半導体チップ１２から第１の接着層１１のはみ出し部１１ａよりも外側までに配置しなければならないため、図１に示したチップ積層型半導体装置の場合に比べて３ｍｍ程度ずつ長いものが必要になる。従って、第１の半導体チップ１２と第２の半導体チップ１４とを上下逆にして搭載した場合に比べて、図１に示した半導体装置では、ワイヤ１５の長さを短くできるため、半導体装置の信頼性を向上させることができる。
【００４４】
前述では、図１(a) に示したように、第２の半導体チップ１４の周縁部が第１の接着層１１のはみ出し部１１ａの周縁部よりも外側に突出している場合について説明したが、この場合が基板１０の面積を最も小さくでき、且つワイヤ１５の長さを最短にできるため、実施例として最も好ましいからである。しかしながら、本実施形態ではこれに限る趣旨ではなく、例えば、第２の半導体チップ１４の周縁部が第１の半導体チップ１２の周縁部よりも外側に少しでも突出していれば、チップ積層型半導体装置の小型化を実現すると共に信頼性を向上させることができる。すなわち、第１の接着層１１のはみ出し部１１ａの周縁部が第２の半導体チップ１４の周縁部から外側にはみ出していれば、第１の接着層１１のはみ出し部１１ａのうち第２の半導体チップ１４の周縁部の下側に配置される部分が占める面積分だけ基板３の面積を小さくできるため、チップ積層型半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００４５】
尚、図１(b) に示したように、本実施形態では、第１の半導体チップ１２及び第２の半導体チップ１４の平面形状が共に正方形である場合について説明した。しかしながら、第１の半導体チップ１２及び第２の半導体チップ１４の平面形状が長方形の場合であっても、第２の半導体チップ１４の周縁部が第１の半導体チップ１２の周縁部よりも外側に突出していれば、第１の接着層１１のはみ出し部１１ａの少なくとも一部は第２の半導体チップ１４の下側に配置されるので、半導体装置の小型化を実現すると共に信頼性を向上させることができる。また、第２の半導体チップ１４の周縁部の４辺全てが第１の半導体チップ１２の周縁部の４辺全てよりも外側に突出している必要はなく、第１の接着層１１のはみ出し部１１ａの周縁部が第１の半導体チップ１２から外側に最もはみ出している部分を少しでも第２の半導体チップ１４の下側に配置するように、第２の半導体チップ１４の周縁部を第１の半導体チップ１２の周縁部よりも外側に突出させれば、半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００４６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図２(a)、(b)を参照しながら説明する。
【００４７】
図２は、本発明の第２の実施形態に係る半導体装置を説明するための図である。図２(a)は断面図であり、図２(b)は平面図である。
【００４８】
尚、図２(a)、(b)においては、第２の半導体チップ１４の中心軸Ａ、第１の半導体チップ１２の中心軸Ｂ、基板１０の中心軸Ｃが示されている。
【００４９】
図２(a)、(b)に示すように、本半導体装置では、上面に電極パッド１０ａを有し下面にランド１０ｂを有する方形状の基板１０の上に第１の接着層１１を介して、バンプ１２ａを有する方形状の第１の半導体チップ１２がバンプ１２ａを下側にして搭載されている。第１の半導体チップ１２の上に第２の接着層１３を介して、上面の周縁部に電極パッド１４ａを有する方形状の第２の半導体チップ１４が搭載されており、第２の半導体チップ１４の電極パッド１４ａと基板１０の電極パッド１０ａとはワイヤ１５により電気的に接続されている。第１の半導体チップ１２、第２の半導体チップ１４及びワイヤ１５はモールド樹脂１６により封止されることにより、半導体装置が形成されている。
【００５０】
そして、本実施形態では、図２(a)、(b)に示すように、第２の半導体チップ１４の中心軸Ａと基板１０の中心軸Ｃとが同軸になるように、第２の半導体チップ１４を第１の半導体チップ１２の上に第２の接着層１３を介して搭載している。また、第１の半導体チップ１２の中心軸Ｂと第２の半導体チップ１４の中心軸Ａ及び基板１０の中心軸Ｃとが同軸にならないように、第１の半導体チップ１２を基板１０の上に第１の接着層１１を介してオフセットさせて搭載している。また、第１の半導体チップ１２を搭載する際にオフセットした方向は、第１の接着層１１のはみ出し部１１ａの縁部のうち、第１の半導体チップ１２から最も多く外側にはみ出している縁部の方向と反対方向である。言い換えると、第２の半導体チップ１４の中心軸Ａは第１の半導体チップ１２の中心軸Ｂに対して、第１の接着層１１のはみ出し部１１ａの縁部のうち第１の半導体チップ１２から最も多く外側にはみ出している縁部の方向にオフセットしている。
【００５１】
図２は、本発明の第２の実施形態に半導体装置を説明するための図である。図２(a)は断面図であり、図２(b)は透視図である。
【００５２】
次に、上記のように、第２の半導体チップ１４の中心軸Ａと基板１０の中心軸Ｃとを同軸にすることによって得られる利点について説明する。
【００５３】
１つ目の利点は、チップ積層型半導体装置において、モールド樹脂１６の内部で最大の構造物である第２の半導体チップ１４の中心軸Ａを基板１０の中心軸Ｃに合わせることによって、半導体装置内部の応力バランスをその中心軸Ａ及びＣに対して対称に近づけることができる点である。これにより、例えば、リフロー実装時などにおいて、半導体装置内部の応力の分布が不均等である場合に発生する応力集中を減らし、半導体装置の品質の劣化を防止することができる。
【００５４】
２つ目の利点は、第２の半導体チップ１４の縁部の各４辺において、ワイヤ１５の長さ及びそのループ形状を均等に近づけることができる点である。これにより、各ワイヤ１５の長さが均等ではない場合に比べて、ワイヤーボンディング工程における作業の安定性が増加し、歩留りの向上及びその工程時間の短縮を図ることができる。尚、上記２つ目の利点に関して言えば、ワイヤ１５の長さが均等になるように基板１０での配線パターンを設計することによって、中心軸Ａ及びＣを合わせることなく上記と同様の効果を得ることができる。
【００５５】
なお、以上では中心軸Ａ及びＣを同軸にする場合について説明したが、ほぼ一致するように中心軸Ａ及びＣを位置づけても同様の効果が得られることはいうまでもない。
【００５６】
また、第１の半導体チップ１２の中心軸Ｂ及び基板１０の中心軸Ｃを同軸にし、第２の半導体チップ１４の中心軸Ａを第１の半導体チップ１２の中心軸Ｂ及び基板１０の中心軸Ｃからオフセットさせて第２の半導体チップ１４を配置したり、またこれらの中心軸Ａ及びＢ及びＣが全て同軸にならないようにオフセットさせて基板１０の上に第１の半導体チップ１２及び第２の半導体チップ１４を配置してもよい。すなわち、このいずれの場合であっても、第２の半導体チップ１４の周縁部のうち第１の半導体チップ１２の周縁部よりも突出している部分があれば、その突出している部分の下側にある第１の接着層１１のはみ出し部１１ａの面積分だけ、半導体装置の小型化を実現することができる。また、これらの場合、第２の半導体チップ１４の中心軸Ａ及び第１の半導体チップ１２の中心軸Ｂを基板１０の中心軸に対してオフセットさせる方向及び量については、第１の半導体チップ１２、第２の半導体チップ１４、基板１０、及び第１の接着層１１のはみ出し部１１ａの形状や面積、更にワイヤ１５の長さ等を検討することによって、半導体装置を最も小型化できるような最適な設計を行えばよい。
【００５７】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、図３(a)〜(e)を参照しながら説明する。
【００５８】
図３(a)〜(e)は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００５９】
図３(a)は第１の工程を示す図である。フリップチップボンディング工程と呼ばれる本工程においては、電極パッド（図示せず）を有する基板１０の上に第１の半導体チップ１２を配置する。ここでは、第１の半導体チップ１２に設けられたバンプ１２ａが基板１０の電極パッド（図示せず）に接続するように位置を決定し、第１の半導体チップ１２をバンプ１２ａが下側になるように搭載する。また、バンプ１２ａに導電ペーストを付与することによって基板１０の電極パッドに接続してもよい。更に、第２の実施形態で説明したように、第１の半導体チップ１２の中心軸Ｂを、接着剤を注入する側と反対方向に基板１０の中心軸Ｃからオフセットさせて、第１の半導体チップ１２を基板１０の上に搭載しておくことによって、接着剤を注入する際に形成される接着剤を溜める部分（以下、溜まり部という）のスペースを大きくとることができる。
【００６０】
次に、図３(b)は第２の工程を示す図である。アンダーフィル工程と呼ばれる本工程においては、基板１０と第１の半導体チップ１２との間に接着剤を注入することにより、接着剤よりなり且つ周縁部が第１の半導体チップ１２から外側にはみ出している第１の接着層１１を形成する。すなわち、第１の半導体チップ１２と基板１０との間に液状の接着剤を注入する場合、第１の半導体チップ１２の外縁にノズル１７を位置させて接着剤を吐出させる。また、必要に応じてノズル１７を接着剤を注入する辺に沿って往復運動させながら接着剤を吐出し、注入に必要な分量の接着剤の溜まり部を形成する。接着剤は接着剤自体が有する表面張力によって溜まり部から第１の半導体チップ１２と基板１０との間に充填される。接着剤の充填が完了すると、注入された接着剤を硬化することにより第１の接着層１１が形成される。
【００６１】
ここで、第１の接着層１１のはみ出し部１１ａについて具体的に説明する。第１の半導体チップ１２の縁部の１辺から接着剤を注入する場合を例に考えると、その１辺の周辺に溜まり部が形成されるため、その部分に形成されるはみ出し部１１ａのはみ出し長さ及び高さは、他の３辺からの接着剤のはみ出し長さ及び高さに比べて、はみ出し長さは長くなり、はみ出し高さは高くなる。一方、他の３辺においては自然にフィレットが形成されるが、溜まり部が形成された１辺からのはみ出し部１１ａのはみ出し長さ及びはみ出し高さ程大きくならない。具体的に言うと、溜まり部が形成された１辺からのはみ出し部１１ａのはみ出し長さは最大２ｍｍ程度であり、他の３辺からのはみ出し部１１ａのはみ出し長さは０．５ｍｍ程度である。このように、第１の接着層１１のはみ出し部１１ａの周縁部のうちの１辺は、他の３辺に比べて、第１の半導体チップ１２から外側にはみ出す接着剤のはみ出し長さが長くなり、はみ出し高さが高くなるのである。
【００６２】
また、第１の接着層１１のはみ出し部１１ａの形状は、使用する接着剤の材質、注入量、注入時間、又は硬化温度等の条件を最適化することにより制御することが可能である。この場合、後述する工程で搭載する第２の半導体チップ１４の周縁部よりも突出しないように、はみ出し部１１ａの形状を制御することによって、半導体装置の小型化を実現することができる。
【００６３】
次に、図３（c）は第３の工程を示す図である。スタックダイボンディング工程と呼ばれる本工程においては、第１の半導体チップ１２の上に第２の接着層１３を介して、上面の周縁部に電極パッドを有する第２の半導体チップ１４を搭載する。このとき、接着剤のはみ出し部１１ａの周縁部が第１の半導体チップ１２から外側にはみ出す量が最も大きい部分が第２の半導体チップ１４の周縁部よりも突出しないように、第２の半導体チップ１４を第１の半導体チップ１２に第２の接着層１３を介して搭載する。これにより、半導体装置の小型化を実現することができる。ここで、溜まり部が形成される部分についての第１の半導体チップ１２からのはみ出し長さが最大２ｍｍ程度である点を考慮すると、第２の半導体チップ１４が第１の半導体チップ１２よりも縦横で１ｍｍずつ大きい形状である場合は、第１の半導体チップ１２に対して第２の半導体チップ１４を搭載する位置を第１の半導体チップ１２の中心軸Ｂから溜まり部が形成される方向へ１ｍｍずらす。こうすると、第２の半導体チップ１４の周縁部が第１の半導体チップ１２の周縁部よりも２ｍｍ分突出するため、はみ出し部１１ａのうちはみ出し量の最も大きい部分が第２の半導体チップ１４の周縁部よりも突出しない。
【００６４】
従って、従来例における第１の接着層１１のはみ出し部１１ａが占める面積分だけ基板１０の面積を大きくしなければならないという事情がなくなるので、半導体装置の小型化を実現することができる。また、第１の接着層１１の周縁部は第２の半導体チップ１４の周縁部から外側に突出していないので、従来例におけるワイヤ１５の長さを長くしなければならないという事情がなくなる。このため、後述するモールド樹脂１６をモールド金型に注入する工程において発生するワイヤースイープの影響を抑制できると共に、ワイヤ同士の短絡を防止することができるので、半導体装置の信頼性を向上させることができる。
【００６５】
尚、図３（c）では、第１の半導体チップ１２と第２の半導体チップ１４との間の第２の接着層１３を構成する接着剤は、あらかじめ第２の半導体チップ１４の背面に貼り付けられた場合の状態が示されているが、その接着剤の種類、接着剤を用いた工法などは、上記第１の実施形態で説明したものを用いてもよい。
【００６６】
次に、図３（d）は第４の工程を示す図である。ワイヤーボンディング工程と呼ばれる本工程において、基板１０の電極パッドと第２の半導体チップ１４の電極パッドとをワイヤ１５により接続する。ここで、第１の実施形態及び第２の実施形態でも述べたように、第２の半導体チップ１４の全周に渡ってワイヤ１５の長さを均等にできるような構造設計を行えば、ワイヤリングの設備条件を全て同一にできるためワイヤリング作業を安定にでき、歩留りの向上及び工程時間の短縮を実現することができる。
【００６７】
最後に、図３（e）は第５の工程を示す図である。封止工程と呼ばれる本工程において、第１の半導体チップ１２、第２の半導体チップ１４及びワイヤ１５を封止するモールド樹脂１６を形成する。そして、モールド樹脂１６を完全に硬化させることによって、半導体装置が完成する。
【００６８】
上記では、第１の接着層１１を構成する接着剤として液状の樹脂を使用した場合について説明した。これは、液状の接着剤を使用した場合に、第１の半導体チップ１２の縁部のある特定の辺において、接着剤のはみ出し量が大きくなることが顕著に現れるからである。しかしながら、第１の接着層１１がフィルム状の接着剤の場合であっても特定の辺においてはみ出し量が大きくなる場合がある。それは、主として第１の半導体チップ１２のバンプ１２ａの位置と数とが第１の半導体チップ１２の４辺において不均等になる場合である。このような場合であっても、上記の通り、第１の半導体チップ１２に搭載する第２の半導体チップ１４の中心軸Ａを第１の半導体チップ１２の中心軸Ｂから適当な位置にずらすことによって、半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００６９】
また、図３では、第１の接着層１１を構成する接着剤の注入口となる第１の半導体チップ１２の縁部の１辺において第１の接着層１１のはみ出し量が最も多い場合について説明したが、これが例えばその縁部の２辺においてはみ出し量が多くなる場合であってもよい。なぜならこの場合、その２辺の両方において同じはみ出し量になる場合はいずれか１辺からの第１の接着層１１のはみ出し部１１ａ、はみ出し量がいずれか一方の辺において大きくなる場合はその大きくなる方の辺からの第１の接着層１１のはみ出し部１１ａが、第２の半導体チップ１４の周縁部よりも突出しないように第２の半導体チップ１４を第１の半導体チップ１２の上に搭載することによって、半導体装置の小型化を実現すると共に信頼性を向上させることができるからである。
【００７０】
また、図３では、第１の半導体チップ１２及び第２の半導体チップ１４の平面形状が正方形である場合について説明したが、平面形状が長方形であっても、第２の半導体チップ１４の周縁部が第１の半導体チップ１２の周縁部よりも突出するように、第２の半導体チップ１４を第１の半導体チップ１２の上に搭載することによって、半導体装置の小型化を実現すると共に信頼性を向上させることができる。また、第２の半導体チップ１４の周縁部の４辺全てが第１の半導体チップ１２の周縁部よりも突出している必要はない。つまり、第１の半導体チップ１２の周縁部の４辺のうち第１の接着層１１のはみ出し部１１ａの周縁部が、最もはみ出している辺に対応する第２の半導体チップ１４の縁部の１辺よりも突出しないように、第２の半導体チップ１４を第１の半導体チップ１２の上に搭載することによって、半導体装置の小型化を実現すると共に信頼性を向上させることができる。
【００７１】
（第４の実施形態）
以下、本発明の第４の実施形態について図４を参照しながら説明する。
【００７２】
図４は、本発明の第４の実施形態に係るチップ積層型半導体装置を示す図である。
【００７３】
図４に示すように、本半導体装置では上面に電極パッドし下面にランド１０ｂを有する方形状の基板１０の上に、第１の接着層１１を介してバンプ１２ａを有する方形状の第１の半導体チップ１２がバンプ１２ａを下側にして搭載されている。第１の半導体チップ１２の上に第２の接着層１３を介して、上面の周縁部に電極パッド１４ａを有する方形状の第２の半導体チップ１４が搭載されており、第２の半導体チップ１４の電極パッド１４ａと基板１０の電極パッドとはワイヤ１５により電気的に接続されている。第２の半導体チップ１４に第３の接着層１８を介して、上面の周縁部に電極パッドを有する方形状の第３の半導体チップ１９が搭載されており、第３の半導体チップ１９の電極パッドと基板１０の電極パッドとはワイヤ２０により電気的に接続されている。第１の半導体チップ１２、第２の半導体チップ１４、第３の半導体チップ１９、ワイヤ１５、及びワイヤ２０はモールド樹脂１６により封止されることにより、半導体チップが３段に積層された半導体装置が形成されている。
【００７４】
このように、３段に積層した半導体装置であっても、第１の接着層１１のはみ出し部１１ａのはみ出し長さ及び高さを考慮して、第２の半導体チップ１４の周縁部が第１の半導体チップ１２の周縁部よりも少なくとも突出するように、第２の半導体チップ１４を第１の半導体チップ１２の上に配置することによって、上記第１〜第３の実施形態と同様に、チップ積層型半導体装置の小型化を実現できると共に信頼性を向上させることができる。
【００７５】
尚、第３の半導体チップ１９と第２の半導体チップ１４とをワイヤを用いて接続した場合であっても、また第３の半導体チップ１９の回路形成面を第２の半導体チップ１４の回路形成面に対向させて搭載し、それらをバンプによってフリップチップ接続を行った場合であっても、同様にチップ積層型半導体装置の小型化を実現できると共に信頼性を向上させることができる。
【００７６】
また、図４に示した３段に積層された半導体装置の場合であっても、第２の半導体チップ１４及び第３の半導体チップ１９の中心軸が基板１０の中心軸と重なるように、第２の半導体チップ１４及び第３の半導体チップ１９をそれぞれ第１の半導体チップ１２及び第３の半導体チップ１４の上に配置することが好ましいことは、上記第１及び第２の実施形態と同様である。
【００７７】
【発明の効果】
以上のように、本発明に係る半導体装置によると、従来の半導体装置における第２の半導体チップの周縁部が第１の半導体チップの周縁部よりも外側に突出しているため、第１の接着層における第１の半導体チップから外側にはみ出している部分が占める面積分だけ基板の面積を大きくしなければならないという事情がなくなるので、半導体装置の小型化を実現することができる。また、同様に第１の接着層におけるはみ出し部分よりも外側にワイヤを配置する分だけワイヤを長くしなければならないという事情がなくなるため、モールド樹脂をモールド金型に注入する工程において発生するワイヤースイープの影響を抑制できると共に、ワイヤ同士の短絡を防止することができるので、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【図１】 (a)は本発明の第１の実施形態に係るチップ積層型半導体装置の断面図であり、(b)は本発明の第１の実施形態に係るチップ積層型半導体装置の透視図である。
【図２】 (a)は本発明の第２の実施形態に係るチップ積層型半導体装置の断面図であり、(b)は本発明の第２の実施形態に係るチップ積層型半導体装置の透視図である。
【図３】 (a)〜(e)は本発明の第３の実施形態に係るチップ積層型半導体装置の製造方法を工程順に示した断面図である。
【図４】 本発明の第３の実施形態に係るチップ積層型半導体装置の断面図である。
【図５】 (a)は従来のチップ積層型半導体装置の断面図であり、(b)は従来のチップ積層型半導体装置の透視図である。
【符号の説明】
１０ 基板
１０ａ 電極パッド
１０ｂ ランド
１１ 第１の接着層
１１ａ はみ出し部
１２ 第１の半導体チップ
１２ａ バンプ
１３ 第２の接着層
１４ 第２の半導体チップ
１４ａ 電極パッド
１５ ワイヤ
１６ モールド樹脂
１７ ノズル
１８ 第３の接着層
１９ 第３の半導体チップ
２０ ワイヤ
Ａ 第１の半導体チップの中心軸
Ｂ 第２の半導体チップの中心軸
Ｃ 基板の中心軸

Claims (10)

  1. 電極パッドを有する基板と、
    前記基板の上に第１の接着層を介して搭載された第１の半導体チップと、
    前記第１の半導体チップの上に第２の接着層を介して搭載されており、上面に電極パッドを有する第２の半導体チップと、
    前記基板の電極パッドと前記第２の半導体チップの電極パッドとを接続するワイヤと、
    前記第１の半導体チップ、前記第２の半導体チップ及び前記ワイヤを封止しているモールド樹脂とを備え、
    前記第１の接着層の周縁部は前記第１の半導体チップから外側にはみ出しており、
    前記第２の半導体チップの周縁部は前記第１の半導体チップの周縁部よりも外側に突出しており、
    前記第２の半導体チップの中心は前記第１の半導体チップの中心に対してオフセットしていることを特徴とする半導体装置。
  2. 前記第２の半導体チップの周縁部は前記第１の接着層の周縁部よりも外側に突出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の半導体チップの中心は前記第１の半導体チップの中心に対して、前記第１の接着層の周縁部のうち前記第１の半導体チップから最も多く外側にはみ出している縁部の方向にオフセットしていることを特徴とする請求項１に記載の半導体装置。
  4. 前記第２の半導体チップの中心は前記第１の半導体チップの中心に対して、前記第１の接着層の周縁部のうち前記基板からの表面高さが最も大きい縁部の方向にオフセットしていることを特徴とする請求項１に記載の半導体装置。
  5. 前記第２の半導体チップの中心は前記基板の中心とほぼ一致していることを特徴とする請求項１に記載の半導体装置。
  6. 電極パッドを有する基板の上に第１の半導体チップを配置する第１の工程と、
    前記基板と前記第１の半導体チップとの間に接着剤を注入することにより、前記接着剤よりなり且つ周縁部が前記第１の半導体チップから外側にはみ出している第１の接着層を形成する第２の工程と、
    前記第１の半導体チップの上に第２の接着層を介して、上面の周縁部に電極パッドを有する第２の半導体チップを搭載する第３の工程と、
    前記基板の電極パッドと前記第２の半導体チップの電極パッドとをワイヤにより接続する第４の工程と、
    前記第１の半導体チップ、前記第２の半導体チップ及び前記ワイヤをモールド樹脂により封止する第５の工程とを備え、
    前記第１の工程は、前記第１の半導体チップを、その中心が前記基板の中心に対して、前記第２の工程で前記接着剤が注入される方向と反対側の方向にオフセットするよう配置する工程を含み、
    前記第３の工程は、前記第２の半導体チップの周縁部を前記第１の半導体チップの周縁部よりも外側に突出させる工程を含むことを特徴とする半導体装置の製造方法。
  7. 前記第３の工程は、前記第２の半導体チップの周縁部を前記第１の接着層の周縁部よりも外側に突出させる工程を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第３の工程は、前記第２の半導体チップを、その中心が前記第１の半導体チップの中心に対してオフセットするように搭載する工程を含むことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記第３の工程は、前記第２の半導体チップを、その中心が前記第１の半導体チップの中心に対して、前記第２の工程で前記接着剤が注入される縁部の方向にオフセットするように搭載する工程を含むことを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記第３の工程は、前記第２の半導体チップを、その中心が前記基板の中心とほぼ一致するように搭載する工程を含むことを特徴とする請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
JP2002381135A 2002-12-27 2002-12-27 半導体装置及びその製造方法 Expired - Lifetime JP3689694B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002381135A JP3689694B2 (ja) 2002-12-27 2002-12-27 半導体装置及びその製造方法
US10/649,741 US6992396B2 (en) 2002-12-27 2003-08-28 Semiconductor device and method for fabricating the same
CNB031570135A CN100421251C (zh) 2002-12-27 2003-09-09 半导体装置及其制造方法
US11/282,726 US20060091563A1 (en) 2002-12-27 2005-11-21 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002381135A JP3689694B2 (ja) 2002-12-27 2002-12-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004214360A JP2004214360A (ja) 2004-07-29
JP3689694B2 true JP3689694B2 (ja) 2005-08-31

Family

ID=32652758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002381135A Expired - Lifetime JP3689694B2 (ja) 2002-12-27 2002-12-27 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US6992396B2 (ja)
JP (1) JP3689694B2 (ja)
CN (1) CN100421251C (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP3949665B2 (ja) * 2004-02-24 2007-07-25 株式会社東芝 半導体装置の製造方法
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060034029A1 (en) * 2004-08-13 2006-02-16 Cyntec Company Current detector with improved resistance adjustable range and heat dissipation
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
WO2007049087A1 (en) * 2005-10-24 2007-05-03 Infineon Technologies Ag Semiconductor chip with amorphous crack-stop layer
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
CN101375299B (zh) * 2006-02-02 2012-08-08 松下电器产业株式会社 存储卡及存储卡的制造方法
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7719096B2 (en) * 2006-08-11 2010-05-18 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
JP5502268B2 (ja) * 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
JP2008098679A (ja) * 2008-01-07 2008-04-24 Renesas Technology Corp 半導体装置
US8258015B2 (en) * 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
CN101655514B (zh) * 2008-08-19 2014-12-10 福鲁克公司 对测试仪器进行调零的装置和方法
US8987056B2 (en) * 2008-11-19 2015-03-24 Stats Chippac Ltd. Integrated circuit package system with support carrier and method of manufacture thereof
US20110062599A1 (en) * 2009-09-17 2011-03-17 Joon Dong Kim Integrated circuit packaging system with package stacking and method of manufacture thereof
US20120224332A1 (en) * 2011-03-02 2012-09-06 Yun Jaeun Integrated circuit packaging system with bump bonded dies and method of manufacture thereof
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
JP2014036179A (ja) * 2012-08-10 2014-02-24 Ps4 Luxco S A R L 半導体装置
JP2021044435A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置
JP2021129083A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP4228457B2 (ja) 1999-03-15 2009-02-25 ソニー株式会社 電子モジュール及び電子機器
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
WO2001018864A1 (fr) 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP2002026238A (ja) 2000-07-11 2002-01-25 Rohm Co Ltd チップオンチップ型電子部品
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
CN1167123C (zh) * 2000-11-17 2004-09-15 矽品精密工业股份有限公司 封装胶体具有肩部的半导体封装件及用以封装该半导体封装件的模具
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20060091563A1 (en) 2006-05-04
CN1512580A (zh) 2004-07-14
US6992396B2 (en) 2006-01-31
JP2004214360A (ja) 2004-07-29
CN100421251C (zh) 2008-09-24
US20040126926A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
JP3689694B2 (ja) 半導体装置及びその製造方法
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
US6400036B1 (en) Flip-chip package structure and method of fabricating the same
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US6316838B1 (en) Semiconductor device
JP5211493B2 (ja) 配線基板及び半導体装置
US8952551B2 (en) Semiconductor package and method for fabricating the same
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
JP6847266B2 (ja) 半導体パッケージおよびその製造方法
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
JP2001118877A (ja) 半導体装置及びその製造方法
US9136219B2 (en) Expanded semiconductor chip and semiconductor device
US8030768B2 (en) Semiconductor package with under bump metallization aligned with open vias
CN106463426B (zh) 半导体器件及其制造方法
JP2009016714A (ja) 半導体装置のアンダーフィルの充填方法
JP2000269407A (ja) 電子モジュール及び電子機器
JP2012064991A (ja) フリップチップボンデッドパッケージ
JP2010263108A (ja) 半導体装置及びその製造方法
KR101096440B1 (ko) 듀얼 다이 패키지
US6953711B2 (en) Flip chip on lead frame
JP2001291795A (ja) 基板及びこれを用いた半導体装置の製造方法
JP2004111695A (ja) 半導体装置及びその製造方法
JP2008103395A (ja) 半導体モジュール及びその製造方法
JP2012174900A (ja) 半導体装置の製造方法
JPH08153820A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20021227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050613

R150 Certificate of patent or registration of utility model

Ref document number: 3689694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term