TWI286806B - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TWI286806B
TWI286806B TW091103953A TW91103953A TWI286806B TW I286806 B TWI286806 B TW I286806B TW 091103953 A TW091103953 A TW 091103953A TW 91103953 A TW91103953 A TW 91103953A TW I286806 B TWI286806 B TW I286806B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
wafer
semiconductor
bonding
back surface
Prior art date
Application number
TW091103953A
Other languages
English (en)
Inventor
Shigeru Nakamura
Masakatsu Gotou
Original Assignee
Hitachi Ltd
Hitachi Hokkai Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Hokkai Semiconductor filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TWI286806B publication Critical patent/TWI286806B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

1286806 A7 ______ B7 五、發明説明（彳） 【發明之技術領域】 (請先閲讀背面之注意事項再填寫本頁) 本發明是關於半導體製造技術，特別是有關適用於多 層構造的半導體裝置的小型化之有效技術。 【習知之技術】 就多層構造而言，例如在具有形成半導體元件的半導 體晶片之半導體裝置（半導體封裝）中，將複數個半導體 晶片收容於一個封裝之構造。 在多層構造的半導體裝置中，例如可將半導體晶片層 疊成兩段，予以樹脂鑄模而封裝。 此外，有關多層構造的半導體裝置及其製造方法，例 如有記載於日本特開平2 0 0 0 — 1 8 8 3 .6 9號公報， 日本特開平2 0 0 0 — 2 9 9 4 3 1號公報及日本特開平 1 1 — 2 1 9984號公報者。 如日本特開平2 0 0 0 — 1 8 8 3 6 9號公報所揭示 經濟部智慧財產局員工消費合作社印製 ，在面朝上安裝且於連線焊接的晶片上更層疊其他晶片而 安裝的構造中，必須爲上面的晶片不會覆蓋下面的晶片之 形狀，其晶片大小的限制大。 相較之下，如日本特開平2 0 0 0 - 2 9 9 4 3 1號 公報及日本特開平1 1 一 2 1 9 9 8 4號公報所揭示，在 下層的半導體晶片爲根據面朝下（face down)安裝之倒裝 片連接，且上層的半導體晶片爲根據面朝上（face up)安 裝之倒裝片連接的構造中，晶片大小不會像上述那樣受到 限制，可形成更高自由度的構造。 __：___-4---- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 ________B7_ 五、發明説明（2) (請先閲讀背面之注意事項再填寫本頁) 其中’在曰本特開平20 00 — 2 9 94 3 1號公報 中記載有提高半導體裝置（上層的半導體晶片的一部份突 出的構造）之上層的半導體晶片的連線焊接性之技術。 並且’在日本特開平1 1 一 2 1 9 9 8 4號公報中記 載有關具有晶片層疊構造，且可藉由S TM (Surface Mount Technology)來安裝於厚膜配線基板上的半導體裝置 封裝及其製造方法。 【發明所欲解決之課題】 在將多層構造的半導體裝置安裝於行動電話等的攜帶 型機器時’除了半導體裝置的小型化以外，薄型化也會被 要求。但，在追求半導體裝置的薄型化時，會有晶片強度 降低的新課題發生。 此外’就樹脂封裝安裝於配線基板上的半導體晶片之 手段而言，雖爲了提高生產性，較理想是採用轉換鑄模（ transfer mould)法，但在對上述晶片層疊構造採用轉換鑄 模法時，會有形成孔隙的其他課題發生。 經濟部智慧財產局員工消費合作社印製 因應於此，本發明之目的是在於提供一種可謀求薄型 化之多層構造的半導體裝置及其製造方法。 又，本發明之另一目的是在於提供一種可降低晶片大 小的限制之多層構造的半導體裝置及其製造方法。 又，本發明之另一目的是在於提供一種可防止樹脂封 裝時產生孔隙或晶片產生裂痕之多層構造的半導體裝置及 其製造方法。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 ____B7_ 五、發明説明（3) 本發明之上述及其他目的與新穎的特徵，由本案說 明書的記述內容與圖面可明確得知。 (請先閲讀背面之注意事項再填寫本頁) 【用以解決課題之手段】 本案之具代表性發明的槪要，簡單說明如下。 亦即’本發明是在配線基板上層疊有第1半導體晶片 及比上述第1半導體晶片還要薄的第2半導體晶片之半導 體裝置，第1半導體晶片是以其主面的電極能夠與配線基 板的電極呈對向之方式來相對配置第1半導體晶片的主面 與配線基板的主面，第2半導體晶片是在配線基板的主面 上隔著第1半導體晶片而配置。 又，本案之其他的發明槪要，分項簡單說明如下。亦 即， (1 ) 一種半導體裝置的製造方法，是具有： 經濟部智慧財產局員工消費合作社印製 準備一具有彼此相對的第1及第2側面及與上述第1 及第2側面連接且彼此相對的第3及第4側面的模穴，以 及具有形成於上述第1側面上的樹脂注入口的金屬模之過 程；及 準備一具有主面的配線基板，固定於上述配線基板的 主面上的第1半導體晶片，及固定於上述第1半導體晶片 上的第2半導體晶片之過程；及 將上述配線基板，上述第1及2半導體晶片配置於上 述模穴的內部之過程；及 在配置上述第1及第2半導體晶片後，藉由上述樹脂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 1286806 A7 ____ B7_ 五、發明説明（$ 注入口來注入樹脂，而來封裝上述第1及第2半導體晶片 之過程； 其特徵爲： 在配置上述第1及第2半導體晶片的過程中，在與上 述模穴的第3側面平行的剖面中，以上述第1半導體晶片 的長度能夠比上述第2半導體晶片的長度還要長之方式來 配置上述配線基板，第1及第2半導體晶片。 (2 ) —種半導體裝置的製造方法，是具有： 準備一具有彼此相對的第1及第2側面及與上述第1 及第2側面連接且彼此相對的第3及第4側面的模穴，以 及具有形成於上述第1側面上的樹脂注入口的金屬模之過 程；及 準備一具有主面且形成有複數個裝置領域的配線基板 ，分別固定於上述配線基板的複數個裝置領域的第1半導 體晶片，及固定於上述第1半導體晶片上的第2半導體晶 片之過程；及 將上述配線基板，上述複數個第1及第2半導體晶片 配置於上述模穴的內部，而藉由上述模穴來一次覆蓋上述 複數個裝置領域之過程；及 在藉由上述模穴來一次覆蓋上述複數個裝置領域的過 程後，藉由分別對應於裝置領域的複數個樹脂注入口來注 入樹脂，而來一次封裝上述複數個第1及第2半導體晶片 之過程； 其特徵爲： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） IT------ (請先閲讀背面之注意事項再填寫本頁) 1286806 A7 ___B7 五、發明説明（5) (請先閱讀背面之注意事項再填寫本頁) 在藉由上述模穴來一次覆蓋上述複數個裝置領域的過 程中，在與上述模穴的第3側面平行的剖面中，分別以上 述第1半導體晶片的長度能夠比層疊於上述第1半導體晶 片的上述第2半導體晶片的長度還要長之方式來配置上述 配線基板，上述複數個第1及第2半導體晶片。 【發明之實施形態】 在以下的實施形態中，除了必要時，原則上不重複說 明同一或同樣的部份的說明。 又，在以下的實施形態中，爲了方便起見，雖必要時 會分割成複數個部份或實施形態來加以說明，但除了特別 明示以外時，彼此間並非毫無關係。 又，在以下的實施形態中，在言及要件的數値（包含 個數，數値，量，範圍等）時，除了特別明示或原理上已 明確被限定於特定的數値時以外，其數値並非只被限於特 定者，亦可爲特定數値以上或以下。 經濟部智慧財產局員工消費合作社印製 以下，根據圖面來詳細說明本發明之實施形態。並且 ，在供以說明實施形態的全圖中，對同一構件賦予同一符 號，且省略其重複說明。 (實施形態1 ) 第1圖是表示本發明之實施形態1的半導體裝置（多 層構造的C P S )的構造例的剖面圖。第2圖是表示第1 圖所示之C S P的構造的部份剖面圖。第3圖是表示 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 ^" 1286806 A7 B7 五、發明説明（6) (請先聞讀背面之注意事項再填寫本頁} c S P的組裝時對晶圓貼付晶片黏結薄膜的狀態例的部份 剖面圖。第4圖是表示第1圖所示之c P S的組裝時的晶 圓切割例的部份剖面圖。第5 ( a ) ， （ b )圖是表示第 1圖所示之c s p的組裝例的部份剖面圖，其中圖（a ) 是表示第1晶片安裝圖，圖（b )是表示第1晶片熱壓接 圖。第6 (a) ， （b)圖是表示第1圖所示之CSP的 組裝例的部份剖面圖，其中圖（a )是表示第2晶片安裝 圖’圖（b )是表示第2晶片連線焊接圖。 第1 ’ 2圖所示之本實施形態1的半導體裝置是在單 片基板3 (配線基板）上層疊有兩個半導體晶片的多層構 造者’且在單片基板3的晶片支持面3 a側，藉由樹脂鑄 模來封裝第1半導體晶片1及層疊於上面的第2半導體晶 片2。 又’上述半導體裝置是與晶片大小同等，或者比晶片 大上若干程度的半導體封裝體。亦即，上述半導體裝置爲 多層構造的C S P 9。 經濟部智慧財產局員工消費合作社印製 又，與單片基板3的晶片支持面3 a形成相反側的面 (以下稱爲背面3 b )設有矩陣配置的外部端子，且爲突 起電極的複數個焊劑球1 1。 又，本實施形態1的C S P 9是利用形成有第1 3圖 所示的複數個（在此，爲3個X 1 3個的矩陣配列）裝置 領域7 a之配線基板（多數基板7 )，在一次覆蓋根據切 割線7 b而區劃形成的複數個裝置領域7 a之狀態下樹脂 鑄模（以下稱爲一次鑄模），且於鑄模後將藉此形成的一 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 __B7_五、發明説明（7) 次鑄模部8 (如第2 7 ( b )圖所示）予以切割而形成單 片化。 具體而言，CPS9是由： 一單片基板3 ;該單片基板3是具有主面的晶片支持 面3 a及背面3 b，且於晶片支持面3 a上具有第8圖所 示的複數個連接端子3 c (電極），同時在背面3 b上具 有複數個焊劑球11;及 一第1半導體晶片1 ;該第1半導體晶片1是具有主 面1 b及背面1 b，且於主面l b上具有複數個腳位1 a (電極）及複數個半導體元件；及 一第2半導體晶片2;該第2半導體晶片2是具有主 面2 b及背面2 b，且於主面2 b上具有複數個腳位2 a (電極）及複數個半導體元件，同時比第1半導體晶片1 的厚度來薄；及 一樹脂封裝體6 ;該樹脂封裝體6是形成於單片基板 3的晶片支持面3 a上，且封裝第1半導體晶片1及第2 半導體晶片2 ;及 一複數條的連接線4 ;該複數條的連接線4是供以連 接第2半導體晶片2的腳位2 a及對應於該腳位2 a的單 片基板3的連接端子3 c ;等所構成。 又，第1半導體晶片1是以在單片基板3的晶片支持 面3 a上第1半導體晶片1的複數個腳位1 a能夠與單片 基板3的連接端子3 c呈對向之方式來相對配置第1半導 體晶片1的主面1 b與單片基板3的晶片支持面3 a。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） 4α 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（8) 此刻，第1半導體晶片1的主面1 b與單片基板3的 晶片支持面3 a之間，是隔著薄膜的N C F (非導電薄膜 :Non-Conductive Film) 1 2等的接合材來予以固定。 但，就接合材而言，除了 N C F 1 2以外，亦可使用 A C F (向異性導電薄膜：Anisotropic Conductive Film)等 ，或其他的接合材。 在此，N C F 1 2或A C F，主要是在進行倒裝片連 接時所使用的接合材，爲利用主成份爲環氧樹脂的熱硬化 性樹脂所形成的帶狀薄膜。 .又，第1半導體晶片1的複數個腳位1 a是與對應於 彼之單片基板3的連接端子3 c壓接。 此刻，設置於第1半導體晶片1的腳位1 a的突起電 極（金凸塊1 d )與單片基板3的連接端子3 c會被壓接 〇 又，金凸塊1 d爲使用金線及連線焊接技術來設置於 半導體晶片的電極之突起電極，在C S P 9的組裝中’事 先設置於第1半導體晶片1的腳位1 a。 另一方面，第2半導體晶片2是在單片基板3的晶片 支持面3 a上隔著第1半導體晶片1而配置，第1半導體 晶片1與第2半導體晶片2是隔著晶片黏結薄膜材5 (接 合材）來使彼此的背面1 c，2 c相對而配置於單片基板 3的晶片支持面3 a上。 亦即，C S P 9在多層構造中，下層側的第1半導體 晶片1會以面朝下安裝方式來對單片基板3進行倒裝片連 -----14--- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（9) 接，另一方面，上層側的第2半導體晶片2是面朝上安裝 於第1半導體晶片1的背面1 c ，而進行連線焊接，此刻 ，如第2圖所示，上層側的第2半導體晶片2的厚度（t 2 )比下層側的第1半導體晶片1的厚度（t i )來得薄（ t 1 ^ t 2 ) ° 例如，t 1 二 2 4 0 // m，t 2 = 1 8 0 // m，但並非 只限於這些數値。 在此，針對本實施形態1的C S P 1的特徵，亦即使 第2半導體晶片2的厚度比第1半導體晶片1的厚度來得 薄方面加以說明。 例如，使用於行動電話等攜帶機器的半導體元件，其 安裝高度會被要求低。因此，半導體晶片必須使用薄形加 工者。近年來使用於薄形半導體元件的半導p晶片大多會 被加工至2 0 0 // m以下的厚度。 一般，半導體晶片的厚度越薄越容易因承受負荷而破 裂。因此，就本實施形態1的C S P 9而言，是使承受較 大負荷的第1半導體晶片1形成較厚，而使第2半導體晶 片2比第1半導體晶片1來得薄。 例如，對第1半導體晶片1進行熱壓接時的負荷爲 10〜20kgf ，對第2半導體晶片2進行熱壓接時的 負荷爲1 k g f 。 如此使熱壓接第1半導體晶片1的負荷大於熱壓接第 2半導體晶片2的負荷之理由如下。 在第1半導體晶片1的安裝過程中，如第5 (b)圖 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 42 1286806 A7 一 _ B7
五、發明説明（1)D 所示，藉由來自熱壓接頭2 0的壓力，金凸塊1 d會在與 單片基板3 (配線基板）上的連接端子3 c壓接的狀態下 (請先閱讀背面之注意事項再填寫本頁) 施加熱，使熱硬化性樹脂硬化，來確保金凸塊1 d與連接 端子3 c的連接。此刻，即使金凸塊1 d的高度不均一， 照樣可以藉由熱壓接頭2 0的壓力來使金凸塊1 d，連接 端子3 c或連接端子3 c下的配線基板3彈性變形或塑性 變形，而來有效地確保金凸塊1 d與連接端子3 c的連接 〇 如此一來，爲了能夠確保第1半導體晶片1的連接可 靠度（隔著金凸塊1 d來與配線基板3上的連接端子3 C 連接），而必須要有較大的壓接力，因應於此，第1半導 體晶片1則必須要有能夠承受如此壓接力的強度，亦即晶 片的厚度。 相較下，在縮小第1半導體晶片1上配置第2半導體 晶片2 (面朝上安裝，且隔著連接線4來與連接端子3 c 連接）時所施加的壓力下，即使弄薄第2半導體晶片2， 照樣可防止晶片破裂。 經濟部智慧財產局員工消費合作社印製 藉此，第1半導體晶片1及第2半導體晶片2兩者皆 不會因安裝負荷而破裂，且與連接端子3 c的連接可靠度 也不會降低，可謀求C S P 9的薄形化來實現所期望的高 度。 又，以面朝下安裝來倒裝片連接下層側的第1半導體 晶片1之方式，可使層疊於第1半導體晶片1的背面1 c 之第2半導體晶片2的平面方向的尺寸縮小或放大成比第 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1286806 A7 B7 五、發明説明（众 1半導體晶片1還要小或者還要大，進而能夠大幅度地降 低晶片大小的限制。 (請先閲讀背面之注意事項再填寫本頁) 藉此’在多層構造中，可擴大晶片大小組合的自由度 ’進而能夠實現小型的多晶片模組。 此外’在C S P 9中，第1半導體晶片1的匯流排頻 率要比第2半導體晶片2的匯流排頻率來得大。 此刻’第1半導體晶片1爲邏輯晶片，第2半導體晶 片2爲記憶體晶片。 這是爲了能夠降低輸出入部的電感，亦即在下層側面 朝下安裝第1半導體晶片1 (邏輯晶片），而隔著金凸塊 1 d來與單片基板3的連接端子3 c連接，藉此來降低輸 出入部的電感。 其結果’一方面可以降低輸出訊號中的雜訊，另一方 面可以擴大匯流排頻率，進而能夠使邏輯晶片充分地達到 系統所要求的値。 經濟部智慧財產局員工消費合作社印製 又，與邏輯晶片相較下，第2半導體晶片2 (記憶體 晶片）即使爲了降低雜訊的產生而限制電流的時間變化量 ，照樣能夠充分地發揮所被要求的性能，同時可以藉由層 疊邏輯晶片（第1半導體晶片1 )與記憶體晶片（第2半 導體晶片2 )來實現C S P 9的小型化。 又，如第1 5圖所示，第1半導體晶片1及第2半導 體晶片2是例如由矽等所形成，且分別在主面1 b ’ 2 b 形成有半導體積體電路，同時於主面1 b，2 b的周緣部 形成有連接用的電極之複數個腳位1 a，2 a。 本紙張尺度適用中國國家標準（CNS ) A4規格（X297公釐） 1286806 A7 __ B7_ 五、發明説明（讼 又’使用於樹脂封裝體6的形成之鑄模用的樹脂，例 如爲熱硬化性的環氧樹脂。 (請先閱讀背面之注意事項再填寫本頁) 又’單片基板3，例如爲含玻璃的環氧樹脂。 此外，在單片基板3的晶片支持面3 a中形成有供以 連接連接線4及金凸塊1 d的複數個連接端子3 c，且在 其背面3 b中配置有搭載焊劑球χ χ之第χ 4 ( b )圖所 示的複數條凸塊巷3 d。 另外，藉由連線焊接而連接的連接線4，例如爲金線 〇 再者’導通連接於單片基板3的連接端子3 C之外部 端子的複數個焊劑球3是以矩陣配置來設置於單片基板3 的背面3 b。 其次，將說明有關本實施形態1之C S P 9的製造方 法的槪要。 在此，是針對C S P 9的製造過程中，第3圖及第4 圖所示之半導體晶片形成過程，第5 ( a )圖所示之半導 經濟部智慧財產局員工消費合作社印製· 體晶片安裝過程，第5 ( b )圖所示之半導體晶片熱壓接 過程，第6 ( a )圖所示之第2半導體晶片安裝過程及第 6 (. b )圖所不之連線焊接過程等來加以說明。 首先，準備一在晶片支持面3 a上具有複數個連接端 子3 c的單片基板3 (配線基板）。 又，準備一第1半導體晶片1及第2半導體晶片2。 亦即，準備： 具有主面1 b及背面1 c ，且於主面l b上具有複數 --------— 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 B7 五、發明説明（ 個腳位1 a與複數個半導體元件之第1半導體晶片1 ;及 (請先閱讀背面之注意事項再填寫本頁) 同樣具有主面2 b及背面2 c ，且於主面2 b上具有 複數個腳位2 a與複數個半導體元件’同時比第1半導體 晶片1的厚度來得薄之第2半導體晶片2 ° 此刻，有關層疊於第1半導體晶片1上的第2半導體 晶片2方面，如第3圖所示’事先在半導體晶圓1 7的狀 態下，在其背面1 7 b貼付晶片黏結薄膜材5 ，然後藉由 晶片切割來取得單片化的第2半導體晶片2。 首先，藉由背面硏磨來將第2半導體晶片2形成用的 半導體晶圓1 7的主面（電路用）1 7 a的相反側的背面 1 7 b予以硏磨成所期望的厚度後’在半導體晶圓1 7的 背面1 7 b貼付由環氧樹脂等所構成的晶片黏結薄膜材5 〇 亦即，在加熱至1 2 0 °c的工作台1 8上，載置一使 主面1 7 a向下的半導體晶圓1 7。此刻，1 2 0 °C爲晶 片黏結薄膜材5不硬化的溫度’且晶片黏結薄膜材5容易 密接於半導體晶圓1 7的溫度。 經濟部智慧財產局員工消費合作社印製 之後，在半導體晶圓1 7的背面1 7 b覆蓋晶片黏結 薄膜材5 ，使滾輪1 4從晶片黏結薄膜材5的上面滾動於 半導體晶圓1 7上，一邊擠出氣泡，一邊予以貼付。 接著，切除從半導體晶圓1 7突出的晶片黏結薄膜材 5，並且剝離貼附於晶片黏結薄膜材5的保護薄片1 5。 然後，如第4圖所示，將貼有晶片黏結薄膜材5的半 導體晶圓1 7貼附於切割帶1 6 (藉由固定環1 9而支持 ---— ____---- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 __._B7 五、發明説明（识 的切割用U V帶）。 (請先閲讀背面之注意事項再填寫本頁) 之後，利用切割刀1 0來切割半導體晶圓1 7 (單片 {匕），藉此來取得第2半導體晶片2。 此刻’切割刀1 0的切入是完全切至晶片黏結薄膜材 5。這是爲了在其次的過程（晶片黏結過程）中，若不切 至晶片黏結薄膜材5 ’則在從切割帶1 6剝離半導體晶片 時，只有半導體晶片會突出，而導致晶片黏結薄膜材5會 從半導體晶片剝離。 如以上所述，在半導體晶圓1 7的背面1 7 b全體一 次貼上晶片黏結薄膜材5後進行切割，而來取得第2半導 體晶片2 ，這與之後在單片化的半導體晶片上貼附晶片黏 結薄膜材5時相較下，更能提高作業性，且可降低成本。 然後，進行第5 ( a )圖所示之第1半導體晶片；l的 安裝。 第1半導體晶片1的複數個腳位1 a是分別由：形成 於第1半導體晶片1的主面1 b上之腳位1 a ，及配置於 腳位1 a上的突起電極之金凸塊1 d所構成。 經濟部智慧財產局員工消費合作社印製 首先，使第1半導體晶片1的主面1 b相對於單片基 板3的晶片支持面3 a ’而以第1半導體晶片1的複數個 腳位1 a能夠對向於單片基板3的複數個連接端子3 c之 方式來將第1半導體晶片1配置於單片基板3的晶片支持 面3 a上。 然後，在第1半導體晶片1.的背面1 C施加壓力，而 來電性連接第1半導體晶片1的複數個腳位1 a與單片基 _ ――—____OZ-__ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部智慧財產局員工消費合作社印製 1286806 A7 B7__ 五、發明説明（1关 板3的複數個連接端子3 C。 此刻，首先，如第5 ( a )圖所示，在單片基板3的 晶片支持面3 a的第1半導體晶片1搭載區域配置一切斷 成比第1半導體晶片1還要大上若干的NCF 12 (接合 材），接著以第1半導體晶片1的腳位1 a能夠與單片基 板3的連接端子3 c呈對向之方式，決定腳位1 a與對應 於該腳位1 a的連接端子3 c的位置，而來將第1半導體 晶片1配置於單片基板3的基片支持面3 a上’然後施加 極小的負荷（1〜5 k g f )於第1半導體晶片1的背面 lc。 藉此，金凸塊Id會突出於NCF12，第1半導體 晶片1會暫時被固定於單片基板3上。 然後，如第5 (b)圖所示，藉由熱壓接頭20來將 壓力施加於第1半導體晶片1的背面1 c。又’同時也會 由熱壓接頭2 0來加熱。 藉此，在第1半導體晶片1的主面1 b與單片基板3 的晶片支持面3 a之間會使N C F 1 2的熱硬化性樹脂硬 化，而隔著上述熱硬化性樹脂來將第1半導體晶片1固定 於單片基板3的晶片支持面3 a上。 又，熱壓接頭2 0的加壓面是大致與單片基板3同大 小0 在熱壓接中，是將單片基板3載置於加熱至7〇它前 後的晶片黏結台2 1上，以加熱至3 〇 〇 °C前後的熱壓接 頭2 0來對第1半導體晶片1的背面1 c施加壓力。此刻 ---- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁} 1286806 A7 經濟部智慧財產局員工消費合作社印製 _B7_五、發明説明（命 的加壓負荷爲第1半導體晶片1的每一凸塊爲5 0〜 1 0 0 g f。例如，若c s p 9爲2 0 0凸塊者’則會藉 由熱壓接頭2 0來賦予1 〇〜2 0 k g f程度的負荷給第 1半導體晶片1。 其結果，N C F 1 2會形成2 0 0 °C前後的溫度’進 而溶融•硬化，藉此，第1半導體晶片1的腳位1 a上的 金凸塊1 d與單片基板3的連接端子3 c會接觸而電性導 此刻，雖未特別予以詳細圖示，但實際上會藉由來自 上述熱壓接頭2 0的加壓負荷來使金凸塊1 d ’連接端子 3 c或連接端子3 c下的配線基板3彈性變形或塑性變形 的狀態下使熱硬化性樹脂硬化，因此即使金凸塊1 d的高 度不均一，或者因第1半導體晶片1或第2半導體晶片2 動作時的發熱而造成熱硬化性樹脂熱膨脹，照樣可以充分 地確保金凸塊1 d與連接端子3 c之間的連接可靠度。 又，第1半導體晶片1的倒裝片連接，例如爲進行金 -金連接時，亦即，在單片基板3的連接端子3 c的表面 施以鍍金時，亦可不使用N C F 1 2或A C F等薄膜狀的 接合材，同時與壓力來將超音波施加於第1半導體晶片1 ，藉由超音波金-金連接來連接第1半導體晶片1與單片 基板3 〇 此情況，爲了保護第1半導體晶片1的主面1 b，及 確保連接可靠度，以及防止鑄模時的晶片破裂，而於晶片 連接後，在單片基板3與第1半導體晶片1之間流入絕緣 4S----— 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 1286806 A7 __ B7 五、發明説明（1> 性的樹脂，而來進行未充滿（u n d e r f i 11 )封裝。 其次，進行第6 ( a )圖所示之第2半導體晶片2的 (請先閲讀背面之注意事項再填寫本頁) 安裝。 此刻，在第1半導體晶片1的背面1 C上，以第1半 導體晶片1的背面1 c與第2半導體晶片2的背面2 c能 夠隔著晶片黏結薄膜材5而呈相對之方式來配置比第1半 導體晶片1的厚度還要薄的第2半導體晶片2，同時藉由 壓接頭（常溫）來施加比第1半導體晶片1的黏結時所賦 予的壓力（CSP9爲2〇〇凸塊時，10〜20kgf 程度的負荷）還要小的壓力。 亦即，在第2半導體晶片2的背面2 c ，由於事先貼 附有晶片黏結薄膜材5，因此會倒裝片連接的第1半導體 晶片1的背面1 c，以晶片黏結薄膜材5作爲接合材，藉 由熱及較小的負荷來固接第2半導體晶片2。並且，此刻 供以使晶片黏結薄膜材5硬化的加熱，是藉由晶片黏結台 2 1來進行，上述壓接頭的溫度要比晶片黏結台2 1的溫 度來得低，例如可設定成常溫。 經濟部智慧財產局員工消費合作社印製 又，此刻的負荷（壓力）在C S P 9的第2半導體晶 片2的主面2 b的大小，例如在5 0 m m 2的情況時，爲1 k g f程度，且溫度爲1 6 0 °C。 之後，如第6 ( b )圖所示，隔著連接焊接之金線的 連接線4來電性連接第2半導體晶片2的複數個腳位2 a 及對應於彼之單片基板3的複數個連接端子3 c。 接著，樹脂封裝第1半導體晶片1 ，第2半導體晶片 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） 1286806 A7 ______B7 五、發明説明（1)8 2及複數條連接線4。 (請先閲讀背面之注意事項再填寫本頁) 亦即’在單片基板3的晶片支持面3 a側，藉由轉換 禱模來樹脂封裝第工半導體晶片工，第2半導體晶片2及 複數條連接線4，而來形成樹脂封裝體6。 然後，在單片基板3的背面3 b上搭載與單片基板3 的複數個連接端子3 c電性連接之複數個的突起電極之焊 劑球1 1。 亦即，在露出於與單片基板3的樹脂封裝體6所形成 的一側呈相反側的背面3 b之各凸塊巷3 d，藉由溶融熱 處理等來搭載焊劑球1 1，而形成C S P 9的外部電極。 (實施形態2 ) 第7圖是表示本發明之實施形態2的半導體裝置（多 層構造的C P S )的構造例的剖面圖。第8圖是表示第7 圖所示之C S P的組裝時的接線狀態例的擴大平面圖。第 9 ( a ) ， （ b )圖是表示第7圖所示之C S P的組裝例 經濟部智慧財產局員工消費合作社印製 的部份剖面圖，其中圖（a )是表示第1晶片安裝圖，圖 (b )是表示第1晶片熱壓接圖。第1 〇 ( a ) ，( b ) 圖是表示第7圖所示之C S P的組裝例的部份剖面圖，其 中圖（a )是表示第2晶片安裝圖，圖（b)是表示第2 晶片連線焊接圖。 又，第1 1圖是表示本發明之實施形態2的半導體裝 置的組裝程序的全過程例的製造流程圖。第1 2圖是表示 本發明之實施形態2的半導體裝置的組裝程序的全過程例
2X 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1286806 A7 _ B7 五、發明説明（1)9 的製造流程圖。第1 3圖是表示本發明之實施形態2的半 導體裝置的組裝時之多數基板的構造例的平面圖。第1 4 (請先閲讀背面之注意事項再填寫本頁) (a) ， （b)圖是表示擴大第13圖所示之多數基板的 一*部份的擴大部份圖’其中圖（ a )是表不第1 3圖之A 部的詳細平面圖，圖（b )是表示圖（a )之背面側的底 面圖。第1 5 ( a ) ， （ b )圖是表示本發明之實施形態 2的半導體裝置的組裝時所使用的第1及第2半導體晶片 的平面圖，其中圖（a )是表示第1半導體晶片，圖（b )是表示第2半導體晶片。第16 (a) ， （b)圖是表 示第1 5圖所示的第1半導體晶片的構造例，其中圖（a )是表示擴大部份側面圖，圖（b )是表示擴大部份平面 圖。第1 7圖是表示本發明之實施形態2的半導體裝置的 組裝時之第1 N C F貼付過程例的平面圖。第1 8 ( a ) ，（b )圖是表示第1 7圖所示的第1 n C F貼付過程的 詳細平面圖，其中圖（a )是表示NC F配置前的圖，圖 (b) 是表示NCF貼付後的圖。第19 (a) ， （b) 經濟部智慧財產局員工消費合作社印製 圖是表示對第1 7圖所示的第1 NC F貼付之第1半導體 晶片的配置狀態圖，其中圖（a )是表示第1半導體晶片 的配置狀態圖，圖（b )是表示彈性夾頭的按壓狀態。第 2 〇 ( a )，（ b )圖是表示第1半導體晶片的晶片黏結 方法的例圖，其中圖（a )是表示第1半導體晶片安裝狀 態的圖’圖（b )是表示第1半導體晶片熱壓接後的圖。 第2 1圖是表示對第1 7圖所示的第1 NCF貼付之第1 半導體晶片的晶片黏結後的構造例的平面圖。第2 2圖是 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)—'一 1286806 經濟部智慧財產局員工消費合作社印製 A7 ___ B7_五、發明説明（洳 表示對第1 7圖所示的第1 N C F貼付之第2 N C F貼付 後的構造例的平面圖。第2 3 ( a ) ， （ b )圖是表示對 第2 2圖所示的第2 N C F貼付之第1及第3半導體晶片 的安裝完成構造圖，其中圖（a )是表示平面圖，圖（b )是表不圖（a )之B部的詳細擴大部份平面圖。第2 4 圖是表示對第2 2圖所示的第2 NCF貼付之第2及第4 半導體晶片的晶片黏結後的構造例的平面圖。第2 5 ( a )，（b )圖是表示第2及第4半導體晶片的連線焊接後 的構造圖，其中圖（a )是表示平面圖，圖（b )是表示 圖（a )之C部的詳細擴大部份平面圖。第2 6 ( a )， (b )圖是表示第2半導體晶片的連線焊接狀態例的平面 圖，其中圖（a )是表示連線焊接前的圖，圖（b )是表 不連線焊接後的圖。第2 7 ( a ) ， （ b )圖是表示進行 一次鑄模之多數基板的構造例的平面圖，其中圖（a )是 表示一次鑄模前的圖，圖（b )是表示一次鑄模後的圖。 第2 8圖是表示本發明之實施形態2的半導體裝置的組裝 之一次鑄模方法的樹脂流向例的平面圖。第2 9 ( a )， (b )圖是表示第2 8圖所示之一次鑄模方法的例圖，其 中圖（a )是表示沿著第2 8圖之D - D線的剖面之一次 鑄模時的部份剖面圖，圖（b )是表示沿著第2 8圖之E - E線的剖面之一次鑄模時的部份剖面圖。第3 0圖是表 示對第2 8圖所示之一次鑄模方法的變形例之一次鑄模方 法的樹脂流向例的平面圖。第3 1 ( a ) ， （ b )圖是表 示第3 0圖所示之變形例的一次鑄模方法圖，其中圖（a (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5¾ 1286806 A7 ____ B7 五、發明説明（勿 (請先閲讀背面之注意事項再填寫本頁) )是表示沿著第3 0圖之F - F線的剖面之一次鑄模時的 部份剖面圖，圖（b )是表示沿著第3 〇圖之g - G線的 剖面之一次鑄模時的部份剖面圖。第3 2圖是表示本發明 之實施形態2的半導體裝置的組裝的一次模組後之多數基 板的構造例平面圖。第3 3圖是表示對本發明之實施形態 2的半導體裝置的組裝的第1 n C F貼付過程之變形例的 第1 NC F貼付過程的平面圖。第3 4圖是表示對第1圖 所示之多層構造的C S P之變形例的c S P的構造剖面圖 〇 本實施形態2是在於說明實施形態1所述之C S P 9 或者本實施形態2所述之C S P 2 2的組裝特徵部份。 經濟部智慧財產局員工消費合作社印製 本實施形態2的C S P 2 2爲多層構造，與實施形態 1的C S P 9同樣的，下層側的第1半導體晶片1爲面朝 下安裝的倒裝片連接，且層疊於下層側的第1半導體晶片 1的第2半導體晶片2爲面朝上安裝的連線焊接，同時第 2半導體晶片2的厚度要比第1半導體晶片1來得薄，但 與實施形態1的相異點，如第7圖所示，第2半導體晶片 2之對向的至少2邊比第1半導體晶片1的外周還要突出 於平面（overhang) 〇 亦即，第9 ( a )圖所示的N C F 1 2 ( A C F亦相 同）是在熱壓接時，一度溶融形成液狀。 然後，如第9 ( b )圖所示，若藉由熱壓接頭2 0來 使1 0〜2 0 k g f的施加於第1半導體晶片1的背面 1 c ，則第1半導體晶片1的N C F 1 2會被擠出，而比 ----24- 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 -—______B7 __ 五、發明説明（念 第1半導體晶片1的端部還要突出。 (請先閱讀背面之注意事項再填寫本頁) 之後’ N C F 1 2會硬化而形成所期望的厚度。此刻 ’自第1半導體晶片1的端部突出量是由初期NCF12 的厚度減去壓接後的厚度。突出的N C F 1 2是沿著第1 /半導體晶片1的側面爬升，到達第1半導體晶片1的背面 1 c。 在此’使熱壓接頭2 0的尺寸比第1半導體晶片1來 胃大，藉此如第9 ( b )所示，將能以和第1半導體晶片 1的背面1 c相同的高度，在n C F 1 2的突出處形成平 坦部1 2 a。 此平坦部1 2 a的長度，可藉由改變初期N C F 1 2 的厚度來予以調整。 然後’如第1 0 ( a )圖所示，對第1半導體晶片1 的背面1 c層疊第2半導體晶片2，而來進行第2半導體 晶片2的安裝。 此外’在第2半導體晶片2的安裝後，如第1 0 ( b )圖所示’進行連線焊接，而來藉由連接線4電性連接第 經濟部智慧財產局員工消費合作社印製 2半導體晶片2的腳位2 a與單片基板3的連接端子3 c 〇 另外，有關第2半導體晶片2的安裝與連線焊接的方 法，是與實施形態1所述之第2半導體晶片2的安裝方法 及連線焊接方法相同。 其次’根據第1 1圖所示之製造流程圖來說明C P s 2 2的組裝。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 25^ 1286806 A7 B7 五、發明説明（由 第1 2圖所示之製造流程圖是更詳細說明第1 1圖所 示之製造流程圖者。 (請先閲讀背面之注意事項再填寫本頁) 首先，如第14 (a)圖所示，準備一具有晶片支持 面3 a及形成於晶片支持面3 a的複數個第1連接端子 3 e (第1電極）及複數個第2連接端子3 f (第2電極 )之第1 3圖所示的配線基板（多數基板7 )。 在此，是以和第1半導體晶片1連接的電極作爲第1 連接端子3 e ，及以和第3半導體晶片連接的電極作爲第 2連接端子3 f 。該第1半導體晶片1是位於多數基板7 的1個裝置領域7 a及與裝置領域7 a呈鋸齒配列的裝置 領域7 a，又，該第3半導體晶片是位於與該裝置領域 7 a鄰接的其他鋸齒配列的裝置領域7 a。 此外，本實施形態2之第2 3圖所示之第3半導體晶 片2 6是與第1半導體晶片1相同構造，且被配置於下層 經濟部智慧財產局員工消費合作社印製 另外，在第1 4 ( a )圖所示之形成各個單片基板3 的裝置領域7 a的背面3 b側，第1 4 ( b )圖所示之凸 塊巷3 d會以矩陣配列形態露出。 接著，分別準備： 具有主面1 b及形成於主面1 b上的腳位1 a的複數 個金凸塊1 d，及複數個半導體元件之第1 5 (a)圖所 示之複數個的第1半導體晶片1 ·,及 具有主面2 b及形成於主面2 b上的複數個腳位2 a ，及複數個半導體元件之第15 (b)圖所示之複數個的 _______2β-- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 1286806 A7 B7 五、發明説明（洳 第2半導體晶片2。 (請先閲讀背面之注意事項再填寫本頁) 又，有關第1半導體晶片1及第2半導體晶片2的準 備方面，如第1 1圖所示，就第1半導體晶片1而言，是 以實施形態1所述的方法來進行步驟S 2 1的背面硏磨， 步驟S 2 2的切割，步驟S 2 3的工模安裝，及步驟 S24的金（Au)凸塊形成，而如第16 (a) ，( b )圖所示進行準備，另一方面，就第2半導體晶片2而言 ，是以實施形態1所述的方法來進行步驟S 3 1的背面硏 磨，步驟S 3 2的晶片黏結薄膜貼付，及步驟s 3 3的切 割。 又，有關多數基板7方面，是在準備後，首先進行第 1 2圖之製造流程圖的過程N 0 . 8所示的基板供烤。 在此，會在多數基板7上進行1 〇 〇 °C以上的熱處理 (例如，1 2 5 °C，烘烤時間4小時）。 經濟部智慧財產局員工消費合作社印製 這是因爲環氧系的樹脂基板容易吸收水分，所以爲了 除去該水分而進行的處理。藉此，在第1半導體晶片1的 熱壓接時，可防止在多數基板7中形成氣泡，同時還能夠 防止因含有水分而造成密接性的降低。 因此，其作業程序會形成：在上述烘烤處理後，隔著 N C F 1 2等的接合材來將第1半導體晶片1配置於多數 基板7的晶片支持面3 a上，然後對上述接合材進行熱處 理，而使硬化，接著再將第1半導體晶片1固定於多數基 板7上。 其次，進行第1 1圖的步驟S 1所示之N C F的貼付 本紙張尺度通用中國國家標準（CNS )八4規格（210X297公釐） 1286806 A7 __B7_ 五、發明説明（龙 〇 (請先閲讀背面之注意事項再填寫本頁) 在此，是使用第1 N C F 1 2 b來作爲第1接合材， 在多數基板7的鋸齒配列的各個裝置領域7 a之第1 8 ( a )圖所示的複數個第1連接端子3 e上，如第1 8 ( b ).圖所示，配置第1 N C F 1 2 b。 又，第1 N C F 1 2 b具有：彼此分離而配置於多數 基板7的裝置領域7 a上的第1及第2部份。 在此，舉一例，如第1 7圖所示，以鋸齒配列形態來 配置單片化（上述第1及第2部份）的複數個第1 NC F 12b。 又，如第19 (a)圖及第20 (a)圖所示，在以 鋸齒配列形態而配置的複數個第1 N C F 1 2 b中任何一 個（例如配置於角部的第1 N C F 1 2 b )上配置第1半 導體晶片1 ，且藉由熱壓接來固定第1半導體晶片。亦即 ，進行第1 1圖所示之步驟S 2的第1半導體晶片1的倒 裝片搭載，然後再進行步驟S 3所示的熱壓接。 在上述熱壓接時，如第19 (b)圖所示，在加熱至 經濟部智慧財產局員工消費合作社印製 7 0 °C的晶片黏結台2 1上，藉由加熱至3 1 5 °C的熱壓 接頭2 0來從第1半導體晶片1的背面1 c施加負荷’而 來進行熱壓接。 藉此，如第19 (b)圖及第20 (b)圖所示’第 1半導體晶片1會隔著第1 NC F 1 2 b而被固定，第1 半導體晶片1的複數個金凸塊1 d與多數基板7的裝置領 域7 a的第1連接端子3 e會電性連接，且第1 N C F -------2S-___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（龙 1 2 b會突出於第1半導體晶片1的外周。 又，第1 9 ( a )圖所示虛線圍繞的範圍P是表示受 到來自熱壓接頭2 0的影響，基板溫度會上升到使第 1 N C F 1 2 b的熱硬化性樹脂硬化的程度範圍，在以鋸 齒配列等的配列來配置複數個第1 N C F 1 2 b時，必須 以各個鄰接的第1 N C F 1 2 b不會進入範圍P之方式來 進行配置。 亦即，使分別具有能夠迴避來自熱壓接頭2 0的熱影 響之間隔，而以鋸齒配列等的配列來配置複數個的第 1 N C F 1 2 b。 藉此，在來自熱壓接頭2 0的熱的影響下，可防止鄰 接之第1 N C F 1 2 b的熱壓接前的熱硬化，同時配置不 進入範圍P程度的第1 N C F 1 2 b，而分別於上面配置 第1半導體晶片丨後，連續熱壓接複數個第1半導體晶片 1，藉此可有效率地進行第1半導體晶片1的安裝處理。 如此一來，如第2 1圖所示，以鋸齒配列來完成第1 半導體晶片1的熱壓接。 然後，在多數基板7的裝置領域7 a中，在鄰接於搭 載第1半導體晶片1的鋸齒配列的裝置領域7 a或不搭載 第1半導體晶片1的其他鋸齒配列的裝置領域7 a的複數 個第2連接端子3 f上配置第2NCF 1 2 c (第2接合 材）。 亦即’如第2 2圖所示，分別在鋸齒配置的第1半導 體晶片1的旁邊，同樣以鋸齒配列來配置單片化的複數個 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 _ B7 - ' — 五、發明说明（方 第 2 N C F 1 2 c。
然後，如第2 2圖所示，在以鋸齒配置的第2 n C F (請先閲讀背面之注意事項再填寫本頁) 1 2 c上搭載第2 3圖所不的複數個第3半導體晶片2 6 ，且以前述同樣的方法，藉由熱壓接頭2 0來熱壓接該第 3半導體晶片2 6。 其結果，複數個第3半導體晶片2 6會隔著第2 NC F 1 2 c來固定於多數基板7的複數個裝置領域7 a 的晶片支持面3 a上’同時電性連接各個第3半導體晶片 26的複數個金凸塊Id (參照第16圖）及第14 (a )圖所示之多數基板7的裝置領域7 a的複數個第2連接 端子3 f ° 藉此，如第2 3 ( a ) ，（ b )圖所示，完成搭載於 多數基板7上之下層側的半導體晶片安裝，亦即第1半導 體晶片1及第3半導體晶片2 6的安裝。 經濟部智慧財產局員工消費合作社印製 又，第1NCF1 2b及第2NCF 1 2 c是由熱硬 化性樹脂所形成的薄膜。因此’可藉熱壓接頭2 0及晶片 黏結台2 1的負荷及熱來使第1 N C F 1 2 b及第2 N C F 1 2 c的熱硬化性樹脂熱硬化，而來進行熱壓接。 又，本實施形態2中，如第1 7圖所示，首先是進行 某複數個（在此，雖是針對鋸齒配列時，但亦可爲鋸齒配 列以外的複數個）第1 N C F 1 2 b的配置，其次如第 2 1圖所示，使第1半導體晶片群（由複數個第1半導體 晶片1所構成）搭載於該第1 N C F 1 2 b上，然後如第 2 2圖所示，配置剩下的第2 N C F 1 2 c，接著如第 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） 1286806 A7 _____ B7 五、發明説明（衾 2 3圖所示，在上面進行第2半導體晶片群（由複數個第 3半導體晶片2 6所構成）的搭載，而來完成複數個第1 半導體晶片1與複數個第3半導體晶片2 6的安裝，亦即 下層側半導體晶片的安裝。 但’在可無視熱壓接頭2 〇對鄰接之裝置領域7 a的 熱影響時，亦可先全數完成NCF 1 2的配置，然後再一 起進行複數個第1半導體晶片1及複數個第3半導體晶片 2 6的熱壓接之晶片黏結（安裝），此情況不必將n c F 1 2分成第1 NCF 1 2b及第2NCF 1 2 c ，且有關 第1半導體晶片1的搭載方面亦可在1個過程中進行，因 此可有效率地進行N C F 1 2的安裝與下層側之半導體晶 片的搭載。 相反的’熱壓接頭2 0對鄰接之裝置領域7 a的熱影 響非常大，例如不能無視鄰接於對角線方向之裝置領域 7 a彼此的熱影響時，亦可在全體鄰接的裝置領域7 a中 ，以不同時配置N C F 1 2之方式來一次配置全體4分之 1的NC F 1 2 ，亦即分成4次來安裝第1半導體晶片1 〇 其次，進行第1 1圖的步驟S 4所示之第2半導體晶 片2的搭載。 又，本實施形態2，如第2 4圖所示，是在第1半導 體晶片1的全數安裝後，搭載第2半導體晶片2。 但’有關各個第2半導體晶片2的搭載方面，是與實 施形態1所述之第2半導體晶片2的搭載方法相同。 54-__ tr (請先閲讀背面之注意事項再填寫本頁) 1286806 A7 ___B7 _^__ 五、發明説明（衾 (請先閲讀背面之注意事項再填寫本頁) 亦即，在第1半導體晶片1的背面1 c上，以第1半 導體晶片1的背面1 C與第2半導體晶片2的背面2 C能 夠隔著晶片黏結薄膜材5 (參照第6 ( a )圖）而呈相對 之方式來配置比第1半導體晶片1的厚度還要薄的第2半 導體晶片2，同時藉由第5 ( b )圖所示的壓接頭2 0來 施加比第1半導體晶片1的黏結時所賦予的壓力（C S P 22爲200凸塊時，10〜20kgf程度的負荷）還 要小的壓力。 藉此，在倒裝連接的第1半導體晶片1的背面1 c ， 可藉由熱及負荷，以晶片黏結薄膜材5作爲接合材來固接 第2半導體晶片2 (參照第2 6 ( a )圖）。 又，此刻的負荷（壓力）在C S P 9的第2半導體晶 片2的主面2 b的大小，例如在5 0 m m 2的情況時，爲1 k g f程度，且溫度爲1 6 0 °C。 在此方法下，依次進行複數個第2半導體晶片2及複 數個第4半導體晶片2 7的熱壓接，如第2 4圖所示，全 數完成第2半導體晶片2與第4半導體晶片2 7的安裝。 經濟部智慧財產局員工消費合作社印製 又，在此的第4半導體晶片2 7是與第2半導體晶片 2同構造，且分別配置於上述複數個第3半導體晶片2 6 上。 然後，隔著連線焊接之金線的連接線4來電性連接第 11圖的步驟S5所不之弟2半導體晶片2及第4半導體 晶片2 7的複數個腳位2 a與對應於彼之裝置領域7 a的 單片基板3的複數個第1連接端子3 e或第2連接端子 --........^--32,-___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I2868〇6 A7 p---〜__B7___ 五、發明説明（扣 3f (參照第25 (b)圖，第26 (b)圖）。 (請先閲讀背面之注意事項再填寫本頁) 如第2 5 ( a )圖所示，依次對第2半導體晶片2進 行該連線焊接，使包含第4半導體晶片2 7的第2半導體 ’曰片2的連接焊接全數完成。 然後，進行第1 1圖的步驟S 6所示之第1半導體晶 片1 (含第3半導體晶片2 6 )，第2半導體晶片2 (含 ^ 4半導體晶片2 7 )及複數條連接線4的樹脂封裝（樹 脂鑄模）。 在此是針對以1個模穴1 3 a來覆蓋多數基板7的複 數個裝置領域7 a ，一次模鑄後進行切割，而使形成單片 化之一次模鑄：M A P ( Mold Array Package )方式的情況 時加以說明。 首先，在鑄模過程中，如第2 9 ( a ) ， （ b )圖所 示’準備一金屬模的鑄模，該鑄模具備： 經濟部智慧財產局員工消費合作社印製 一模穴1 3 a ;該模穴1 3 a具有相對的第1側面 1 3 b及第2側面1 3 c，及與第1側面1 3 b及第2側 面1 3 c連接，且相對的第3側面1 3 d及第4側面 1 3 e ，以及鄰接於上述第1〜第4側面的上面1 3 j及 下面1 3 k ;及 一形成於第1側面1 3 b上的複數個樹脂注入口 1 3 f。 亦即，鑄模1單片基板3是由上模1 3 h及下模 1 3 i所構成，具有第1側面1 3 b，第2側面1 3 c ， 第3側面1 3 d，第4側面1 3 e及上面1 3 j的模穴 3a 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（> 1 3 a會被形成於鑄模1 3的上模1 3 h。 並且，在鑄模1 3的上模1 3 h中，在第2側面 1 3 c上形成有作爲通氣孔的氣孔1 3 g。 另一方面，準備：形成有複數個裝置領域7 a的配線 基板之多數基板7，及分別固定於多數基板7的複數個裝 置領域7 a之第1半導體晶片1 ，及固定於第1半導體晶 片1上之第2半導體晶片2。 亦即，如第2 7 ( a )圖所示，準備連線焊接後之多 數基板7。 並且，在多數基板7的長度方向之一方（對應於鑄模 1 3的樹脂注入口 1 3 f的一側）的端部形成有複數個鍍 金部7 c。這是爲了容易從藉由鑄模而形成之第2 7 ( b )圖所示之樹脂閘部8 a的多數基板7剝離。 然後，如第2 9 ( a )圖所示，在模穴1 3 a的內部 ，將多數基板7及複數個第1半導體晶片1及第2半導體 晶片2配置於下模1 3 i ，而如第2 9 ( b )圖所示，藉 由上模1 3 h的模穴1 3 a來一次覆蓋複數個裝置領域 7a。 而且，在模穴1 3 a內，在與模穴1 3 a的第3側面 1 3 cl平行的剖面（第2 9 ( a )圖的剖面）中，以各個 第1半導體晶片1的長度能夠比層疊於第1半導體晶片1 的第2半導體晶片2的長度還要長之方式來配置複數個第 1半導體晶片1及第2半導體晶片2。 相對的，在改變9 0 ◦方向的剖面中，亦即在與模穴 _—_------- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 1286806 A7 ______B7_ 五、發明説明（炎 (請先閲讀背面之注意事項再填寫本頁) 1 3 a的第1側面1 3 b平行的剖面（第2 9 ( b )圖的 剖面）中，以各個第1半導體晶片1的長度能夠比第2半 導體晶片2的長度還要短之方式來配置複數個第1半導體 晶片1及第2半導體晶片2。 亦即’第1半導體晶片1及第2半導體晶片2的關係 爲：對第2 8圖所示的樹脂流入方向而言，第1半導體晶 片1的長度要比第2半導體晶片2的長度來得長。 此刻，對樹脂流入方向而言，在形成直角的方向上， 第1半導體晶片1的長度要比第2半導體晶片2的長度來 得短。 在此狀態下鎖緊上模1 3 h與下模1 3 i後，藉由對 應於各個裝置領域7 a的複數個樹脂注入口 1 3 f來注入 樹脂，藉此來一次樹脂封裝複數個第1半導體晶片1及第 2半導體晶片2。 經濟部智慧財產局員工消費合作社印製 此情況，對第2 8圖所示之樹脂流入方向而言’在第 1半導體晶片1的背面i c與第2半導體晶片2之間會產 生段差，上層側的第2半導體晶片2的一方會縮進’因此 會形成第2 9 ( a )圖所示之樹脂的流向2 3 ’在第2半 導體晶片2的主面2 b上，樹脂容易流進，且可從氣孔 1 3 g來排出模穴1 3 a內的空氣。 因此，可抑止在第2半導體晶片2的主面2 bi:產生 孔隙，進而能夠提高鑄模性。 此外，第2 9圖的變形例，可在模穴1 3 a內’對平 行於樹脂流入方向的方向而言，如第3 0圖及第3 1 ( a 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3& 1286806 A7 ____B7 五、發明説明（关 )圖所示，以第2半導體晶片2能夠具有從第1半導體晶 片1的外周平面突出的部份之方式來配置兩者，此情況， 可藉由接合材的NCF12來充塡第2半導體晶片2的突 出部份與多數基板7的晶片支持面3 a之間。 在此狀態下鎖緊上模1 3 h與下模1 3 i後，藉由對 應於各個裝置領域7 a的複數個樹脂注入口 χ 3 f來注入 樹脂，藉此來一次樹脂封裝複數個第1半導體晶片1及第 2半導體晶片2。 假若第2半導體晶片2的突出部份與多數基板7的晶 片支持面3 a之間未能藉N C F 1 2來充塡時，則遠離模 穴1 3 a的第1側面1 3 b之第2半導體晶片2所突出部 份的下面發生樹脂未充塡部份（孔隙）可能性會變高。雖 然可在轉換鑄模法中，在鑄模過程的最終階段對樹脂施加 壓力，而來排出或壓縮樹脂中的孔隙，減少孔隙的體積， 但如此一來，若在晶片下具有較大孔隙的狀態下對樹脂施 加壓力，則晶片恐會有破裂之虞。 但，在本實施形態2中，由於第2半導體晶片2的突 出部份與多數基板7的晶片支持面3 a之間會事先在鑄模 過程之前充塡N C F 1 2，因此即使在轉換鑄模過程時施 加壓力，照樣可防止晶片破裂。 若完成鑄模，則會在多數基板7上形成有如第2 7 ( b )圖及第3 2圖所示之一次鑄模部8與複數個樹脂閘部 8 a ^ 然後，進行第1 1圖之步驟S 7的焊劑球搭載，在多 36-- I--------^^衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7__五、發明説明（加 數基板7的裝置領域7 a的凸塊巷3 d進行焊劑球的暫置 〇 接著，進行步驟S 8之上述焊劑球的溶融熱處理，藉 此來將上述焊劑球固定於的凸塊巷3 d。 之後，進行步驟S 9之多數基板7的切割，而來使各 個的封裝形成單片化。 又’進行步驟S 1 〇之標記蓋印及步驟S 1 1之電氣 試驗，藉此來完成C S P 2 2的組裝。 (實施形態3 ) 第3 5圖是表示本發明之實施形態3的半導體裝置（ 多層構造的C S P )的構造例透過樹脂封裝體的平面圖。 第3 6圖是表示沿著第3 5圖所示之J - J線而切斷之剖 面構造的擴大部份剖面圖。第3 7圖是表示裝入第3 5圖 所示之C S P的第1半導體晶片的構造例的平面圖。第 3 8圖是表不第3 5圖所示之C S P的組裝時之第1半導 體晶片的安裝狀態例的擴大部份剖面圖。第3 9圖是表示 第3 5圖所不之C S P的組裝時之第1半導體晶片的熱壓 接狀態例的擴大部份剖面圖。第4 0圖是表示第3 9圖所 示之熱壓接過程之熱壓接後的接合材的形狀例的擴大部份 剖面圖。第4 1圖是表示第3 5圖所示之C S P的組裝時 之第2及第3半導體晶片的安裝狀態例的擴大部份剖面圖 。第4 2圖是表示第3 5圖所示之C S P的組裝時之連線 焊接狀態例的擴大部份剖面圖。第4 3圖是表示第3 5圖 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 - —__ _B7 五、發明説明（耷 所示之C S P的變形例的組裝時之第1半導體晶片與第2 半導體晶片的接合方法例的擴大部份剖面圖。第4 4圖是 表示第3 5圖所示之C S P的變形例的組裝時之第1半導 體晶片的突起電極的形成方法例的擴大部份剖面圖。第 4 5圖是表不第3 5圖所示之C S P的變形例的組裝時之 第1半導體晶片的配線基板的接合方法例的擴大部份剖面 圖。第4 6圖是表示第3 5圖所示之C S P的變形例的組 衣時之弟1及弟2半導體晶片的熱壓接狀態例的擴大部份 剖面圖。第4 7圖是表示第3 5圖所示之C S P的變形例 的組裝時之第3半導體晶片的熱壓接狀態例的擴大部份剖 面圖。 第3 5圖所示之本實施形態3的半導體裝置，是在單 片基板3 (配線基板）上層疊有3個半導體晶片的多層構 造者，同時爲藉由樹脂鑄模來封裝單片基板3的晶片支持 面3 a (主面）側的第1半導體晶片1 ，及層疊於第1半 導體晶片1上的第2半導體晶片2，以及層疊於第2半導 體晶片2上的第3半導體晶片2 9之樹脂封裝者，爲晶片 3層的多層構造的C S P 3 0。 C S P 3 0的構造特徵，如第3 5圖及第3 6圖所示 ，形成於第3段的半導體晶片之第3半導體晶片2 9的主 面2 9 b的電極之複數個腳位2 9 a爲配置於比第1半導 體晶片1及第2半導體晶片2的各個端部還要靠外側的位 置，此刻，在從第2半導體晶片2的第1半導體晶片i突 出處的背面2 c及從第3半導體晶片2 9的第2半導體晶 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 ___B7 _ 五、發明説明（奂 片2突出處的背面2 9 c亦配置有接合材的N C F 1 2。 (請先閱讀背面之注意事項再填寫本頁) 亦即，C S P 3 0是在第3半導體晶片2 9的各腳位 2 9 a的下側亦配置有N C F 1 2的構造之半導體封裝體 0 因此，可以N C F 1 2來支撐對應於第3半導體晶片 2 9的主面2 9 b的各腳位2 9 a之背面2 9 c側的領域 ，所以也能夠對第3半導體晶片2 9進行連線焊接，第3 半導體.晶片2 9的腳位2 9 a與第2半導體晶片2同樣的 會與連接線4連接。 在此，接合材的N C F 1 2具有： 形成於第1半導體晶片1的主面1 b與單片晶片3的 晶片支持面3 a之間的第1部份之第1晶片接合部1 2 d •，及 爲配置第1半導體晶片1的領域的外側，且形成於第 2半導體晶片2的背面2 c與單片晶片3的晶片支持面 3 a之間的第2部份之突出部1 2 e ;及 經濟部智慧財產局員工消費合作社印製 爲配置第1半導體晶片1的領域及配置第2半導體晶 片2的領域的外側，且形成於第3半導體晶片2 9的背面 2 9 c與單片晶片3的晶片支持面3 a之間的第3部份之 突出部1 2 f 。 因此，N C F 1 2的突出部1 2 e要比第1晶片接合 部1 2 d來得厚，且突出部1 2 f要比突出部1 2 e來得 厚。 又，接合材最好爲N C F 1 2或A C F等，但亦可爲 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1286806 A7 B7 五、發明説明（贪 N C. F 1 2或A C F以外者。 (請先閲讀背面之注意事項再填寫本頁) 又，第2半導體晶片2與第3半導體晶片2 9會分別 於第1半導體晶片1的背面1 c與第2半導體晶片2的主 面2 b藉由晶片黏結薄膜材5來接合。 又，N C F 1 2或晶片黏結薄膜材5等的接合材爲熱 硬化性物，包含熱硬化性樹脂。 在此，C S P 3 0的各個半導體晶片，例如第1半導 體晶片1爲微電腦（nucro computer )，第2半導體晶片2 爲 S R A M ( Static Random Access Memory)，第 3 半導體 晶片2 9爲F 1 a s h記憶體等，但有關各個半導體晶片 的機能方面，並非只限於上述機能，亦可爲其他機能者。 有關本實施形態3的C S P 3 0的其他構造方面，由 於與實施形態1的C S P 9相同，因此省略其重複說明。 其次，針對本實施形態3的C S P 3 0的製造方法來 加以說明。 經濟部智慧財產局員工消費合作社印製 首先，準備一具有晶片支持面3 a及其相反側的背面 3 b的同時，在晶片支持面3 a上具有複數個連接端子（ 電極）3 c之單片基板3 (配線基板）。 又，準備一第1半導體晶片1 ，第2半導體晶片2及 第3半導體晶片2 9。 亦即，準備： 一第1半導體晶片1 ;該第1半導體晶片1具有主面 1 b及背面1 c ，且在主面1 b上具有複數個腳位1 a及 複數個半導體元件；及 4α 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 _B7五、發明説明（籴 一第2半導體晶片2;該第2半導體晶片2同樣具有 主面2 b及背面2 c，且在主面2 b上具有複數個腳位 2 a及複數個半導體元件；及 一第3半導體晶片2 9 ;該第3半導體晶片2 9同樣 具有主面29b及背面29c ，且在主面29b上具有複 數個腳位2 9 a及複數個半導體元件。 此刻，在第1半導體晶片1的各腳位1 a上形成有突 起電極的金凸塊1 d。 又，搭載於C P S 3 0的第1半導體晶片1，如第 3 7圖所示，爲正方形，且在其主面1 b的外周圍排列配 置有複數個腳位1 a之外周腳位配列。 然後，進行第3 8〜4 0圖所示之第1半導體晶片1 的安裝。 首先，如第3 8圖所示，使第1半導體晶片1的主面 1 b相對於單片基板3的晶片支持面3 a ，且以第1半導 體晶片1的複數個腳位1 a能夠與單片基板3的複數個連 接端子3 c呈對向之方式來將第1半導體晶片1配置於單 片基板3的晶片支持面3 a。 然後，在第1半導體晶片1的背面1 c施加壓力，而 來電性連接第1半導體晶片1的複數個腳位1 a與單片基 板3的複數個連接端子3 c。 此刻，首先，在單片基板3的晶片支持面3 a的第1 半導體晶片1搭載區域配置一切斷成比第1半導體晶片1 還要大的N C F 1 2 (接合材），接著以第1半導體晶片 (請先閱讀背面之注意事項存填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1286806 A7 _ _ B7 ___ 五、發明説明（無 (請先閲讀背面之注意事項再填寫本頁) 1的腳位1 a能夠與單片基板3的連接端子3 C呈對向之 方式，決定腳位1 a與對應於該腳位1 a的連接端子3 c 的位置，而來將第1半導體晶片1配置於單片基板3的基 片支持面3 a上，然後施加負荷於第1半導體晶片1的背 面1 c 0 藉此，金凸塊1 d會突出於NCF 1 2 ’第1半導體 晶片1會暫時被固定於單片基板3上。 然後，藉由在第3 9圖所示的前端具有突起部2 8 a 之熱壓接頭2 8來將壓力施加於第1半導體晶片1的背面 lc。又，同時也會由熱壓接頭28來加熱。 藉此，在第1半導體晶片1的主面1 b與單片基板3 的晶片支持面3 a之間會使N C F 1 2的熱硬化性樹脂硬 化，而隔著上述熱硬化性樹脂來將第1半導體晶片1固定 於單片基板3的晶片支持面3 a上。 經濟部智慧財產局員工消費合作社印製 又，熱壓接頭2 8的前端的突起部2 8 a是與搭載方令 第1半導體晶片1上的第2半導體晶片約同形狀，且大小 約形成相同。具體而言，突起部2 8 a的平面方向（與加 壓方向垂直的方向）的大小比第2半導體晶片2稍微大’ 且突起部2 8 a的突出部份的高度比第2半導體晶片2 @ 厚度稍微小。 又，N C F 1 2在第1半導體晶片1被加壓•加熱時 ，會藉此壓力來突出於第1半導體晶片1的外側周圍，同 時具有供以形成突出部1 2 e與突出部1 2 f之所期望的 厚度。 -- -_42 -__—- 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 _ B7 _ 五、發明説明（也 因此，若藉熱壓接頭2 8來加壓於第1半導體晶片 的背面1 c ，則N C F 1 2會突出於第1半導體晶片 外側周圍的同時，形成有對應於熱壓接頭2 8的突起部 的 C請先閱讀背面之注意事項再填寫本頁) (第 2 8 a的形狀之突出部（第2部份）1 2 e及突出部 3部份）1 2 f。 藉此，就N C F 1 2而言，如第4 0圖所示，會形成 有第1晶片接合部1 2 d ，及較厚的突出部1 2 e ’以及 比突出部1 2 e還要厚的突出部1 2 f。 又，由於突出部1 2 f與突出部1 2 e的厚度差是熱 壓接頭2 8的突起部2 8 a的高度形成比第2半導體晶片 2的厚度稍微小，因此會形成比第2半導體晶片2的厚度 來得小。 又，就熱壓接而言，是將單片基板3載置於加熱成 7 0 °C左右的晶片黏結台2 1上，且以加熱成3 〇 Q t ^ 右的熱壓接頭2 8來對第1半導體晶片1的背面！ r % _ 丄c進行 加壓。 其結果’ N C F 1 2會形成尚溫’而藉溶融•叾苗γ丨 孤硬化處 經濟部智慧財產局員工消費合作社印製 理來接觸電性導通第1半導體晶片1的腳位1 a卜^ 丄叼金凸 塊1 d與單片基板3的連接端子3 C。 然後，進行第4 1圖所示之第2半導體晶片 半導體晶片2 9的安裝。 並且，第2半導體晶片2與第3半導體晶片？ Q & 〇 y曾墓 先予以接合。 亦即，藉由事先貼付於第3半導體晶片2 9的背m 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 1286806 A7 B7 五、發明説明（4> 2 9 c的晶片黏結薄模材5來接合第2半導體晶片2的i 面2 b與第3半導體晶片2 9的背面2 9 c。 此刻，第3半導體晶片2 9的複數個腳位2 9 a會以 能夠配置於比第2半導體晶片2還要靠外側之方式來接合 第1半導體晶片1與第2半導體晶片2。並且，在第2半 導體晶片2的背面2 c也貼付有同樣的晶片黏結薄模材5 〇 如此一來，會在接合‘第2半導體晶片2與第3半導體 晶片2 9的狀態下，以第2半導體晶片2的背面2 c能夠 與第1半導體晶片1的背面1 c相對之方式來將第2半導 體晶片2及第3半導體晶片2 9配置於第1半導體晶片1 上。 藉此，第3半導體晶片2 9的複數個腳位2 9 a是位 於比第1半導體晶片1還要靠外側，且配置於比第2半導 體晶片2還要靠外側。 然後’從第3半導體晶片2 9的上方來對其主面 (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 第 及 2 片 晶 澧 導 半 2 第 行 進 來。 而接 ， 壓 熱熱 及的 荷9 負2 加片 施晶 b 體 9 導 2 半 第面第 於背接 付的壓 貼 9 熱 別 2 來 分片而 ， 晶 ， 刻體材。 此導合 9 半接 2 3 成片 F半 C 2 Ν第 於比 由只 ， 差 又度 厚 的 一尺 |说 -紙 本 一準 標 家 國 國 中 用 適 半 2 半 第形晶 及會體 C 5 導 2 材半 面模 3 背薄第 的結及 2 黏 2 片片片 晶晶晶 β. 立卩 出 突 之 2 片 晶 澧 0 2 IX β, 匕 咅 止 出因 突 ’ 與小 f 微 稍 度 厚 的 2 釐 公 7 29 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7___五、發明説明（Φ N C F 1 2的一部份，亦即突出部1 2 f會以配置於第1 半導體晶片1的外側之第3半導體晶片2 9的複數個腳位 2 9 a與和單片基板3的晶片支持面3 a之間的第3半導 體晶片2 9的背面2 9 c與突出部1 2 c之間隔（間隙） 能夠比第3半導體晶片2 9的厚度還要小之方式來配置。 亦即，形成於N C F 1 2的突出部1 2 f與第3半導 體晶片2 9的背面2 9 c之間的間隙遠比第3半導體晶片 2 9的厚度來得小。 藉由第2半導體晶片2及第3半導體晶片2 9的安裝 完成，第3半導體晶片2 9的各腳位2 9 a會形成配置於 第1半導體晶片1與第2半導體晶片2的外側之狀態。 然後，進行連接焊接。 亦即，如第4 2圖所示，隔著連線焊接的連接線來電 性連接第2半導體晶片2的複數個腳位2 a及第3半導體 晶片2 9的複數個腳位2 9 a及分別對應於彼之單片基板 3的複數個連接端子3 c。 此刻，首先由第2半導體晶片2來進行連線焊接。在 第2半導體晶片2的連線焊接中，對配置於比第1半導體 晶片1還要靠外側的第2半導體晶片2的腳位2 a而言， 由於配置於其背面2 c側的N C F 1 2的突出部1 2 e會 承受連接焊接時的負荷，因此可防止連線焊接時之第2半 導體晶片2的破裂。 對第2半導體晶片2進行連線焊接後，對第3半導體 晶片2 9進行連線焊接。 (請先閲讀背面之注意事項再填寫本頁) ^紙張尺度適用中國國家標準（〇灿）八4規格（210父297公釐） 4^ 經濟部智慧財產局員工消費合作社印製 1286806 A7 ^__ B7 五、發明説明（洳 在第3半導體晶片2 9的連線焊接中，對配置於比第 2半導體晶片2還要靠外側的第3半導體晶片2 9的各腳 位2 9 a而言’由於配置於其背面2 9 c側的N C F 1 2 的突出部1 2 f會承受連線焊接時的負荷，因此可防止連 線焊接時之第3半導體晶片2 9的破裂。 在此’形成於突出部1 2 f與第3半導體晶片2 9的 背面2 9 c之間的間隙遠比第3半導體晶片2 9的厚度來 得小，且突出部1 2 f能夠確實地承受連線焊接時的負荷 ，因此可防止第3半導體晶片2 9的破裂。 然後，對第1半導體晶片1 ，第2半導體晶片2，第 3半導體晶片2 9及複數條連接線4進行樹脂封裝。 亦即，在單片基板3的晶片支持面3 a側，藉由轉換 鑄模來樹脂封裝第1半導體晶片1 ，第2半導體晶片2， 第3半導體晶片2 9及複數條連接線4，而來形成樹脂封 裝體6。 又，同樣在樹脂成型時，即使金屬模夾緊時的負荷等 被施加於第3半導體晶片2 9 ，還是會因爲N C F 1 2的 突出部1 2 f會承受負荷，所以可防止第3半導體晶片 2 9產生破裂。 然後，如第3 6圖所示，在單片基板3的背面3 b上 ，搭載與單片基板3的連接端子3 c電性連接之複數個突 起電極之焊劑球1 1 ° 亦即，在露出於單片基板3的背面3 b的各凸塊巷 3 d (參照第1 4圖）’會藉由溶融熱處理等來搭載焊劑 ____—---- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I--------参----1—1T------# (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1286806 A7 B7 五、發明説明（参 球1 1而形成c s p 3 0的外部電極。 其次，針對本實施形態3之C S P 3 0的製造方法的 變形例來加以說明。 首先，如第4 3圖所示，接合第1半導體晶片1與第 2半導體晶片2。在此’是使第1半導體晶片1的背面 1 c與第2半導體晶片2的背面2 c相對來配置接合。此 刻，會事先在第1半導體晶片1的背面1 c貼付晶片黏結 薄模材5，藉由熱壓接（使用熱壓接用工模的熱壓接頭 3 3 )來隔著晶片黏結薄模材5接合兩者。 然後，如第4 4圖所示，在第1半導體晶片1的各腳 位1 a上形成突起電極之金凸塊1 d (如第4 5圖所示） 〇 此刻，利用使用金線的連線焊接技術來將金凸塊1 d 形成於第1半導體晶片1的腳位1 d。換言之，藉由接合 工具的模穴3 2來引導連接線4，與連線焊接同樣的，在 第1半導體晶片1的腳位1 a上形成金凸塊1 d。 然後，在單片基板3的晶片支持面3 a之第1半導體 晶片1搭載區域配置切斷成比第1半導體晶片1還要大的 N C F 1 2，接著以第1半導體晶片1的腳位1 a能夠與 單片基板3的連接端子3 c呈對向之方式，決定腳位1 a 與對應於該腳位1 a的連接端子3 c的位置，而來將第1 半導體晶片1及第2半導體晶片2配置於單片基板3的基 片支持面3 a上。 亦即，在單片基板3的晶片支持面3 a上，以其主面 -----— 47 - ___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） IT~ (請先閲讀背面之注意事項再填寫本頁) 1286806 A7 B7_______________ 五、發明説明（和 1 b能夠相對於單片基板3的晶片支持面3 a之方式來配 置與第2半導體晶片2接合之第1半導體晶片1。 (請先閲讀背面之注意事項再填寫本頁) 然後，利用熱壓接頭3 3來進行熱壓接，隔著複數個 金凸塊1 d來電性連接第1半導體晶片1與單片基板3的 複數個連接端子3 c，同時以NCF 1 2來接合第1半導 體晶片1的主面1 b與單片基板3的晶片支持面3 a之間 〇 此刻，如第4 5圖所示，從第2半導體晶片2的主面 2 b側，藉由熱壓接頭3 3來隔著第2半導體晶片2施加 負荷及熱。 藉此，在第1半導體晶片1的主面1 b與單片基板3 的晶片支持面3 a之間，使N C F 1 2的熱硬化性樹脂硬 化，第1半導體晶片1會隔著上述熱硬化性樹脂來固定於 單片基板3的晶片支持面3 a上，且第1半導體晶片1的 腳位1 a上的金凸塊1 d與單片基板3的連接端子3 c會 接觸而電性導通。 經濟部智慧財產局員工消費合作社印製 又，N C. F 1 2在第1半導體晶片1被加壓•加熱時 ’會藉此壓力來突出於第1半導體晶片1的外側周圍，同 時具有供以形成突出部1 2 e與突出部1 2 f之所期望的 厚度。 因此，如第4 6圖所示，若藉由熱壓接頭3 3來隔著 第2半導體晶片2，對第1半導體晶片1施加壓力，貝 N C F 1 2會突出於第1半導體晶片1的外惻周圍的同時 ，在第2半導體晶片2之突出於第1半導體晶片1的背面 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 B7 五、發明説明（扣 2 c側形成有突出部（第2部份）1 2 e ，且於其外側形 成有突出部（第3部份）1 2 f。 (請先閲讀背面之注意事項再填寫本頁) 此刻，藉由熱壓接頭3 3的加壓面，第2半導體晶片 2的主面2 b與突出部1 2 f會幾乎形成同一高度，或者 突出部1 2 f稍微形成較低。 然後，在第2半導體晶片2的主面2 b上，以其背面 2 9 c能夠相對於第2半導體晶片2的主面2 b之方式來 接合第3半導體晶片2 9。 此刻，會以第3半導體晶片2 9的複數個腳位2 9 a 能夠配置於比第1半導體晶片1與第2半導體晶片2還要 靠外側的位置之方式來將第3半導體晶片2 9配置於第2 半導體晶片2上。 經濟部智慧財產局員工消費合作社印製 亦即，第3半導體晶片2 9的複數個腳位2 9 a會被 配置於比第1半導體晶片1及第2半導體晶片2還要靠外 側的同時，使事先在背面2 9 c貼付有晶片黏結薄模材5 的第3半導體晶片2 9的背面2 9 c朝向第2半導體晶片 2的主面2 b來將第3半導體晶片2 9配置於第2半導體 晶片2的主面2 b上，然後，如第4 7圖所示，從第3半 導體晶片2 9的上方，藉由熱壓接頭3 3來對第3半導體 晶片2 9的主面2 9 b進行加壓•加熱，而來接合雙方。 藉此，第2半導體晶片2會隔著包含熱硬化性樹脂的 晶片黏結薄模材5來接合於第1半導體晶片1的背面1 c 上的同時，第3半導體晶片2 9同樣會隔著包含熱硬化性 樹脂的晶片黏結薄模材5來接合於第2半導體晶片2的背 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 ____ B7五、發明説明（$7 面2 c上，此刻，第3半導體晶片2 9的複數個腳位 2 9 a會被配置於第1半導體晶片丨與第2半導體晶片2 的外側位置。 然後’以和上述第4 2圖所示之連線焊接同樣的方法 來進行連線焊接。 此刻，對配置於比第1半導體晶片1還要靠外側的第 2半導體晶片2的腳位2 a而言，由於配置於其背面2 c 側的N C F 1 2的突出部1 2 e會承受連接焊接時的負荷 ，因此可防止連線焊接時之第2半導體晶片2的破裂。 又’對配置於比第2半導體晶片2還要靠外側的第3 半導體晶片2 9的各腳位2 9 a而言，由於配置於其背面 2 9 c側的N C F 1 2的突出部1 2 f會承受連線焊接時 的負荷，因此可防止連線焊接時之第3半導體晶片2 9的 破裂。 又，在上述變形例的製造方法中，可使熱壓接頭3 3 的前端（加壓面）形成平坦面，與前述實施形態3之一例 的熱壓接頭2 8相較下，較能夠將其形狀形成簡單的形狀 0 又’有關連線焊接後的製造方法及藉此方法而取得其 他功效方面，由於與上述實施形態3的一例相同，因此省 略其重複說明。 (實施形態4 ) 第4 8圖是表示本發明之實施形態4的半導體裝置（ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5α 經濟部智慧財產局員工消費合作社印製 1286806 A7 _ B7_ 五、發明説明（48 多層構造的c S P )的構造例透過樹脂封裝體的平面圖。 第4 9圖是表示裝入第4 8圖所示之c S P的第1半導體 晶片的構造例的平面圖。第5 0圖是以沿著K - K線而切 斷之處來表示第4 8圖所示之C S P的組裝時之第1半導 體晶片的安裝狀態例的擴大部份剖面圖。第5 1圖是表示 第4 8圖所示之C S p的組裝時之第2半導體晶片的安裝 狀態例的擴大部份剖面圖。第5 2圖是表示第4 8圖所示 之C S P的組裝時之第3半導體晶片的安裝狀態例的擴大 部份剖面圖。第5 3圖是表示第4 8圖所示之C S P的組 裝時之連線焊接狀態例的擴大部份剖面圖。第5 4圖是表 示沿著第4 8圖所示之C S P的K 一 K線而切斷之剖面構 造的擴大部份剖面圖。 本實施形態4的半導體裝置，雖與實施形態3的 C. S P 3 0同樣的，在單片基板3上層疊有3個半導體晶 片的多層構造的C S P 3 1 (參照第4 8圖），但與實施 形態3的C S P 3 0的構成相異點，是在於第3段的半導 體晶片之第3半導體晶片2 9的腳位2 9 a比第2段的第 2半導體晶片2的端部還要靠內側領域，且配置於比第1 段的第1半導體晶片1還要靠外側的位置。 因此，接合材的N C F 1 2具有： 形成於第1半導體晶片1的主面1 b與單片晶片3的 晶片支持面3 a之間的第1部份之第1晶片接合部1 2 d •，及 爲配置第1半導體晶片1的領域的外側，且形成於第 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 B7 五、發明説明（如 2半導體晶片2的背面2 c與早片晶片3的晶片支持面 3 a之間的第2部份之突出部1 2 e ° (請先閱讀背面之注意事項再填寫本頁) 由於第3半導體晶片2 9的各腳位2 9 a是被配置於 第2半導體晶片2上，因此突出部1 2 e會形成配置於第 2半導體晶片2的背面2 c側與第3半導體晶片2 9的各 腳位2 9 a的背面2 9 c側。 藉此，CSP31之NCF12的突出部12e會支 持配置有第2半導體晶片2的複數個腳位2 a之領域，並 且還會隔著該第2半導體晶片2來支持配置有第3半導體 晶片2 9的複數個腳位2 9 a之領域。 又，搭載於C S P 3 1的第1半導體晶片1，如第 4 9圖所示，爲長方形，且於該主面1 b的寬度方向的中 央附近複數個腳位1 a爲平行排列配置於長度方向之中央 腳位配列者。 經濟部智慧財產局員工消費合作社印製 又，C S P 3 1的各個半導體晶片，例如，第1半導 體晶片 1 爲 D R AM (Dynamic Random Access Memory)， 第 2 半導體晶片 2 爲 S R A M ( Static Random Access Memory )，第3半導體晶片2 9爲F 1 a s h記憶體等， 但有關各個半導體晶片的機能方面，並非只限於上述機能 ，亦可爲其他機能者。 有關本實施形態4的C S P 3 1的其他構造方面，由 於與實施形態3的C S P 3 0相同，因此省略其重複說明 〇 其次，針對本實施形態4的C S P 3 1的製造方法來 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 52 1286806 A7 B7 五、發明説明（細 加以說明。 首先，與實施形態3同樣的，準備具有複數個連接端 子3 c的單片基板3 ’第1半導體晶片1 ，第2半導體晶 片2及第3半導體晶片2 9。 又，第2半導體晶片1爲第4 9圖所示之中央腳位配 列者，在各腳位1 a上’與實施形態3同樣形成有突起電 極的金凸塊1 d。 然後，進行第5 0圖所示之第1半導體晶片1的安裝 〇 首先，以使第1半導體晶片1的主面1 b能夠相對於 單片基板3的晶片支持面3 a ，且第1半導體晶片1的複 數個腳位1 a能夠與單片基板3的複數個連接端子3 c呈 對向之方式來將第1半導體晶片1配置於單片基板3的晶 片支持面3 a上。 之後，在第1半導體晶片1的背面1 c施加壓力，而 來電性連接第1半導體晶片1的複數個腳位1 a與單片基 板3的複數個連接端子3 c。 此刻，首先，在單片基板3的晶片支持面3 a之第1 半導體晶片1搭載區域配置切斷成比第1半導體晶片1還 要大的N C F 1 2，接著以第1半導體晶片1的腳位1 a 能夠與單片基板3的連接端子3 c呈對向之方式，決定腳 位1 a與對應於該腳位1 a的連接端子3 c的位置，而來 將第.1半導體晶片1配置於單片基板3的基片支持面3 a 上，然後施加負荷於第1半導體晶片1的背面1 c。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I-------衣-- (請先閲讀背面之注意事項再填寫本頁) 、τ L·. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 1286806 A7 ___ B7 __五、發明説明（ 藉此，金凸塊1 d會突出於NCF 1 2 ，第1半導體 晶片1會暫時被固定於單片基板3上。 然後，加壓面會藉由平坦的熱壓接頭3 3來將壓力施 加於第1半導體晶片1的背面1 c ，同時也會由熱壓接頭 3 3來加熱。 藉此，在第1半導體晶片1的主面1 b與單片基板3 的晶片支持面3 a之間會使N C F 1 2的熱硬化性樹脂硬 化，而隔著上述熱硬化性樹脂來將第1半導體晶片1固定 於單片基板3的晶片支持面3 a上。其結果，第1半導體 晶片1的腳位1 a上的金凸塊1 d與單片基板3的連接端 子3 c會接觸而電性導通。 又，N C F 1 2在第1半導體晶片1被加壓•加熱時 ，雖會藉該壓力來突出於第1半導體晶片1的外側周圍， 但由於會藉熱壓接頭3 3的加壓面而被覆蓋’因此突出部 1 2 e會被形成。 藉此，第1半導體晶片1的背面1 c與突出部1 2 e 會幾乎形成同一高度，或者突出部1 2 e稍微形成較低。 然後，進行第5 1圖所示之第2半導體晶片2的安裝 〇 在此，在第1半導體晶片1的背面1 c上’會以第2 半導體晶片2的背面2 c能夠相對於第1半導體晶片1的 背面1 c之方式來接合第2半導體晶片2 ° 此刻，如第4 8圖所示，會以第2半導體晶片2的複 數個腳位2 a能夠配置於比第1半導體晶片1還要靠外側 __54---- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁} 1286806 經濟部智慧財產局員工消費合作社印製 A7 ______ B7_五、發明説明（釭 的位置之方式來將第2半導體晶片2配置於第1半導體晶 片1上。 亦即，第2半導體晶片2的複數個腳位2 a會位於比 第1半導體晶片1還要靠外側，且被配置於N C F 1 2的 哭出部1 2 e上的冋時’使事先晶片黏結薄膜材5貼付於 其背面2 c的第2半導體晶片2的背面2 c面向於第1半 導體晶片1的背面1 c ，而來配置於該背面1 c上，然後 從第2半導體晶片2的上方，藉由熱壓接頭3 3來對第2 半導體晶片2的主面2 b進行加壓•加熱，而來接合兩者 〇 藉此，第2半導體晶片2會形成隔著含熱硬化性樹脂 的晶片黏結薄膜材5來接合於第1半導體晶片1的背面 1 c上之形態，此刻，第2半導體晶片2的複數個腳位 2 a會被配置於第1半導體晶片1的外側的位置。 然後，進行第5 2圖所示之第3半導體晶片2 9的安 裝。 在此，在第2半導體晶片2的主面2 b上，會以第3 半導體晶片2 9的背面2 9 c能夠相對於第2半導體晶片 2的主面2 b之方式來接合第3半導體晶片2 9。 此刻，第3半導體晶片2 9的複數個腳位2 9 a會比 第2半導體晶片2的複數個腳位2 a所配置的領域還要靠 內側，且以能夠配置於比第1半導體晶片1還要靠外側之 方式來將第3半導體晶片2 9配置於第2半導體晶片2上 C請先聞讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5& 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 1286806 A7 ____B7 五、發明説明（知 然後從第3半導體晶片2 9的上方，藉由熱壓接頭 3 3來對桌3半導體晶片2 9的主面2 9 b進行加壓•加 熱，而來接合兩者。 藉此’第3半導體晶片2 9會形成隔著含熱硬化性樹 脂的晶片黏結薄膜材5來接合於第2半導體晶片2的主面 2 b上之形態，此刻，第3半導體晶片2 9的複數個腳位 2 9 a會形成比第2半導體晶片2的複數個腳位2 a所配 置的領域還要靠內側，且配置於比第1半導體晶片1還要 靠外側之狀態。 因此’由第2半導體晶片2的第1半導體晶片1突出 的領域會藉N C F 1 2的突出部1 2 e而被支持，且配置 有第3半導體晶片2 9的複數個腳位2 9 a的領域會隔著 桌2半導體晶片2，同樣藉突出部1 2 e而被支持。 之後，如第5 3圖所示，進行連線焊接。 亦即，藉由連線焊接來電性連接第2半導體晶片2的 複數個腳位2 a及第3半導體晶片2 9的腳位2 9 a與分 別對應於彼之單片基板3的複數個連接端子3 c。 此刻，首先，從第2半導體晶片2進行連線焊接。 又，N C F 1 2的一部份，亦即突出部1 2 e是以配 置有配置於第1半導體晶片1的外側的第2半導體晶片2 的複數個腳位2 a的領域的背面2 c與突出部1 2 e的間 隔（間隙）能夠比第2半導體晶片2的厚度還要小之方式 來配置。 因此，在第2半導體晶片2的連線焊接中，對分別配 ---- I 衣1Τ------ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1286806 A7 _ B7 五、發明説明（$4 置於比第1半導體晶片1還要靠外側的第2半導體晶片2 的複數個腳位2 a而言，由於配置於其背面2 c側的 N C F 1 2的突出部1 2 e會承受連線焊接時的負荷，因 此可防止連線焊接時之第2半導體晶片2的破裂。 對第2半導體晶片2進行連線焊接後，對第3半導體 晶片2 9進行連線焊接。在第3半導體晶片2 9的連線焊 接中，由於第2半導體晶片2與配置於其背面2 c側的 N C F 1 2的突出部1 2 e會承受連線焊接時的負荷，因 此可防止連線焊接時之第3半導體晶片2 9的破裂。 然後，藉由轉換鑄模來樹脂封裝第1半導體晶片1 ， 第2半導體晶片2，第3半導體晶片2 9及複數條連接線 4，藉此來形成第5 4圖所示之樹脂封裝體6。 又，同樣在樹脂成型時，即使金屬模夾緊時的負荷等 被施加於第3半導體晶片2 9 ，還是會因爲N C F 1 2的 突出部1 2 e會承受負荷，所以可防止第3半導體晶片 2 9產生破裂。 然後，在單片基板3的背面3 b上，搭載與單片基板 3的連接端子3 c電性連接之複數個突起電極之焊劑球 11° 亦即’在露出於單片基板3的背面3 b的各凸塊巷 3 d (參照第1 4圖），會藉由溶融熱處理等來搭載焊劑 球1 1而形成C S P 3 1的外部電極。 同樣的，在本實施形態4的製造方法中，可使熱壓接 頭3 3的前端（加壓面）形成平坦面，與前述實施形態3 ^- I ^^衣 訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（$5 之一例的熱壓接頭2 8相較下，較能夠將其形狀形成簡單 的形狀。 以上，雖是根據上述實施形態來具體說明本發明’但 本發明並非只限於此，只要不脫離其主旨範圍，亦可實施 其他種種的形態。 在上述實施形態中，爲了確保金凸塊1 d與連接端子 3 c的連接可靠性，而對複數個第1半導體晶片1進行個 別的熱壓接，因此作業效率會降低。在此，爲了謀求熱壓 接作業效率的提升，可在熱壓接時，將施加於N C F 1 2 等第1接合材的熱處理溫度提高到比施加於上述第2接合 材的熱處理溫度還要高的溫度，而來提早下層側的第1半 導體晶片1之第1接合材的硬化時間，藉此使能夠提升熱 壓接全體的作業效率。 但，若提高第1半導體晶片1的熱處理的溫度，則會 因基板與晶片的熱膨脹係數差，而導致熱硬化後之第1半 導體晶片1的彎曲會變大，進而造成第1半導體晶片1安 1後之弟1半導體晶片1的彎曲會變大。 亦即，第1半導體晶片1安裝後之第1半導體晶片工 的平坦度惡化。如此一來，搭載於第1半導體晶片1上的 第2半導體晶片2會因第1半導體晶片1的彎曲而傾斜， 無法進行良好的連線焊接，進而導致第2半導體晶片2與 連接端子3 c之連接可靠度的降低。 在此，以熱壓接來搭載第1半導體晶片1後，隔著實 施型態1所述之晶片黏結薄膜材5等的第2接合材來將第 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） I--------------1T------ (請先閲讀背面之注意事項再填寫本頁) 1286806 A7 B7 _ 五、發明説明（細 (請先閲讀背面之注意事項再填寫本頁) 2半導體晶片2配置於第1半導體晶片1的背面1 c上’ 在藉由壓接頭來保持此第2半導體晶片2的狀態下’對上 述第2接合材施以熱處理來使其硬化，隔著上述第2接合 材來將第2半導體晶片2固定於第1半導體晶片1上。 然後，自第2半導體晶片2分離壓接頭等的工模。 如此在藉由工模（壓接頭）來保持第2半導體晶片2 的狀態進行第2半導體晶片2的固定下，即使是在彎曲的 第1半導體晶片1上，還是能夠在不降低平坦度的情況下 固定第2半導體晶片2。 ’ 又，此刻，由於第2半導體晶片2的背面2 c是事先 在貼附有晶片黏結薄膜材5的狀態下使晶片單片化，因此 與必須對複數個裝置領域7 a配置單片化的N C F 1 2之 第1半導體晶片1的安裝過程相較下，更能夠提高作業效 率。 . 經濟部智慧財產局員工消費合作社印製 又，利用此方法來對實施形態2所述之複數個裝置領 域7 a進行依次層疊的晶片黏結時，首先如第2 3圖所示 ，在1個裝置領域7 a以上述方法來熱壓接第1半導體晶 片1 ，然後準備第3半導體晶片2 6 (在此的第3半導體 晶片2 6是和上述實施形態2所述同樣的，與第1半導體 晶片1同構造，且配置於下層側），然後隔著第3接合材 來將第3半導體晶片2 6配置於多數基板7的其他裝置領 域7 a。 接著，對上述第3接合材施以熱處理，然後使硬化， 且隔著上述第3接合材來將第3半導體晶片2 6固定於多 ------eg ___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 ___________B7___ 五、發明説明（$7 數基板7的其他裝置領域7 a上。 (請先閱讀背面之注意事項存填寫本覓) 又，準備一第2半導體晶片2，然後隔著晶片黏結薄 膜材5等的第2接合材來將第2半導體晶片2配置於上述 第1半導體晶片1上。 又，在藉由壓接頭等的工模來保持第2半導體晶片2 的狀態下，對上述第2接合材施以熱處理，然後使硬化， 且隔著上述第2接合材來將第2半導體晶片2固定於第1 半導體晶片1上。 然後，從第2半導體晶片2分離上述工模。 然後，準備第4半導體晶片2 7 (在此的第4半導體 晶片2 7是和上述實施形態2所述同樣的，與第2半導體 晶片2同構造，且配置於上層側），然後隔著晶片黏結薄 膜材5等的第4接合材來將第4半導體晶片2 7配置於上 述第3半導體晶片2 6上。 經濟部智慧財產局員工消費合作社印製 又，在藉由壓接頭等的工模來保持第4半導體晶片 2 7的狀態下，對上述第4接合材施以熱處理，然後使硬 化’且隔著上述第4接合材來將第4半導體晶片2 7固定 於第3半導體晶片2 6上。 然後，從第4半導體晶片2 7分離上述工模。 又，上述實施形態2中，如第1 7圖所示，雖是以鋸 齒配列來配置複數個第1 N C F 1 2 b (第1接合材）， 但上述第1接合材的配列並非只限於鋸齒配列。例如，依 接合材的特性或熱壓接過程的設定，可無視熱壓接頭2 0 對鄰接之裝置領域7 a的熱影響時，雖即使在鄰接之複數 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（知 個裝置領域7 a中事先配置第1接合材也不會有問題，但 若過分地在多數個裝置領域7 a中配置第1接合材，則會 因長時間受到來自晶片黏結台2 1的熱影響，而導致 N C F 1 2熱硬化。此情況，如第3 3圖的變形例所示， 例如可在每一列進行第1 N C F 1 2 b的配置，使第1半 導體晶片1搭載於該1列（3個）的第1 N C F 1 2 b上 之後，移動至鄰列，而使能夠一列一列地依次進行第1 N C F 1 2與第1半導體晶片1的搭載。 又，上述實施形態1 ，2中，雖半導體裝置爲層疊兩 個半導體晶片的多層構造，但半導體晶片的層數並非只限 於此，亦可爲第3 4圖變形例所示之3層或者以上。. 即使爲層疊3層以上的半導體晶片，照樣可藉由使面 朝下安裝的半導體晶片的厚度形成比面朝上安裝的半導體 晶片的厚度來得薄，且擴大面朝下安裝過程的加壓力，來 實現一種不僅不會降低連接可靠度，而且能夠防止晶片破 裂之C S P 2 5的薄形化。 又，第3 4圖所示之3層的多層構造的C SP 2 5中 ，對第3段的半導體晶片2 4進行的連線焊接是以基板側 作爲第1焊接，及以晶片側作爲第2焊接，藉此來壓低樹 脂封裝體6的高度，而使C P S 2 5的高度不會變高。 又，上述實施形態1中，雖多層構造中是以下層側的 第i半導體晶片1作爲邏輯晶片，及以上層側的第2半導 體晶片2作爲記憶體晶片’但有關下層側及上層側之半導 體晶片的機能方面，並無特別加以限制。 I 衣------、訂------ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準（CNS)A4規格（2i0x297公釐） 經濟部智慧財產局員工消費合作社印製 1286806 A7 _ B7五、發明説明（鉍 又，上述實施形態2中，半導體裝置的組裝雖是利用 多數基板7，且採用一次鑄模方式，但亦可事先利用分別 被分割的單片基板3來進行組裝，或者利用多數基板7， 在1個裝置領域7 a對應1個模穴1 3 a的單數鑄模方式 來進行組裝。 又，上述實施形態1 ，2中，雖是說明有關下層側的 倒裝片連接爲使用N C F 1 2或A C F等的薄膜狀的接合 材，以及上層側的晶片黏結爲使用晶片黏結薄膜材5來進 行時，但上述接合材亦可使用糊狀者。 又，上述實施形態1 ，2中，雖是針對半導體裝置爲 C S P 9 ，2 2 ’ 2 5的情況時加以說明，但只要上述半 導體裝置爲多層構造，且被層疊的半導體晶片爲搭載於配 線基板，而且其上層的半導體晶片的厚度要比最下層的半 導體晶片來得薄，則亦可爲B G A ( Ball Grid Array)或 LGA(Land Grid Array)等其他半導體裝置。 (發明之功效） 根據本案具代表性的發明所取得的功效簡單說明如下 〇 在多層構造的半導體裝置中，使上層側的半導體晶片 的厚度比下層側的半導體晶片的厚度來得薄，藉此而能夠 謀求半導體裝置的薄形化。 【圖面之簡單的說明】 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 52 1286806 A7 _ B7 五、發明説明（如 第1圖是表示本發明之實施形態1的半導體裝置（多 層構造的c P S )的構造例的剖面圖。 (請先閲讀背面之注意事項再填寫本頁) 第2圖是表示第1圖所示之C S P的構造的部份剖面 圖。 第3圖是表示C S P的組裝時對晶圓貼付晶片黏結薄 膜的狀態例的部份剖面圖。 第4圖是表示第1圖所示之C P S的組裝時的晶瞻切 割例的部份剖面圖。 第5 (a) ， （b)圖是表示第1圖所示之CSp的 紅裝例的部份剖面圖，其中圖（a )是表示第1晶片安裝 圖，圖（b )是表示第1晶片熱壓接圖。 第6 (a) ， （b)圖是表示第1圖所示之CSP的 組裝例的部份剖面圖，其中圖（a )是表示第2晶片安裝 圖，圖（b )是表示第2晶片連線焊接圖。： 第7圖是表示本發明之實施形態2的半導體裝置（多 層構造的C P S )的構造例的剖面圖。 經濟部智慧財產局員工消費合作社印製 第8圖是表示第7圖所示之C S P的組裝時的接線狀 態例的擴大平面圖。 第9 (a) ， （b)圖是表示第7圖所示之CSP的 組裝例的部份剖面圖，其中圖（a )是表示第1晶片安裝 圖，圖（b)是表示第1晶片熱壓接圖。
第1〇 (a) ， （b)圖是表示第7圖所示之CSP 的組裝例的部份剖面圖，其中圖（a )是表示第2晶片安 裝圖’圖（b )是表示第2晶片連線焊接圖。 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 1286806 A7 ____B7 五、發明説明（鈉 第1 1圖是表示本發明之實施形態2的半導體裝置的 組裝程序的全過程例的製造流程圖。 第1 2圖是表示本發明之實施形態2的半導體裝置的 組裝程序的全過程例的製造流程圖。 第1 3圖是表示本發明之實施形態2的半導體裝置的 組裝時之多數基板的構造例的平面圖。 第14 (a) ，（b)圖是表示擴大第13圖所示之 多數基板的一部份的擴大部份圖，其中圖（a )是表示第 1 3圖之A部的詳細平面圖，圖（b )是表示圖（a )之 背面側的底面圖。 第1 5 ( a ) ，（ b )圖是表示本發明之實施形態2 的半導體裝置的組裝時所使用的第1及第2半導體晶片的 平面圖，其中圖（a )是表示第1半導體晶片，圖（b) 是表示第2半導體晶片。 第16 (a) ， （b)圖是表示第15圖所示的第1 半導體晶片的構造例，其中圖（a )是表示擴大部份側面 圖，圖（b)是表示擴大部份平面圖。 第1 7圖是表示本發明之實施形態2的半導體裝置的 組裝時之第1 N C F貼付過程例的平面圖。 第18 (a) ， （b)圖是表示第17圖所示的第1 N C F貼付過程的詳細平面圖，其中圖（a )是表示 N C. F配置前的圖，圖（b )是表示N C F貼付後的圖。 第19 (a) ，（b)圖是表示對第17圖所示的第 1 N C F貼付之第1半導體晶片的配置狀態圖’其中圖（ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X；297公釐） 1286806 A7 經濟部智慧財產局員工消費合作社印製 ____B7_五、發明説明（鉍 a )是表示第1半導體晶片的配置狀態圖，圖（b )是表 示彈性夾頭的按壓狀態。 第20 (a) ， （b)圖是表示第1半導體晶片的晶 片黏結方法的例圖’其中圖（a )是表示第1半導體晶片 安裝狀態的圖，圖（b )是表示第1半導體晶片熱壓接後 的圖。 第2 1圖是表示對第1 7圖所示的第1 N C F貼付之 第1半導體晶片的晶片黏結後的構造例的平面圖。 第2 2圖是表示對第1 7圖所示的第1 NC F貼付之 第2 N C F貼付後的構造例的平面圖。 第23 (a) ， （b)圖是表示對第22圖所示的第 2NC F貼付之第1及第3半導體晶片的安裝完成構造圖 ，其中圖（a )是表示平面圖，圖（b )是表示圖（a ) 之B部的詳細擴大部份平面圖。 第2 4圖是表示對第2 2圖所示的第2 NC F貼付之 第2及第4半導體晶片的晶片黏結後的構造例的平面圖。 第25 (a) ， （b)圖是表示第2及第4半導體晶 片的連線焊接後的構造圖，其中圖（a )是表示平面圖， 圖（b )是表示圖（a )之C部的詳細擴大部份平面圖。 第26 (a) ， （b)圖是表示第2半導體晶片的連 線焊接狀態例的平面圖，其中圖（a )是表示連線焊接前 的圖，圖（b )是表不連線焊接後的圖。 第2 7 (a) ，（b)圖是表示進行一次鑄模之多數 基板的構造例的平面圖，其中圖（a )是表示一次鑄模前 ------- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部智慧財產局員工消費合作社印製 1286806 A7 ___ B7 五、發明説明（❼3 的圖，圖（b )是表示一次鑄模後的圖。 第2 8圖是表示本發明之實施形態2的半導體裝置的 組裝之一次鑄模方法的樹脂流向例的平面圖。. 第29 (a) ， （b)圖是表示第28圖所示之〜次 鑄模方法的例圖，其中圖（a )是表示沿著第2 8圖之D - ϋ線的剖面之一次鑄模時的部份剖面圖，圖（b )是表 示沿者第2 8圖之E - E線的剖面之一次鑄模時的部份剖 面圖。 第3 0圖是表示對第2 8圖所示之一次鑄模方法的變 形例之一次鑄模方法的樹脂流向例的平面圖。 第31 (a) ， （b)圖是表示第30圖所示之變形 例的一次鑄模方法圖，其中圖（a )是表示沿著第3 〇圓 之F - F線的剖面之一次鑄模時的部份剖面圖，圖（b ) 是表示沿著第3 0圖之G - G線的剖面之一次鑄模時的部 份剖面圖。 第3 2圖是表示本發明之實施形態2的半導體裝置的 組裝的一次模組後之多數基板的構造例平面圖。 第3 3圖是表示對本發明之實施形態2的半導體裝窻 的組裝的第1 N C F貼付過程之變形例的第1 N C F貼付 過程的平面圖。 第3 4圖是表示對第1圖所示之多層構造的C S P之 變形例的C S P的構造剖面圖。 第3 5圖是表示本發明之實施形態3的半導體裝置（ 多層構造的C S P )的構造例透過樹脂封裝體的平面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ---------------訂------9. (請先閱讀背面之注意事項再填寫本頁) 1286806 A7 ----- B7 五、發明説明（知 第3 6圖是表示沿著第3 5圖所示之j 一 j線而切斷 之剖面構造的擴大部份剖面圖。 (請先閱讀背面之注意事項再填寫本頁) 第3 7圖是表不裝入第3 5圖所示之C S P的第1半 導體晶片的構造例的平面圖。 第3 8圖是表示第3 5圖所示之c S P的組裝時之第 1半導體晶片的安裝狀態例的擴大部份剖面圖。 第3 9圖是表示第3 5圖所示之c S P的組裝時之第 1半導體晶片的熱壓接狀態例的擴大部份剖面圖。 第4 0圖是表示第3 9圖所示之熱壓接過程之熱壓接 後的接合材的形狀例的擴大部份剖面圖。 第4 1圖是表示第3 5圖所示之C SP的組裝時之第 2及第3半導體晶片的安裝狀態例的擴大部份剖面圖。 第4 2圖是表示第3 5圖所示之C S P的組裝時之連 線焊接狀態例的擴大部份剖面圖。 第4 3圖是表示第3 5圖所示之C S P的變形例的組 裝時之第1半導體晶片與第2半導體晶片的接合方法例的 擴大部份剖面圖。 經濟部智慧財產局員工消費合作社印製 第4 4圖是表示第3 5圖所示之C S P的變形例的組 裝時之第1半導體晶片的突起電極的形成方法例的擴大部 份剖面圖。 第4 5圖是表示第3 5圖所示之C S P的變形例的組 裝時之第1半導體晶片的配線基板的接合方法例的擴大部 份剖面圖。 第4 6圖是表示第3 5圖所示之C S P的變形例的組 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明说明（扣 裝日寺/ _ ；L S第2半導體晶片的熱壓接狀態例的擴大部份 剖面圖。 胃4 7圖是表示第3 5圖所示之c s p的變形例的組 ^日寺之 _ 3 #導體晶片的熱壓接狀態例的擴大部份剖面圖 〇 胃4 8 B是表示本發明之實施形態4的半導體裝置（ 多.層構造的C S p )的構造例透過樹脂封裝體的平面圖。 第4 9圖是表示裝入第4 8圖所示之c s P的第1半 導體晶片的構造例的平面圖。 第5 0圖是以沿著κ 一 κ線而切斷之處來表示第4 8 圖所示之C S P的組裝時之第1半導體晶片的安裝狀態例 的擴大部份剖面圖。 第5 1圖是表示第4 8圖所示之◦ s P的組裝時之第 2半導體晶片的安裝狀態例的擴大部份剖面圖。 第5 2圖是表示第4 8圖所示之C S P的組裝時之第 3半導體晶片的安裝狀態例的擴大部份剖面圖。 第5 3圖是表示第4 8圖所示之C S P的組裝時之連 線焊接狀態例的擴大部份剖面圖。 第5 4圖是表示沿著第4 8圖所示之C S P的K — K 線而切斷之剖面構造的擴大部份剖面圖。 【圖號之說明】 1 :第1半導體晶片 1 a :腳位（電極） 訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1286806 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（刼 1 b :主面 1 c :背面 1 d :金凸塊（突起電極） 2 :第2半導體晶片 2 a :腳位（電極） 2 b :主面 2 c :背面 3 :單片基板（配線基板） 3 a :晶片支持面（主面） 1 3 e :第4側面 1 3 f :樹脂注入口 1 3 g :氣孔 1 3 h :上模 1 3 i :下模 1 3 j :上面 1 3 k :下面 1 4 :滾輪 1 5 :保護薄片 1 6 :切割帶 1 7 :半導體晶圓 1 7 a :主面 1 7 b :背面 1 8 :工作台 1 9 :固定環 ___- go 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 1286806 A7 B7五、發明説明（扣 2 0 :熱壓接頭 21:晶片黏結台 2 2 : C S P (半導體裝置） 2 3 :樹脂的流向 2 4 :第3段的半導體晶片 25 : CSP (半導體裝置） 2 6 :第3半導體晶片 2 7 :第4半導體晶片. 28 :熱壓接頭（熱壓接用工模） 2 8 a :突起部 2 9 :第3半導體晶片 2 9 a :腳位（電極） (請先閲讀背面之注意事項再填寫本頁) 面面 主背 b C 9 9 2 2 經濟部智慧財產局員工消費合作社印製 3 3 3 3
置置 裝裝 澧 匿 l^u、 τ^α> 導導 半半 .(V Γν ρ Ρ s S c C 熱 /IV 頭 管接 細壓 毛熱 模 Η 用 接 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29<7公釐） m

Claims (1)

1286806
么早3 Λ 六、申請專利範圍 第9 1 1 03 953號專利申請案 中文申請專利範圍修正本 民國96年3月2日修正 1. 一種半導體裝置之製造方法，其特徵爲，具備有： (a) 準備在主面上具備有複數之電極的配線基板之步 驟；和 (b) 準備具備有主面和背面，且在前述主面上具備有 複數之突起電極與複數之半導體元件的第1的半導體晶片 之步驟；和 (c) 準備具備有主面和背面，且在前述主面上具備有 複數之突起電極與複數之半導體元件，同時較前述之第1 的半導體晶片爲更薄之第2的半導體元件之步驟；和 (d )以使前述第1的半導體晶片之主面與前述配線基 板之主面相對向並對準，並使前述第1的半導體晶片之複 數的突起電極與前述配線基板之複數的電極相對向的方式 ，經由第1接著材料而將前述第1的半導體晶片配置在前 述配線基板之主面上的步驟；和 (e )於前述（d )步驟之後，在前述第1的半導體晶 片之背面施加壓力，而使前述第1的半導體晶片之複數的 突起電極與前述配線基板之複數的電極電性連接，且藉由 前述第1接著材料而將前述第1的半導體晶片接著於前述 配線基板之步驟；和 (f)於前述（e )步驟之後，於前述第1的半導體晶 片之背面上，將前述第2的半導體晶片，以使前述第1的 表紙張尺度逋用中國國家梂準（CNS ) A4規格（210X297公釐） ΓΤΊ — (請先閲囀背面之注意事項再填寫本頁) 訂 峰 經濟部智慧財產局員工消費合作社印製 1286806 A8 B8 C8 D8 六、申請專利範圍 半導體晶片之背面與前述第2的半導體晶片之背面隔著第2 接著材料而相對向的方式來配置，且施加較在前述（e )步 驟時所施加之壓力爲更小的壓力，而藉由前述第2接著材 料來將前述第2的半導體晶片接著於前述第1的半導體晶 片的背面之步驟；和 (g)將前述第2的半導體晶片之複數的電極，與前述 配線基板之複數的電極，經由複數之導線而電性連接之步 驟；和 (h )形成將前述第1、第2的半導體晶片以及前述複 數的導線作密封的樹脂密封體之步驟。 2·如申請專利範圍第1項所記載之半導體裝置之製造 方法，其中，於前述（e)步驟中，在對前述第1的半導體 晶片施加壓力的同時亦施加熱。 3·如申請專利範圍第1項所記載之半導體裝置之製造 方法，其中，前述複數之突起電極係爲金突塊，前述第1 接著材料係爲薄膜材料，而在前述（e)步驟中之前述第1 @半導體晶片之複數的突起電極與前述配線基板之複數的 電極間之電性連接，係藉由前述金突塊之加壓接合所致。 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ297公釐） --------II (請先閲·«背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -2-
TW091103953A 2001-04-06 2002-03-04 Semiconductor device and method for manufacturing the same TWI286806B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001108603 2001-04-06
JP2002012775A JP3839323B2 (ja) 2001-04-06 2002-01-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TWI286806B true TWI286806B (en) 2007-09-11

Family

ID=26613215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103953A TWI286806B (en) 2001-04-06 2002-03-04 Semiconductor device and method for manufacturing the same

Country Status (4)

Country Link
US (1) US6951774B2 (zh)
JP (1) JP3839323B2 (zh)
KR (1) KR100818423B1 (zh)
TW (1) TWI286806B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
JP3689694B2 (ja) 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP3819851B2 (ja) 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
KR20040087501A (ko) 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
CN1799195B (zh) * 2003-06-03 2010-06-02 Nxp股份有限公司 低通滤波器和电子器件
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
JP4538830B2 (ja) * 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US7224075B2 (en) * 2004-08-13 2007-05-29 Intel Corporation Methods and systems for attaching die in stacked-die packages
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
US7163839B2 (en) * 2005-04-27 2007-01-16 Spansion Llc Multi-chip module and method of manufacture
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
WO2007023852A1 (ja) 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
US8410594B2 (en) * 2006-01-11 2013-04-02 Stats Chippac Ltd. Inter-stacking module system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
US20090278262A1 (en) * 2008-05-09 2009-11-12 Boon Keat Tan Multi-chip package including component supporting die overhang and system including same
JP5557439B2 (ja) * 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR101708272B1 (ko) * 2009-10-28 2017-02-21 삼성전자주식회사 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법
KR20110123504A (ko) * 2010-05-07 2011-11-15 주식회사 하이닉스반도체 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지
JP2011258757A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置
US9030837B2 (en) 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
KR102387541B1 (ko) * 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
KR101696638B1 (ko) * 2015-06-25 2017-01-16 크루셜텍 (주) 센서 패키지 및 이의 제조방법
JP6489965B2 (ja) * 2015-07-14 2019-03-27 新光電気工業株式会社 電子部品装置及びその製造方法
KR102190568B1 (ko) * 2016-01-12 2020-12-18 앰코테크놀로지코리아(주) 핑거 프린트 센서용 반도체 패키지 및 이의 제조 방법
US9666538B1 (en) * 2016-03-10 2017-05-30 Analog Devices, Inc. Semiconductor package with barrier for radio frequency absorber
CN108387831B (zh) * 2018-06-04 2024-01-26 华北电力大学 一种3000a半导体器件的功率循环试验***

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104343A (ja) * 1986-10-21 1988-05-09 Mitsubishi Electric Corp 半導体装置
JPS63179537A (ja) * 1987-01-21 1988-07-23 Fujitsu Ltd 半導体装置の実装方法
JPH03106622A (ja) * 1989-09-20 1991-05-07 Matsushita Electric Ind Co Ltd 半導体モールド成形方法
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
JPH0513665A (ja) * 1991-06-28 1993-01-22 Nec Corp Ｔａｂチツプ実装方法
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3423766B2 (ja) * 1994-03-11 2003-07-07 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び金型装置
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JP3572833B2 (ja) * 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
TW337036B (en) 1997-09-19 1998-07-21 Utron Technology Inc Poly-wafer stacked package
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3512657B2 (ja) 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
JP3565319B2 (ja) 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP4338834B2 (ja) * 1999-08-06 2009-10-07 日本テキサス・インスツルメンツ株式会社 超音波振動を用いた半導体チップの実装方法
US6309916B1 (en) * 1999-11-17 2001-10-30 Amkor Technology, Inc Method of molding plastic semiconductor packages
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package

Also Published As

Publication number Publication date
JP3839323B2 (ja) 2006-11-01
US20020151103A1 (en) 2002-10-17
KR100818423B1 (ko) 2008-04-01
KR20020077650A (ko) 2002-10-12
US6951774B2 (en) 2005-10-04
JP2002368190A (ja) 2002-12-20

Similar Documents

Publication Publication Date Title
TWI286806B (en) Semiconductor device and method for manufacturing the same
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US7492039B2 (en) Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
US7655503B2 (en) Method for fabricating semiconductor package with stacked chips
US20030178716A1 (en) Light thin stacked package semiconductor device and process for fabrication thereof
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US8815645B2 (en) Multi-chip stacking method to reduce voids between stacked chips
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
JP2001320013A (ja) 半導体装置およびその製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
US7659620B2 (en) Integrated circuit package employing a flexible substrate
JPH08153830A (ja) 半導体装置およびその製造方法
JP2002184936A (ja) 半導体装置およびその製造方法
JP2004079923A (ja) 半導体装置及びその製造方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
JP2994555B2 (ja) 半導体実装構造
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP3669986B2 (ja) 半導体装置及びその製造方法
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JPH09139404A (ja) 半導体装置およびその製造方法
JPH08124966A (ja) 半導体パッケ−ジ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees