TWI435434B - 省略中介板之半導體封裝方法及其使用之底晶片 - Google Patents

省略中介板之半導體封裝方法及其使用之底晶片 Download PDF

Info

Publication number
TWI435434B
TWI435434B TW098136367A TW98136367A TWI435434B TW I435434 B TWI435434 B TW I435434B TW 098136367 A TW098136367 A TW 098136367A TW 98136367 A TW98136367 A TW 98136367A TW I435434 B TWI435434 B TW I435434B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
interposer
organic layer
semiconductor package
Prior art date
Application number
TW098136367A
Other languages
English (en)
Other versions
TW201115713A (en
Inventor
Wen Jeng Fan
Li Chih Fang
Ronald Takao Iwata
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW098136367A priority Critical patent/TWI435434B/zh
Publication of TW201115713A publication Critical patent/TW201115713A/zh
Application granted granted Critical
Publication of TWI435434B publication Critical patent/TWI435434B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack

Landscapes

  • Wire Bonding (AREA)

Description

省略中介板之半導體封裝方法及其使用之底晶片
本發明係有關於半導體裝置的封裝技術，特別係有關於一種省略中介板之半導體封裝方法及其使用之底晶片。
多晶片堆疊封裝為目前電子產品微型化之潮流中最重要的技術之一，可達到系統功能整合與容量擴大之功效。由於多個晶片堆疊封裝於同一封裝結構之內，相較之下可大幅減小各別封裝之體積，進而使電子產品具有高效率與多功能之優點，更可同時滿足微型化之需求。
在目前半導體產業中，習知針對不同晶片尺寸的多晶片堆疊的封裝結構通常需要依賴中介板(interposer)來完成上、下晶片之間的電性連接，這是因為中介板具有重配置線路之作用，以克服因晶片尺寸不一致使得晶片間電性連接的距離差異引起的銲線過長甚至是無法電性連接的問題。一般而言，習知中介板是選用虛置晶片(dummy chip)、陶瓷基板或是有機基板，但會有可靠度之問題並難以控制堆疊後的翹曲現象，而可靠度問題是受到熱膨脹係數不匹配(CTE mismatch)與不同材質間的黏著力較差而產生的分層所致。
請參閱第1圖所示，一種習知的使用中介板之半導體封裝方法，主要包含以下步驟：「提供一底晶片」之步驟11、「設置底晶片至基板上」之步驟12、「設置中介板於底晶片上」之步驟13、「設置上晶片於中介板上」之步驟14、「形成電性連接元件以電性連接中介板與基板」之步驟15以及「密封底晶片、上晶片與中介板」之步驟16。第2與3圖為依照習知方法所製成之一種使用中介板之半導體封裝結構，其係主要包含一底晶片110、一用以承載晶片之基板120、一尺寸小於底晶片110之上晶片130以及一介設於底晶片110與上晶片130之間的中介板170。在步驟11，提供該底晶片110，並且該底晶片110之主動面113係設有複數個例如銲墊之電極114。在步驟12，利用既有的黏晶技術，使該底晶片110之背面設置於該基板120上。在步驟13，該中介板170係設置於該底晶片110之主動面113上，並且該中介板170係具有一重配置線路層171(如第3圖所示)。在步驟14，較小尺寸之上晶片130之背面係黏著設置於該中介板170上，並且該上晶片130之主動面131係設有複數個銲墊132。因此，在此一不同晶片尺寸之多晶片堆疊結構中，除了增加了該中介板170的厚度，還會在該中介板170之上下表面形成兩個黏著層厚度。另，在步驟15，可藉由既有打線技術，使複數個例如第一銲線141之電性連接元件電性連接該中介板170至該基板120，複數個第二銲線142電性連接該上晶片130之銲墊132至該中介板170，複數個第三銲線143電性連接該中介板170與該底晶片110之電極114。此外，在步驟16，可形成一封膠體150於該基板120上(如第3圖所示)，以密封該底晶片110、該上晶片130與該中介板170。由於不同晶片尺寸的多晶片堆疊技術中，中介板為必要元件，導致了封裝厚度增加，也會有因中介板對晶片的熱膨脹係數差異與對晶片界面低黏著力所產生的分層與翹曲問題。
為了解決上述之問題，本發明之主要目的係在於一種省略中介板之半導體封裝方法及其使用之底晶片，主要應用於不同晶片尺寸的多晶片堆疊結構，能達到省略中介板且不影響電性連接品質之功效，進而能夠薄化整體的封裝厚度，並減少分層與翹曲之發生。
本發明之次一目的係在於提供一種省略中介板之半導體封裝方法及其使用之底晶片，可達到多晶片主動面朝向基板並且晶片間免設置凸塊之功效，有效薄化多晶片堆疊厚度。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種省略中介板之半導體封裝方法主要包含以下步驟：首先，提供一底晶片，該底晶片係為雙層結構，係包含一半導體層與一有機層，該半導體層之一第一主動面係設有複數個電極，該有機層內係嵌埋有一重配置線路層，並設有複數個位於該重配置線路層之上並且顯露在該有機層的第一端子與第二端子。接著，設置該底晶片至一基板上，以使該底晶片之該些電極電性連接至該基板。之後，設置一上晶片於該底晶片上，該上晶片之一第二主動面係貼附至該有機層並且該上晶片之複數個銲墊係接合至該些第一端子。最後，形成複數個電性連接元件，以電性連接該些第二端子至該基板。本發明另具體揭示前述半導體封裝方法所使用之底晶片。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的半導體封裝方法中，該有機層係可為一晶粒貼附膜而具有黏性。
在前述的半導體封裝方法中，該半導體層係可為一經晶背研磨之晶粒。
在前述的半導體封裝方法中，該有機層之厚度係可小於該半導體層之厚度二分之一以下。
在前述的半導體封裝方法中，該有機層內更設有複數個位於該重配置線路層之上的壓塊，其係可位於該些第一端子與該些第二端子之間，以使該重配置線路層可完全嵌埋於該有機層之中。
在前述的半導體封裝方法中，該重配置線路層係可電性絕緣地不碰觸至該半導體層。
在前述的半導體封裝方法中，該上晶片係可為一裸晶粒，且該第二主動面係完整黏附於該有機層。
在前述的半導體封裝方法中，該些電性連接元件係可為線弧不超過該上晶片之銲線。
在前述的半導體封裝方法中，可另包含之步驟為：形成一封膠體於該基板上，以密封該底晶片、該上晶片與該些電性連接元件。
在前述的半導體封裝方法中，該些電極係可為突出於該第一主動面之金屬導體柱，以供該封膠體填入該底晶片與該基板之間隙。
在前述的半導體封裝方法中，可另包含之步驟為：形成複數個外部端子於該基板之一下表面。
在前述的半導體封裝方法中，所述的提供底晶片之步驟係可包含：提供一晶圓；研磨該晶圓之一背面，以到達該半導體層之厚度；形成一有機層於該晶圓之研磨後背面；形成一重配置線路層，並使其嵌陷於該有機層中；以及切割該晶圓與該有機層，以製得該底晶片。
在前述的半導體封裝方法中，所述的形成有機層之步驟中，該有機層係可預先形成於一金屬箔之下，所述的形成重配置線路層之步驟係可包含：圖案化蝕刻該金屬箔，以形成該重配置線路層；以及熱壓該重配置線路層，以使其陷於該有機層中。
在前述的半導體封裝方法中，所述的形成有機層之步驟中，所述的形成重配置線路層之步驟係可更包含：在圖案化蝕刻該金屬箔之前，預先半蝕刻該金屬箔，以形成該些第一端子與第二端子。
在前述的半導體封裝方法中，所述的形成重配置線路層之步驟係可更包含：在圖案化蝕刻該金屬箔之後，設置該些第一端子與第二端子於該重配置線路層上。
由以上技術方案可以看出，本發明之省略中介板之半導體封裝方法及其使用之底晶片，有以下優點與功效：
一、可藉由提供雙層結構之底晶片作為其中一技術手段，由於底晶片包含了半導體層與有機層，以嵌埋有重配置線路層之有機層取代了習知的中介板及其雙面黏著層，主要應用於不同晶片尺寸的多晶片堆疊結構，能達到省略中介板且不影響電性連接品質之功效，進而能夠薄化整體的封裝厚度。此外，沒有習知中介板對晶片之膨脹係數不匹配或不同材質間的黏著力較差而導致分層之問題，並能控制多晶片堆疊之翹曲發生。
二、可藉由提供雙層結構之底晶片作為其中一技術手段，較小晶片尺寸之上晶片可為一裸晶粒並使其主動面完整黏附於底晶片之有機層，可達到多晶片主動面朝向基板並且晶片間免設置凸塊之功效，有效薄化多晶片堆疊厚度。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例，一種省略中介板之半導體封裝方法舉例說明於第4圖之流程方塊圖，依該方法所製造之半導體封裝構造舉例說明於第5圖之截面示意圖。如第5圖所示，該半導體封裝構造主要包含一底晶片210、一基板220、一上晶片230以及複數個電性連接元件240。
該方法的主要步驟舉例說明第6A至6E圖之元件截面示意圖。該省略中介板之半導體封裝方法根據第4圖主要包含以下步驟：「提供一底晶片」之步驟21、「設置底晶片至基板上」之步驟22、「設置上晶片於底晶片上」之步驟23、「形成電性連接元件以電性連接上晶片與基板」之步驟24、以及「密封底晶片與上晶片」之步驟25，各步驟的具體操作請參閱第6A至6E圖，說明如下所示。
首先，步驟21可參見第6A圖，提供該底晶片210，該底晶片210係為雙層結構，係包含一半導體層211與一有機層212，由該半導體層211與該有機層212構成為一完整晶粒，以供黏晶機之取放，換言之，該有機層212是晶圓等級(wafer level)形成，並不是該半導體層211在經晶圓切割而形成為一單獨晶粒之後再形成該有機層212。該半導體層211之基材材質可為矽或是III-V族，該有機層212之材質係包含碳，例如聚亞醯胺(polyimide)。該半導體層211之一表面上係設有所需要的積體電路(圖中未繪出)，在本實施例中的積體電路為記憶體元件，而上述的表面即為第一主動面213。該半導體層211之該第一主動面213係設有複數個電極214，作為積體電路的外接端。在本實施例中，該些電極214係為凸塊，例如銲球或是金屬導體柱，以使該底晶片210可覆晶接合至該基板220(如第5圖所示)。在本實施例中，該半導體層211係可為一經晶背研磨之晶粒，即不具有正常的晶粒厚度，厚度可控制在2至8密爾(mil)或更低。而該有機層212之厚度係可小於該半導體層211之厚度二分之一以下，約10微米。
該有機層212內係嵌埋有一重配置線路層215，並設有複數個位於該重配置線路層215之上並且顯露在該有機層212的第一端子216與第二端子217。該重配置線路層215係為導電材質，如銅，用以縮短該些電性連接元件240的形成長度。在一更具體結構中，該重配置線路層215係可電性絕緣地不碰觸至該半導體層211，而作為該上晶片230之線路重配置(如第5圖所示)。故該有機層212包含於該底晶片210內可用以省略封裝製程中獨立設置之中介板。而該些第一端子216與第二端子217亦為導電材質，如銅柱或是鎳金，作為該重配置線路層215之外接端。並且，該些第一端子216與第二端子217更具有控制該重配置線路層215之嵌埋深度之作用。更具體而論，該有機層212係可為一晶粒貼附膜(Die Attach Film,DAM)而具有黏性，可為熱塑性或者在封裝過程中為半固化狀態，以使該重配置線路層215可嵌埋於其內，故可進一步省略一黏著層與一覆蓋該重配置線路層215之防焊層。
接著進行步驟22。如第6B圖所示，設置該底晶片210至該基板220之上表面221，以使該底晶片210之該些電極214電性連接至該基板220。在本實施例中，該底晶片210係為一覆晶晶片，而該些電極214係為凸塊，以覆晶接合至該基板220。在該步驟中，該底晶片210之第一主動面213係朝向該基板220。較佳地，該些電極214係可為突出於該第一主動面213之金屬導體柱，以供該封膠體250填入該底晶片210與該基板220之間隙(如第5圖所示)。此外，在本實施例中，該基板220係為一印刷電路板，在該上表面221可設有複數個接指223，其係位於該底晶片210之底面積之外。另在該基板220之下表面222可設有複數個外接墊224，該些外接墊224可藉由該基板220之內部線路結構電性連接至該些接指223與該些電極214之接合墊(圖中未繪出)。
之後進行步驟23。如第6C圖所示，設置該上晶片230於該底晶片210上，該上晶片230之一第二主動面231係貼附至該有機層212並且該上晶片230之複數個銲墊232係接合至該些第一端子216。在本實施例中，該上晶片230係為一控制器，尺寸明顯小於該底晶片210。並且，利用該底晶片210之特殊結構可以使該上晶片的設置為一般黏晶操作卻可達到覆晶接合之效果。較佳地，該上晶片230係可為一裸晶粒，且該第二主動面231係完整黏附於該有機層212，在該上晶片230與該底晶片210之間可不需要保留凸塊間隙與黏膠厚度，以達到不同晶片尺寸多晶片堆疊結構之薄化功效。因此，可達到多晶片主動面朝向基板並且晶片間免設置凸塊之功效，有效薄化多晶片堆疊厚度。
之後進行步驟24。如第6D圖所示，形成複數個電性連接元件240，以電性連接該些第二端子217至該基板220之接指223。該些電性連接元件240之形成可利用既有的打線技術或是內引腳接合技術。較佳地，該些電性連接元件240係可為線弧不超過該上晶片230背面之銲線。
在本發明之半導體封裝方法中，可另包含一密封步驟25。如第6E圖所示，利用模封技術，使一封膠體250形成於該基板220上，以密封該底晶片210、該上晶片230與該些電性連接元件240。此外，再如第5圖所示，在本發明之半導體封裝方法中，可進一步另包含之步驟為：形成複數個外部端子260於該基板220之一下表面222。該些外部端子260係可為銲球，其係接合至該些外接墊224。
再如第5圖所示，一種省略中介板之半導體封裝構造係包含一如前所述之底晶片210、該基板220、該上晶片230以及該些電性連接元件240，該底晶片210係設置至該基板220上，以使該底晶片210之該些電極214電性連接至該基板220。該上晶片230係設置於該底晶片210上，該上晶片230之一第二主動面231係貼附至該有機層212並且該上晶片230之複數個銲墊232係接合至該些第一端子216。該些電性連接元件240係電性連接該些第二端子217至該基板220。
因此，本發明之半導體封裝方法可以省略習知在不同晶片尺寸的多晶片堆疊結構中的中介板。由於該底晶片210是由該半導體層211與該有機層212所組成，其中嵌埋有該重配置線路層215之有機層212取代了習知的中介板及其雙面黏著層，主要應用於不同晶片尺寸的多晶片堆疊結構，能達到省略中介板且不影響電性連接品質之功效，進而能夠薄化整體的封裝厚度。此外，沒有習知中介板對晶片之膨脹係數不匹配或不同材質間的黏著力較差而導致分層之問題，並能控制多晶片堆疊之翹曲發生。
配合第7A至7E圖，以下進一步說明該底晶片210的製造方法。在前述的提供該底晶片210之步驟21中係包含以下的次步驟。首先，如第7A圖所示，提供一晶圓310，具有一足夠厚度(約十密爾或以上)而能在第一主動面213上進行積體電路佈局，在該第一主動面213上可設置該些電極214。接著，如第7B圖所示，進行晶背研磨之作業，研磨該晶圓310之一背面311，以到達該半導體層211之厚度，在該步驟之後該晶圓310將形成有一研磨後背面311A。之後，如第7C圖所示，可利用壓貼或印刷技術，形成一有機層212於該晶圓310之研磨後背面311A。之後，如第7D圖所示，形成該重配置線路層215，並使其嵌陷於該有機層212中(具體嵌陷步驟容後詳述)。最後，如第7E圖所示，利用晶圓切割刀具330，沿著晶圓切割線，切割該晶圓310與該有機層212，以製得分離之底晶片210。此外，關於該些突出狀電極214的設置時機除了可以是在上述研磨步驟之前，或者，也可以實施在該重配置線路層215之嵌陷步驟之後與晶圓切割步驟之前。因此，該有機層212的形成是實施在晶圓等級，為晶粒之內部構件，並不是切割出獨立晶粒再貼附於晶粒之背面。
以下進一步說明使該重配置線路層215嵌陷於該有機層212中之具體步驟。在一較佳實施例中，前述的形成重配置線路層215之步驟係可更包含以下細部步驟。如第8A圖所示，在形成有機層之步驟中，該有機層212係預先形成於一金屬箔320之下，例如一銅箔基板，並以壓貼方式結合至該晶圓之研磨後背面311A。之後，如第8B圖所示，在形成該重配置線路層215之前，利用半蝕刻技術，預先半蝕刻該金屬箔320，以形成該些第一端子216與第二端子217。之後，如第8C圖所示，進行第二次圖案化蝕刻，以使所餘的金屬箔320被蝕刻為該重配置線路層215。之後，如第8D圖所示，利用模具壓縮的方式，藉由一壓板340施壓該些第一端子216、第二端子217與該重配置線路層215，在適當溫度與壓力下，該重配置線路層215將嵌陷於該有機層212中。
然而，本發明並不局限於上述的重配置線路層之嵌陷操作。在另一較佳實施例中，如第9A圖所示，在形成有機層之步驟中，該有機層212係預先形成於另一厚度較薄之金屬箔320之下，該金屬箔320的厚度係小於該有機層212的厚度，並使該有機層212形成於該晶圓310之研磨後背面311A。之後，如第9B圖所示，選擇性蝕刻該金屬箔320以形成為該重配置線路層215。如第9C圖所示，在形成該重配置線路層215之後，可利用電鍍或其它端子形成技術，設置該些第一端子216與第二端子217於該重配置線路層215上。之後，如第9D圖所示，利用模具壓縮的方式，藉由該壓板340施壓該些第一端子216、第二端子217與該重配置線路層215，使得該重配置線路層215嵌陷於該有機層212中。
在另一較佳實施例中，揭示另一種底晶片與前述底晶片大致相同，故採用相同圖號表示之。如第10圖所示，該有機層212內更設有複數個位於該重配置線路層215之上的壓塊218，其係可位於該些第一端子216與該些第二端子217之間，以使該重配置線路層215可完全嵌埋於該有機層212之中。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
11．．．提供一底晶片
12．．．設置底晶片至基板上
13．．．設置中介板於底晶片上
14．．．設置上晶片於中介板上
15．．．形成電性連接元件以電性連接中介板與基板
16．．．密封底晶片、上晶片與中介板
21．．．提供一底晶片
22．．．設置底晶片至基板上
23．．．設置上晶片於底晶片上
24．．．形成電性連接元件以電性連接上晶片與基板
25．．．密封底晶片與上晶片
110．．．底晶片
113．．．主動面
114．．．電極
120．．．基板
130．．．上晶片
131．．．主動面
132．．．銲墊
141．．．第一銲線
142．．．第二銲線
143．．．第三銲線
150．．．封膠體
170．．．中介板
171．．．重配置線路層
210．．．底晶片
211．．．半導體層
212．．．有機層
213．．．第一主動面
214．．．電極
215．．．重配置線路層
216．．．第一端子
217．．．第二端子
218．．．壓塊
220．．．基板
221．．．上表面
222．．．下表面
223．．．接指
224．．．外接墊
230．．．上晶片
231．．．第二主動面
232．．．銲墊
240．．．電性連接元件
250．．．封膠體
260．．．外部端子
310．．．晶圓
311．．．背面
311A．．．研磨後背面
320．．．金屬箔
330．．．晶圓切割刀具
340．．．壓板
第1圖：為一種習知使用中介板之半導體封裝方法之流程方塊圖。
第2圖：為依照第1圖流程製作之半導體封裝構造在透視封膠體之立體示意圖。
第3圖：為依照第1圖流程製作之半導體封裝構造之截面示意圖。
第4圖：依據本發明之一較佳實施例，一種省略中介板之半導體封裝方法之流程方塊圖。
第5圖：為本發明依照第4圖流程製作之半導體封裝構造之截面示意圖。
第6A至6E圖：為本發明依照第4圖流程中在各步驟中元件截面示意圖。
第7A至7E圖：依據本發明之一較佳實施例，在半導體封裝方法之「提供底晶片」步驟中各次步驟之元件截面示意圖。
第8A至8D圖：依據本發明之一較佳實施例，在半導體封裝方法之「提供底晶片」步驟之「形成重配置線路層」之步驟中各次步驟之元件截面示意圖。
第9A至9D圖：依據本發明之另一較佳實施例，在半導體封裝方法之「提供底晶片」步驟之「形成重配置線路層」之步驟中各次步驟之元件截面示意圖。
第10圖：依據本發明之另一較佳實施例，另一種省略半導體封裝構造內中介板之底晶片之截面示意圖。
210．．．底晶片
211．．．半導體層
212．．．有機層
213．．．第一主動面
214．．．電極
215．．．重配置線路層
216．．．第一端子
217．．．第二端子
220．．．基板
221．．．上表面
222．．．下表面
223．．．接指
224．．．外接墊
230．．．上晶片
231．．．第二主動面
232．．．銲墊
240．．．電性連接元件
250．．．封膠體
260．．．外部端子

Claims (27)

  1. 一種省略中介板之半導體封裝方法，包含：提供一底晶片，該底晶片係為雙層結構，係包含一半導體層與一有機層，該半導體層之一第一主動面係設有複數個電極，該有機層內係嵌埋有一重配置線路層，並設有位於該重配置線路層之上並且顯露在該有機層的複數個第一端子與複數個第二端子；設置該底晶片至一基板上，以使該底晶片之該些電極電性連接至該基板；設置一上晶片於該底晶片上，該上晶片之一第二主動面係貼附至該有機層並且該上晶片之複數個銲墊係接合至該些第一端子；以及形成複數個電性連接元件，以電性連接該些第二端子至該基板。
  2. 根據申請專利範圍第1項之省略中介板之半導體封裝方法，其中該有機層係為一晶粒貼附膜而具有黏性。
  3. 根據申請專利範圍第1項之省略中介板之半導體封裝方法，其中該半導體層係為一經晶背研磨之晶粒。
  4. 根據申請專利範圍第1或3項之省略中介板之半導體封裝方法，其中該有機層之厚度係小於該半導體層之厚度二分之一以下。
  5. 根據申請專利範圍第1項之省略中介板之半導體封 裝方法，其中該有機層內更設有複數個位於該重配置線路層之上的壓塊，其係位於該些第一端子與該些第二端子之間，以使該重配置線路層可完全嵌埋於該有機層之中。
  6. 根據申請專利範圍第1項之省略中介板之半導體封裝方法，其中該重配置線路層係電性絕緣地不碰觸至該半導體層。
  7. 根據申請專利範圍第1項之省略中介板之半導體封裝方法，其中該上晶片係為一裸晶粒，且該第二主動面係完整黏附於該有機層。
  8. 根據申請專利範圍第1項之省略中介板之半導體封裝方法，其中該些電性連接元件係為線弧不超過該上晶片之銲線。
  9. 根據申請專利範圍第1項之省略中介板之半導體封裝方法，另包含之步驟為：形成一封膠體於該基板上，以密封該底晶片、該上晶片與該些電性連接元件。
  10. 根據申請專利範圍第9項之省略中介板之半導體封裝方法，其中該些電極係為突出於該第一主動面之金屬導體柱，以供該封膠體填入該底晶片與該基板之間隙。
  11. 根據申請專利範圍第9項之省略中介板之半導體封裝方法，另包含之步驟為：形成複數個外部端子於該基板之一下表面。
  12. 根據申請專利範圍第1項之省略中介板之半導體封裝方法，所述的提供底晶片之步驟係包含：提供一晶圓；研磨該晶圓之一背面，以到達該半導體層之厚度；形成一有機層於該晶圓之研磨後背面；形成一重配置線路層，並使其嵌陷於該有機層中；以及切割該晶圓與該有機層，以製得該底晶片。
  13. 根據申請專利範圍第12項之省略中介板之半導體封裝方法，其中所述的形成有機層之步驟中，該有機層係預先形成於一金屬箔之下，所述的形成重配置線路層之步驟係包含：圖案化蝕刻該金屬箔，以形成該重配置線路層；以及熱壓該重配置線路層，以使其陷於該有機層中。
  14. 根據申請專利範圍第13項之省略中介板之半導體封裝方法，其中所述的形成重配置線路層之步驟係更包含：在圖案化蝕刻該金屬箔之前，預先半蝕刻該金屬箔，以形成該些第一端子與該些第二端子。
  15. 根據申請專利範圍第13項之省略中介板之半導體封裝方法，其中所述的形成重配置線路層之步驟係更包含：在圖案化蝕刻該金屬箔之後，設置該些第一端子與該些第二端子於該重配置線路層上。
  16. 一種省略半導體封裝構造內中介板之底晶片，該 底晶片係為雙層結構，係包含一半導體層與一有機層，該半導體層之一第一主動面係設有複數個電極，該有機層內係嵌埋有一重配置線路層，並設有位於該重配置線路層之上並且顯露在該有機層的複數個第一端子與複數個第二端子。
  17. 根據申請專利範圍第16項之省略半導體封裝構造內中介板之底晶片，其中該有機層係為一晶粒貼附膜而具有黏性。
  18. 根據申請專利範圍第16項之省略半導體封裝構造內中介板之底晶片，其中該半導體層係為一經晶背研磨之晶粒。
  19. 根據申請專利範圍第16或18項之省略半導體封裝構造內中介板之底晶片，其中該有機層之厚度係小於該半導體層之厚度二分之一以下。
  20. 根據申請專利範圍第16項之省略半導體封裝構造內中介板之底晶片，其中該有機層內更設有複數個位於該重配置線路層之上的壓塊，其係位於該些第一端子與該些第二端子之間，以使該重配置線路層可完全嵌埋於該有機層之中。
  21. 根據申請專利範圍第16項之省略半導體封裝構造內中介板之底晶片，其中該重配置線路層係電性絕緣地不碰觸至該半導體層。
  22. 一種省略中介板之半導體封裝構造，包含一如申請專利範圍第16項所述之底晶片，更包含：一基板，該底晶片係設置至該基板上，以使該底晶片之該些電極電性連接至該基板；一上晶片，係設置於該底晶片上，該上晶片之一第二主動面係貼附至該有機層並且該上晶片之複數個銲墊係接合至該些第一端子；以及複數個電性連接元件，以電性連接該些第二端子至該基板。
  23. 根據申請專利範圍第22項之省略中介板之半導體封裝構造，其中該上晶片係為一裸晶粒，且該第二主動面係完整黏附於該有機層。
  24. 根據申請專利範圍第22項之省略中介板之半導體封裝構造，其中該些電性連接元件係為線弧不超過該上晶片之銲線。
  25. 根據申請專利範圍第22項之省略中介板之半導體封裝構造，另包含一封膠體，係形成於該基板上，以密封該底晶片、該上晶片與該些電性連接元件。
  26. 根據申請專利範圍第25項之省略中介板之半導體封裝構造，其中該些電極係為突出於該第一主動面之金屬導體柱，以供該封膠體填入該底晶片與該基板之間隙。
  27. 根據申請專利範圍第25項之省略中介板之半導體封裝構造，另包含複數個外部端子，係設置於該基板之一下表面。
TW098136367A 2009-10-27 2009-10-27 省略中介板之半導體封裝方法及其使用之底晶片 TWI435434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098136367A TWI435434B (zh) 2009-10-27 2009-10-27 省略中介板之半導體封裝方法及其使用之底晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098136367A TWI435434B (zh) 2009-10-27 2009-10-27 省略中介板之半導體封裝方法及其使用之底晶片

Publications (2)

Publication Number Publication Date
TW201115713A TW201115713A (en) 2011-05-01
TWI435434B true TWI435434B (zh) 2014-04-21

Family

ID=44934569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136367A TWI435434B (zh) 2009-10-27 2009-10-27 省略中介板之半導體封裝方法及其使用之底晶片

Country Status (1)

Country Link
TW (1) TWI435434B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
US10937754B1 (en) * 2019-10-06 2021-03-02 Nanya Technology Corporation Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
TW201115713A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI277187B (en) Semiconductor device and manufacturing method for the same
TWI429050B (zh) 堆疊式晶片封裝
JP3839323B2 (ja) 半導体装置の製造方法
JP4998268B2 (ja) 半導体装置及びその製造方法
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
WO2007026392A1 (ja) 半導体装置およびその製造方法
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
KR100521279B1 (ko) 적층 칩 패키지
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
TWI277190B (en) Package structure for electronic device
US7927919B1 (en) Semiconductor packaging method to save interposer
JP4175138B2 (ja) 半導体装置
US9252126B2 (en) Multi Chip Package-type semiconductor device
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
JP2004193363A (ja) 半導体装置及びその製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板