DE102005056702A1 - TFT-Arraysubstrat und zugehöriges Herstellverfahren - Google Patents

TFT-Arraysubstrat und zugehöriges Herstellverfahren Download PDF

Info

Publication number
DE102005056702A1
DE102005056702A1 DE102005056702A DE102005056702A DE102005056702A1 DE 102005056702 A1 DE102005056702 A1 DE 102005056702A1 DE 102005056702 A DE102005056702 A DE 102005056702A DE 102005056702 A DE102005056702 A DE 102005056702A DE 102005056702 A1 DE102005056702 A1 DE 102005056702A1
Authority
DE
Germany
Prior art keywords
electrode
gate
data
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005056702A
Other languages
English (en)
Other versions
DE102005056702B4 (de
Inventor
Young Seok Gumi Choi
Hong Woo Gumi Yu
KiSul Gumi Cho
Jae Ow Ahndong Lee
Bo Kyong Jeonju Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE102005056702A1 publication Critical patent/DE102005056702A1/de
Application granted granted Critical
Publication of DE102005056702B4 publication Critical patent/DE102005056702B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein TFT-Arraysubstrat ist mit Folgendem versehen: einer mit einer Gateleitung verbundenen Gateelektrode; einer Sourceelektrode, die mit einer Datenleitung verbunden ist, die die Gateleitung schneidet, um einen Pixelbereich zu bilden; einer Drainelektrode, die der Sourceelektrode gegenübersteht, wobei sich dazwischen ein Kanal befindet; einer Halbleiterschicht, die den Kanal zwischen der Sourceelektrode und der Drainelektrode bildet; einer Pixelelektrode im Pixelbereich, die mit der Drainelektrode verbunden ist; einer Kanal-Passivierungsschicht auf dem Kanal der Halbleiterschicht; einem Gatekontaktfleck, der sich ausgehend von der Gateleitung erstreckt, wo ein Halbleitermuster und ein transparentes, leitendes Muster ausgebildet sind; einem Datenkontaktfleck, der mit der Datenleitung verbunden ist, wo das transparente, leitende Muster ausgebildet ist; und einer Gateisolierschicht, die unter der Halbleiterschicht, der Gateleitung und dem Gatekontaktfleck sowie der Datenleitung und dem Datenkontaktfleck ausgebildet ist.

Description

  • Diese Anmeldung beansprucht den Nutzen der am 30. Dezember 2004 eingereichten koreanischen Patentanmeldung Nr. 117242/2004, die hiermit durch Bezugnahme für alle Zwecke so eingeschlossen wird, als sei sie hier vollständig dargelegt.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Dünnschicht(TFT)-Arraysubstrat, und spezieller betrifft sie ein TFT-Arraysubstrat, bei dem eine Kontaktfleckkorrosion verhindert werden kann und auch ein TFT ohne jede Passivierungsschicht geschützt werden kann, sowie ein zugehöriges Herstellverfahren.
  • Erörterung der einschlägigen Technik
  • Ein Flüssigkristalldisplay (LCD) zeigt Bilder durch Steuern der Lichttransmission eines Flüssigkristalls (LC) unter Verwendung eines elektrischen Felds an.
  • Ein LCD steuert einen Flüssigkristall unter Verwendung eines elektrischen Felds an, das zwischen einer Pixelelektrode und einer gemeinsamen Elektrode erzeugt wird, die auf einem oberen Substrat bzw. einem unteren Substrat, die einander zugewandt sind, angeordnet sind.
  • Das LCD verfügt über ein TFT-Arraysubstrat (unteres Arraysubstrat) und ein Farbfilter-Arraysubstrat (oberes Arraysubstrat), die einander zugewandt sind, einen zwischen den zwei Arraysubstraten zum Aufrechterhalten eines Zellenzwischenraums angeordneten Abstandshalter sowie einen den Zwischenraum auffüllenden Flüssigkristall.
  • Das TFT-Arraysubstrat verfügt über Signalleitungen, TFTs und eine darauf aufgetragene Ausrichtungsschicht zum Ausrichten des LC.
  • Das Farbfilter-Arraysubstrat verfügt über ein Farbfilter zum Wiedergeben von Farben, eine Schwarzmatrix (BM) zum Verhindern des Ausleckens von Licht sowie eine darauf aufgetragene Ausrichtungsschicht zum Ausrichten des LC.
  • Bei diesem LCD ist, da das TFT-Arraysubstrat einen Halbleiterprozess und mehrere Maskenprozesse benötigt, der zugehörige Herstellprozess kompliziert, und so sind die Herstellkosten erhöht.
  • Um dieses Problem zu lösen, ist es wünschenswert, ein TFT-Arraysubstrat zu entwickeln, bei dem die Anzahl der Maskenprozesse verringert ist.
  • Der Grund dafür besteht darin, dass ein Maskenprozess viele Prozesse beinhalten kann, wie einen Dünnschicht-Abscheideprozess, einen Reinigungsprozess, einen Fotolithografieprozess, einen Ätzprozess, einen Fotoresist-Abhebeprozess sowie einen Untersuchungsprozess.
  • In jüngerer Zeit wurde ein 4-Masken-Prozess entwickelt, der einen Maskenprozess weniger als ein standardmäßiger 5-Masken-Prozess benötigt, wie er für ein TFT-Arraysubstrat typisch war.
  • Die 1 ist eine Draufsicht eines einschlägigen TFT-Arraysubstrats, das unter Verwendung eines 4-Masken-Prozesses hergestellt wurde, und die 2 ist eine Schnittansicht entlang einer Linie I-I' in der 1.
  • Gemäß den 1 und 2 verfügt das einschlägige TFT-Arraysubstrat einer Flüssigkristalltafel über ein unteres Sub strat 1, eine Gateleitung 2 und eine auf dem unteren Substrat ausgebildete Datenleitung, die einander schneiden, wobei sich dazwischen eine Gateisolierschicht 12 befindet, einen an jeder Schnittstelle gebildeten TFT 30, eine Pixelelektrode 22, die in einem durch die sich schneidenden Gate- und Datenleitungen gebildeten Pixelbereich ausgebildet ist, einen Speicherkondensator, der im Überlappungsgebiet der Gateleitung 2 und einer Speicherelektrode 28 ausgebildet ist, einen mit der Gateleitung 2 verbundenen Gatekontaktfleck 50 sowie einen mit der Datenleitung 4 verbundenen Datenkontaktfleck 60.
  • Die ein Gatesignal liefernde Gateleitung 2 und die ein Datensignal liefernde Datenleitung 4 sind mit einer sich schneidenden Struktur ausgebildet, um einen Pixelbereich 5 zu bilden.
  • Der TFT 30 ermöglicht es, ein Pixelsignal auf der Leitung 4 auf das Gatesignal auf der Gateleitung hin in die Pixelelektrode 22 zu laden und dort zu halten. Der TFT 30 verfügt über eine mit der Gateleitung 2 verbundene Gateelektrode 6, eine mit der Datenleitung 4 verbundene Sourceelektrode 8 und eine mit der Pixelelektrode 22 verbundene Drainelektrode 10.
  • Der TFT 30 verfügt ferner über eine aktive Schicht 14, die mit der Gateelektrode 6 überlappt, wobei sich die Gateisolierschicht 12 dazwischen befindet, um zwischen der Sourceelektrode 8 und der Drainelektrode 10 einen Kanal zu bilden.
  • Die aktive Schicht 14 überlappt mit der Datenleitung 4, einen unteren Datenkontaktfleckelektrode 62 und der Speicherelektrode 28.
  • Ferner ist auf der aktiven Schicht 14 eine Ohmsche Kontaktschicht 16 ausgebildet, die einen Ohmschen Kontakt zur Da tenleitung 4, zur Sourceelektrode 8, zur Drainelektrode 10, zur unteren Datenkontaktfleckelektrode 62 und zur Speicherelektrode 28 herstellt.
  • Die Pixelelektrode 22 ist im Pixelbereich 5 ausgebildet, und sie ist über ein erstes Kontaktloch 20, das eine Passivierungsschicht 18 durchdringt, mit der Drainelektrode 10 des TFT 30 verbunden.
  • Zwischen der Pixelelektrode 22, an die über den TFT 30 ein Pixelsignal angelegt wird, und einer gemeinsamen Elektrode (nicht dargestellt), an die eine Referenzspannung angelegt wird, wird ein elektrisches Feld ausgebildet. Flüssigkristallmoleküle zwischen dem unteren Arraysubstrat und einem oberen Arraysubstrat werden aufgrund der dielektrischen Anisotropie durch das elektrische Feld gedreht.
  • Die Lichttransmission des Pixelbereichs 5 ändert sich entsprechend dem Rotationsgrad der Flüssigkristallmoleküle, so dass eine Grauskala realisiert wird.
  • Der Speicherkondensator 40 verfügt über die Gateleitung 2 sowie eine Speicherelektrode 28 in Überlappung mit der Gateleitung 2, wobei sich die Gateisolierschicht 12, die aktive Schicht 14 und die Ohmsche Kontaktschicht 16 dazwischen befinden.
  • Die Speicherelektrode 28 ist über ein in der Passivierungsschicht 18 ausgebildetes zweites Kontaktloch 42 mit der Pixelelektrode 22 verbunden.
  • Der Speicherkondensator 40 ermöglicht es, ein in die Pixelelektrode 22 geladenes Pixelsignal stabil aufrechtzuerhalten, bis ein nächstes Pixelsignal geladen wird.
  • Der Gatekontaktfleck 50 ist mit einem Gatetreiber (nicht dargestellt) verbunden, um ein Gatesignal an die Gateleitung 2 zu legen. Der Gatekontaktfleck 50 verfügt über eine sich von der Gateleitung 2 ausgehend erstreckende untere Gatekontaktfleckelektrode 52 sowie eine obere Gatekontaktfleckelektrode 54, die mit der unteren Gatekontaktfleckelektrode 52 durch ein drittes Kontaktloch 56 verbunden ist, das die Gateisolierschicht 12 und die Passivierungsschicht 18 durchdringt.
  • Der Datenkontaktfleck 60 ist mit einem Datentreiber (nicht dargestellt) verbunden, um ein Datensignal an die Datenleitung 4 zu legen. Der Datenkontaktfleck 60 verfügt über eine sich ausgehend von der Datenleitung 4 erstreckende untere Datenkontaktfleckelektrode 62 sowie eine obere Datenkontaktfleckelektrode 64, die mit der unteren Datenkontaktfleckelektrode 62 durch ein viertes Kontaktloch 66 hindurch verbunden ist, das die Passivierungsschicht 18 durchdringt.
  • Nun wird ein Verfahren zum Herstellen eines TFT-Arraysubstrats einer Flüssigkristalltafel unter Verwendung eines 4-Masken-Prozesses unter Bezugnahme auf die 3A bis 3D detailliert beschrieben.
  • Gemäß der 3A wird auf einem unteren Substrat 1 unter Verwendung eines ersten Maskenprozesses eine erste Gruppe leitender Muster mit einer Gateleitung 2, einer Gateelektrode 6 und einer unteren Gatekontaktfleckelektrode 52 hergestellt.
  • Auf dem unteren Substrat 1 wird unter Verwendung eines Abscheidungsverfahrens (z.B. eines Sputterverfahrens) eine Gatemetallschicht hergestellt.
  • Dann wird die Gatemetallschicht durch einen Fotolithografie prozess und einen Ätzprozess unter Verwendung einer ersten Maske so strukturiert, dass die erste Gruppe leitender Muster mit der Gateleitung 2, der Gateelektrode 6 und der unteren Gatekontaktfleckelektrode 52 ausgebildet wird.
  • Gemäß der 3B wird auf das untere Substrat 1, auf dem das Gatemuster ausgebildet ist, eine Gateisolierschicht 12 aufgetragen.
  • Danach werden ein Halbleitermuster mit einer aktiven Schicht 14 und einer Ohmschen Kontaktschicht 16 sowie eine zweite Gruppe leitender Muster mit einer Datenleitung 4, einer Sourceelektrode 8, einer Drainelektrode 10 und einer unteren Datenkontaktfleckelektrode 62 sowie eine Speicherelektrode 28 unter Verwendung eines zweiten Maskenprozesses auf der Gateisolierschicht 12 hergestellt.
  • Der 3C wird durch einen zweiten Maskenprozess auf der Gateisolierschicht 12, auf der die zweite Gruppe leitender Muster ausgebildet ist, eine Passivierungsschicht 18 mit einem ersten bis vierten Kontaktloch 20, 42, 56 und 66 hergestellt. Die Passivierungsschicht 18 wird durch ein Abscheidungsverfahren (z.B. Plasma-verstärkte chemische Dampfabscheidung (PECVD)) auf der gesamten Oberfläche der Gateisolierschicht 12, auf der das Datenmuster ausgebildet ist, hergestellt.
  • Danach wird die Passivierungsschicht 18 durch einen Fotolithografieprozess und einen Ätzprozess unter Verwendung einer dritten Maske so strukturiert, dass das erste bis vierte Kontaktloch 2O, 42, 56 und 66 ausgebildet werden.
  • Das erste Kontaktloch 20 durchdringt die Passivierungsschicht 18, um die Drainelektrode 10 freizulegen, und das zweite Kontaktloch 42 durchdringt die Passivierungsschicht 18, um die Speicherelektrode 28 freizulegen.
  • Das dritte Kontaktloch 56 durchdringt die Passivierungsschicht 18 und die Gateisolierschicht 12, um die untere Gatekontaktfleckelektrode 52 freizulegen, und das vierte Kontaktloch 66 durchdringt die Passivierungsschicht 18, um die untere Datenkontaktfleckelektrode 62 freizulegen.
  • Gemäß der 3D wird unter Verwendung eines vierten Maskenprozesses auf der Passivierungsschicht 18 eine dritte Gruppe leitender Muster mit einer Pixelelektrode 22, einer oberen Gatekontaktfleckelektrode 54 und einer oberen Datenkontaktfleckelektrode 64 hergestellt.
  • Das einschlägige TFT-Arraysubstrat verfügt über die Passivierungsschicht 18 zum Schützen des TFT 30.
  • Die Passivierungsschicht 18 wird durch Abscheiden eines anorganischen Isoliermaterials unter Verwendung einer PECVD-Vorrichtung oder durch Auftragen eines organischen Isoliermaterials unter Verwendung einer Schleuderbeschichtungsvorrichtung oder einer schleuderfreien Beschichtungsvorrichtung hergestellt.
  • Da die PECVD-Vorrichtung, die Schleuderbeschichtungsvorrichtung oder die schleuderfreie Beschichtungsvorrichtung dazu erforderlich sind, die Passivierungsschicht 18 herzustellen, wie es oben beschrieben ist, sind die Herstellkosten erhöht.
  • Auch ist die Datenleitung 4, die unter Verwendung einer einzelnen Schicht hergestellt wird, häufig unterbrochen. In diesem Fall ist ein separater Prozess dazu erforderlich, die unterbrochene Datenleitung 4 zu reparieren.
  • Auch kann, wenn die Passivierungsschicht 18 aus einem orga nischen Isoliermaterial hergestellt wird, die Pixelelektrode 22 aufgrund der relativ dicken Passivierungsschicht 18 abgetrennt sein.
  • Insbesondere wird die Pixelelektrode 22 auf der Seite der Passivierungsschicht 18, die durch das Kontaktloch 20 freigelegt ist, um es zu ermöglichen, dass die Drainelektrode 10 mit der Pixelelektrode 22 in Kontakt steht, abgetrennt.
  • Demgemäß, da kein Pixelsignal durch die Drainelektrode 10 an die Pixelelektrode 22 gelegt wird, wird ein Punktdefekt erzeugt.
  • Auch verfügt der Speicherkondensator 40 über die Gateleitung 2 und die Speicherelektrode 28, die einander überlappen, wobei sich die Gateisolierschicht 12, die aktive Schicht 14 und die Ohmsche Kontaktschicht 16 dazwischen befinden.
  • In diesem Fall wird die Kapazität des Speicherkondensators 40 durch die relativ dicke Gateisolierschicht 12 beeinträchtigt, die die Gateleitung 2 gegen die Speicherelektrode 28, die aktive Schicht 14 und die Ohmsche Kontaktschicht 16 isoliert.
  • Auch ergibt sich aufgrund der relativ niedrigen Kapazität des Speicherkondensators 40 eine Beeinträchtigung der Bildqualität (z.B. Flecke).
  • Auch kann, da der Datenkontaktfleck geöffnet wird, wenn die Passivierungsschicht hergestellt wird, während eines folgenden Prozesses ein Defekt (z.B. galvanische Korrosion eines Datenkontaktflecks) erzeugt werden.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist die Erfindung auf ein TFT-Arraysubstrat und ein zugehöriges Herstellverfahren gerichtet, die eines oder mehrere Probleme aufgrund von Einschränkungen und Nachteilen der einschlägigen Technik im Wesentlichen vermeiden.
  • Es ist ein Vorteil der Erfindung, dass ein TFT-Arraysubstrat und ein zugehöriges Herstellverfahren geschaffen sind, durch die ein TFT ohne jede Passivierungsschicht geschützt werden kann und ferner die Herstellkosten gesenkt werden können.
  • Ein weiterer Vorteil der Erfindung ist es, dass ein TFT-Arraysubstrat und ein zugehöriges Herstellverfahren geschaffen sind, bei denen die Anzahl der Maskenprozesse unter Verwendung einer Beugungsmaske gesenkt werden kann und auch Defekte dadurch verringert werden können, dass eine transparente, leitende Schicht in Überlappung mit der Datenleitung vorliegt.
  • Ein weiterer, anderer Vorteil der Erfindung ist es, dass ein TFT-Arraysubstrat und ein zugehöriges Herstellverfahren geschaffen sind, mit denen Korrosion, wie sie auftritt, wenn der Datenkontaktfleck geöffnet wird, unter Verwendung einer Überbrückungsstruktur aus einem Gatemetallmuster und einem Datenmetallmuster verhindert werden kann.
  • Ein noch weiterer, anderer Vorteil der Erfindung ist es, dass ein TFT-Arraysubstrat und ein zugehöriges Herstellverfahren geschaffen sind, bei denen die Herstellung einer elektrostatischen Schutzstruktur, die gerade und ungerade Datenleitungen trennt, die Anzahl der Herstellprozessschritte gesenkt werden kann und die Herstellausbeute erhöht werden kann.
  • Zusätzliche Vorteile, Aufgaben und Merkmale der Erfindung werden teilweise in der folgenden Beschreibung dargelegt, und teilweise werden sie dem Fachmann beim Studieren des Folgenden ersichtlich, oder sie ergeben sich beim Ausüben der Erfindung. Die Ziele und andere Vorteile der Erfindung können durch die Struktur realisiert und erzielt werden, wie sie in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Zeichnungen speziell dargelegt sind.
  • Um diese Ziele und andere Aufgaben zu erreichen, und gemäß dem Zweck der Erfindung, wie sie realisiert wurde und hier umfassend beschrieben wird, ist Folgendes geschaffen: eine mit einer Gateleitung verbundene Gateelektrode; eine Sourceelektrode, die mit einer Datenleitung verbunden ist, die die Gateleitung schneidet, um einen Pixelbereich zu bilden; eine Drainelektrode, die der Sourceelektrode gegenübersteht, wobei sich dazwischen ein Kanal befindet; eine Halbleiterschicht, die den Kanal zwischen der Sourceelektrode und der Drainelektrode bildet; eine Pixelelektrode im Pixelbereich, die mit der Drainelektrode verbunden ist; eine Kanal-Passivierungsschicht auf dem Kanal der Halbleiterschicht; ein Gatekontaktfleck, der sich ausgehend von der Gateleitung erstreckt, wo ein Halbleitermuster und ein transparentes, leitendes Muster ausgebildet sind; ein Datenkontaktfleck, der mit der Datenleitung verbunden ist, wo das transparente, leitende Muster ausgebildet ist; und eine Gateisolierschicht, die unter der Halbleiterschicht, der Gateleitung und dem Gatekontaktfleck sowie der Datenleitung und dem Datenkontaktfleck ausgebildet ist.
  • Gemäß einer anderen Erscheinungsform der Erfindung ist Folgendes geschaffen: Herstellen einer Gateelektrode, einer Gateleitung und einer Gatekontaktfleck auf einem Substrat; Herstellen einer Gateisolierschicht, einer Halblei terschicht und einer Metallschicht auf der Gateelektrode; Strukturieren der Gateisolierschicht, der Halbleiterschicht und der Metallschicht, um die Gateleitung, die Datenleitung, einen TFT-Bereich, den Gatekontaktfleck und den Datenkontaktfleck auszubilden; und Auftragen einer transparenten, leitenden Schicht auf das Substrat und Strukturieren derselben, um eine Source- und eine Drainelektrode, eine einen Kanal dazwischen bildende Halbleiterschicht, eine auf der Halbleiterschicht ausgebildete Kanal-Passivierungsschicht, eine Pixelelektrode, die mit der im TFT-Bereich ausgebildeten Drainelektrode verbunden ist, sowie obere Elektroden des Gatekontaktflecks und des Datenkontaktflecks herzustellen.
  • Gemäß einer weiteren, anderen Erscheinungsform der Erfindung ist Folgendes geschaffen: eine mit einer Gateleitung verbundenen Gateelektrode; eine Sourceelektrode, die mit einer Datenleitung verbunden ist, die die Gateleitung schneidet, um einen Pixelbereich zu bilden; eine Drainelektrode, die der Sourceelektrode gegenübersteht, wobei sich dazwischen ein Kanal befindet; eine Halbleiterschicht, die den Kanal zwischen der Sourceelektrode und der Drainelektrode bildet; eine Pixelelektrode im Pixelbereich, die mit der Drainelektrode direkt verbunden ist; eine Kanal-Passivierungsschicht, die an einer vorbestimmten Stelle entsprechend dem Kanal der Halbleiterschicht ausgebildet ist, um die den Kanal bildende Halbleiterschicht zu schützen; ein Gatekontaktfleck, der sich ausgehend von der Gateleitung erstreckt, wo ein Halbleitermuster und ein transparentes, leitendes Muster ausgebildet sind; ein Datenkontaktfleck, der mit der Datenleitung verbunden ist, wo das transparente, leitende Muster ausgebildet ist; geradzahligen/ungeradzahligen Datenleitungen, die Signale an den Datenkontaktfleck anlegen; ein Leitungsmuster zur elektrostatischen Passivierung, das mit einer der geradzahligen und ungeradzahligen Datenleitungen verbunden ist und so ausgebildet ist, dass eine Trennung über einen vorbestimmten Abstand besteht; und eine äußere Kurzschlussschiene in Verbindung mit einer der geradzahligen und ungeradzahligen Datenleitungen.
  • Gemäß noch einer weiteren, anderen Erscheinungsform der Erfindung ist Folgendes geschaffen: Herstellen einer Gateelektrode, einer Gateleitung, eines Gatekontaktflecks, eines Datenkontaktflecks und einer ersten Kurzschlussschiene auf einem Substrat; Herstellen einer Gateisolierschicht, einer Halbleiterschicht und einer Metallschicht auf der Gateelektrode; Strukturieren der Gateisolierschicht, der Halbleiterschicht und der Metallschicht zum Ausbilden der Gateleitung, der Datenleitung, eines TFT-Bereichs, des Gatekontaktflecks, des Datenkontaktflecks sowie einer zweiten Kurzschlussschiene; und Auftragen einer transparenten, leitenden Schicht auf das Substrat und Strukturieren derselben, um Source- und Drainelektroden, eine Halbleiterschicht, die dazwischen einen Kanal bildet, mit einer auf der Halbleiterschicht ausgebildeten Kanal-Passivierungsschicht und einer mit der Drainelektrode im TFT-Bereich verbundenen Pixelelektrode, obere Elektroden des Gatekontaktflecks und des Datenkontaktflecks sowie eine Überbrückungselektrode, die die Datenleitung mit dem Datenkontaktfleck verbindet, auszubilden.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung der Erfindung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Anmeldung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung, und sie dienen gemeinsam mit der Beschreibung dazu, das Prinzip der Erfindung zu erläutern. In den Zeichnungen ist Folgendes dargestellt.
  • 1 ist eine Draufsicht eines Dünnschichttransistor(TFT)-Arraysubstrats unter Verwendung eines einschlägigen Prozesses mit vier Masken;
  • 2 ist eine Schnittansicht des TFT-Arraysubstrats entlang der Linie _-I' in der 1;
  • 3A bis 3D sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen des TFT-Arraysubstrats einer Flüssigkristalldisplay-Tafel gemäß einer einschlägigen Technik;
  • 4 ist eine Draufsicht eines TFT-Arraysubstrats gemäß der Erfindung;
  • 5 ist eine Schnittansicht entlang einer Linie II-II' in der 4;
  • 6A und 6B sind eine Draufsicht und eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen einer ersten Gruppe leitender Muster im TFT-Arraysubstrat gemäß der Erfindung;
  • 7A und 7B sind eine Draufsicht und eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen eines Halbleitermusters und einer zweiten Gruppe leitender Muster im TFT-Arraysubstrat gemäß der Erfindung;
  • 8A und 6B sind eine Draufsicht und eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen einer dritten Gruppe leitender Muster im TFT-Arraysubstrat gemäß der Erfindung;
  • 9A und 9E sind Schnittansichten zum Veranschaulichen eines dritten Maskenprozesses beim TFT-Arraysubstrat gemäß der Erfindung;
  • 10 ist eine Draufsicht eines TFT-Arraysubstrats gemäß einer anderen Ausführungsform der Erfindung; und
  • 11 ist eine Draufsicht zum Veranschaulichen eines vorbestimmten Teils eines äußeren Kontaktflecks eines TFT-Arraysubstrats gemäß der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER VERANSCHAULICHTEN AUSFÜHRUNGSFORM
  • Nun wird detailliert auf eine Ausführungsform der Erfindung Bezug genommen, zu der in den beigefügten Zeichnungen ein Beispiel dargestellt ist. Wo immer es möglich ist, sind in allen Zeichnungen dieselben Bezugszahlen dazu verwendet, dieselben oder ähnliche Teile zu kennzeichnen.
  • Die 4 ist eine Draufsicht eines Dünnschichttransistor(-TFT)-Arraysubstrats gemäß einer Ausführungsform der Erfindung, und die 5 ist eine Schnittansicht entlang einer Linie II-II' in der 4.
  • Gemäß den 4 und 5 verfügt ein erfindungsgemäßes TFT-Arraysubstrat über eine auf einem unteren Substrat 101 hergestellte Gateisolierschicht 112, einen an jeder Schnittstelle ausgebildeten TFT 130, eine Pixelelektrode 122, die in einem durch die Schnittstruktur gebildeten Pixelbereich ausgebildet ist, und eine Kanal-Passivierungsschicht 120, die den TFT 130 schützt.
  • Außerdem verfügt das TFT-Arraysubstrat ferner über einen Speicherkondensator 140, der dort ausgebildet ist, wo eine Gateleitung 102 mit der Pixelelektrode 122 überlappt, einen mit der Gateleitung 102 verbundenen Gatekontaktfleck 150 sowie einen mit einer Datenleitung 104 verbundenen Datenkontaktfleck 160.
  • Die ein Gatesignal anlegende Gateleitung 102 und die ein Datensignal anlegende Datenleitung 104 definieren einen Pixelbereich 105.
  • Der TFT 130 legt auf das Gatesignal auf der Gateleitung 102 hin ein Pixelsignal auf der Datenleitung 104 an die Pixelelektrode 122 an.
  • Der TFT 130 verfügt über eine mit der Gateleitung 102 verbundene Gateelektrode 106, eine mit der Datenleitung 104 verbundene Sourceelektrode 108 und eine mit der Pixelelektrode 122 verbundene Drainelektrode.
  • Ferner verfügt der TFT 130 über eine aktive Schicht 114, die zwischen der Sourceelektrode 108 und der Drainelektrode 110 einen Kanal bildet, wobei diese aktive Schicht 114 mit der darunterliegenden Gateisolierschicht 112 und der Gateelektrode 106 überlappt.
  • Die aktive Schicht 114 überlappt auch mit der Datenleitung 104 und der unteren Datenkontaktfleckelektrode 162.
  • Auf der aktiven Schicht 114 ist für Ohmschen Kontakt eine Ohmsche Kontaktschicht 116 ausgebildet. Die aktive Schicht 114 ist unter der Datenleitung 104, der Sourceelektrode 108, der Drainelektrode 110 und der unteren Datenkontaktfleck elektrode 162 ausgebildet.
  • Die Kanal-Passivierungsschicht 120 ist an einer vorbestimmten Stelle der aktiven Schicht 114 ausgebildet, um den Kanal zwischen der Sourceelektrode 108 und der Drainelektrode 110 zu definieren, wobei sie aus Siliciumoxid (SiOx) oder Siliciumnitrid (SiNx) hergestellt wird.
  • Die Kanal-Passivierungsschicht 120 spielt eine Rolle beim Schutz vor Schäden für die aktive Schicht 114, in der der Kanal ausgebildet ist.
  • Die Pixelelektrode 122 ist mit der Drainelektrode des TFT 130 verbunden, und sie ist im Pixelbereich 105 ausgebildet. Auf der Sourceelektrode 108, der Drainelektrode 110 und der Datenleitung 104 ist ein transparentes, leitendes Muster 118 ausgebildet, das aus demselben Material hergestellt wird, wie es für die Pixelelektrode 122 verwendet wird.
  • Das auf der Datenleitung 104 hergestellte transparente, leitende Muster 118 dient als Reparaturleitung, die ein Datensignal an die Sourceelektrode 108 jedes TFT 130 anlegt, wenn die Datenleitung 104 unterbrochen ist.
  • Das auf der Sourceelektrode 108 und der Drainelektrode 110 hergestellte transparente, leitende Muster 118 spielt beim Schützen der Sourceelektrode 108 und der Drainelektrode 110 gegen Korrosion eine Rolle, wobei die Sourceelektrode 108 und die Drainelektrode 110 aus einem Metall bestehen, das wahrscheinlich erodiert wird, wie Molybdän (Mo). Ein derartiges transparentes, leitendes Muster 118 sollte ausreichend separiert sein, um einen elektrischen Kurzschluss zwischen benachbarten transparenten, leitenden Mustern 118 oder benachbarten Pixelelektroden 122 zu verhindern.
  • Zwischen der Pixelelektrode 122, an die über den TFT 130 das Pixelsignal angelegt wird, und einer gemeinsamen Elektrode (nicht dargestellt), an die eine Referenzspannung angelegt wird, wird ein elektrisches Feld ausgebildet.
  • Wegen dieses elektrisches Felds werden Flüssigkristallmoleküle zwischen dem unteren Arraysubstrat und dem oberen Arraysubstrat durch dielektrische Anisotropie gedreht.
  • Das Transmissionsvermögen des Pixelbereichs 105 variiert abhängig vom Rotationsgrad der Flüssigkristallmoleküle, um dadurch verschiedene Graustufen anzuzeigen.
  • Indessen verfügt der Speicherkondensator 140 über die Gateleitung 102, die aktive Schicht 114 auf der Gateisolierschicht 112 in Überlappung mit der Gateleitung 102, die Ohmsche Kontaktschicht 116, ein Datenmetallmuster 119 und die Pixelelektrode 122.
  • Der Speicherkondensator 140 hält in stabiler Weise das Pixelsignal aufrecht, das in die Pixelelektrode 122 geladen wurde, bis ein nächstes Pixelsignal in sie geladen wird.
  • Der Gatekontaktfleck 150 ist mit einem Gatetreiber (nicht dargestellt) verbunden, um das Gatesignal an die Gateleitung 102 anzulegen.
  • Der Gatekontaktfleck 150 verfügt über eine sich ausgehend von der Gateleitung 102 erstreckende untere Gatekontaktfleckelektrode 152 sowie eine obere Gatekontaktfleckelektrode 156. Die obere Gatekontaktfleckelektrode 156 ist auf dem Datenmetallmuster 119 ausgebildet, und sie steht durch ein die Gateisolierschicht 112 durchdringendes Kontaktloch 154 mit der unteren Gatekontaktfleckelektrode 152, der aktiven Schicht 114 und der Ohmschen Kontaktschicht 116 in Kontakt.
  • Der Datenkontaktfleck 160 ist mit einem Datentreiber (nicht dargestellt) verbunden, um das Datensignal an die Datenleitung 104 zu legen. Der Datenkontaktfleck 160 ist mit einer sich ausgehend von der Datenleitung 104 erstreckenden unteren Datenkontaktfleckelektrode 162 und einer oberen Datenkontaktfleckelektrode 166, die auf der unteren Datenkontaktfleckelektrode 162 ausgebildet ist, konfiguriert, wobei die untere Datenkontaktfleckelektrode 162 hergestellt wird, nachdem die Gateisolierschicht 112, die aktive Schicht 114 und die Ohmsche Kontaktschicht 116 der Reihe nach auf das untere Substrat aufgeschichtet wurden.
  • Die 6A und 6B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen einer ersten Gruppe leitender Muster des erfindungsgemäßen TFT-Arraysubstrats.
  • Gemäß den 6A und 6B werden die Gateleitung 102, ein Gatemuster mit der Gateelektrode 106 und der unteren Gatekontaktfleckelektrode 152 unter Verwendung eines ersten Maskenprozesses auf dem unteren Substrat 101 hergestellt.
  • Auf dem unteren Substrat 101 wird durch ein Abscheidungsverfahren wie ein Sputterverfahren oderdergleichen eine Gatemetallschicht hergestellt.
  • Danach wird die Gatemetallschicht durch einen Fotolithografieprozess und einen Ätzprozess unter Verwendung einer ersten Maske zu einer vorbestimmten Konfiguration strukturiert, um dadurch das Gatemuster mit der Gateleitung 102, der Gateelektrode 106 und der unteren Gatekontaktfleckelektrode 152 auszubilden.
  • Hierbei ist für die Gatemetallschicht ein Aluminiummetall oder ein Aluminiummischmetall wie Aluminium/Neodym (Al/Nd) verwendet.
  • Die 7A und 7B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen einer zweiten Gruppe leitender Muster des erfindungsgemäßen TFT-Arraysubstrats.
  • Gemäß den 7A und 7B wird die Gateisolierschicht 112 auf das untere Substrat 101 aufgetragen, auf dem zuvor das erste leitende Muster hergestellt wurde.
  • Auf der Gateisolierschicht 112 werden eine Halbleiterschicht und eine Metallschicht hergestellt.
  • Auf der Gateisolierschicht 112 werden ein Halbleitermuster und ein Datenmetallmuster, d.h. die zweite Gruppe leitender Muster, hergestellt, wobei das Halbleitermuster über die aktive Schicht 114 und die Ohmsche Kontaktschicht 116 verfügt und das Datenmetallmuster 119 über die Datenleitung 104, die Sourceelektrode 108 und die Drainelektrode 110 verfügt.
  • Das Halbleitermuster mit der aktiven Schicht 114 und der Ohmschen Kontaktschicht 116 sowie das Datenmetallmuster werden ebenfalls auf der Gateleitung 102 und dem Gatekontaktfleck 150 hergestellt, um dadurch Korrosion der Gateleitung 102 zu verhindern, wie sie auftreten kann, während die Gateisolierschicht 112 entfernt wird.
  • Auf jedem Bereich des TFT 130, des Speicherkondensators 140, des Gatekontaktflecks 150 und des Datenkontaktflecks 160 wird eine Fotoresistschicht als Maske hergestellt. Danach werden Teile der Gateisolierschicht 112, die nicht mit dem Fotoresist bedeckt sind, entfernt.
  • Gleichzeitig wird im Gatekontaktfleck 150 ein Kontaktloch 154 ausgebildet.
  • Gemäß den 8A und 8B wird auf das untere Substrat 101 über der ersten und der zweiten Gruppe leitender Muster eine transparente, leitende Schicht aufgetragen. Anschließend wird eine dritte Gruppe leitender Muster unter Verwendung eines dritten Maskenprozesses hergestellt, wobei diese dritte Gruppe leitender Muster über die Sourceelektrode 108, die Drainelektrode, die Pixelelektrode 122 und das transparente, leitende Muster 118 im Bereich des TFT 130, die obere Gatekontaktfleckelektrode 156 und die obere Datenkontaktfleckelektrode 166 verfügt.
  • Das transparente, leitende Muster wird auf das untere Substrat 101 aufgetragen, auf dem das Kontaktloch 154 ausgebildet ist, wozu ein Abscheidungsverfahren wie ein Sputterverfahren oder dergleichen verwendet wird.
  • Die transparente, leitende Schicht kann aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinnzinkoxid (ITZO) oder Indiumzinkoxid (IZO) hergestellt werden.
  • Danach wird das transparente, leitende Muster unter Verwendung einer dritten Maske durch einen Fotolithografieprozess und einen Ätzprozess strukturiert, um dadurch die dritte Gruppe leitender Muster mit der Gateisolierschicht 112, dem transparenten, leitenden Muster 118, der oberen Gatekontaktfleckelektrode 156 und der oberen Datenkontaktfleckelektrode 166 auszubilden. Das dritte leitende Muster wird auch auf der Datenleitung 104 und der Sourceelektrode 108 ausgebildet.
  • Die Gateisolierschicht 112 ist direkt mit der Drainelektrode 110 verbunden. Das transparente, leitende Muster 118 wird auf der Datenleitung 104, der Sourceelektrode 104 und der Drainelektrode 118 so hergestellt, dass eine direkte Verbindung damit besteht.
  • Die obere Gatekontaktfleckelektrode 156 ist durch das Kontaktloch 154 elektrisch mit der unteren Gatekontaktfleckelektrode 152 verbunden. Die obere Datenkontaktfleckelektrode 166 ist über der aktiven Schicht 114, der Ohmschen Kontaktschicht 116 und der unteren Datenkontaktfleckelektrode 162 ausgebildet.
  • Eine Kanal-Passivierungsschicht 120 über der aktiven Schicht 114 definiert den Kanal zwischen der Sourceelektrode 108 und der Drainelektrode 110.
  • Beschreibungsangaben für den Fotolithografieprozess unter Verwendung der dritten Maske werden wie folgt veranschaulicht.
  • Gemäß der 9A wird auf dem unteren Substrat, auf dem das Halbleitermuster und das zweite leitende Muster auf der Gateisolierschicht 112 hergestellt sind, eine transparente, leitende Schicht 117 hergestellt.
  • Anschließend wird, wozu auf die 9B Bezug genommen wird, die dritte Maske an einer vorbestimmten Stelle über dem unteren Substrat 101 ausgerichtet, nachdem auf der transparenten, leitenden Schicht 117 eine Fotoresistschicht hergestellt wurde.
  • Die dritte Maske verfügt über ein Maskensubstrat 172 aus einem transparenten Material, einen Ausblendteil 174, der in einem Ausblendbereich S2 des Maskensubstrats 172 ausgebildet ist, und einen Beugungsbelichtungsteil 176, der in einem Teilbelichtungsbereich S3 des Maskensubstrats 172 ausgebildet ist. Hierbei kann anstelle des Beugungsbelichtungsteils 176 ein halb durchlässiger Teil verwendet werden.
  • Bereiche des Maskensubstrats 172, die aufgrund der dritten Maske zu einer Beleuchtung mit Licht führen, werden zu Licht-Belichtungsbereichen.
  • Die Fotoresistschicht wird nach der Lichtbelichtung unter Verwendung der dritten Maske 170 entwickelt, um ein Fotoresistmuster 178 auszubilden, das zwischen dem Ausblendbereich S2 und dem Teilbelichtungsbereich S3, entsprechend dem Ausblendteil 174 bzw. dem Beugungsbelichtungsteil 176 der dritten Maske 170, vorbestimmte zugehörige Stufen auszubilden.
  • Das Fotoresistmuster 178 im TFT-Bereich, über dem der Teilbelichtungsbereich S3 ausgebildet ist, verfügt über eine zweite Höhe h2, die kleiner als eine erste Höhe h1 des Fotoresistmusters 178 ist, auf dem der Ausblendteil S2 ausgebildet ist.
  • Das transparente, leitende Muster wird unter Verwendung des Fotoresistmusters 178 als Maske durch einen Nassätzprozess strukturiert, um die dritte Gruppe leitender Muster auszubilden, wie es in der 9C dargestellt ist, wobei diese über die Sourceelektrode, die Drainelektrode, die Gateisolierschicht 112, das transparente, leitende Muster 118, die obere Gatekontaktfleckelektrode 156 und die obere Datenkontaktfleckelektrode 166 verfügt.
  • Danach wird ein Veraschungsprozess unter Verwendung eines Sauerstoff(O2)plasmas so ausgeführt, dass das Fotoresistmuster 178 mit der zweiten Höhe h2 entfernt wird und die Höhe des Fotoresistmusters 178 mit der ersten Höhe h1 kleiner wird.
  • Vorbestimmte Bereiche unter dem Beugungsbelichtungsbereich S3, wie die transparente, leitende Schicht, das Datenmetallmuster 119 und die Ohmsche Kontaktschicht 116 im Kanalbereich des TFT 130, werden durch den Ätzprozess unter Verwendung des Fotoresistmusters 178 entfernt. Auch werden die transparente, leitende Schicht 117, die aktive Schicht 114 und die Ohmsche Kontaktschicht 116, die auf der Gateleitung 102 ausgebildet sind, entfernt.
  • Demgemäß wird die aktive Schicht 114 im Kanalbereich freigelegt, um die Sourceelektrode 108 und die Drainelektrode 110 voneinander zu trennen.
  • Gemäß der 9D wird die freigelegte, aktive Schicht 114 des Kanalbereichs einem Ox-Plasma ausgesetzt, z.B. einem O2-Plasma oder einem Nx-Plasma, z.B. N2-Plasma, wobei der Rest des Fotoresistmusters 178 als Maske verwendet wird.
  • Dann reagiert Ox oder Nx, das in einem ionisierten Zustand vorliegt, mit Silicium in der aktiven Schicht 114, um dadurch die Kanal-Passivierungsschicht 120 aus SiO2 oder SiNx auf der aktiven Schicht 114 des Kanalbereichs auszubilden.
  • Diese Kanal-Passivierungsschicht 120 spielt eine Rolle beim Schützen der aktiven Schicht 114 des Kanalbereichs gegen Schäden.
  • Gemäß der 9E wird das verbliebene Fotoresistmuster 178 auf der dritten Gruppe leitender Muster durch einen Abhebeprozess entfernt.
  • Die 10 ist eine Draufsicht eines TFT-Arraysubstrats gemäß einer anderen Ausführungsform der Erfindung.
  • Erläuterungen für Teile, die gleich wie die in der 4 dargestellten sind, werden weggelassen.
  • Gemäß der 10 verfügt, auf dem TFT-Arraysubstrat gemäß der Erfindung, ein Datenkontaktfleck 260 über eine untere Datenkontaktfleckelektrode 262, die mit einem Gatemuster konfiguriert ist, und eine obere Datenkontaktfleckelektrode 266 aus einer transparenten, leitenden Schicht, wobei sich die untere Datenkontaktfleckelektrode 262 so zu einer Datenleitung 204 erstreckt, dass sie in Form einer Überbrückungsstruktur mit dieser verbunden ist.
  • Die Überbrückungsstruktur verbindet die Datenleitung 204 mittels der transparenten, leitenden Schicht, d.h. einer Überbrückungselektrode 268, mit der unteren Datenkontaktfleckelektrode 262. Hierbei ist die Überbrückungselektrode 268 durch Kontaktlöcher 271 und 272 angeschlossen, die an der unteren Datenkontaktfleckelektrode 262 ausgebildet sind, und sie kann mit dem auf der Datenleitung 204 hergestellten transparenten, leitenden Muster verbunden sein.
  • So ist der mit dem Gatemuster konfigurierte Datenkontaktfleck 260 durch die Überbrückungsstruktur mit der Datenleitung 204 verbunden, wobei sich die Gateisolierschicht dazwischen befindet.
  • Das TFT-Arraysubstrat gemäß der Erfindung und das diesem gegenüberstehende Farbfilter-Arraysubstrat werden miteinander verbunden, um dadurch eine Flüssigkristalltafel zu bilden, wobei der Flüssigkristall dazwischen eingefüllt ist.
  • Das Farbfilter-Arraysubstrat ist mit in jeder Flüssigkristallzelle ausgebildeten Farbfiltern, einer Schwarzmatrix, die die Farbfilter voneinander trennt und externes Licht reflektiert, und einem gemeinsamen Knoten verbunden, um ge meinsam eine Referenzspannung an die Flüssigkristall-Einheitszellen anzulegen.
  • Insbesondere wird das TFT-Arraysubstrat unter Verwendung eines Signaluntersuchungsprozesses zum Erkennen von Leitungsdefekten wie Kurzschlüssen, Unterbrechungen oder dergleichen sowie Defekten des TFT nach Abschluss des Herstellprozesses getestet.
  • Für den Signaluntersuchungsprozess werden eine Ungerade-Kurzschlussschiene und eine Gerade-Kurzschlussschiene auf dem TFT-Arraysubstrat erstellt, wobei diese mit den ungeradzahligen Zeilen bzw. den geradzahligen Zeilen der Gateleitungen 202 und der Datenleitungen 204 verbunden werden.
  • Die Untersuchung der Datenleitungen wird ausgeführt, um Leitungsdefekte unter Verwendung der gemeinsam mit den ungeraden Datenleitungen 209b verbundenen Ungerade-Kurzschlussschiene 296 und der gemeinsam mit den geradzahligen Datenleitungen 209a verbundenen Gerade-Kurzschlussschiene 297 zu erkennen.
  • 11 ist eine Draufsicht zum Veranschaulichen eines vorbestimmten Teils eines äußeren Kontaktflecks des TFT-Arraysubstrats gemäß der Erfindung.
  • Gemäß den 10 und 11 verfügt das erfindungsgemäße TFT-Arraysubstrat über einen an jeder Schnittstelle zwischen der Gateleitung 202 und der Datenleitung 204 ausgebildeten Schnittstelle und die mit dem TFT 230 verbundene Pixelelektrode 222. Außerdem verlaufen die Datenleitungen 204 über externe Datenverbindungsstücke, um den Datenkontaktfleck 260 zu bilden.
  • Der Datenkontaktfleck 260 erstreckt sich so zu den geradzah ligen/ungeradzahligen Datenleitungen 209a und 209b, dass er mit den Kurzschlussschienen 296 und 297 verbunden ist.
  • Der Datenkontaktfleck 260, der mittels der Überbrückungsstruktur mit der Datenleitung 204 verbunden ist, und die geradzahligen/ungeradzahligen Datenleitungen 209a und 209b sind aus dem Gatemetall hergestellt. Die geradzahligen Datenleitungen 209a sind über das Datenmetallmuster 251 und das Kontaktloch 273 mit der Gerade-Kurzschlussschiene 297 für Daten verbunden.
  • Die ungeradzahligen Datenleitungen 209b sind mit den aus dem Gatemetall bestehenden Ungerade-Kurzschlussschienen verbunden.
  • Um statische Elektrizität zu verhindern, sind die geradzahligen Datenleitungen 209a mit einer H-förmigen Masseleitung 281 konfiguriert, die über einen vorbestimmten unterbrochenen Abschnitt A verfügt.
  • Der Raum des unterbrochenen Abschnitts A verfügt über eine Länge von Mikrometern, so dass ein elektrostatischer Strom über die Masseleitungen 281 entladen wird, wenn statische Elektrizität auftritt.
  • Die Masseleitung 281 ist mit der Ungerade-Kurzschlussschiene 296 für Daten verbunden.
  • Die geradzahligen/ungeradzahligen Datenleitungen 209a und 209b verfügen aufgrund der Masseleitung 281 über dasselbe Potenzial, um statische Elektrizität zu verhindern.
  • Anschließend werden die Gerade-Kurzschlussschiene 296 und die Ungerade-Kurzschlussschiene 297 für Daten abgetrennt, um entfernt zu werden, während die Flüssigkristalltafel herge stellt wird.
  • Da für das TFT-Arraysubstrat und das zugehörige Herstellverfahren gemäß der Erfindung keine zusätzliche Vorrichtung zum Herstellen einer Passivierungsschicht benötigt wird, ist es möglich die Herstellkosten zu senken. Außerdem ist die Erfindung wirkungsvoll, um zu verhindern, dass die Pixelelektrode in einem Stufenabschnitt des Kontaktlochs, das die Drainelektrode freilegt, unterbrochen wird.
  • Ferner ist es, gemäß der Erfindung, möglich, ein Pixelsignal ohne jeglichen Reparaturprozess an jeden TFT anzulegen, wenn die Datenleitung unterbrochen ist, indem die transparente, leitende Schicht verwendet wird. Darüber hinaus ist die Erfindung von Wirkung, um eine Korrosion der Datenleitung, der Sourceelektrode und der Drainelektrode zu verhindern.
  • Außerdem ist es, gemäß der Erfindung, auch möglich, Mängel der Bildqualität, wie Flecke, durch Erhöhen der Kapazität des Speicherkondensators zu verringern, da zwei benachbarte Leiter dichter aneinanderliegen.
  • Die Erfindung ist auch von Wirkung, um Korrosionsdefekte des Datenkontaktflecks zu verhindern.
  • Ferner sind die geradzahligen und die ungeradzahligen Datenleitungen voneinander getrennt, um im TFT-Arraysubstrat gemäß der Erfindung eine Architektur für elektrostatischen Schutz zu bilden, so dass es möglich ist, die Anzahl der Herstellprozesse zu verringern.
  • Darüber hinaus ist es, gemäß der Erfindung, möglich, die Anzahl der verwendeten Masken zu verringern, um dadurch die Herstellkosten zu senken und den Herstellprozess zu vereinfachen.
  • Für den Fachmann ist es ersichtlich, dass an der Erfindung verschiedene Modifizierungen und Variationen vorgenommen werden können. So soll die Erfindung die Modifizierungen und Variationen an ihr abdecken, vorausgesetzt, dass diese in den Schutzumfang der beigefügten Ansprüche und deren Äquivalente fallen.

Claims (26)

  1. Dünnschichttransistor(TFT)-Arraysubstrat mit: – einer mit einer Gateleitung verbundenen Gateelektrode; – einer Sourceelektrode, die mit einer Datenleitung verbunden ist, die die Gateleitung schneidet, um einen Pixelbereich zu bilden; – einer Drainelektrode, die der Sourceelektrode gegenübersteht, wobei sich dazwischen ein Kanal befindet; – einer Halbleiterschicht, die den Kanal zwischen der Sourceelektrode und der Drainelektrode bildet; – einer Pixelelektrode im Pixelbereich, die mit der Drainelektrode verbunden ist; – einer Kanal-Passivierungsschicht auf dem Kanal der Halbleiterschicht; – einem Gatekontaktfleck, der sich ausgehend von der Gateleitung erstreckt, wo ein Halbleitermuster und ein transparentes, leitendes Muster ausgebildet sind; – einem Datenkontaktfleck, der mit der Datenleitung verbunden ist, wo das transparente, leitende Muster ausgebildet ist; und – einer Gateisolierschicht, die unter der Halbleiterschicht, der Gateleitung und dem Gatekontaktfleck sowie der Datenleitung und dem Datenkontaktfleck ausgebildet ist.
  2. TFT-Arraysubstrat nach Anspruch 1, bei dem die Kanal-Passivierungsschicht aus Silicium-Nitrid (SiNx) oder Siliciumoxid (SiOx) besteht.
  3. TFT-Arraysubstrat nach Anspruch 1, bei dem die Halbleiterschicht Folgendes aufweist: – eine aktive Schicht, die den Kanal zwischen der Sourceelektrode und der Drainelektrode bildet; und – eine Ohmsche Kontaktschicht, die zwischen Source-/Drainelektrode und der aktiven Schicht ausgebildet ist.
  4. TFT-Arraysubstrat nach Anspruch 1, ferner mit einem transparenten, leitenden Muster, das auf der Datenleitung, der Sourceelektrode und der Drainelektrode aus demselben Material wie dem der Pixelelektrode hergestellt ist.
  5. TFT-Arraysubstrat nach Anspruch 1, ferner mit einem Speicherkondensator mit der Gateleitung in Überlappung mit der Pixelelektrode, wobei sich die Gateisolierschicht zwischen der Gateleitung und der Pixelelektrode befindet.
  6. TFT-Arraysubstrat nach Anspruch 1, bei dem der Gatekontaktfleck Folgendes aufweist: – eine mit der Gateleitung verbundene untere Gatekontaktfleckelektrode; – ein Kontaktloch, das durch die Gateisolierschicht und das Halbleitermuster dringt, um die untere Gatekontaktfleckelektrode freizulegen; und – einer oberen Gatekontaktfleckelektrode, die durch das Kontaktloch hindurch mit der unteren Gatekontaktfleckelektrode verbunden ist.
  7. TFT-Arraysubstrat nach Anspruch 1, bei dem der Datenkontaktfleck über eine Überbrückungselektrode aus einem transparenten Material mit der Datenleitung und der unteren Datenelektrode verbunden ist.
  8. TFT-Arraysubstrat nach Anspruch 1, bei dem der Datenkontaktfleck Folgendes aufweist: – eine aus einem Gatematerial bestehende untere Datenkontaktfleckelektrode; und – eine obere Datenkontaktfleckelektrode, die durch ein Kontaktloch mit der unteren Datenkontaktfleckelektrode verbunden ist, wobei dazwischen eine Gateisolierschicht eingefügt ist.
  9. Verfahren zum Herstellen eines TFT-Arraysubstrats, das Folgendes umfasst: – Herstellen einer Gateelektrode, einer Gateleitung und einer Gatekontaktfleck auf einem Substrat; – Herstellen einer Gateisolierschicht, einer Halbleiterschicht und einer Metallschicht auf der Gateelektrode; – Strukturieren der Gateisolierschicht, der Halbleiterschicht und der Metallschicht, um die Gateleitung, die Datenleitung, einen TFT-Bereich, den Gatekontaktfleck und den Datenkontaktfleck auszubilden; und – Auftragen einer transparenten, leitenden Schicht auf das Substrat und Strukturieren derselben, um eine Source- und eine Drainelektrode, eine einen Kanal dazwischen bildende Halbleiterschicht, eine auf der Halbleiterschicht ausgebildete Kanal-Passivierungsschicht, eine Pixelelektrode, die mit der im TFT-Bereich ausgebildeten Drainelektrode verbunden ist, sowie obere Elektroden des Gatekontaktflecks und des Datenkontaktflecks herzustellen.
  10. Verfahren nach Anspruch 9, bei dem die Gateisolierschicht unter der Halbleiterschicht, der Gateleitung und dem Gatekontaktfleck sowie der Datenleitung und dem Datenkontaktfleck hergestellt wird.
  11. Verfahren nach Anspruch 9, bei dem zum Auftragen und Strukturieren einer transparenten, leitenden Schicht Folgendes gehört: – Herstellen einer transparenten, leitenden Schicht auf dem Substrat; – Herstellen eines gestuften Fotoresistmusters im TFT-Bereich unter Verwendung einer Teilbelichtungsmaske; – Herstellen der Sourceelektrode, der Drainelektrode, der Pixelelektrode, der oberen Gatekontaktfleckelektrode und der oberen Datenkontaktfleckelektrode unter Verwendung des Foto resistmusters; – Veraschen des Fotoresistmusters; – Freilegen der den Kanal bildenden aktiven Schicht durch Strukturieren der Metallschicht und der dem Kanal entsprechenden Ohmschen Schicht unter Verwendung des veraschten Fotoresistmusters; – Herstellen der Kanal-Passivierungsschicht auf der freigelegten aktiven Schicht dadurch, dass diese einem Plasma ausgesetzt wird, wobei das veraschte Fotoresistmuster als Maske verwendet wird; und – Entfernen des veraschten Fotoresistmusters.
  12. Verfahren nach Anspruch 11, bei dem es zum Herstellen des Kanal-Passivierungsbereichs gehört, auf der aktiven Schicht durch Kombinieren von Silicium in der aktiven Schicht durch ein Sauerstoff(O2)plasma oder ein Stickstoff(-N2)plasma die Kanal-Passivierungsschicht herzustellen.
  13. Verfahren nach Anspruch 9, bei dem ein transparentes, leitendes Muster, das auf der mit der Sourceelektrode verbundenen Datenleitung hergestellt ist, die Sourceelektrode und die Drainelektrode, die aus demselben Material wie die Pixelelektrode hergestellt wird, hergestellt werden.
  14. Verfahren nach Anspruch 9, ferner umfassend das Herstellen eines Speicherkondensators mit der Pixelelektrode in Überlappung mit der Gateleitung, wobei sich die Gateisolierschicht zwischen der Gateleitung und der Pixelelektrode befindet.
  15. Verfahren nach Anspruch 9, bei dem zum Herstellen des Gatekontaktflecks das Folgende gehört: – Herstellen einer unteren Gatekontaktfleckelektrode, die sich ausgehend von der Gateleitung erstreckt und mit dieser verbunden ist; – Herstellen eines die Gateisolierschicht und das Halbleitermuster durchdringenden Kontaktlochs, um die untere Gatekontaktfleckelektrode freizulegen; und – Herstellen einer oberen Gatekontaktfleckelektrode, die durch das Kontaktloch hindurch mit der unteren Gatekontaktfleckelektrode verbunden ist.
  16. Verfahren nach Anspruch 9, ferner umfassend: – Herstellen einer unteren Datenkontaktfleckelektrode, die durch die Überbrückungselektrode auf der Halbleiterschicht mit der Datenleitung verbunden ist, die mit der Sourceelektrode verbunden ist; und – Herstellen einer durch ein Kontaktloch angeschlossenen oberen Datenkontaktfleckelektrode, wobei die Gateisolierschicht zwischen der unteren Datenkontaktfleckelektrode und der oberen Datenkontaktfleckelektrode angeordnet ist.
  17. Verfahren nach Anspruch 16, bei dem die Überbrückungselektrode aus einem transparenten, leitenden Material hergestellt wird.
  18. Verfahren nach Anspruch 9, bei dem der Datenkontaktfleck und die Datenleitung aus verschiedenen Materialien hergestellt werden.
  19. Verfahren nach Anspruch 9, ferner umfassend das Herstellen einer äußeren Kurzschlussschiene in Verbindung mit der Datenleitung sowie das Anlegen eines Signals an diese.
  20. Dünnschichttransistor(TFT)-Arraysubstrat mit: – einer mit einer Gateleitung verbundenen Gateelektrode; – einer Sourceelektrode, die mit einer Datenleitung verbunden ist, die die Gateleitung schneidet, um einen Pixelbereich zu bilden; – einer Drainelektrode, die der Sourceelektrode gegenüber steht, wobei sich dazwischen ein Kanal befindet; – einer Halbleiterschicht, die den Kanal zwischen der Sourceelektrode und der Drainelektrode; – einer Pixelelektrode im Pixelbereich, die mit der Drainelektrode direkt verbunden ist; – einer Kanal-Passivierungsschicht, die an einer vorbestimmten Stelle entsprechend dem Kanal der Halbleiterschicht ausgebildet ist, um die den Kanal bildende Halbleiterschicht zu schützen; – einem Gatekontaktfleck, der sich ausgehend von der Gateleitung erstreckt, wo ein Halbleitermuster und ein transparentes, leitendes Muster ausgebildet sind; – einem Datenkontaktfleck, der mit der Datenleitung verbunden ist, wo das transparente, leitende Muster ausgebildet ist; – geradzahligen/ungeradzahligen Datenleitungen, die Signale an den Datenkontaktfleck anlegen; – einem Leitungsmuster zur elektrostatischen Passivierung, das mit einer der geradzahligen und ungeradzahligen Datenleitungen verbunden ist und so ausgebildet ist, dass eine Trennung über einen vorbestimmten Abstand besteht; und – einer äußeren Kurzschlussschiene in Verbindung mit einer der geradzahligen und ungeradzahligen Datenleitungen.
  21. TFT-Arraysubstrat nach Anspruch 20, ferner mit einer Überbrückungselektrode zum Verbinden der Datenleitung mit dem Datenkontaktfleck.
  22. TFT-Arraysubstrat nach Anspruch 20, bei dem das Leitungsmuster für elektrostatischen Schutz mit der äußeren Kurzschlussschiene verbunden ist, um zwischen den geradzahligen und ungeradzahligen Datenleitungen dasselbe Potenzial herzustellen.
  23. Verfahren zum Herstellen eines TFT-Arraysubstrats, das Folgendes umfasst: – Herstellen einer Gateelektrode, einer Gateleitung, eines Gatekontaktflecks, eines Datenkontaktflecks und einer ersten Kurzschlussschiene auf einem Substrat; – Herstellen einer Gateisolierschicht, einer Halbleiterschicht und einer Metallschicht auf der Gateelektrode; – Strukturieren der Gateisolierschicht, der Halbleiterschicht und der Metallschicht zum Ausbilden der Gateleitung, der Datenleitung, eines TFT-Bereichs, des Gatekontaktflecks, des Datenkontaktflecks sowie einer zweiten Kurzschlussschiene; und – Auftragen einer transparenten, leitenden Schicht auf das Substrat und Strukturieren derselben, um Source- und Drainelektroden, eine Halbleiterschicht, die dazwischen einen Kanal bildet, mit einer auf der Halbleiterschicht ausgebildeten Kanal-Passivierungsschicht und einer mit der Drainelektrode im TFT-Bereich verbundenen Pixelelektrode, obere Elektroden des Gatekontaktflecks und des Datenkontaktflecks sowie eine Überbrückungselektrode, die die Datenleitung mit dem Datenkontaktfleck verbindet, auszubilden.
  24. Verfahren nach Anspruch 23, ferner umfassend das Entfernen der ersten und zweiten Kurzschlussschiene durch einen Abtrennprozess.
  25. Verfahren nach Anspruch 23, bei dem die Datenleitung mit dem Leitungsmuster für elektrostatischen Schutz verbunden wird, um dazwischen dasselbe Potenzial auszubilden.
  26. Verfahren nach Anspruch 25, bei dem das Leitungsmuster für elektrostatischen Schutz mit der Kurzschlussschiene verbunden wird.
DE102005056702A 2004-12-30 2005-11-28 TFT-Arraysubstrat und zugehöriges Herstellverfahren Expired - Fee Related DE102005056702B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0117242 2004-12-30
KR1020040117242A KR100726090B1 (ko) 2004-12-30 2004-12-30 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE102005056702A1 true DE102005056702A1 (de) 2006-07-27
DE102005056702B4 DE102005056702B4 (de) 2011-02-03

Family

ID=36639356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005056702A Expired - Fee Related DE102005056702B4 (de) 2004-12-30 2005-11-28 TFT-Arraysubstrat und zugehöriges Herstellverfahren

Country Status (5)

Country Link
US (2) US7646018B2 (de)
JP (1) JP2006191016A (de)
KR (1) KR100726090B1 (de)
CN (1) CN1797773B (de)
DE (1) DE102005056702B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
KR101255307B1 (ko) 2006-06-19 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
TWI354967B (en) * 2006-10-27 2011-12-21 Chimei Innolux Corp Liquid crystal display
CN101681928B (zh) * 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
JP4982896B2 (ja) * 2007-08-23 2012-07-25 学校法人東京理科大学 液晶添加剤及びその使用方法ならびに液晶表示素子
KR100945139B1 (ko) 2007-10-30 2010-03-02 엘지전자 주식회사 박막 트랜지스터 및 그의 제조 방법과, 비정질 실리콘박막의 결정화 방법
JP2009255531A (ja) * 2008-03-28 2009-11-05 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエータ
KR101525805B1 (ko) * 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5306784B2 (ja) * 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
JP5510663B2 (ja) * 2009-09-30 2014-06-04 セイコーエプソン株式会社 液滴噴射ヘッド、液滴噴射装置および圧電素子
CN102884633B (zh) * 2010-05-13 2013-11-13 夏普株式会社 电路基板和显示装置
KR101987985B1 (ko) * 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102032962B1 (ko) 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104122684B (zh) * 2013-05-30 2017-07-28 深超光电（深圳）有限公司 显示面板及制造该显示面板的方法
JP5539574B2 (ja) * 2013-06-26 2014-07-02 株式会社ジャパンディスプレイ 表示装置
CN103745955B (zh) 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN104299975B (zh) * 2014-10-28 2017-05-31 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN105529336B (zh) * 2016-01-28 2019-06-14 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法和液晶面板
CN106328587A (zh) * 2016-08-26 2017-01-11 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示面板
CN107728364B (zh) * 2017-10-27 2020-06-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN110379819B (zh) * 2019-06-11 2022-02-18 滁州惠科光电科技有限公司 一种阵列基板及其制造方法和显示面板
CN113192973A (zh) * 2021-04-02 2021-07-30 Tcl华星光电技术有限公司 阵列基板及微型发光二极管显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114281B2 (ja) * 1986-04-25 1995-12-06 セイコーエプソン株式会社 ドライバ−内蔵アクティブマトリックス基板
JPH06151460A (ja) * 1992-11-06 1994-05-31 Fujitsu Ltd 逆スタッガ型ｔｆｔの製造方法
JP3152025B2 (ja) * 1993-08-25 2001-04-03 松下電器産業株式会社 絶縁ゲート型トランジスタおよびその製造方法
JPH07131023A (ja) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd 液晶表示用ｔｆｔアレイ基板の製造方法
JPH0915623A (ja) * 1995-06-29 1997-01-17 Kyocera Corp 液晶表示装置およびその製造方法
JP3629079B2 (ja) * 1994-12-21 2005-03-16 株式会社東芝 表示装置およびその製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JPH10161149A (ja) * 1996-12-05 1998-06-19 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11274505A (ja) * 1998-03-23 1999-10-08 Nec Corp 薄膜トランジスタ構造およびその製造方法
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP3190878B2 (ja) * 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100621533B1 (ko) * 2000-08-08 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100870699B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 어레이 기판 및 이를 구비한 액정표시장치
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置

Also Published As

Publication number Publication date
CN1797773A (zh) 2006-07-05
KR20060077720A (ko) 2006-07-05
US20060145155A1 (en) 2006-07-06
JP2006191016A (ja) 2006-07-20
US7646018B2 (en) 2010-01-12
DE102005056702B4 (de) 2011-02-03
US8507301B2 (en) 2013-08-13
CN1797773B (zh) 2010-09-22
KR100726090B1 (ko) 2007-06-08
US20100075472A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE102005056703B4 (de) TFT - Arraysubstrat und zugehöriges Herstellungsverfahren
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102005027445B4 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE19624916C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102009044914B4 (de) Elektrophoretische Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE102006061594B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE102018132095A1 (de) Anzeigevorrichtung
DE102005061304B4 (de) Verfahren zum Herstellen einer Kontaktfleckelektrode und Verfahren zum Herstellen eines Flüssigkristalldisplays
DE102015111313A1 (de) Flüssigkristallanzeigevorrichtung, Dünnschichttransistor-Arraysubstrat und Verfahren zu deren Herstellung
DE102006024228A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

R020 Patent grant now final

Effective date: 20110619

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee